KR101363611B1 - 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법 - Google Patents

선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법 Download PDF

Info

Publication number
KR101363611B1
KR101363611B1 KR1020120045697A KR20120045697A KR101363611B1 KR 101363611 B1 KR101363611 B1 KR 101363611B1 KR 1020120045697 A KR1020120045697 A KR 1020120045697A KR 20120045697 A KR20120045697 A KR 20120045697A KR 101363611 B1 KR101363611 B1 KR 101363611B1
Authority
KR
South Korea
Prior art keywords
gan
layer
gan layer
substrate
growth
Prior art date
Application number
KR1020120045697A
Other languages
English (en)
Other versions
KR20130122400A (ko
Inventor
이효종
홍성기
송영석
이삼녕
양민
안형수
신기삼
유영문
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020120045697A priority Critical patent/KR101363611B1/ko
Publication of KR20130122400A publication Critical patent/KR20130122400A/ko
Application granted granted Critical
Publication of KR101363611B1 publication Critical patent/KR101363611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 화합물 반도체의 GaN 박막성장 시 사용되는 ELO(Epitaxial Lateral Overgrowth) 공정을 개선한 것으로서, 상세하게는 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법을 적용함으로써, Sputtering의 비대칭 (Asymmetry)적 코팅 방법으로 GaN의 Up-growth 면적은 줄이면서 결함이 없는 Lateral epitaxial growth의 성질을 최대한 활용한 성장 방법으로 Defect reduction효과가 있고, 이로 인해 전력 효율이 증가하는 효과도 얻을 수 있다.

Description

선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법{Compound Semiconductor With Selective Sputtered Film And Manufacturing Method Thereof}
본 발명은 화합물 반도체의 GaN 박막성장 시 사용되는 ELO(Epitaxial Lateral Overgrowth) 공정을 개선한 것으로서, 상세하게는 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법을 적용함으로써, 보다 효과적으로 결정결함을 억제할 수 있는 방안에 관한 것이다.
질화물계 화합물 반도체는 단파장역의 광을 발광하는 반도체 레이저 소자나, 발광 다이오드(LED; Light Emitting Diode)등의 반도체 발광 소자를 제작하는 재료로서 주목받고 있다. 이들 반도체 발광 소자는 고밀도 광 디스크의 기록/재생광 픽업용의 광원, 풀 컬러 디스플레이의 광원, 기타, 환경·의료 등의 분야의 발광 디바이스로서 널리 응용되고 있다.
그러나 종래의 ELO 기술로는 GaN template위에 SiNX(또는SiO2)박막을 증착한 후 Photo-lithograph를 통해 Pattern을 형성한다. 이 과정으로 SiNX(또는SiO2) 틈새로 GaN가 성장하게 되는데 수직성장, 측면성장의 단계를 거친다. 여기서 수직성장의 과정에서 결함이 전파되는데, 이러한 결함은 전력효율의 감소를 초래하는 문제점이 있다.
APPLIED PHYSICS LETTERS 86, 111917 s2005d phys. stat. sol. (b) 244, No. 8, 2847-2858(2007)/DOI 10.1002/pssb.200675625
도 1은 기존에 사용되고 있는 ELO공정으로 m-Sap.에서 초기에 성장한 GaN가 SiNx패턴마스크 사이로 성장하는 것을 보여주는 도면이다. 각 단계에 대한 설명은 다음과 같다.
1. m-Sap위에 GaN층을 형성하고, SiNx(또는 SiO2) mask layer을 씌우고, PR을 이용하여, 부분적 에칭(Etching)하고, PR을 제거한다.
2. SiNx 사이로 GaN가 수직성장(Up-Growth)을 한다. 이때 결함은 유지되면서 성장하게 된다.
3. GaN의 측면성장(Lateral Growth)이 진행되면서, 성장의 비등방성(Asymmetry)으로 인해, 좌우 성장의 속도가 다르다.
4. GaN의 측면성장으로 인해 층이 형성된 모습, SiNx(또는 SiO2) 사이의 결함은 사라지지 않았다.
SiNx패턴마스크 위의 결함은 현저히 줄었으나, 여전히 SiNx패턴마스크 사이의 GaN는 수직성장하며 결함이 전파되는 문제가 있다.
이러한 Defect을 최소화시킨다면 광 효율을 증대시키고, 고전류 하에서의 Drooping 현상을 억제할 것으로 기대되므로, GaN 수직성장에 따른 결함을 줄이는 다양한 공정이 요망되고 있다.
본 발명의 반도체소자의 제조방법은 기판 위에 GaN 층을 형성하는 단계; 상기 GaN 층위에 실리콘화합물(실리콘나이트라이드, 실리콘 옥사이드등)을 성장시키는 단계; 상기 SiNx 층에 PR 패턴을 형성하고 에칭(Etching)한 후, PR 패턴을 제거하는 단계; 금속을 스퍼터링을 하는 단계; GaN 층을 성장시키는 단계를 포함한다.
이러한 반도체소자의 제조방법은, 상기 스퍼터링이 GaN의 성장방향과 30°이상의 각도를 유지하면서 이루어지며, 이로 인해 비대칭 SiNX(또는 SiO2) 마스크 코팅 층이 형성되는 것을 특징으로 할 수 있다.
또한, 이러한 반도체소자의 제조방법은, 스퍼터링된 금속과 GaN 층이 만나는 곳은 GaN층이 성장하지 않고, 코팅되지 않은 공간으로 수직성장 한 다음, 측면성장하는 것을 특징으로 할 수 있다.
또한, 이러한 반도체소자의 제조방법은, 상기 기판이 m-Sap.기판인 것을 특징으로 할 수 있다.
본 발명의 반도체 소자는, 기판; 상기 기판 상에 결함을 다수 포함한 채 성장된 GaN층: 상기 GaN층 상에 형성된 실리콘화합물패턴(예:실리콘나이트라이드,실리콘옥사이드등); 상기 패턴의 상부와 일측면의 측벽 및 상기 측벽과 접하는 GaN 층의 일부를 덮는 금속코팅층; 상기 GaN층과 금속코팅층 위로 성장된 GaN층;을 포함한다.
또한, 이러한 반도체소자는, 상기 기판이 m-Sap.기판인 것을 특징으로 할 수 있다.
본 발명은 Sputtering의 비대칭 (Asymmetry)적 코팅 방법으로 GaN의 Up-growth 면적은 줄이면서 결함이 없는 Lateral epitaxial growth의 성질을 최대한 활용한 성장 방법으로 Defect reduction효과가 있고, 이로 인해 전력 효율이 증가하는 효과도 얻을 수 있다.
도 1은 종래 기술의 ELO(Epitaxial Lateral Overgrowth) 공정의 GaN성장 예시도,
도 2는 본 발명의 ELO(Epitaxial Lateral Overgrowth) 공정의 GaN성장 예시도,
도 3은 본 발명의 실시예에 의한 화합물 반도체의 구성도이다.
이하, 첨부된 도면을 참조로 본 발명을 바람직한 실시 예에 의해 상세히 설명하기로 한다.
본 발명은 현재 LD(Laser Diode) 등에 GaN 박막성장 시 사용되는 소위 ELO(Epitaxial Lateral Overgrowth) 공정에서 보다 효과적으로 결정결함을 억제할 수 있는 방안의 하나를 제시한다.
ELO 공정은 기본적으로 GaN(혹은 AlN) template 기판 상에 Masking layer를 증착하고 이를 패턴화 함으로써 선택적 성장을 통해 Template 기판 상에 형성된 결정결함을 후속 GaN 박막에 전파하는 것을 억제하는 방법이다.
본 발명은 이러한 Masking layer의 단차를 이용하여 비스듬히 기울기를 가지고 스퍼터링을 하는 소위 경면 스퍼터링을 통해 보다 효과적으로 Template 기판으로부터의 GaN 성장을 선택적으로 진행할 수 있으며, 이를 통해 효과적으로 결정결함을 억제하는 것이 목적이다.
기존의 박막성장 과정인 ELO(Epitaxial Lateral Overgrowth) 공정에서는, SiNX(또는SiO2) 마스크 층 사이로 GaN가 수직성장하는 단계와, 그 후, 측면성장을 하는 구조를 갖고, 이때, 수직성장하는 단계에서 결함이 전파되나, 측면성장하는 단계에서는 결함이 없는 특징을 가진다.
본 발명의 특징에 따르면, 이러한 ELO공정의 특징에 더하여 Masking layer의 단차를 이용하여 비스듬히 기울기를 가지고 스퍼터링을 하는 소위 경면 스퍼터링을 통해 Template 기판으로부터의 GaN 성장을 선택적으로 진행할 수 있어서, 효과적으로 결정결함을 억제할 수 있는 방안을 제시한다.
도 2는 본 발명의 실시예인 ELO(Epitaxial Lateral Overgrowth) 공정의 GaN성장을 예시한다. 도시된 각 단계에 대한 설명은 다음과 같다.
1. m-Sap.위에 GaN 층을 형성하고, SiNx(또는 SiO2) mask layer을 씌우고, PR을 이용하여, 부분적 에칭(Etching)하고, PR(Photo Resistor)을 제거한다. 여기에 추가공정으로 Sputtering을 한다. 이 때 SiNx(또는 SiO2) 막의 두께는 100~200nm 정도가 적당하다. 그리고 Stripe방향은 m면 GaN에 대해 (11-20) 방향으로 향하도록 하며 Stripe폭은 5um, Stripe간의 간격은 35um가 적당하다.(USP참고)
2. GaN의 성장방향과 30° 이상의 각도를 유지하면서 Sputtering과정을 거친다. 이로 인해, 비대칭한 SiNX(또는 SiO2) 마스크 코팅층이 형성된다. 30° 이하의 각도에서 스퍼터링 증착이 되면 SiNx 패턴에 의해서 드러난 m-GaN 전면에 금속박막이 증착되어 GaN 박막의 선택적 증착이 어렵게 된다.
금속박막에 적용가능한 금속물질로 Sc, Cr, Zr, Ni 이나 이들 중의 질화화합물 MNx(M = Sc, Cr, Zr) 이 적절하며, 이 박막의 두께는 10nm ~ 100nm 정도가 적당하다. 이 외에도 BeO, ZrB2, SiNx, SiOx 등의 질화물계, 산화물계 및 보론화합물계열의 GaN 성장이 억제되는 물질로 대체되는 것도 가능하다.
3. Sputtering으로 금속과 GaN Layer와 만나는 곳은 성장하지 않고, 오른쪽의 코팅되지 않은 공간으로 수직성장 한 다음, 측면성장을 한다.
즉, 도 1의 +c(Ga) 방향과 -c(N) 방향으로 GaN가 측면성장(lateral growth)를 하게 되는데 대하여 본 발명의 개선점은 (참고문헌 APL 논문 그림1(c)에 표기된 바와 같이) defect이 집중적으로 발생하는 -c(N)방향에 선택적으로 금속 마스크를 증착함으로써 결정결함을 억제할 수 있게 되는 것이다.
4. 이를 통해 종래의 기술과 비교할 때 상당한 Defect reduction이 이루어 졌다.
이러한 공정을 통해 도 3과 같은 구조의 소자를 형성할 수 있다. m-Sap. 기판(1) 상에 결함을 다수 포함한 채 Epitaxial lateral Growth 된 GaN층이 도시되어 있다. 이러한 GaN층 상에 SiNx을 Photo lithograph공정을 거쳐 형성된 패턴마스크(3)의 상부와 측면에 경면 스퍼터링을 통해 씌워진 금속코팅층(5)에 의해 수직성장하는 단계에서 전파된 결함(6)이 최소화되어 Epitaxial lateral Growth 한 GaN(4)층을 보여준다.
또한, 본 발명의 기술적 사상의 범위를 벗어나지 않고, 다른 실시 예들도 구현가능하며, 상황에 따라 공정과정을 달리하여 바람직하게 활용할 수 있다.
한가지 예로, 스퍼터 증착방향 경사도(Tilt)의 정도를 달리하거나, 스퍼터 공정시간을 달리하여 코팅의 두께를 조절할 수 있으며, 수직성장하는 GaN의 결함을 컨트롤하여 효율성을 극대화할 수 있는 효과도 얻을 수 있다.
본 명세서에 기재된 본 발명의 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐이고 발명의 기술적 사상을 모두 포괄하는 것은 아니므로, 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
따라서, 본 발명은 상술한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 권리범위 내에 있게 된다.
1 : m-Sap. 기판
2 : 결함을 다수 포함한 상태로 Epitaxial lateral growth 한 GaN
3 : SiNx을 Photo lithograph공정을 거쳐 형성된 패턴마스크
4 : 결함 없이 Epitaxial lateral overgrow된 GaN
5 : 경면 스퍼터링을 통해 씌워진 금속코팅층
6 : 수직성장하는 단계에서 전파된 결함

Claims (6)

  1. 기판 위에 GaN 층을 형성하는 단계;
    상기 GaN 층위에 실리콘화합물층을 성장시키는 단계;
    상기 실리콘화합물층에 PR 패턴을 형성하고 에칭(Etching)한 후, PR 패턴을 제거하는 단계;
    상기 기판에 금속을 스퍼터링을 하는 단계;
    GaN 층을 성장시키는 단계를 포함하는 반도체소자의 제조방법에 있어서,
    상기 스퍼터링이 GaN의 성장방향과 30°이상의 각도를 유지하면서 이루어지며, 이로 인해 비대칭 실리콘화합물 마스크 코팅층이 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    스퍼터링된 금속과 GaN 층이 만나는 곳은 GaN층이 성장하지 않고, 코팅되지 않은 공간으로 수직성장 한 다음, 측면성장하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서,
    상기 기판이 m-Sap.기판인 것을 특징으로 하는 반도체소자의 제조방법.
  5. 기판;
    상기 기판 상에 결함을 다수 포함한 채 성장된 GaN층:
    상기 GaN층 상에 형성된 실리콘화합물 패턴;
    상기 패턴의 상부와 일측면의 측벽 및 상기 측벽과 접하는 GaN 층의 일부를 덮는 금속코팅층;
    상기 금속코팅층으로 덮인 측벽의 반대편 측벽 하단의 GaN층과 금속코팅층위로 성장된 GaN층을 포함하는 반도체 소자.
  6. 제5항에 있어서,
    상기 기판이 m-Sap.기판인 것을 특징으로 하는 반도체 소자.
KR1020120045697A 2012-04-30 2012-04-30 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법 KR101363611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120045697A KR101363611B1 (ko) 2012-04-30 2012-04-30 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120045697A KR101363611B1 (ko) 2012-04-30 2012-04-30 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130122400A KR20130122400A (ko) 2013-11-07
KR101363611B1 true KR101363611B1 (ko) 2014-02-19

Family

ID=49852203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120045697A KR101363611B1 (ko) 2012-04-30 2012-04-30 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101363611B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007715A (ko) * 2001-03-27 2003-01-23 소니 가부시끼 가이샤 질화물 반도체 소자 및 그 제조 방법
KR20030067965A (ko) * 2002-02-09 2003-08-19 주식회사 엘지이아이 질화물 반도체 기판 및 그의 제조 방법
JP2005191286A (ja) * 2003-12-25 2005-07-14 Mitsubishi Chemicals Corp 窒化物半導体結晶成長用基体、窒化物半導体積層体、窒化物半導体自立基板及びそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030007715A (ko) * 2001-03-27 2003-01-23 소니 가부시끼 가이샤 질화물 반도체 소자 및 그 제조 방법
KR20030067965A (ko) * 2002-02-09 2003-08-19 주식회사 엘지이아이 질화물 반도체 기판 및 그의 제조 방법
JP2005191286A (ja) * 2003-12-25 2005-07-14 Mitsubishi Chemicals Corp 窒化物半導体結晶成長用基体、窒化物半導体積層体、窒化物半導体自立基板及びそれらの製造方法

Also Published As

Publication number Publication date
KR20130122400A (ko) 2013-11-07

Similar Documents

Publication Publication Date Title
US6936851B2 (en) Semiconductor light-emitting device and method for manufacturing the same
US7709858B2 (en) Nitride semiconductor light emitting device
US8686474B2 (en) III-V compound semiconductor epitaxy from a non-III-V substrate
US9034739B2 (en) Semiconductor devices and fabrication methods
US20050191773A1 (en) Nitride III-V compound semiconductor substrate, its manufacturing method, manufacturing method of a semiconductor light emitting device, and manufacturing method of a semiconductor device
JP5253740B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US9466759B2 (en) Optoelectronic device and method for producing an optoelectronic device
KR20030032965A (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
US9105472B2 (en) Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element
CN102723416A (zh) Led外延片及其制作方法
JP2005327821A (ja) 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2007131527A (ja) 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
KR101363611B1 (ko) 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법
WO2019225378A1 (ja) 光デバイス構造およびその作製方法
JP2005179173A (ja) アルミニウムを含有した窒化物半導体結晶の成長方法
JP5043472B2 (ja) Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
JP5031674B2 (ja) 窒化物半導体レーザ素子および窒化物半導体レーザ素子の製造方法
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
CN209029404U (zh) 具有(20-2-1)面的半极性氮化镓的外延层
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
CN109378369A (zh) 具有(20-2-1)面的半极性氮化镓的外延层及其制造方法
JP2002289538A (ja) 半導体素子の製造方法及び半導体素子
KR100335111B1 (ko) 질화물 반도체 및 그 제조 방법
JP2006093548A (ja) 窒化物半導体発光素子、及びその製造方法
JP7378239B2 (ja) 積層体、窒化物半導体層の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 6