KR20030007715A - 질화물 반도체 소자 및 그 제조 방법 - Google Patents

질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20030007715A
KR20030007715A KR1020027016074A KR20027016074A KR20030007715A KR 20030007715 A KR20030007715 A KR 20030007715A KR 1020027016074 A KR1020027016074 A KR 1020027016074A KR 20027016074 A KR20027016074 A KR 20027016074A KR 20030007715 A KR20030007715 A KR 20030007715A
Authority
KR
South Korea
Prior art keywords
seed crystal
region
crystal layer
mask
width
Prior art date
Application number
KR1020027016074A
Other languages
English (en)
Other versions
KR100891270B1 (ko
Inventor
코바야시토시마사
야나시마카츠노리
야마구치타카시
나카지마히로시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030007715A publication Critical patent/KR20030007715A/ko
Application granted granted Critical
Publication of KR100891270B1 publication Critical patent/KR100891270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

신뢰성이 높고, 또한 소자 설계 및 제작의 자유도가 큰 구성을 구비한 질화물 반도체 소자를 제공한다. 사파이어 기판(10) 상에 형성되어, 마스크(l2)를 한쪽 측면에 갖는 종 결정부(l1)와, 사파이어 기판(10) 상 및 종 결정부(11) 상에 가로 방향 성장법에 의해 성장시킨 GaN층(15)으로 구성되어 있다. GaN층(15)은 종 결정부(11)의 마스크(12)로 덮여 있지 않은 노출된 측면에서만 성장하기 때문에, 그 가로 방향 성장이 비대칭으로 진행한다. 그것에 의해, 회합부(32)는 종 결정부(11)와 마스크(12)와의 경계 부근에서 GaN층(l5)의 두께 방향으로 형성된다. 따라서, 회합부(32)가 이웃하는 종 결정부(11)간의 중심에서 기판 표면에 평행한 방향의 편심된 위치에 형성되어 있기 때문에, 종래의 구조에 비하여, 가로 방향 성장 영역의 폭(WL)이 종 결정부(11)의 피치(Wp)에 대하여 넓어진다.

Description

질화물 반도체 소자 및 그 제조 방법{Nitride semiconductor element and production method thereof}
GaN, AlGaN, GaInN, AlGaInN, AlBGaInN 등의 III족 질화물 화합물 반도체(이하, 질화물계 화합물 반도체라 한다)는 AlGaInAs계나 AlGaInP계 등의 III-V족 화합물 반도체에 비하여, 밴드 갭 에너지(Eg)가 크고, 또한 직접 천이형 반도체라는 특징을 갖고 있다.
이 특징에 의해, 이들 질화물계 화합물 반도체는 자외선에서 녹색에 이르는 단파장역의 광을 발광하는 반도체 레이저 소자나, 자외선에서 적색까지의 넓은 파장 범위의 광을 발광할 수 있는 발광 다이오드(LED; Light Emitting Diode) 등의 반도체 발광 소자를 제작하는 재료로서 주목받고 있다.
이들 반도체 발광 소자는 고밀도 광 디스크의 기록/재생광 픽업용의 광원, 풀 컬러 디스플레이의 광원, 기타, 환경·의료 등의 분야의 발광 디바이스로서 널리 응용되고 있다.
또한, 이들 질화물계 화합물 반도체에는, 예를 들면 고전계역에서의 포화 속도가 큰 것, 혹은 MIS(Metal-Insulator-Semiconductor) 구조의 제작시, 반도체층의 구성 재료로서 사용하면, 절연층으로서 질화 알루미늄(AlN)을 사용한 경우, 반도체층 및 절연층을 연속하여 결정 성장시킬 수 있다는 특징이 있다.
이 특징에 의해, 질화물계 화합물 반도체는 고출력의 고주파 전자 소자를 제작하는 재료로서도 주목받고 있다.
더욱이, 질화물계 화합물 반도체는, (1) 열 전도성이 GaAs계 등보다 높기 때문에, GaAs계에 비해 고온 하에서 사용되는 고출력 소자의 재료로서 유리하고, (2) 화학적 안정성에 뛰어나고, 또한 경도도 높기 때문에, 신뢰성 높은 소자 재료이며, (3) AlGaAs계의 비소(As), ZnCdSe계 카드뮴(Cd) 등을 구성 재료로서 포함하지 않고, 또한 알신(AsH3) 등의 원료 가스를 필요로 하지 않기 때문에, 환경 오염 물질이나 독물을 포함하지 않는, 환경에 대하여 부하가 작은 화합물 반도체 재료가 되는 등의 이점을 갖는다.
그런데, 질화물계 화합물 반도체를 사용하여 높은 신뢰성의 반도체 소자를 제작하는데 있어 장해로 되어 있는 것은, 적당한 「기판 재료」가 없다는 것이다. 바꿔 말하면, 고품질의 질화물계 화합물 반도체층을 얻는데 있어서, 질화물계 화합물 반도체나 기판 재료에는 이하의 문제가 있다.
(1) GaN, AlGaN, GaInN 등의 질화물계 화합물 반도체는 서로 격자 정수가 다른 전(全)왜곡계이다. 그래서, 기판 상에 질화물계 화합물 반도체를 성막하거나, 또한 질화물계 화합물 반도체층끼리를 적층하거나 할 때, 크랙(crack) 등의 결정 결함이 없는 양질의 결정막을 얻기 위해서는, 질화물계 화합물 반도체층의 조성이나 두께 등에 대하여 엄격한 제약이 있다.
(2) 질화물계 화합물 반도체로서 대표적인 GaN에 격자 정합하는 고품질 기판이 아직 개발되어 있지 않다. 예를 들면, GaAs계, GaInP계에서는 그것들에 격자 정합하는 고품질 GaAs 기판이, GaInAs계에서는 고품질 InP 기판이 개발되어 있는 바와 같이, 고품질의 GaN 기판이 개발되어 있는 것이 바람직하지만, GaN 기판은 개발 도상이다.
(3) 질화물계 화합물 반도체층의 기판 재료에 대한 필요 조건으로서, 약 1000℃의 높은 결정 성장 온도에 견디고, 또한 질화 원료의 암모니아(NH3) 분위기 중에서, 변질되거나 부식되거나 하지 않을 것이 요구된다.
이상의 사정으로부터, 질화물계 화합물 반도체, 특히 GaN에 격자 정합하는 적당한 기판이 지금으로서는 따로 발견되지 않기 때문에, 사파이어(α-Al2O3) 기판을 기판 재료로서 사용하는 일이 많다.
사파이어 기판은 고품질의 2인치 기판 또는 3인치 기판이 안정적으로 시장에 공급된다는 생산 관리 상의 우위성을 갖는 한편, GaN과의 격자 부정합이 13%로 크다는 기술적인 문제를 갖는다.
예를 들면, 사파이어 기판과 GaN층 사이에 완충층을 설치하여 격자 부정합을완화하여, 양호한 단결정의 GaN층을 에피텍셜 성장시키도록 하고 있지만, 그 결함 밀도는 예를 들면 108cm-2내지 109cm-2정도에까지 이른다. 이래서는 장시간에 걸쳐 반도체 소자의 동작 신뢰성을 유지하는 것은 어렵다.
더욱이, 사파이어 기판에는 이하와 같은 과제가 있다. (1) 벽개성(劈開性)이 없고, 경면성 높은 레이저 단면을 안정되게 형성하는 것이 어렵고, (2) 사파이어가 절연성 때문에, GaAs계 반도체 레이저 소자와 같이 기판 이면에 한쪽 전극을 설치하는 것이 어렵고, p측 전극 및 n측 전극 쌍방을 기판 상의 질화물계 화합물 반도체층의 적층 구조 측에 설치하는 것이 필수이며, (3) GaN층과의 열 팽창 계수의 차가 크기 때문에, 결정 성장막이 두꺼우면, 실온에서도 기판의 휘어짐이 커져, 크랙의 발생이 염려되는 등의 소자 형성 프로세스 상에서 제약이 많다.
이상의 과제를 극복하여, 사파이어 기판 상에 고품질의 질화물계 화합물 반도체 결정을 성장시키기 위해, 가로 방향 성장(Epitaxial Lateral Overgrovth; ELO)법이 개발되어 있다.
여기서, 도 10a 내지 도 15b를 참조하여, 가로 방향 성장법을 적용하여 형성한 GaN층의 종래의 제 1 내지 제 4 구조예를 설명한다. 또한, 제 1 내지 제 4 구조예는 GaN층 대신에, 다른 질화물계 화합물 반도체층을 성막하는 경우에도 적용할 수 있다.
가로 방향 성장법은 GaN층을 에피텍셜 성장시킬 때, 도 10a 내지 도 15b의 지면 윗 방향에 해당하는 <0001> 방향(c면에 수직인 방향)보다도, 지면의 왼쪽 방향 또는 오른쪽 방향에 해당하는 <11-20> 방향 및 지면에 직교하는 <1-100> 방향의 가로 방향의 성장 속도가 빠르다는 결정 성장 속도의 이방성을 이용하고 있다. 또한, 제 1 내지 제 4 구조예에서는, 도 10a 내지 도 15b의 지면의 좌우 방향인 <11-20> 방향 대신 <1-100> 방향으로 가로 방향 성장시켜도 된다. 여기서, <> 내의 -는 본래, 후술하는 도 10c에 도시한 바와 같이 -의 오른쪽에 있는 숫자 위에 붙는 것이지만, 본 명세서에서는 편의상, 숫자 앞에 붙이고 있다.
도 10a 및 도 10b는 제 1 구조예를 나타내는 것이다. 제 1 구조예는 도 10a에 도시한 바와 같이, 종 결정층(11A)을 형성한 사파이어 기판(10) 상에 산화규소(SiO2), 질화규소(SiN) 등의 절연막으로, 또는 이들 복수층 적층막으로 스트라이프형으로 복수의 마스크(12)를 형성하고, 이어서, 도 10b에 도시한 바와 같이, 종 결정층(11A) 상에 결정층인 GaN층(15)을 ELO법에 의해 가로 방향 성장시켜 마스크(12) 상을 메운 구조이다.
또한, 도 10c는 도 10a 및 도 10b에서, 지면의 윗 방향이 <0001> 방향(c면에 수직인 방향)으로, 지면의 좌우 방향이 <11-20> 방향으로, 지면에 직교하는 방향이 <1-100> 방향으로 각각 대응하는 것을 도시하고 있다. 이것은 후술하는 도 1 내지 도 8e 및 도 11a 이하에도 동일하다.
도 11a 및 도 11b는 제 2 구조예를 나타내는 것이다. 제 2 구조예에서는 사파이어 기판(10)의 전면에 종 결정층(11A)을 성막한 후, 예를 들면 종 결정층(11A) 상에 SiO2막을 성막하여 스트라이프형으로 마스크(12)를 형성하고, 도 11a에 도시한바와 같이, 마스크(12)를 사용하여 종 결정층(11A)을 사파이어 기판(10)이 노출할 때까지 선택적으로 에칭하여 종 결정부(11)를 형성한다. 그 때, 마스크(12)를 사용하여 사파이어 기판(10)의 표면 부분을 일부 선택적으로 에칭하여 갭(空隔)(31)을 형성한다.
이어서, 도 11b에 도시한 바와 같이, 종 결정부(11)의 측면으로부터의 가로 방향 성장을 사용하여 GaN층(15)을 성장시킨다. 이 때 사파이어 기판(10)과 가로 방향 성장층 사이에는 갭(31)이 형성되어 있기 때문에, 성장이 원활하게 행하여진다.
도 12a 및 도 12b는 제 2 구조예의 변형예를 나타내는 것이다. 여기서는 사파이어 기판(10)의 전면에 비교적 막 두께가 두꺼운 종 결정층(11A)을 성막하고, 이어서 도 12a에 도시한 바와 같이, 종 결정층(11A) 상에 절연막, 예를 들면 SiO2막을 성막하고, 패터닝하여 스트라이프형으로 마스크(12)를 형성하고, 마스크(12)를 사용하여 종 결정층(11A)을 사파이어 기판(10)이 노출할 때까지 에칭하여 종 결정부(11)를 형성한다. 이어서, 종 결정부(11) 상에 마스크(12)를 남긴 채, 도 12b에 도시한 바와 같이, 종 결정부(11)의 측면으로부터의 가로 방향 성장을 사용하여 GaN층(15)을 성장시킨다.
도 13a 및 도 13b는 제 3 구조예를 나타내는 것이다. 제 3 구조예에서는 도 13a에 도시한 바와 같이, 도 11a에 도시한 제 2 구조예의 마스크(12)를 제거한 구조를 형성한다.
이어서, 도 13b에 도시한 바와 같이, 종 결정부(11)의 측면 등으로부터의 가로 방향 성장을 사용하여 GaN층(15)을 성장시킨다.
도 14a 및 도 14b는 제 3 구조예의 변형예를 나타내는 것이다. 여기서는 도 14a에 도시한 바와 같이, 도 12a에 도시한 제 2 구조예의 변형예의 마스크(12)를 제거한 구조를 형성한다.
이어서, 도 14b에 도시한 바와 같이, 종 결정부(11) 측면 등으로부터의 가로 방향 성장을 사용하여 GaN층(15)을 성장시킨다.
또한, 제 3 구조예 및 그 변형예에서는 마스크(12)를 사용하여 종 결정층(11A)을 에칭함으로써 종 결정부(11)를 형성한 후, 마스크(12)를 제거하고, 계속해서 GaN층(15)을 가로 방향 성장시키고 있다.
도 15a 및 도 15b는 제 4 구조예를 나타내는 것이다. 제 4 구조예에서는 사파이어 기판(10)의 전면에 비교적 막 두께가 두꺼운 종 결정층(11A)을 성막하고, 이어서 도 15a에 도시한 바와 같이, 종 결정층(11A)의 상부를 선택적으로 에칭하여 스트라이프형으로 볼록부(13)를 형성함으로써 종 결정부(11)를 형성한다. 그 후, 종 결정부(11)의 상면 부근을 제외하고 종 결정층(11A) 상에 마스크(12)를 성막한다. 이어서, 도 15b에 도시한 바와 같이, 종 결정부(11) 상면 부근으로부터의 가로 방향 성장을 사용하여 GaN층(15)을 성장시킨다.
상술한 제 1 내지 제 4 구조예 및 그들의 변형예에서는, 도 10b, 도 11b, 도 12b, 도 13b, 도 14b 및 도 15b에 도시한 바와 같이, GaN층(15)은 가로 방향 성장 영역(21) 및 고결함 밀도 영역(22), 또는 가로 방향 성장 영역(21)만으로 구성되어있어, 예를 들면 가로 방향 성장 영역(21)은 양호한 결정 성장 영역이지만, 고결함 밀도 영역(22)에는 사파이어 기판(10)과 GaN과의 격자 부정합 등에 기인하여, 108/cm2이상의 높은 결정 결함 밀도를 갖는 종 결정부(11) 또는 종 결정층(11A)으로부터 결정 결함이 전파되어 있다.
부가로 설명하면, 가로 방향 성장 영역(21)은 GaN이 가로 방향 성장하는 것 만으로 형성된 영역으로, 종 결정부(11) 또는 종 결정층(11A)으로부터 결정 결함(전위)이 전파하지 않거나, 또는 결정 결함의 전파가 근소한 영역이기 때문에, 고품질의 GaN층, 즉 저결함 밀도 영역이 된다.
한편, 고결함 밀도 영역(22)은 종 결정부(11) 또는 종 결정층(11A)의 결정 결함을 그대로 이은 고결함 밀도 영역이 된다. 또한, 가로 방향 성장 영역(21)이라도, 좌우로부터 가로 방향 성장 영역(22)이 합체하는, 파선으로 도시하는 회합부(32)의 근방 영역은 고결함 밀도 영역이 된다.
고결함 밀도 영역(22)이나 회합부(32)의 근방 영역의 결함은 나선 전위, 혼합 전위 및 칼(刃)형 전위 등의 결정 결함 중, 주로 앞의 양자에 있어, 거의 c축 방향(도면의 상향)으로 신장하는 성분이 크다.
더욱이, 제 2 구조예 및 그 변형예에서는, 도 11b 및 도 12b에 도시한 바와 같이, GaN층(15)은 가로 방향 성장 영역(21)만으로 구성되어 있지만, 가로 방향 성장 영역(21) 자체는 저결함 밀도 영역이지만, 고결함 밀도 영역인 회합부(32)가 형성되어 있다. 더욱이, 마스크(12)의 단부 부근으로부터도 파선으로 도시하는 바와같이, 전위(33)가 발생하고 있는 일이 많다.
또한, 제 3 구조예 및 그 변형예에서는 도 13b 및 도 14b에 도시한 바와 같이, 저결함 밀도 영역인 가로 방향 성장 영역(21)과, 종 결정부(11) 바로 위의 재성장층인 고결함 밀도 영역(22)으로 구성되어 있다.
또한, 고결함 밀도 영역을 저감시키기 위해, 우선, 제 1회째의 가로 방향 성장을 하고, 이어서 제 1회째의 가로 방향 성장으로부터 요철 패턴을 반주기 어긋나게 하여, 제 2회째의 가로 방향 성장을 시킴으로써, 고결함 밀도 영역(22)을 저감하는 방법도 제안되어 있지만, 회합부의 결함 등이 남기 때문에, 역시 기판 전면에 걸쳐 고품질의 GaN층을 얻을 수는 없다.
이렇게, 제 1 내지 제 4 구조예 및 그 조합의 구조에서도, 기판 전면에 걸쳐 저결함 밀도의 기판을 얻는 것은 어렵다.
그런데, 반도체 레이저 소자 등의 소자 부분을 포함한 결정 성장 막 두께가 결정부 또는 마스크의 주기와 같은 정도의 경우, 거의 가로 방향 성장 시의 결함 분포가 소자부를 포함한 적층 구조의 최표면까지 반영되어, 소자부에 결정 결함이 생성된다고 생각된다.
따라서, 결함이 없는 양호한 GaN층을 구비하는 질화물 반도체 소자를 형성하기 위해서는 고결함 밀도 영역이나, 회합부 근방의 고결함 밀도 영역을 제외한 영역, 즉 가로 방향 성장 영역 상에 반도체 소자를 형성하는 것이 필요하다.
질화물 반도체 소자의 예로서, 여기서, 도 16을 참조하여, GaN계 반도체 레이저 소자의 성장을 설명한다. GaN계 반도체 레이저 소자는 사파이어 기판(10)에설치된 종 결정부(11)를 통해, GaN층(15), 각각 질화물계 화합물 반도체로 이루어지는 n측 콘택트층(41), n측 클래드층(42), 활성층(43), p측 클래드층(44) 및 p측 콘택트층(45)을 순차 적층하여 이루어지는 적층 구조를 갖는다.
적층 구조 중, p측 클래드층(44)의 상층부 및 p측 콘택트층(45)은 한 방향으로 리지 스트라이프형으로 연장되는 레이저 스트라이프부(50)로서 형성되어 있다. 레이저 스트라이프부(50)는 주입 전류가 흘러, 발광하는 소자 주요부이기 때문에, 고결함 밀도 영역(22)을 피하여 가로 방향 성장 영역(21) 상에 위치하도록 위치 결정되어 있다.
n측 콘택트층(41)의 상층부, n측 클래드층(42), 활성층(43) 및 p측 클래드층(44)의 하층부는 레이저 스트라이프부(50)가 연재하는 방향과 같은 방향으로 연재하는 메사부로서 형성되어 있다.
더욱이, SiN막으로 이루어지는 보호막(49)이 전면에 성막되어, 보호막(49)에 설치한 개구를 통해, p측 콘택트층(45) 상에 p측 전극(46) 및 p측 콘택트 전극(46A)이 n측 콘택트층(41) 상에 n측 전극(47) 및 n측 콘택트 전극(47A)이 형성되어 있다.
양호한 레이저 특성과 높은 신뢰성을 갖는 반도체 레이저 소자를 설계하여 제작하기 위해서는, 레이저 스트라이프부(50)는 고결함 밀도 영역(22) 및 회합부(32) 상을 피하여, 가로 방향 성장 영역(21) 상에 형성하는 것이 중요하다.
여기서, 종래의 제 3 구조예 및 그 변형예를 예로 하여, 도 13b 및 도 14b를참조하여, 가로 방향 성장 영역(21)의 폭(WL)과 종 결정부(11)의 피치(종 결정부(11)의 폭과 이웃하는 종 결정부(11)간의 영역 폭의 합계)(Wp)와의 관계를 설명한다.
피치(Wp)를 Wp=15μm, 종 결정부(11)의 폭(Wo)을 Wo=3μm로 하면, 종 결정부(11) 바로 위의 고결함 밀도 영역(22)은 종 결정부(11)의 결정 결함을 이어받아 품질이 나쁘지만, 남는 영역 폭(Wp-Wo)=15-3=12μm의 가로 방향 성장 영역(21)은 저결함 밀도 영역, 즉 고품질 영역이 된다.
그러나, 실제로는 도 13b 혹은 도 14b에 도시한 바와 같이, GaN층(15)은 종 결정부(11)의 양 측면으로부터 GaN의 결정이 가로 방향 성장함으로써 형성되기 때문에, 그 회합부(32)에서는 결정이 완전하게는 정합하지 않고, 결함이 발생한다. 따라서 연속적으로 저결함 밀도로 되어 있는 가로 방향 성장 영역의 폭(WL)은 Wp-Wo의 1/2, 즉 WL=6μm이 된다.
다음으로, 도 16을 참조하여, GaN계 반도체 레이저의 레이저 스트라이프부(50)의 위치 결정에 대해서 설명한다. 높은 신뢰성의 GaN계 반도체 레이저 소자를 얻기 위해서는, 상술한 바와 같이, 레이저 스트라이프부(50)를 스트라이프 폭 전체 폭에 걸쳐, 가로 방향 성장 영역(21) 상에 위치시키는 것이 필요하다.
예를 들면 레이저 스트라이프부(50)의 폭(WT)을 WT=2μm 및 폭 WL=6μm으로하여, 회합부(32)의 폭은 무시할 수 있다고 하면, WL=6μm 중에, 레이저 스트라이프부(50)를 넣기 위해서는, ±2μm의 얼라인먼트 정밀도가 필요 조건이 된다.
또한, 레이저 스트라이프부(50)의 주기를 종 결정부(11) 주기의 정수배로 설계함으로써, 웨이퍼 전면에 주기적인 구조를 제작할 수 있다.
또한, 도 10a 내지 도 15b의 구조에서, 지면의 깊이 방향의 레이저의 공진기 길이는, 예를 들면 200μm 내지 1000μm의 길이, 혹은 그 이상의 길이로, 레이저 스트라이프부(50)의 폭(WT)에 비하여 충분히 길게, 동일 단면 형상으로 할 수 있기 때문에, 이 방향으로의 구조 형성에는 문제는 없다.
예를 들면, 기판 재료와 결정막이 모두 투명한 경우, 매입된 마스크(12)나 갭(31) 등에 의해 기준이 되는 위치를 확인하여, 레이저 스트라이프부(50)를 얼라인먼트(alignment)하여도, 회합부(32)를 포함하지 않는 가로 방향 성장 영역(21) 바로 위에, 상술한 ±2μm의 얼라인먼트 정밀도로 레이저 스트라이프부(50)를 제어성 좋게 확실하게 배치하는 것은, 실제로는 이하에 도시하는 복수의 이유에 의해 어려운 경우가 많다.
즉, (1) 종 결정부(11) 바로 위의 고결함 밀도 영역(22)은 두께 방향(도면의 상향 방향)으로 넓어지고 있는 것, (2) 회합부(32)의 넓이 폭도 제로가 아니라, 예를 들면 0.5μm 내지 1μm 정도인 것, (3) 가로 방향 성장 영역(21)을 확대하는 것은 기술적으로 곤란하며, 가로 방향 성장의 결정 품질 제어성으로부터 가로 방향 성장 영역(21)의 폭(WL)에는 상한이 있는 것, (4) 종 결정부(11)의 폭(Wo)에는 하한이 있어, 예를 들면 1μm 내지 2μm 인 것, (5) 기판에 틈새를 만들어보아 레이저 스트라이프부(50)의 얼라인먼트를 행하기 위해서는, 얼라인먼트 정밀도는 기껏해야 1μm 내지 2μm 정도인 것 등의 제약이 있기 때문이다.
이들 이유에 의해, 예를 들면 제 3 구조예(도 13b 참조)에서는 Wp=Wo+2×WL, Wp>2×WL, 즉 가로 방향 성장 영역(21)의 폭(WL)은 최대로도 종 결정부(11)의 피치(Wp)의 1/2 이하의 폭으로 밖에 설계할 수 없다.
또한, 피치(Wp)의 값은 상술한 결정 성장 조건의 제약 사항(3)에서 설명한 바와 같이, 자유롭게 크게 할 수는 없으며, 예를 들면 10μm 정도가 상한이기 때문에, 폭(WL)의 상한에도 제약이 있다.
이와 같이 가로 방향 성장 영역(21)의 폭(WL)의 합계가 2×WL임에도 불구하고, 가로 방향 성장 영역(21)이 회합함으로써 형성된 결정 품질이 나쁜 회합부(32)가 있기 때문에, 레이저 스트라이프부(50)를 전체 폭에 걸쳐 배치하기 위해서는, 실질적으로는 그 반의 폭(WL)의 영역 밖에 사용할 수 없다.
또한, 예를 들면 MOCVD(Metal Organic Chemical Vapor Deposition; 유기 금속 화학 기상 성장)법에서는, 성장 조건을 평형 상태로 유지하면서 에피텍셜 성장시키기 때문에, 예를 들면 원료 가스의 흐름 방향을 종 결정부(11)에 교차시키도록 하여도, 회합부(32)는 역시 이웃하는 종 결정부(11)간의 중심에 가까운 위치에 형성된다.
이상의 설명에서는 GaN층을 예로 하여 문제를 설명하고 있지만, 이것은 질화물계 화합물 반도체층의 적층 구조를 형성하는 경우에 보편적인 문제이다.
본 발명은 이러한 문제점에 비추어 이루어진 것으로, 그 목적은, 신뢰성 높고, 또한 소자 설계의 자유도 및 제작 마진을 크게 할 수 있는 질화물 반도체 소자 및 그 제조 방법을 제공하는 것이다.
본 발명은 기판 상에 질화물계 화합물 반도체층을 구비한 질화물 반도체 소자 및 그 제조 방법에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 관련되는 질화물 반도체 소자의 중요부(要部)의 구성을 나타내는 단면도.
도 2a 및 도 2b는 각각 본 발명의 제 1 실시예에 관련되는 GaN계 반도체 레이저 소자의 레이저 스트라이프부와 가로 방향 성장 영역과의 배치 관계 및 종래의GaN계 반도체 레이저 소자의 레이저 스트라이프부와 가로 방향 성장 영역과의 배치 관계를 나타내는 모식적 사시도.
도 3a 내지 도 3d는 각각 본 발명의 제 1 실시예에 관련되는 질화물 반도체 소자의 제조 공정을 나타내는 단면도.
도 4a 및 도 4b는 각각 본 발명의 제 2 실시예에 관련되는 질화물 반도체 소자의 제조 공정을 나타내는 단면도.
도 5는 본 발명의 제 3 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 단면도.
도 6a 내지 도 6d는 각각 본 발명의 제 3 실시예에 관련되는 질화물 반도체 소자의 제조 공정을 나타내는 단면도.
도 7a 및 도 7b는 각각 본 발명의 제 4 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 단면도.
도 8a 내지 도 8e는 각각 본 발명의 제 4 실시예에 관련되는 질화물 반도체 소자의 제조 공정을 나타내는 단면도.
도 9는 본 발명의 제 1 내지 제 4 실시예에 관련되는 MOSFET에 있어서의 소스 영역, 게이트 영역 및 드레인 영역과 가로 방향 성장 영역과의 배치 관계를 나타내는 모식적 사시도.
도 10a 및 도 10b는 제 1 구조예를 나타내는 단면도.
도 10c는 도 10a 및 도 10b에 있어서, 지면의 윗 방향이 <0001> 방향(c면에 수직인 방향)에, 지면의 좌우 방향이 <11-20> 방향에, 지면에 직교하는 방향이 <1-100> 방향에 대응하는 것을 나타내는 도면.
도 11a 및 도 11b는 각각 제 2 구조예를 나타내는 단면도.
도 12a 및 도 12b는 제 2 구조예의 변형예를 나타내는 단면도.
도 13a 및 도 13b는 제 3 구조예를 나타내는 단면도.
도 14a 및 도 14b는 제 3 구조예의 변형예를 나타내는 단면도.
도 15a 및 도 15b는 제 4 구조예를 나타내는 단면도.
도 16은 종래의 GaN계 반도체 레이저 소자의 구성을 나타내는 단면도.
도 17a 및 도 17b는 본 발명의 질화물 반도체 소자의 변형예에 관련되는 제조 공정을 나타내는 단면도.
본 발명자는, 종래의 구조예에서는 이웃하는 종 결정부간의 GaN층의 가로 방향 성장이 양측의 종 결정부로부터 대칭적으로 진행하여, 이웃하는 종 결정부간의 중앙에서 가로 방향 성장 영역이 회합하여 회합부를 형성하는 것에 주목하여, GaN층의 가로 방향 성장을 비대칭적으로 진행시켜, 이웃하는 종 결정부간의 중앙으로부터 편심시킨 위치에서 회합부를 형성시킴으로써, 가로 방향 성장 영역의 폭을 확대하는 것을 착상하여, 이것을 실험에 의해 확인하여, 본 발명을 발명하기에 이르렀다.
즉, 본 발명에 관련되는 제 1 질화물 반도체 소자는 기판 상에 질화물계 화합물 반도체에 의해 스트라이프형으로 형성된 복수의 종 결정부와, 질화물계 화합물 반도체로 이루어져 종 결정부를 기초로 하여 성장시킨 가로 방향 성장 영역 및 회합부를 갖는 결정층을 구비한 것으로, 회합부가 이웃하는 종 결정부간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성되어 있는 것이다.
또한, 본 발명에 관련되는 제 2 질화물 반도체 소자는 기판 상에 질화물계화합물 반도체로 이루어지는 종 결정층과, 이 종 결정층 상에 스트라이프형으로 설치된 복수의 마스크와, 종 결정층 상에 질화물계 화합물 반도체로 이루어지며, 마스크를 통해 성장시킨 가로 방향 성장 영역 및 회합부를 갖는 결정층을 구비한 것으로, 회합부가 마스크의 기판 표면에 직교하는 중심선으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성되어 있는 것이다.
본 발명에 관련되는 제 1 질화물 반도체 소자의 제조 방법은, 기판 상에 질화물계 화합물 반도체에 의해 스트라이프형으로 복수의 종 결정부를 형성하는 공정과, 종 결정부 측면의 한쪽, 또는 측면의 한쪽 및 상면에 마스크를 형성하는 공정과, 종 결정부를 기초로 하여 질화물계 화합물 반도체로 이루어지는 결정층을 형성하는 공정을 포함하는 것이다.
본 발명에 관련되는 제 2 질화물 화합물 반도체 소자의 제조 방법은, 기판 상에 질화물계 화합물 반도체로 이루어지는 종 결정층을 형성하는 공정과, 종 결정층 상에, 한쪽의 단부와 다른쪽의 단부와의 적층 방향에 있어서의 두께가 다른 형상을 이루는 복수의 마스크를 스트라이프형으로 형성하는 공정과, 종 결정층 상에 상기 마스크를 통해 질화물계 화합물 반도체로 이루어지는 결정층을 형성하는 공정을 포함하는 것이다.
본 발명에 관련되는 제 1 질화물 반도체 소자에서는, 회합부가 이웃하는 종 결정부간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성되어 있기 때문에, 가로 방향 성장 영역의 폭이 종 결정부의 피치(종 결정부의 폭과 이웃하는 종 결정부간의 영역 폭의 합계)에 대하여 넓어지는, 즉, (가로 방향 성장 영역의폭)/(종 결정부의 피치)의 값이 큰 값으로 설정된다.
본 발명에 관련되는 제 2 질화물 반도체 소자에서는, 회합부가 이웃하는 종 결정부간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성되어 있기 때문에, 가로 방향 성장 영역의 폭이 마스크의 피치(마스크 폭과 이웃하는 마스크간의 영역 폭의 합계)에 대하여 넓어지는, 즉 (가로 방향 성장 영역의 폭)/(마스크의 피치)의 값이 큰 값으로 설정된다.
본 발명에 관련되는 제 1 질화물 반도체 소자의 제조 방법에서는, 결정층에, 이웃하는 결정부간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 회합부가 형성된다.
본 발명에 관련되는 제 2 질화물 반도체 소자의 제조 방법에서는, 결정층에 이웃하는 마스크간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 회합부가 형성된다.
본 발명의 다른 목적, 특징 및 효과는 이하의 설명에 의해 더욱 분명해질 것이다.
이하, 도면을 참조하여, 본 발명의 실시예를 구체적으로 설명한다. 또한, 여기서는 상기 제 1 내지 제 4 구조예 및 그들의 변형예와 동일한 구성 요소에는 동일 부호를 붙여, 동일 부분에 대한 상세한 설명은 적당히 생략한다.
제 1 실시예
도 1은 본 발명의 제 1 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 것이다.
이 질화물 반도체 소자의 중요부는 도 1에 도시한 바와 같이, 사파이어 기판(10) 상에 스트라이프형으로 형성되어, 마스크(12)가 한쪽 측면에 설치된 복수의 종 결정부(11)와, 사파이어 기판(10) 상 및 종 결정부(11) 상에 가로 방향 성장법에 의해 성장시킨 결정층인 GaN층(15)으로 구성되어 있다.
이 구조에서는, 가로 방향 성장법에 의해 GaN층(15)이 종 결정부(11)의 마스크(12)로 덮여 있지 않은 노출한 측면으로부터만 성장하기 때문에, GaN층(15)의 가로 방향 성장이 비대칭으로 진행하여, 그것에 의하여 회합부(32)는 종 결정부(11)와 마스크(12)의 경계 부근으로부터 GaN층(15)의 두께 방향(적층 방향)으로 형성된다.
회합부(32)는 종래의 구조예에서는 예를 들면 도 13b에 도시한 바와 같이, 종 결정부(11)끼리의 중앙에 존재하는 것에 대하여, 본 실시예에서는 종 결정부(11)와 마스크(12)의 경계 부근에 존재한다.
이로써, 가로 방향 성장 영역(21) 중 가장 폭이 넓은 것의 폭(WL)은 종 결정부(11)의 피치를 Wp및 종 결정부(11)의 폭을 Wo로 하면,
Wp≒WO+WL이며, 또한 WL>WO,
따라서, WL>0.5×Wp
의 관계로 도시되기 때문에, 종래의 구조예에 비하여, 아주 큰 값의 폭(WL)을 얻을 수 있다.
이 질화물 반도체 소자를 GaN계 반도체 레이저 소자에 적용함으로써, 도 2a와 도 2b의 비교로부터 용이하게 알 수 있는 바와 같이, 도 16에 도시한 GaN계 반도체 레이저 소자의 레이저 스트라이프부(50)를 가로 방향 성장 영역(21) 상에 배치하는 것이 종래에 비하여 현저하게 용이해진다, 즉 얼라인먼트 여유가 커진다.
또한, 도 2a는 본 실시예에 관련되는 GaN계 반도체 레이저 소자의 레이저 스트라이프부(50)와 가로 방향 성장 영역(21)과의 배치 관계, 도 2b는 종래의 GaN계 반도체 레이저 소자의 레이저 스트라이프부(50)와 가로 방향 성장 영역(21)의 배치 관계를 각각 나타내는 것으로, 도 2a의 가로 방향 성장 영역(21)의 폭이 도 2b의 가로 방향 성장 영역(21)에 비하여 아주 넓다.
따라서, 본 실시예를 적용함으로써, 결정 결함이 적게 신뢰성이 높은 GaN계 반도체 레이저 소자를 실현할 수 있다.
제조 방법
도 3a 내지 도 3d는 상기 질화물 반도체 소자의 제조 공정을 나타내는 것이다.
우선, 예를 들면, 사파이어 기판(10) 상에 종 결정층(11A)을 성장시키고, 이어서 도 3a에 도시한 바와 같이, 종 결정층(11A)을 선택적으로 에칭하여 복수의 종 결정부(11)를 스트라이프형으로 형성하고, 이어서 CVD(Chemical Vapor Deposition; 화학 기상 성장)법 등에 의해 마스크(12)를 사파이어 기판(10)의 전면에 성막한다. 또한, 사파이어 기판(10) 대신 GaN 기판에 종 결정층(11A)을 형성하여도 된다.
계속해서, 도 3b에 도시한 바와 같이, 예를 들면, RIE(Reactive Ion Etching:리액티브·이온 에칭)법 등의 이방성 에칭법에 의해 마스크(12)의 상면을 사파이어 기판(10)의 표면에 직교하는 방향으로 에칭하여 종 결정부(11)의 측면에만 마스크(12)를 남긴다.
이어서, 도 3c에 도시한 바와 같이, 예를 들면, 이방성 에칭법을 경사 방향으로 적용하여, 종 결정부(11)의 한쪽 측면의 마스크(12)를 제거함과 동시에, 도 3d에 도시한 바와 같이, 다른쪽 측면에 마스크(12)를 남긴다.
다음으로, MOCVD법을 사용한 가로 방향 성장법을 적용하여, 도 1에 도시한 바와 같이, GaN층(15)을 성장시키면, GaN층(15)의 가로 방향 성장이 마스크(12)로 덮여 있지 않은 종 결정부(11)가 노출한 측면에서만 진행하기 때문에, GaN층(15)의 가로 방향 성장이 비대칭으로 진행하여, 회합부(32)는 종 결정부(11)와 마스크(12)의 경계 부근에서 GaN층(15)의 두께 방향으로 형성된다.
제 2 실시예
도 4b는 본 발명의 제 2 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 것이다.
이 질화물 반도체 소자는 도 4b에 도시한 바와 같이, 종래의 제 1 구조예를 개량한 것으로, 종 결정층(11A) 상에 설치되고, 단부(12a)의 두께가 다른 영역보다도 두꺼운 마스크(12)와, 마스크(12)를 덮어 종 결정층(11A) 상에 가로 방향 성장법에 의해 성장시킨 결정층인 GaN층(15)을 구비하고 있다.
이 질화물 반도체 소자에서는, GaN층(15)의 가로 방향 성장에 있어서, 마스크(12)에 있어서의 두께 차이로부터, GaN층(15)의 가로 방향 성장 개시에 시간차가 발생하기 때문에, 가로 방향 성장이 마스크(12)에 관해서 비대칭으로 진행한다. 그결과, 회합부(32)는 종래의 제 1 구조예와 같이 마스크(12)의 중앙이 아니라, 단부(12a) 근방에 치우친 위치에 형성된다.
이로써, 본 실시예에서는 제 1 실시예와 마찬가지로, 폭(WL)(도 4b에서는 Lw1이라 도시)의 값을 크게 취할 수 있다, 즉 Lw1>1/2×WM(WM은 마스크(12)의 폭을 나타낸다)이 되어, 소자 설계, 소자 제작에 있어서, 마진이 증대하기 때문에, 설계, 제작이 용이해져, 제품 비율이 향상한다.
한편, 본 실시예에 대응하는 도 10b에 도시한 종래의 제 1 구조예에서는 WL=Lw2=1/2×WM이기 때문에, 동일한 피치(Wp) 및 폭(WM)이라도, 본 실시예에 관련되는 쪽이 큰 폭을 갖는 가로 방향 성장 영역(21)이 된다.
제조 방법
도 4a 및 도 4b는 상기 질화물 반도체 소자의 제조 공정을 나타내는 것이다.
우선, 종 결정층(11A) 상의 전면에 마스크 재료를 성막한 후, 포토리소그래피 처리 및 에칭 가공에 의해 복수의 마스크(12)를 형성하고, 이어서 그 개개의 마스크(12)의 단부를 마스크로 덮어, 드라이 에칭으로 노출한 부분을 도중까지 제거한다. 이로써 도 4a에 도시한 바와 같이, 두께가 두꺼운 단부(12a)를 갖는 마스크(12)가 종 결정층(11A) 상에 형성된다.
이어서, MOCVD법을 사용한 가로 방향 성장법에 의해, 도 4b에 도시한 바와 같이, GaN층(15)을 성장시킨다.
본 실시예에서는 도 4a에 도시한 바와 같이, GaN층(15)이 가로 방향 성장함으로써 형성된 에피텍셜 성장층(15a)이 우선 마스크(12)의 막 두께가 얇은 측(단부(12a)와는 반대 측)으로부터 이웃의 마스크(12)의 막 두께가 두꺼운 측을 향하여 선택적으로 성장하기 때문에, 도 4b에 도시한 바와 같이, 가로 방향 성장 영역(21)이 넓어진다.
제 3 실시예
도 5는 본 발명의 제 3 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 것이다.
이 질화물 반도체 소자는 사파이어 기판(10) 상에 형성되며, 상면 및 한쪽 측면에 마스크(12)가 설치된 복수의 종 결정부(11)와, 사파이어 기판(10) 상 및 종 결정부(11) 상에 가로 방향 성장법에 의해 성장시킨 결정층인 GaN층(15)으로 구성되어 있다.
GaN층(15)의 가로 방향 성장은 마스크(12)로 덮여 있지 않은 종 결정부(11)가 노출한 면에서만 진행하기 때문에 비대칭이 되어, 회합부(32)는 도 5에 도시한 바와 같이, 종 결정부(11)와 그 측면 마스크(12)의 경계 부근으로부터 GaN층(15)의 두께 방향으로 형성되어 있다.
본 실시예에 있어서도, 회합부(32)가 이웃하는 종 결정부(11)간의 중심으로부터 사파이어 기판(10)의 표면에 평행한 방향의 편심된 위치에 형성되어 있기 때문에, 제 1 실시예 및 제 2 실시예와 동일한 효과를 낸다.
제조 방법
도 6a 내지 도 6d는 상기 질화물 반도체 소자의 제조 공정을 나타내는 것이다.
우선, 도 6a에 도시한 바와 같이, 사파이어 기판(10) 상에, 종 결정층(11A)을 성장시키고, 이어서 마스크(51)를 성막하며, 계속해서 레지스트막(52)을 형성한다.
다음으로, 도 6b에 도시한 바와 같이, 레지스트막(52)을 사용하여 마스크(51)를 에칭하고, 종 결정층(11A)을 더 에칭하여, 마스크(51)를 놓은 종 결정부(11)를 형성한다.
계속해서, 마스크(51)를 제거하지 않고, 제 1 실시예와 동일하게 하여, 마스크를 기판 전면에 성막한다(도시하지 않음). 도시하지 않은 마스크 및 마스크(51)의 두께와 재료의 선택, 에칭 조건, 시간 제어 등을 조정하여, 사파이어 기판(10)의 표면과 직교하는 방향의 이방성 에칭법에 의해 도시하지 않은 마스크의 상면을 에칭하여 종 결정부(11)의 양측면에만 마스크를 남긴다. 더욱이, 이방성 에칭법을 경사 방향으로 적용하여, 종 결정부(11)의 한쪽 측면의 마스크를 제거하고, 다른쪽 측면에만 마스크를 남긴다.
이로써, 도 6c에 도시한 바와 같이, 종 결정부(11)의 상면 및 한쪽 측면에 마스크(12)를 형성할 수 있다.
다음으로, MOCVD법을 사용한 가로 방향 성장법을 적용하여 GaN층(15)을 성장시키면, GaN층(15)은 마스크(12)로 덮여 있지 않은 종 결정부(11)가 노출한 면에서만 성장하기 때문에, GaN층(15)의 가로 방향 성장이 비대칭으로 진행하여, 그로써회합부(32)는 종 결정부(11)와 마스크(12)의 경계 부근으로부터 GaN층(15)의 두께 방향으로 형성된다.
또한, 본 실시예에서도, 도 6d에 도시한 바와 같이, 사파이어 기판(10) 상에 비교적 막 두께가 두꺼운 종 결정층(11A)을 성막하고, 이어서 종 결정층(11A)의 상부를 선택적으로 에칭하여 스트라이프형으로 볼록부(13)를 형성함으로써, 종 결정부(11)를 설치하여도 된다.
제 4 실시예
도 7a는 제 4 실시예에 관련되는 질화물 반도체 소자의 중요부의 구성을 나타내는 단면도이다.
본 실시예는 종래의 제 4 구조예를 개량한 것으로, 사파이어 기판(10) 상에 스트라이프형으로 형성된 복수의 종 결정부(11)와, 종 결정부(11)의 양 측면, 측면의 한쪽으로부터 연속하는 상면의 일부 영역 및 이웃하는 종 결정부(11)간에 대응하는 사파이어 기판(10) 상에 형성되어 있는 마스크(12)와, 마스크(12) 상 및 종 결정부(11) 상에 가로 방향 성장한 결정층인 GaN층(15)으로 구성되어 있다.
본 실시예에서는 제 1 내지 제 3 실시예와 마찬가지로, GaN층(15)의 가로 방향 성장이 마스크(12)로 덮여 있지 않은 노출한 종 결정부(11)의 표면으로부터 진행하기 때문에, GaN층(15)의 가로 방향 성장이 비대칭이 되어, 회합부(32)가 이웃하는 종 결정부(11)간의 중심으로부터 편심된 위치에 형성된다. 따라서, 제 1 내지제 3 실시예와 마찬가지로, 폭(WL)의 값이 커지기 때문에, 소자 설계, 소자 제작에 있어서, 마진이 증대하여, 그로써 설계, 제작이 용이해져 제품 비율이 향상한다.
또한, 도 7b에 도시한 바와 같이 종 결정부(11)를 볼록부(13)로서 갖는 결정층(11A)을 구비하는 경우도 상기 제 4 실시예와 동일한 효과를 갖는다.
제조 방법
도 8a 내지 도 8e는 상기 질화물 반도체 소자의 제조 공정을 나타내는 것이다.
우선, 사파이어 기판(10) 상에 종 결정층(11A)을 성막하고, 이어서 도 8a에 도시한 바와 같이, 종 결정층(11A)을 선택적으로 에칭함으로써 복수의 종 결정부(11)를 스트라이프형으로 형성하고, 이어서 CVD법 등에 의해 마스크(12)를 사파이어 기판(10) 상 및 종 결정부(11) 상에 성막한다.
이어서, 도 8b에 도시한 바와 같이, 이웃하는 종 결정부(11)간의 영역을 메우도록 레지스트막(52)을 도포하고, 계속해서, 도 8c에 도시한 바와 같이, 종 결정부(11)의 상면 및 측면의 한쪽 마스크(12)가 노출하도록 레지스트막(52)에 개구(52A)를 설치한다.
다음으로, 4플루오르화탄소(CF4) 가스 등을 사용한 RIE법에 의해, 도 8d에 도시한 바와 같이, 노출한 마스크(12)를 에칭에 의해 제거하여, 종 결정부(11)를 노출시킨다. 계속해서, 도 8e에 도시한 바와 같이, 레지스트막(52)을 제거한다.
이어서, 종 결정부(11) 상 및 마스크(12) 상에 GaN층(15)을 가로 방향 성장시키면, 도 7a 및 도 7b에 도시하는 구조를 얻을 수 있다.
또한, 본 발명은 반도체 레이저 소자에 한하지 않고, 발광 다이오드(light emitting diode; LED)나, 포토디텍터(photodetector; PD) 등의 반도체 광 소자, 전계 효과 트랜지스터(field-effect transistor; FET)나 바이폴러 트랜지스터 등의 반도체 전자 소자에도 적용할 수 있으며, 그 경우, 모두 신뢰성 높은 소자가 된다.
예를 들면, MOSFET(metal oxide semiconductor field-effect transistor; 산화금속 반도체 전계 효과 트랜지스터)의 경우에는 도 9에 도시한 바와 같이, 게이트 영역(70), 소스 영역(71) 및 드레인 영역(72)을 각각 가장 폭이 넓은 가로 방향 성장 영역(21) 상에, 특히 게이트 영역(70) 및 채널 영역(73)을 가장 폭이 넓은 가로 방향 성장 영역(21) 상에 형성할 수 있다. 또한, 바이폴러 트랜지스터의 경우에는, 이미터 영역, 베이스 영역 및 콜렉터 영역을 각각 가장 폭이 넓은 가로 방향 성장 영역(21) 상에 형성할 수 있다. 더욱이 포토 디텍터의 경우에는, 수광 구조를 가로 방향 성장 영역(21) 상에 형성할 수 있다. 또한, 발광 다이오드의 경우에는 발광 구조를 가로 방향 성장 영역(21) 상에 형성할 수 있다.
상술한 제 1 내지 제 4 실시예에서는 이하의 기술적 사상이 공통하고 있다. 즉, 각 질화물 반도체 소자에 있어서는, 마스크(12)에 의해 GaN층(15)의 가로 방향 성장이 비대칭으로 진행하도록 하였기 때문에, 종래의 구조예에 비하여, 저결함 밀도 영역의 가로 방향 성장 영역(21)의 폭(WL)을 확대할 수 있다. 이로써, 저결함 밀도 영역에 질화물 반도체 소자를 형성하는 것이 용이해져, 소자 사이즈를 크게 하거나, 얼라인먼트 여유를 크게 할 수 있다.
본 발명에 의하면, 또한, 가장 폭이 넓은 가로 방향 성장 영역(21)에 소자의 동작 영역 전부가 아니라, 그 일부분만 넣는 경우에도 효과가 얻어지는 경우가 있다.
더욱이, 제 1 내지 제 4 실시예에서는 범용적 웨이퍼 프로세스나, 종래와 동등한 결정 성장 기술 등의 조합을 적용하고 있기 때문에, 본 발명의 실시에 있어서 특별한 프로세스적 제약이 생기는 일은 없다.
또한, 상기 실시예에서는 GaN층(15)을 MOCVD법에 의해 성장시키도록 하였지만, 분자선 결정 성장(molecular beam epitaxy; MBE)법을 사용하여, 도 17a에 도시한 바와 같이, 사파이어 기판(10)의 표면에 극히 얕은 각도로 분자선을 입사시켜, 마스크(12)가 상면에 설치되어 있는 종 결정부(11)의 측면으로부터 비대칭으로 GaN층(15)을 가로 방향 성장시켜도 된다. 이렇게 MBE법을 사용하여 GaN층(15)의 성장을 계속하면, 도 17b에 도시한 바와 같이, 회합부(32)를 이웃하는 종 결정부(11)간의 중심으로부터 편심한 위치에 형성할 수도 있다.
그러나, MBE법은 그 가로 방향 제어성, 성장층의 품질, 그 밖의 관점에서 MOCVD법보다는 바람직하지 못하다.
이상 설명한 바와 같이 본 발명의 제 1 질화물 반도체 소자에 의하면, 회합부를 이웃하는 종 결정부간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성하도록 하였기 때문에, 가로 방향 성장 영역의 폭을 종 결정부의 피치(종 결정부의 폭과 이웃하는 종 결정부간의 영역 폭의 합계)에 대하여 넓게 할 수 있다. 그 결과, 소자 사이즈를 크게 할 수 있음과 동시에, 얼라인먼트 여유를 크게 할 수 있기 때문에, 설계 상 및 제작 상의 자유도가 증대하여, 소자 특성의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 제 2 질화물 반도체 소자에 의하면, 회합부를 이웃하는 마스크간의 중심으로부터 기판 표면에 평행한 방향의 편심된 위치에 형성하도록 하였기 때문에, 가로 방향 성장 영역의 폭을 마스크의 피치(마스크의 폭과 이웃하는 마스크간의 영역 폭의 합계)에 대하여 넓게 할 수 있다. 그 결과, 소자 사이즈를 크게 할 수 있음과 동시에, 얼라인먼트 여유를 크게 할 수 있기 때문에, 설계 상 및 제작 상의 자유도가 증대하여, 소자 특성의 신뢰성을 향상할 수 있다.
또한, 본 발명의 제 1 및 제 2 질화물 반도체 소자의 제조 방법에 의하면, 기판 상에 복수의 종 결정부를 스트라이프형으로 갖는 종 결정층을 형성한 후, 종 결정부의 측면의 한쪽 또는 측면의 한쪽 및 상면에 마스크를 형성하고, 계속해서 종 결정부를 기초로 하여 결정층을 형성하도록, 또는 기판 상에 종 결정층을 형성한 후, 종 결정층 상에 한쪽 단부와 다른쪽 단부와의 적층 방향에 있어서의 높이가 다른 형상을 이루는 복수의 마스크를 스트라이프형으로 형성하고, 계속하여 종 결정층 상에 마스크를 통해 결정층을 형성하도록 하였기 때문에, 결정층에 폭이 넓은 가로 방향 성장 영역을 형성할 수 있다. 그 결과, 소자 사이즈를 크게 할 수 있음과 동시에, 얼라인먼트 여유를 크게 할 수 있기 때문에, 설계 상 및 제작 상의 자유도가 증대하여, 소자 특성의 신뢰성을 향상시킬 수 있다.
이상의 설명에 근거하여, 본 발명의 여러 양태나 변형예를 실시 가능한 것은분명하다. 따라서, 이하의 청구항의 균등 범위에 있어서, 상기 상세한 설명의 양태(態樣) 이외의 양태로 본 발명을 실시하는 것이 가능하다.

Claims (20)

  1. 기판 상에, 질화물계 화합물 반도체에 의해 스트라이프형으로 형성된 복수의 종(種) 결정부와, 질화물계 화합물 반도체로 이루어져 상기 종 결정부를 기초로 하여 성장시킨 가로 방향 성장 영역 및 회합부(會合部)를 갖는 결정층을 구비한 질화물 반도체 소자로서,
    상기 회합부가, 상기 이웃하는 종 결정부간의 중심으로부터 상기 기판의 표면에 평행한 방향의 편심된 위치에 형성되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  2. 제 1 항에 있어서,
    상기 종 결정부의 측면의 한쪽, 또는 측면의 한쪽 및 상면에 마스크가 설치되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  3. 제 1 항에 있어서,
    상기 종 결정부의 폭과 상기 이웃하는 종 결정부간의 영역 폭의 합계를 Wp로 하고, 상기 가로 방향 성장 영역 중 가장 폭이 넓은 것의 폭을 WL로 할 때, Wp와 WL이 WL≥0.5Wp의 관계를 만족하는 것을 특징으로 하는, 질화물 반도체 소자.
  4. 제 3 항에 있어서,
    상기 결정층 상에 레이저 스트라이프부를 구비하며, 이 레이저 스트라이프부가, 상기 가장 폭이 넓은 가로 방향 성장 영역에 대응하여 설치되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  5. 제 3 항에 있어서,
    상기 결정층 상에, 소스 영역, 게이트 영역 및 드레인 영역을 구비하며, 이들 소스 영역, 게이트 영역 및 드레인 영역이, 상기 가장 폭이 넓은 가로 방향 성장 영역에 대응하여 설치되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  6. 기판 상에, 질화물계 화합물 반도체로 이루어지는 종 결정층과, 이 종 결정층 상에 스트라이프형으로 설치된 복수의 마스크와, 상기 종 결정층 상에 질화물계 화합물 반도체로 이루어지며, 상기 마스크를 통해 성장시킨 가로 방향 성장 영역 및 회합부를 갖는 결정층을 구비한 질화물 반도체 소자로서,
    상기 회합부가, 상기 마스크의 상기 기판 표면에 직교하는 중심선으로부터 상기 기판의 표면에 평행인 방향의 편심된 위치에 형성되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  7. 제 6 항에 있어서,
    상기 마스크는, 한쪽 단부와 다른쪽 단부와의 적층 방향에 있어서의 두께가다른 형상을 하는 것을 특징으로 하는, 질화물 반도체 소자.
  8. 제 6 항에 있어서,
    상기 마스크의 폭과 상기 이웃하는 마스크간의 영역 폭의 합계를 Wp로 하고, 상기 가로 방향 성장 영역 중 가장 폭이 넓은 것의 폭을 WL로 할 때, Wp와 WL이 WL≥0.5Wp의 관계를 만족하는 것을 특징으로 하는, 질화물 반도체 소자.
  9. 제 8 항에 있어서,
    상기 결정층 상에 레이저 스트라이프부를 구비하며, 이 레이저 스트라이프부가 상기 가장 폭이 넓은 가로 방향 성장 영역에 대응하여 설치되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  10. 제 8 항에 있어서,
    상기 결정층 상에 소스 영역, 게이트 영역 및 드레인 영역을 구비하며, 이들 소스 영역, 게이트 영역 및 드레인 영역이 상기 가장 폭이 넓은 가로 방향 성장 영역에 대응하여 설치되어 있는 것을 특징으로 하는, 질화물 반도체 소자.
  11. 기판 상에 질화물계 화합물 반도체에 의해 스트라이프형으로 복수의 종 결정부를 형성하는 공정과,
    상기 종 결정부의 측면의 한쪽, 또는 측면의 한쪽 및 상면에 마스크를 형성하는 공정과,
    상기 종 결정부를 기초로 하여 질화물계 화합물 반도체로 이루어지는 결정층을 형성하는 공정을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 종 결정부의 폭과 상기 이웃하는 종 결정부간의 영역 폭의 합계를 Wp로 할 때, 상기 결정층에 0.5Wp이상의 폭을 갖는 가로 방향 성장 영역을 형성하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 결정층을 형성한 후, 레이저 스트라이프부를 상기 가로 방향 성장 영역에 대응하도록 형성하는 공정을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 결정층을 형성한 후, 소스 영역, 게이트 영역 및 드레인 영역을 상기 가로 방향 성장 영역에 대응하도록 형성하는 공정을 포함하는 것을 특징으로 하는,질화물 반도체 소자의 제조 방법.
  15. 제 11 항에 있어서,
    상기 결정층을 유기 금속 기상 성장(MOCVD)법에 의해 형성하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  16. 기판 상에 질화물계 화합물 반도체로 이루어지는 종 결정층을 형성하는 공정과,
    상기 종 결정층 상에, 한쪽 단부와 다른쪽 단부와의 적층 방향에 있어서의 두께가 다른 형상을 이루는 복수의 마스크를 스트라이프형으로 형성하는 공정과,
    상기 종 결정층 상에 상기 마스크를 통해 질화물계 화합물 반도체로 이루어지는 결정층을 형성하는 공정을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 마스크의 폭과 상기 이웃하는 마스크간의 영역 폭의 합계를 Wp로 할 때, 상기 결정층에 0.5Wp이상의 폭을 갖는 가로 방향 성장 영역을 형성하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  18. 제 17 항에 있어서,
    상기 결정층을 형성한 후, 레이저 스트라이프부를 상기 가로 방향 성장 영역에 대응하도록 형성하는 공정을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  19. 제 17 항에 있어서,
    상기 결정층을 형성한 후, 소스 영역, 게이트 영역 및 드레인 영역을 상기 가로 방향 성장 영역에 대응하도록 형성하는 공정을 포함하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
  20. 제 16 항에 있어서,
    상기 결정층을 유기 금속 기상 성장(MOCVD)법에 의해 형성하는 것을 특징으로 하는, 질화물 반도체 소자의 제조 방법.
KR1020027016074A 2001-03-27 2002-03-27 질화물 반도체 소자 및 그 제조 방법 KR100891270B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00090893 2001-03-27
JP2001090893A JP3705142B2 (ja) 2001-03-27 2001-03-27 窒化物半導体素子及びその作製方法
PCT/JP2002/002980 WO2002078069A1 (fr) 2001-03-27 2002-03-27 Element de semi-conducteur au nitrure

Publications (2)

Publication Number Publication Date
KR20030007715A true KR20030007715A (ko) 2003-01-23
KR100891270B1 KR100891270B1 (ko) 2009-04-06

Family

ID=18945613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016074A KR100891270B1 (ko) 2001-03-27 2002-03-27 질화물 반도체 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US6921673B2 (ko)
JP (1) JP3705142B2 (ko)
KR (1) KR100891270B1 (ko)
CN (1) CN1237578C (ko)
TW (1) TW541717B (ko)
WO (1) WO2002078069A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363611B1 (ko) * 2012-04-30 2014-02-19 부경대학교 산학협력단 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184302A1 (en) * 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
TWI344706B (en) * 2003-06-04 2011-07-01 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
GB0326321D0 (en) * 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
JPWO2005106977A1 (ja) * 2004-04-27 2008-03-21 松下電器産業株式会社 窒化物半導体素子およびその製造方法
KR101254539B1 (ko) * 2004-04-28 2013-04-19 버티클 인코퍼레이티드 수직 구조 반도체 장치
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
WO2008124154A2 (en) 2007-04-09 2008-10-16 Amberwave Systems Corporation Photovoltaics on silicon
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
CN102160145B (zh) 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
EP2415083B1 (en) * 2009-04-02 2017-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US20100309943A1 (en) * 2009-06-05 2010-12-09 The Regents Of The University Of California LONG WAVELENGTH NONPOLAR AND SEMIPOLAR (Al,Ga,In)N BASED LASER DIODES
SG169922A1 (en) * 2009-09-24 2011-04-29 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
JP5229270B2 (ja) * 2010-05-14 2013-07-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI458129B (zh) * 2010-12-21 2014-10-21 Lextar Electronics Corp 發光二極體晶片結構及其製造方法
JP2013173641A (ja) * 2012-02-24 2013-09-05 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
WO2013154485A1 (en) * 2012-04-13 2013-10-17 Sun Yanting A method for manufacturing a semiconductor method device based on epitaxial growth.
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
JP6222540B2 (ja) * 2013-02-04 2017-11-01 株式会社パウデック 絶縁ゲート型電界効果トランジスタの製造方法
US9882352B2 (en) * 2014-06-20 2018-01-30 Sony Corporation Light emitting element
JP6799007B2 (ja) * 2015-05-21 2020-12-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー シード層上に成長層を施す方法
CN105140103A (zh) * 2015-07-29 2015-12-09 浙江大学 一种半导体衬底及选择性生长半导体材料的方法
CN111554570A (zh) * 2020-07-10 2020-08-18 山东浪潮华光光电子股份有限公司 一种GaN厚膜的生长方法
WO2024084634A1 (ja) * 2022-10-19 2024-04-25 京セラ株式会社 半導体基板、半導体基板の製造方法および製造装置
JP7255037B1 (ja) 2022-10-19 2023-04-10 京セラ株式会社 半導体基板
WO2024084664A1 (ja) * 2022-10-20 2024-04-25 京セラ株式会社 半導体基板、テンプレート基板、並びにテンプレート基板の製造方法および製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292458C (zh) * 1997-04-11 2006-12-27 日亚化学工业株式会社 氮化物半导体的生长方法、氮化物半导体衬底及器件
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4304750B2 (ja) * 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3471700B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP3557441B2 (ja) 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
DE10041285A1 (de) * 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363611B1 (ko) * 2012-04-30 2014-02-19 부경대학교 산학협력단 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법

Also Published As

Publication number Publication date
WO2002078069A1 (fr) 2002-10-03
CN1237578C (zh) 2006-01-18
JP3705142B2 (ja) 2005-10-12
US6921673B2 (en) 2005-07-26
KR100891270B1 (ko) 2009-04-06
US20030139037A1 (en) 2003-07-24
JP2002289539A (ja) 2002-10-04
TW541717B (en) 2003-07-11
CN1460284A (zh) 2003-12-03

Similar Documents

Publication Publication Date Title
KR100891270B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20050184302A1 (en) Nitride semiconductor device and method of manufacturing the same
US6455342B2 (en) Semiconductor device, its manufacturing method and substrate for manufacturing a semiconductor device
KR101011945B1 (ko) 질화물 반도체 및 반도체 소자의 제조 방법
US20020115267A1 (en) Semiconductor thin film, semiconductor element and semiconductor device, and fabrication methods thereof
JP4104305B2 (ja) 窒化物系半導体チップおよび窒化物系半導体基板
JP2001308462A (ja) 窒化物半導体素子の製造方法
KR100539289B1 (ko) 반도체 발광 장치 및 그 제조 방법
JPWO2009057254A1 (ja) 半導体レーザ装置
US7885304B2 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP2953326B2 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法
US20110058586A1 (en) Nitride semiconductor laser
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP2001044121A (ja) エピタキシャル層構造及びその製造方法
JP2007281140A (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP4797257B2 (ja) 半導体素子の作製方法
US6849474B2 (en) Growing a low defect gallium nitride based semiconductor
JPH1041586A (ja) 半導体発光素子の光放出端面の形成方法
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
KR20030030227A (ko) 반도체 레이저 다이오드 및 그 제조방법
JP2000216502A (ja) 窒化物半導体素子の製造方法
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
JP5367637B2 (ja) 半導体素子
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
US8270450B2 (en) Method of manufacturing semiconductor laser, semiconductor laser, optical disc device, method of manufacturing semiconductor device, and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee