KR20030067965A - 질화물 반도체 기판 및 그의 제조 방법 - Google Patents
질화물 반도체 기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20030067965A KR20030067965A KR1020020007728A KR20020007728A KR20030067965A KR 20030067965 A KR20030067965 A KR 20030067965A KR 1020020007728 A KR1020020007728 A KR 1020020007728A KR 20020007728 A KR20020007728 A KR 20020007728A KR 20030067965 A KR20030067965 A KR 20030067965A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- thin film
- substrate
- layer
- mask pattern
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 질화물 반도체 기판 및 그의 제조 방법에 관한 것으로, 이종기판의 상부에 직선형으로 패터닝되어 형성된 적어도 하나 이상의 제 1 질화물 반도체층과;상기 제 1 질화물 반도체층의 측면 및 상부면에 형성된 제 2 질화물 반도체층으로 구성하며, 상기 제 1 질화물 반도체층과 상기 제 2 질화물 반도체층의 계면에는 빈 공간이 형성되도록 측면 성장법으로 합체(Coalescence)가 일어나기 전에 성장을 중단하고, 마스크를 제거한 다음, 후속 측면성장을 통해 성장이 완료된 Ⅲ-Ⅴ족 질화물 반도체 박막층을 제조한다.
따라서, 본 발명은 측면성장법을 이용하여 결함밀도가 낮은 질화물 반도체 박막층을 형성할 때, 결정학적인 기울어짐, 결함의 생성 및 내부 응력 증가 등의 문제점을 해결하는 데 있으며, 마스크 물질과의 성장되는 질화물 반도체와의 반응을 억제할 수 있어, LED, LD 등의 광소자 및 HEMT 등의 전자소자의 기판으로 적용할 수 있는 효과가 발생한다.
Description
본 발명은 질화물 반도체 기판 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 측면 성장되는 질화물 반도체 박막의 합체(Coalescence)가 일어나기 전에 성장을 중단하고, 마스크를 제거하여 후속 측면성장을 통해 Ⅲ-Ⅴ족 질화물 반도체 박막층을 성장시킴으로서, 마스크 물질과 측면 성장하는 박막층 사이에 응력 및 결함의 생성을 억제할 수 있는 질화물 반도체 기판 및 그의 제조 방법에 관한 것이다.
일반적으로 질화갈륨과 같은 Ⅲ-Ⅴ족 질화물 반도체는 자외선에서 가시광선에 이르는 광을 방출하는 발광소자 및 수광 소자 이외에도, 고온 및 고출력 전자소자에도 널리 이용되는 물질이다.
질화물 소자를 제조하기 위해서는 결함밀도가 낮은 단결정 박막의 형성을 필요로 한다. 현재까지는 질화물 반도체 단결정은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘과 갈륨비소(GaAs) 등의 이종기판에 성장시키고 있다.
이러한, 이종 에피성장(Hetero epitaxy)에 의해 성장된 질화갈륨 박막 내부에는 매우 높은 밀도의 결정 결함이 존재하게 되고, 이러한 결정 결함들은 광소자 및 전자소자의 발광 효율을 저하시키고 전류의 누설 통로의 기능을 수행함으로서, 소자의 성능을 저하시키게 된다.
그러므로, 이종 에피택시 성장에서 결함밀도를 감소시키기 위한 다양한 시도들이 있었으며, 현재, 측면성장법(Lateral epitaxial overgrowth)에 의한 질화물 반도체 단결정 박막 성장이 가장 널리 이용되고 있는 방법이다.
도 1a와 1b는 종래의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도로서, 도 1a에서, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(10)의 상부에 제 1 질화갈륨 박막(11)을 성장시키고, 그 제 1 질화갈륨 박막(11)의 상부에 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 금속 박막으로 직선형의 반복적인 마스크 패턴(12)을 증착한다.
상기 마스크 패턴(12)이 증착된 후에, 제 2 질화갈륨 박막을 성장시키면, 마스크 패턴(12)이 존재하지 않는 노출된 제 1 질화갈륨 박막(11)의 표면에서는 질화갈륨이 성장이 되고, 상기 마스크 패턴(12)에서는 측면 성장이 이루어져, 전체적으로 평탄한 표면을 갖는 제 2 질화갈륨 박막(13)을 제조할 수 있다.(도 1b)
도 1b의 점선은 결함을 표시하고 있고, 이 결함들 중, 마스크 패턴(12)이 없는 제 2 질화갈륨 박막(13)에서는 결함(14)이 상부로 전파되지만, 마스크 패턴(12)의 하부에 있는 제 1 질화갈륨 박막의 영역(16)에서는 결함의 전파가 억제되고, 측면 성장에 의해 결함이 없는 영역이 된다.
그리고, 측면 성장된 부분들이 만나는 영역에서는 새로운 결함(15)이 형성되어 제 2 질화갈륨 박막(13)의 표면으로 전파된다.
이러한 마스크를 이용한 측면 성장법은 부분적으로 결함밀도가 작은 영역을 얻는데 효과가 있지만, 마스크 상부로 측면 성장하면서, 마스크와의 반응에 의해 응력이 발생하고, 상기 도 1b에 도시된 바와 같은 결함이 생성하는 등의 문제를 지니고 있다.
특히, 마스크 물질이 고온과 암모니아의 질화갈륨 성장 분위기에서 열화될 가능성이 높기 때문에, 측면 성장되는 영역에서의 결함밀도의 감소가 완전하지 않으며, 결정학적인 기울어짐(Crystallographic tilting)등과 같은 현상이 발생되고 있다.
따라서, 마스크로 인한 응력이 많이 발생되면, 기판이 휘어지는 현상이 일어나 질화갈륨 단결정 박막으로 소자를 제조하는 공정 수행시 많은 어려움이 있어 생산 수율이 저하되는 등의 문제점을 낳게 된다.
도 2a 내지 2c는 종래의 측면성장법중의 하나인 펜디오(Pendeo)법으로 질화물 반도체 단결정 박막 제조 공정도로서, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(20)의 상부에 제 1 질화갈륨 박막(21)을 성장시키고(도 2a), 그 제 1 질화갈륨 박막(21)의 상부에 도 1a에 도시된 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 금속 박막으로 직선형의 반복적인 마스크 패턴(22)을 증착하여, 이종기판(20)이 노출되도록 식각함으로서, 각기 분리된제 1 질화갈륨 박막(21')을 형성하고, 이때, 마스크 패턴(12)은 남겨 놓는다.(도 2b)
그 후에, 제 2 질화갈륨 박막(23)을 성장시키면, 측면성장이 이루어지면서 상부로 성장되고, 마스크 패턴(22)의 상부에서도 측면성장이 이루어진다.(도 2c)
이렇게 측면으로 성장한 제 2 질화갈륨 박막(23)이 서로 합체(Coalescence)가 이루어지면, 저밀도 제 2 질화갈륨 박막(23)으로 이루어진 기판이 만들어진다.(도 2d)
이때, 측면 성장되는 질화갈륨층의 합체하는 부위에서는 결함이 존재하게 된다.
이러한 종래의 질화갈륨 기판을 성장시키는 방법은 도 3에 도시된 바와 같이, 측면 성장되는 제 2 질화갈륨 박막층(23)과 마스크 패턴(22) 사이에서는 응력이 발생되고, 이로 인한 추가적인 결함 생성 및 결정학적인 기울어짐 현상이 발생하게 된다.
도 3은 종래의 방법으로 질화갈륨을 측면성장시의 결정학적인 기울어짐 현상에 대한 모식도로서, 화살표는 질화갈륨 박막의 (0001)방향을 나타내고 있으며, 화살표의 방향이 균일한 방향성을 갖고 있어야 하는데, 결정학적으로 기울어진 불균일화된 방향성을 갖고있다.
이런 성장된 질화갈륨층이 결정학적으로 기울어지는 현상은 질화갈륨 박막의 성장이 고온 및 암모니아를 사용하는 유독성 분위기에서 이루어지기 때문에, 마스크 물질의 열화현상으로 발생된다.
이런 결정학적인 기울어짐 현상은 박막내부에 높은 밀도의 결함이 생성될 뿐만 아니라 표면의 평탄화에도 방해가 된다.
더불어, 전술된 종래의 방법은 성장되는 질화갈륨층과 마스크 물질 사이 계면에서 발생되는 응력으로 결함이 생성되기도 하며, 이런 응력에 의해 기판이 휘어져, 질화물 반도체 발광 소자의 제조공정을 어렵게 하고, 수율이 저하되는 문제점을 지니고 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 측면성장법을 이용하여, 씨드(Seed)층과 성장되는 Ⅲ-Ⅴ족 질화물 반도체 박막층 사이에 마스크 패턴 제거로 빈 공간이 형성되어 내부 응력이 감소되고, 결함밀도가 낮은 질화물 반도체 기판을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 측면 성장법에서 합체(Coalescence)가 일어나기 전에 성장을 중단하고, 마스크를 제거하여 후속 측면성장을 통해 Ⅲ-Ⅴ족 질화물 반도체 박막층을 형성함으로써, 마스크 물질과 측면 성장하는 박막층 사이에 응력 및 결함의 생성을 억제할 수 있는 질화물 반도체 기판 박막층 형성 방법을 제공하는 데 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 이종기판의 상부에 직선형으로 패터닝되어 형성된 적어도 하나 이상의 제 1 질화물 반도체층과;
상기 제 1 질화물 반도체층의 측면 및 상부면에 형성된 제 2 질화물 반도체층으로 구성하되,
상기 제 1 질화물 반도체층과 상기 제 2 질화물 반도체층의 상부에는 빈 공간이 형성되어 있는 것을 특징으로 하는 질화물 반도체 기판이 제공된다.
상기한 본 발명의 다른 목적을 달성하기 위한 바람직한 양태(樣態)는, 이종기판의 상부에 제 1 질화물 반도체층을 성장시키고, 그 제 1 질화물 반도체층의 상부에 직선형의 반복적인 마스크 패턴을 증착하는 제 1 단계와;
상기 마스크 패턴을 마스크로 상기 제 1 질화물 반도체층을 이종기판이 노출되도록 식각하여 제거하고, 마스크 패턴은 남겨 놓는 제 2 단계와;
상기 제 2 단계후, 제 2 질화물 반도체를 측면 성장시키는 제 3 단계와;
상기 마스크 패턴의 상부에서 제 2 질화물 반도체의 합체가 일어나기 전에, 제 2 질화물 반도체의 성장을 중지시키는 제 4 단계와;
상기 제 4 단계 후, 상기 마스크 패턴을 습식 식각시키는 제 5 단계와;
상기 마스크 패턴이 식각된 후, 측면성장법으로 제 2 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체층을 성장시키는 제 6 단계로 이루어진 것을 특징으로 하는 질화물 반도체 기판 제조 방법이 제공된다.
도 1a와 1b는 종래의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도이다.
도 2a 내지 2c는 종래의 측면성장법중의 하나인 펜디오(Pendeo)법으로 질화물 반도체 단결정 박막 제조 공정도이다.
도 3은 종래의 방법으로 질화갈륨을 측면성장시의 결정학적인 기울어짐 현상에 대한 모식도이다.
도 3a 내지 3c는 본 발명에 따른 리지와 리지 사이의 광 간섭이 발생하지 않는 반도체 레이저 다이오드 어레이를 제조하기 위한 공정도이다.
도 4a 내지 4e는 본 발명의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
10, 20, 50 : 이종기판 11, 21 : 제 1 질화갈륨 박막
12, 22, 52 : 마스크 패턴 13, 23 : 제 2 질화갈륨 박막
14 : 결함 51 : AlGaN 씨드(Seed)층
53 : AlGaN층 54 : 빈공간
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 4a 내지 4e는 본 발명의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도로서, 먼저, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(50)의 상부에 Ⅲ-Ⅴ족 제 1 질화물 반도체층인 AlGaN 씨드층(51)을 성장시키고(도 4a), 그 AlGaN 씨드층(51)의 상부에 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 W, Ta와 Pt등의 금속 박막으로 직선형의 반복적인 마스크 패턴(52)을 증착한다.(도 4b)
상기 마스크 패턴(52)을 마스크로 상기 AlGaN 씨드층(51)을 이종기판(50)이 노출되도록 식각하여 제거하고, 마스크 패턴(52)은 남겨 놓는다.(도 4c)
그후에, 제 2 질화물 반도체층인 AlGaN층(53)을 측면 성장시키되, 마스크 패턴(52)의 상부에서 AlGaN층(53)의 측면 성장의 합체가 일어날 때까지의 시간동안 AlGaN을 측면 성장시킨다.(도 4d)
여기서, 상기 제 1과 2 질화물 반도체층은 동일한 물질이 바람직하며, 동일하지 않아도 된다.
이 때, 상기 AlGaN 씨드층(51)의 측면에서 AlGaN의 성장이 이루어지다, 상기 마스크 패턴(52)의 상부에서도 AlGaN의 측면 성장이 일어나게 되고, 마스크 패턴(52)의 상부에서 AlGaN의 측면 성장의 합체가 일어나기 전에, AlGaN의 성장을 중지시킨다.
그 다음, 불산(HF) 용액을 이용하여 상기 마스크 패턴(52)을 습식 식각시켜,빈 공간(54)을 만든다.(도 4e)
마지막으로, 상기 마스크 패턴(52)이 식각된 후, 측면성장법으로 AlGaN을 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체 박막층인 AlGaN층(53)을 형성한다.(도 4f)
여기서, 최종 성장된 상기 제 2 질화물 반도체 박막층은 3㎛ ~ 500㎛ 범위의 두께를 성장시키는 것이 바람직하다.
그리고, 상기 AlGaN은 Al의 조성은 0 ≤Al ≤0.3의 범위를 갖는 것이 바람직하다.
이렇게 제조된 본 발명의 질화물 반도체 기판은 이종기판의 상부에 각기 분리되어 형성된 적어도 하나 이상의 제 1 질화물 반도체층과; 상기 이종기판의 상부면과 제 1 질화물 반도체층의 측면 및 상부면에 형성된 제 2 질화물 반도체층으로 구성되며, 상기 제 1 질화물 반도체층과 상기 제 2 질화물 반도체층의 상부에는 빈 공간이 형성되는 구성으로 이루어지게 된다.
이러한 빈 공간은 기판과 성장된 질화물 반도체층 사이에 발생되는 내부 응력을 감소시킬 수 있는 완충역할을 수행하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 측면성장 도중, 합체(Coalescence)가 일어나기 전에 마스크 물질을 제거한 후 성장함으로써, 결정학적인 기울어짐, 결함의 생성 및 내부 응력 증가 등의 문제점을 해결하는 데 있으며, 더불어, 마스크 물질과 성장되는 질화물 반도체와의 반응을 억제할 수 있으며, 또한 성장된 씨드(Seed) 질화물 반도체와 성장되는 질화물 반도체 사이에 빈 공간이 형성되어 이종기판에 성장으로 발생되는 내부 응력 감소에도 탁월한 장점이 있어, LED, LD 등의 광소자 및 HEMT 등의 전자소자의 기판으로 적용할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (8)
- 이종기판의 상부에 직선형으로 패터닝되어 형성된 적어도 하나 이상의 제 1 질화물 반도체층과;상기 제 1 질화물 반도체층의 측면 및 상부면에 형성된 제 2 질화물 반도체층으로 구성하되,상기 제 1 질화물 반도체층과 상기 제 2 질화물 반도체층의 상부에는 빈 공간이 형성되어 있는 것을 특징으로 하는 질화물 반도체 기판.
- 제 1 항에 있어서,상기 제 1 질화물 반도체 박막층과 제 2 질화물 반도체 박막층은 AlGaN 박막이며,상기 이종 기판은 사파이어, 실리콘 카바이드와 실리콘 중 선택된 어느 하나 인 것을 특징으로 하는 질화물 반도체 기판.
- 제 1 항 또는 제 2 항에 있어서,상기 제 2 질화물 반도체 박막층의 두께는 3㎛ ~ 500㎛인 것을 특징으로 하는 질화물 반도체 기판.
- 제 2 항에 있어서,상기 AlGaN 박막의 Al의 조성은 0 ≤Al ≤0.3 인 것을 특징으로 하는 질화물 반도체 기판.
- 이종기판의 상부에 제 1 질화물 반도체층을 성장시키고, 그 제 1 질화물 반도체층의 상부에 직선형의 반복적인 마스크 패턴을 증착하는 제 1 단계와;상기 마스크 패턴을 마스크로 상기 제 1 질화물 반도체층을 이종기판이 노출되도록 식각하여 제거하고, 마스크 패턴은 남겨 놓는 제 2 단계와;상기 제 2 단계후, 제 2 질화물 반도체를 측면 성장시키는 제 3 단계와;상기 마스크 패턴의 상부에서 제 2 질화물 반도체의 합체가 일어나기 전에, 제 2 질화물 반도체의 성장을 중지시키는 제 4 단계와;상기 제 4 단계 후, 상기 마스크 패턴을 습식 식각시키는 제 5 단계와;상기 마스크 패턴이 식각된 후, 측면성장법으로 제 2 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체층을 성장시키는 제 6 단계로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 5 항에 있어서,상기 제 1 질화물 반도체 박막층과 제 2 질화물 반도체 박막층은 AlGaN 박막층인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 이종 기판은 사파이어, 실리콘 카바이드와 실리콘 중 선택된 어느 하나 인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 마스크 패턴은 유전체막 또는 금속 박막인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0007728A KR100454907B1 (ko) | 2002-02-09 | 2002-02-09 | 질화물 반도체 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0007728A KR100454907B1 (ko) | 2002-02-09 | 2002-02-09 | 질화물 반도체 기판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030067965A true KR20030067965A (ko) | 2003-08-19 |
| KR100454907B1 KR100454907B1 (ko) | 2004-11-06 |
Family
ID=32221281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0007728A KR100454907B1 (ko) | 2002-02-09 | 2002-02-09 | 질화물 반도체 기판 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100454907B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427689B1 (ko) * | 2002-02-21 | 2004-04-28 | 엘지전자 주식회사 | 질화물 반도체 기판의 제조방법 |
| KR100724083B1 (ko) * | 2005-02-28 | 2007-06-04 | 네오세미테크 주식회사 | 고휘도 발광 다이오드 및 그 제조방법 |
| KR101363611B1 (ko) * | 2012-04-30 | 2014-02-19 | 부경대학교 산학협력단 | 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법 |
| WO2018135688A1 (ko) * | 2017-01-23 | 2018-07-26 | 경희대학교산학협력단 | 질화 갈륨 기판의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101189165B1 (ko) * | 2006-06-22 | 2012-10-10 | 엘지이노텍 주식회사 | 발광 소자 및 그 반도체 박막의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3620269B2 (ja) * | 1998-02-27 | 2005-02-16 | 豊田合成株式会社 | ＧａＮ系半導体素子の製造方法 |
| JP2000164989A (ja) * | 1998-11-26 | 2000-06-16 | Sony Corp | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置 |
| JP3545962B2 (ja) * | 1999-03-23 | 2004-07-21 | 三菱電線工業株式会社 | ＧａＮ系化合物半導体結晶の成長方法及び半導体結晶基材 |
| KR100331447B1 (ko) * | 1999-09-09 | 2002-04-09 | 윤종용 | ＧａＮ 후막 제조 방법 |
| KR100357116B1 (ko) * | 2000-05-01 | 2002-10-19 | 엘지전자 주식회사 | 질화물 반도체막 성장 방법 |
| JP2002008980A (ja) * | 2000-06-16 | 2002-01-11 | Sony Corp | 半導体層の成長方法および半導体発光素子の製造方法 |
-
2002
- 2002-02-09 KR KR10-2002-0007728A patent/KR100454907B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427689B1 (ko) * | 2002-02-21 | 2004-04-28 | 엘지전자 주식회사 | 질화물 반도체 기판의 제조방법 |
| KR100724083B1 (ko) * | 2005-02-28 | 2007-06-04 | 네오세미테크 주식회사 | 고휘도 발광 다이오드 및 그 제조방법 |
| KR101363611B1 (ko) * | 2012-04-30 | 2014-02-19 | 부경대학교 산학협력단 | 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법 |
| WO2018135688A1 (ko) * | 2017-01-23 | 2018-07-26 | 경희대학교산학협력단 | 질화 갈륨 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100454907B1 (ko) | 2004-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| US7198971B2 (en) | Nitride semiconductor thin film having fewer defects and method of growing the same | |
| KR100533910B1 (ko) | 고품질 질화물 반도체 박막 성장 방법 | |
| US20080142846A1 (en) | Nitride semiconductor substrate and manufacturing method thereof | |
| KR20120004159A (ko) | 기판구조체 및 그 제조방법 | |
| US20070298592A1 (en) | Method for manufacturing single crystalline gallium nitride material substrate | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR20050033911A (ko) | 질화갈륨계 단결정 기판의 제조방법 | |
| EP2869331A1 (en) | Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| KR100427689B1 (ko) | 질화물 반도체 기판의 제조방법 | |
| KR100454908B1 (ko) | 질화갈륨 기판의 제조방법 | |
| KR20040036381A (ko) | 질화갈륨 기판 제조방법 | |
| KR100327379B1 (ko) | 질화갈륨 반도체 기판 제조 방법 | |
| KR20030065884A (ko) | 발광 다이오드 및 그의 제조방법 | |
| KR20010019358A (ko) | 질화갈륨계 화합물 반도체의 제작방법 | |
| KR100720537B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR100425097B1 (ko) | ＧａＮ 기판 제조 방법 | |
| JP2005179171A (ja) | Ｉｎドーピングを通したＧａＮ側面成長方法 | |
| KR100437775B1 (ko) | 질화물 반도체 기판 제조방법 | |
| KR20040036382A (ko) | 질화갈륨 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |