CN102623582A - 发光二极管芯片的制作方法 - Google Patents
发光二极管芯片的制作方法 Download PDFInfo
- Publication number
- CN102623582A CN102623582A CN2011100868773A CN201110086877A CN102623582A CN 102623582 A CN102623582 A CN 102623582A CN 2011100868773 A CN2011100868773 A CN 2011100868773A CN 201110086877 A CN201110086877 A CN 201110086877A CN 102623582 A CN102623582 A CN 102623582A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- type semiconductor
- resilient coating
- emitting diode
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 238000000034 method Methods 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000011248 coating agent Substances 0.000 claims description 125
- 238000000576 coating method Methods 0.000 claims description 125
- 238000000059 patterning Methods 0.000 claims description 17
- 230000008016 vaporization Effects 0.000 claims description 11
- 235000019994 cava Nutrition 0.000 claims 3
- 229910002601 GaN Inorganic materials 0.000 description 19
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009834 vaporization Methods 0.000 description 5
- -1 AlGaInP Chemical compound 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
一种发光二极管芯片的制作方法如下述。首先，提供基板。接着，形成缓冲层于基板上。然后，图案化缓冲层，以于缓冲层的表面上形成多个凹陷。接着，于缓冲层的表面上形成第一型半导体层，其中第一型半导体层与缓冲层接触的部分表面构成键结连接面，且位于这些凹陷内的第一型半导体层与缓冲层之间存在孔洞。之后，依序形成主动层与第二型半导体层于第一型半导体层上。接着，于第二型半导体层上形成第二电极。而后，进行掀离制程，以分离第一型半导体层与缓冲层。
Description
技术领域
本发明是有关于一种发光二极管芯片的制作方法，且特别是有关于一种采用掀离制程而厚度较薄的发光二极管芯片的制作方法。
背景技术
近年由于发光二极管的发光效率不断提升，使得发光二极管在某些领域已日渐取代日光灯与白热灯泡，例如需要高速反应的扫描器灯源、液晶显示器的背光源或前光源汽车的仪表板照明、交通号志灯，以及一般的照明装置等。发光二极管的发光原理是将电能转换为光，也就是对上述的化合物半导体施加电流，通过电子、电洞的结合进行电能转换并以光的型态释放出来，进而达到发光的效果。一般来说，发光二极管的结构通常会包括具有基板、N型掺杂半导体层、主动层、P型掺杂半导体层、N型电极与P型电极。其中，以水平式发光二极管结构来说，N型掺杂半导体层配置于基板上，而主动层配置于N型掺杂半导体层与P型掺杂半导体层之间。此外，电极配置于P型掺杂半导体层上，而电极配置于N型掺杂半导体层上等结构。
在传统的发光二极管结构中，会对发光二极管进行薄化处理以使发光二极管的整体厚度变薄，例如是使用研磨制程将基板的厚度变薄，或者使用激光制程将半导体层与基板分离。然而，采用传统的研磨制程将可能导致芯片受到污染、损伤，或者在使用激光制程进行膜层分离时可能会有良率不佳或是制程耗时过久的问题。
发明内容
有鉴于此，本发明提出一种发光二极管芯片的制作方法，其包括下列步骤。首先，提供基板。接着，形成缓冲层于基板上。然后，图案化缓冲层，以于缓冲层的表面上形成多个凹陷。接着，于缓冲层的表面上形成第一型半导体层，其中第一型半导体层与缓冲层接触的部分表面构成键结连接面，且位于这些凹陷内的第一型半导体层与缓冲层之间存在孔洞。之后，依序形成主动层与第二型半导体层于第一型半导体层上。接着，于第二型半导体层上形成第二电极。
本发明又提出一种发光二极管芯片的制作方法，其包括下列步骤。首先，提供基板。接着，形成第一缓冲层于基板上。之后，图案化第一缓冲层，以于第一缓冲层的表面上形成多个凹陷。接着，于第一缓冲层的表面上形成第二缓冲层，其中第二缓冲层与第一缓冲层接触的部分表面构成键结连接面，且位于这些凹陷内的第二缓冲层与第一缓冲层之间存在孔洞。而后，依序形成第一型半导体层、主动层与第二型半导体层于第一型半导体层上。接着，于第二型半导体层上形成第二电极。
本发明又提出一种发光二极管芯片的制作方法，其包括下列步骤。首先，提供基板。接着，形成缓冲层于基板上。然后，形成第一型半导体层于缓冲层上。接着，图案化第一型半导体层，以于第一型半导体层的表面上形成多个凹陷。而后，于第一型半导体层的表面上形成第二型半导体层，其中第二型半导体层与第一型半导体层接触的部分表面构成键结连接面，且位于这些凹陷内的第二型半导体层与第一型半导体层之间存在孔洞。接着，依序形成主动层与第三型半导体层于第二型半导体层上。之后，于第三型半导体层上形成第二电极。
为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A～图1F为本发明第一实施例的发光二极管芯片的制作流程示意图。
图2A至图2B为又一实施形态的发光二极管芯片的制作流程示意图。
图3A至图3B为另一实施形态的发光二极管芯片的制作流程示意图。
图4A～图4C为本发明第二实施例的发光二极管芯片的制作流程示意图。
图5A至图5B为又一实施形态的发光二极管芯片的制作流程示意图。
图6A至图6B为另一实施形态的发光二极管芯片的制作流程示意图。
图7A～图7C为本发明第三实施例的发光二极管芯片的制作流程示意图。
图8A至图8B为又一实施形态的发光二极管芯片的制作流程示意图。
图9A至图9B为另一实施形态的发光二极管芯片的制作流程示意图。
【主要元件符号说明】
100、100a、200、200a、300、300a：发光二极管芯片
110、210、310：基板
120、120：缓冲层
122、222、322：凹陷
130、240、330：第一型半导体层
132：凸起
140、250、350：主动层
150、260、340：第二型半导体层
160、270、370：导电基板
220a：第一缓冲层
220b：第二缓冲层
360：第三型半导体层
B1：导电球
d1：间距
E1、E1’：第一电极
E2：第二电极
E3、E4：电极接垫
H1：孔洞
P1：掀离制程
S1、S3：表面
S2：键结连接面
具体实施方式
图1A～图1F为本发明第一实施例的发光二极管芯片的制作流程示意图。请先参考图1A，首先，提供一基板110，并于基板110上形成一缓冲层120。在本实施例中，基板110可以是采用蓝宝石(sapphire)基板、碳化硅(SiC)基板、氧化锌(ZnO)基板、氮化铝、氮化镓、硅(Si)基板、磷化镓(GaP)基板或是砷化镓(GaAs)基板，其中本实施例以蓝宝石基板作为举例说明，但不仅限于此。
在本实施例中，形成缓冲层120于基板110上的方法可以是采用金属有机化学气相沉积(metal organic chemical vapor deposition，MOCVD)法、分子束磊晶(molecular beam epitaxial，MBE)法或是其他适当的磊晶成长法。另外，缓冲层120可以是选用未掺杂(un-doped)或是浅掺杂的III-V族化合物半导体层，其中本实施例以未掺杂(un-doped)的III-V族化合物半导体层作为举例说明，但不仅限于此。此外，缓冲层120的材质可以是氮化镓、氮化铝镓、氮化铝铟镓、磷化铝铟镓、砷化铝镓、砷化铟镓或上述组合，其中本实施例选用未掺杂的氮化镓(un-doped GaN)作为举例说明，但不以此为限。
然后，图案化上述缓冲层120，以于缓冲层120的一表面S1上形成多个凹陷122，如图1B所示。在本实施例中，图案化缓冲层120的方式可以是利用干式蚀刻、湿式蚀刻或其他适当的蚀刻制程，其中干式蚀刻例如是采用反应性离子蚀刻(reactive ion etching)、感应耦合等离子(Inductively Coupled Plasma，ICP)蚀刻或是高能量密度等离子(high density plasma)蚀刻。通过上述的蚀刻技术，可使上述这些凹陷122的宽度d1小于5μm，更佳者可小于0.7μm，或使宽度d1小于1μm同时凹陷122的深度与宽度比大于2∶1。
接着，于缓冲层120的表面上S1形成一第一型半导体层130，其中第一型半导体层130与缓冲层120接触的部分表面S1构成一键结连接面S2，且位于这些凹陷122内的第一型半导体层130与缓冲层120之间存在一孔洞H1，如图1C所示。详细而言，由于凹陷122尺寸的关系，在形成第一型半导体层130便会在第一型半导体层130与缓冲层120之间造成孔洞H1，孔洞H1可以是任何形式的孔洞或或空气孔洞。
在本实施例中，形成第一型半导体层130于缓冲层120的方法可以是采用前述的金属有机化学气相沉积法、分子束磊晶法或是其他适当的磊晶成长法。此外，第一型半导体层130可以是选用重掺杂的III-V族化合物半导体层，其中第一型半导体层130的材质可以是氮化镓、氮化铝镓、氮化铝铟镓、磷化铝铟镓、砷化铝镓、砷化铟镓或上述组合。本实施例以n型掺杂的氮化镓(n-GaN)作为举例说明，但不仅限于此。
之后，依序形成一主动层140与一第二型半导体层150于第一型半导体层130上。在本实施例中，形成主动层140与第二型半导体层150的方法可以是采用前述形成第一型半导体层130的方法。在本实施例中，第二型半导体层150选用重掺杂的III-V族化合物半导体层，其中第二型半导体层150的材质可以是氮化镓、氮化铝镓、氮化铝铟镓、磷化铝铟镓、砷化铝镓、砷化铟镓或上述组合。本实施例以p型掺杂的氮化镓(p-GaN)作为举例说明，但不仅限于此。另外，主动层140可为一多重量子井结构(Multiple Quantum Well，MQW)。
接着，图案化主动层140与第二型半导体层150，以暴露出第一型半导体层130之后，并于被暴露出的第一型半导体层130与第二型半导体层150上形成分别一第一电极E1与一第二电极E2，如图1D所绘示。在本实施例中，图案化主动层140与第二型半导体层150的方法可以采用前述提及干式蚀刻、湿式蚀刻或其他蚀刻制程。另外，形成第一电极E1与第二电极E2的方法可以是采用金属氧化化学气相沉积法、电子束、热蒸镀、溅镀沉积法或是其他适当的制程。
而后，进行一掀离制程P1，以分离第一型半导体层130与缓冲层120，如图1E所示。在本实施例中，掀离制程P1例如是利用激光掀离制程将前述的键结连接面S2汽化，以使第一型半导体层130与缓冲层120被分离。详细而言，由于缓冲层120的表面S1具有多个凹陷122，且位于凹陷122处的第一型半导体层130与缓冲层120之间存在有孔洞H1，因此第一型半导体层130与缓冲层120接触的键结连接面S2便会不连续，且二者整体连接的面积亦会较小。如此一来，在使用激光制程将键结连接面S2汽化以分离第一型半导体层130与缓冲层120时，便会较为容易。
一般利用研磨制程薄化基板110或缓冲层120可使发光二极管芯片具有较薄的厚度，却可能因此在薄化的过程中污染芯片或导致芯片的损伤；而本实施例通过上述激光掀离制程将第一型半导体层130与缓冲层120分离，便可避免传统薄化制程可能产生的问题。再者，由于缓冲层120的表面S1上具有多个凹陷122，因此第一型半导体层130形成于缓冲层120时，二者所接触的键结连接面S2便产生不连续且整体接触面积亦会缩小，进而在使用激光掀离制程以汽化键结连接面S2时，便可轻易地将第一型半导体层130与缓冲层120分离。换言之，通过上述的制程方法将可形成厚度较薄的水平式发光二极管芯片100，其结构至少包括第一型半导体层130、主动层140、第二型半导体层150、第一电极E1与第二电极E2。
而因为缓冲层120的凹陷122内有部份的第一型半导体层130形成之故，当第一型半导体层130与缓冲层120分离时，第一型半导体层130的表面S3上便会形成有多个凸起132，如此一来，此水平式发光二极管芯片100被驱动时，便可产生较佳的出光效率，如图1E所示。
在一应用例中，使用者可将水平式发光二极管芯片100转移至其他基板上，以供使用者进行使用。举例而言，上述的发光二极管芯片的制作方法更可包括覆盖一具有多个电极接垫E3、E4的导电基板160于第二型半导体层150之上，且这些电极接垫E3、E4分别电性连接第一电极E1与第二电极E2，其中电性连接的方式可以通过打线接合或是焊接导电球B1的方式进行连接，如图1F所示。本实施例以焊接导电球B1作为实施例，但本发明并不限于此。
于另一应用例中，亦可将图1E至图1F所示的二步骤对调，也就是说，在进行图1D的步骤后可接着继续进行如图2A与图2B所绘示的制作步骤，而形成另一种水平式发光二极管芯片100的制作方法，其具体实施方式可参考前述制程方法。
图3A至图3B为另一实施形态的发光二极管芯片的制作流程示意图。首先，采用如图1A至1C的制程步骤方法形成发光二极管芯片100a；接着，于第二型半导体层150上形成前述的第二电极E2之后，进行前述的掀离制程P1以分离第一型半导体层130与缓冲层120，如图3A所示。之后，形成一第一电极E1’于第一型半导体层130上，如图3B所绘示。至此，则完成一种垂直式发光二极管芯片100a的制作方法。
在本实施例中，由于垂直式发光二极管芯片100a的制作步骤与水平式发光二极管芯片100的制作步骤是采用相同的概念进行第一型半导体层130与缓冲层120分离，垂直式发光二极管芯片100a的制作步骤同样地具有前述水平式发光二极管芯片100所描述的优点。
图4A～图4C为本发明第二实施例之发光二极管芯片的制作流程示意图，与图1A～图1F相同编号者为相同的元件，其材料与形成方法在此不再赘述。
首先，如图4A所示，于一基板110上先形成一第一缓冲层220a，形成方法可采用前述缓冲层120所提的方法。同样地，第一缓冲层220a可以是选用未掺杂或是浅掺杂的III-V族化合物半导体层，其中本实施例以未掺杂的III-V族化合物半导体层作为举例说明，但不仅限于此。此外，第一缓冲层220a的材质可以是选用前述缓冲层120所提及的材质，但不以此为限。接着，图案化第一缓冲层220a，以于第一缓冲层220a表面S1上形成多个凹陷222，图案化的方式亦可采用前述图案化的方式。同样地，通过上述的蚀刻技术，可使上述宽度d1小于5μm，更佳者可小于0.7μm，或使宽度d1小于1μm同时凹陷122的深度与宽度比达2∶1。
然后，于第一缓冲层220a的表面上S1形成一第二缓冲层220b，其中第一缓冲层220a与第二缓冲层220b接触的部分表面S1构成一键结连接面S2，同样地，由于凹陷宽度d1尺寸的关系，因此在形成第二缓冲层220b时便会在第一缓冲层220a与第二缓冲层220b之间存在孔洞H1，其中孔洞H1可以是任何形式的孔洞或空气孔洞。在本实施例中，形成第二缓冲层220b的方法可以是采用前述的金属有机化学气相沉积法、分子束磊晶法或是其他适当的磊晶成长法。后续再于第二缓冲层220b上依序形成第一型半导体层130、主动层140、及第二型半导体层150。
接着，如图4B所绘示，图案化主动层140与第二型半导体层150，以暴露出第一型半导体层130之后，并于被暴露出的第一型半导体层130与第二型半导体层150上形成分别一第一电极E1与一第二电极E2。而后，进行一前述提及的掀离制程P1，以分离第一缓冲层220a与第二缓冲层220b。
类似地，由于第二缓冲层220b的局部形成于第一缓冲层220a的凹陷222内，因此当第一缓冲层220a与第二缓冲层220b分离时，第二缓冲层220b的一表面S3上便会形成有多个凸起232，如此一来，此水平式发光二极管芯片200被驱动时，便可通过这些凸起232结构而产生较佳的出光效率。
使用者亦可依前述的方法将水平式发光二极管芯片200转移至其他基板上，以供使用者进行使用，如图4C所示。
从图4B至图4C可知，水平式发光二极管芯片200结构的制作方法是先进行第二缓冲层220b与第一缓冲层220a分离的步骤后，再将发光二极管芯片200转移至导电基板270上；或者，在进行图4B的步骤后继续进行如图5A与图5B所绘示的制作步骤，而形成另一种转移芯片于另一基板的制作方法。
图6A至图6B为另一实施形态的发光二极管芯片的制作流程示意图。如图6A所示，与前述实施例差异之处在于先形成前述的第二电极E2之后，再进行前述的掀离制程P1，以分离第二缓冲层220b与第一缓冲层220a。之后，如图6B所示，形成一第一电极E1’于第二缓冲层220b下方。至此，则完成一种垂直式发光二极管芯片200a的制作方法。
在本实施例中，垂直式发光二极管芯片200a的制作步骤与水平式发光二极管芯片200的制作步骤是采用相同的概念进行，第二缓冲层220b会与第一缓冲层220a分离，垂直式发光二极管芯片200a的制作步骤同样地具有前述水平式发光二极管芯片200所描述的优点。
接着，图7A～图7C所示为本发明第三实施例的发光二极管芯片的制作流程示意图。
首先，依先前所述的制程步骤于一基板110上形成一缓冲层120，然后，图案化缓冲层120以在一表面S1上形成多个凹陷322，如图7A所示。而相关的使用材料或形成方法或图案化的方式可参考前述，在此不再赘言。同样地，通过上述的蚀刻技术，可使上述任二相邻的这些凹陷322的宽度d1小于5μm，更佳者可小于0.7μm，或使宽度d1小于1μm同时凹陷122的深度与宽度比达2∶1。
接着，于缓冲层120的表面上S1形成一第一型半导体层330，其中缓冲层120与第一型半导体层330接触的部分表面S1构成一键结连接面S2，且位于这些凹陷322内的第一型半导体层330与缓冲层120之间存在一孔洞H1。由于凹陷宽度d1的关系，因此在形成第一型半导体层330时即会在第一型半导体层330与缓冲层120之间存在孔洞H1，其中孔洞H1可以是任何形式的孔洞或一气孔洞。在本实施例中，第一型半导体层330的材料或形成第一型半导体层330的方法与前述第一型半导体层130类似。
之后，于第一型半导体层330上依序形成一第二型半导体层340、一主动层350及一第三型半导体层360，形成方法可与前述形成第一型半导体层330的方法相同。此外，本实施例之第二型半导体层340与第三型半导体层360可以选用重掺杂的III-V族化合物半导体层，例如氮化镓、氮化铝镓、氮化铝铟镓、磷化铝铟镓、砷化铝镓、砷化铟镓或上述组合。本实施例的第二型半导体层340以n型掺杂的氮化镓(n-GaN)作为举例说明，而第三型半导体层360以p型掺杂的氮化镓(p-GaN)作为举例说明。另外，主动层350可为一多重量子井结构。
接着，图案化主动层350与第三型半导体层360，以暴露出第二型半导体层340之后，并于被暴露出的第二型半导体层340与第三型半导体层360上形成分别一第一电极E1与一第二电极E2，而后，进行前述的掀离制程P1以分离缓冲层120与第一型半导体层330，如图7B所示。图案化主动层350与第三型半导体层360的方法或形成第一电极E1与第二电极E2的方法皆可参考先前所述。
由于孔洞H1的缘故，缓冲层120与第一型半导体层330接触的键结连接面S2会不连续且连接的面积会较小，所以在使用激光制程将键结连接面S2汽化以分离缓冲层120与第一型半导体层330时，便会较为容易。换言之，通过上述制程方法可形成厚度较薄的水平式发光二极管芯片300结构，此水平式发光二极管芯片300包括有第一型半导体层330、第二型半导体层340、主动层350、第三型半导体层360、第一电极E1与第二电极E2。
类似地，由于第一型半导体层330的局部形成于缓冲层120的凹陷322内，因此当缓冲层120与第一型半导体层330分离时，第一型半导体层330的一表面S3上便会形成有多个凸起332。如此一来，此水平式发光二极管芯片300被驱动时，便可通过这些凸起332结构而产生较佳的出光效率。
此外，亦可参考前述方法将水平式发光二极管芯片300转移至其他基板上，如图7C所示；或者进行如图8A与图8B所绘示的制作步骤，以形成另一种转移芯片于另一基板的制作方法，具体实施方式可参考前述的制程方法。
图9A至图9B为另一实施形态的发光二极管芯片的制作流程示意图。首先，形成发光二极管芯片300a，并于第三型半导体层360上形成第二电极E2，接着进行掀离制程P1以分离第一型半导体层330与缓冲层120，之后，于第一型半导体层330下方形成一第一电极E1’，至此，即完成一种垂直式发光二极管芯片300a的制作。本实施例中垂直式发光二极管芯片300a中将第一型半导体层330与缓冲层120分离的概念与水平式发光二极管芯片300相同，因此亦具有相同的优点。
综上所述，本发明通过将缓冲层的表面上形成有多个凹陷，因此，当于缓冲层上形成膜层(如：另一缓冲层或第一型半导体层)时，二者的键结连接面便产生不连续且整体接触面积亦会缩小。如此，在使用激光制程汽化键结连接面时，便可轻易地将与缓冲层连接的膜层分离，进而可形成厚度较薄的发光二极管芯片结构。此外，由于形成于缓冲层上的膜层局部位于缓冲层的凹陷内，因此，当连接缓冲层的膜层与缓冲层分离时，此膜层的表面上便会形成有多个凸起，当发光二极管芯片被驱动时，便可通过这些凸起结构而产生较佳的出光效率。
惟以上所述者，仅为本发明的较佳实施例，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。
Claims (17)
1.一种发光二极管芯片的制作方法，包括：
提供基板；
形成缓冲层于该基板上；
图案化该缓冲层，以于该缓冲层的表面上形成多个凹陷；
于该缓冲层的该表面上形成第一型半导体层，其中该第一型半导体层与该缓冲层接触的部分该表面构成键结连接面，且位于该些凹陷内的该第一型半导体层与该缓冲层之间存在孔洞；以及
依序形成主动层与第二型半导体层于该第一型半导体层上。
2.如权利要求1的发光二极管芯片的制作方法，其特征在于，更包括下列步骤：
进行掀离制程，以分离该第一型半导体层与该缓冲层。
3.如权利要求2的发光二极管芯片的制作方法，其特征在于，在形成该第二电极于该第二型半导体层之前，更包括下列步骤：
图案化该主动层与该第二型半导体层以暴露出该第一型半导体层；
于被暴露该第一型半导体层与该第二型半导体层上形成分别第一电极与第二电极；以及
覆盖具有多个电极接垫的导电基板于该第二型半导体层之上，且该些电极接垫分别电性连接该第一电极与该第二电极，
其中当该第一型半导体层与该缓冲层被分离之后，该第一型半导体层、该主动层与该第二型半导体层转移至该导电基板上。
4.如权利要求1的发光二极管芯片的制作方法，其特征在于，该第一型半导体层、该主动层与该第二型半导体层依序顺应性形成于该缓冲层上。
5.如权利要求1的发光二极管芯片的制作方法，其特征在于，该进行该掀离制程以分离该第一型半导体层与该缓冲层的方法更包括：
汽化该键结连接面，以分离该第一型半导体层与该缓冲层，
其中汽化该键结连接面的方法包括进行一激光掀离制程。
6.如权利要求1的发光二极管芯片的制作方法，其特征在于，该些凹陷的宽度符合下列其一：小于5μm，或使宽度小于1μm同时凹陷的深度与宽度比达2∶1。
7.一种发光二极管芯片的制作方法，包括：
提供基板；
形成第一缓冲层于该基板上；
图案化该第一缓冲层，以于该第一缓冲层的一表面上形成多个凹陷；
于该第一缓冲层的该表面上形成第二缓冲层，其中该第二缓冲层与该第一缓冲层接触的部分该表面构成键结连接面，且位于该些凹陷内的该第二缓冲层与该第一缓冲层之间存在孔洞；以及
依序形成第一型半导体层、主动层与第二型半导体层于该第二型缓冲层上。
8.如权利要求7的发光二极管芯片的制作方法，其特征在于，更包括下列步骤：
进行掀离制程，以分离该第一缓冲层与该第二缓冲层。
9.如权利要求8的发光二极管芯片的制作方法，其特征在于，在形成该第二电极于该第二型半导体层之前，更包括：
图案化该主动层与该第二型半导体层以暴露出该第一型半导体层；
于被暴露该第一型半导体层与该第二型半导体层上形成分别第一电极与第二电极；以及
覆盖具有多个电极接垫的导电基板于该第二型半导体层之上，且该些电极接垫分别电性连接该第一电极与该第二电极，
其中当该第一型半导体层与该缓冲层被分离之后，该第一型半导体层、该主动层与该第二型半导体层转移至该导电基板上。
10.如权利要求8的发光二极管芯片的制作方法，其特征在于，该进行该掀离制程以分离该第一缓冲层与该第二缓冲层的方法更包括：
汽化该键结连接面，以分离该第一缓冲层与该第二缓冲层，
其中汽化该键结连接面的方法包括进行激光掀离制程。
11.如权利要求7的发光二极管芯片的制作方法，其特征在于，该第二缓冲层、该第一型半导体层、该主动层与该第二型半导体层依序顺应性形成于该缓冲层上。
12.如权利要求7的发光二极管芯片的制作方法，其特征在于，凹陷的宽度符合下列其一：小于5μm，或使宽度小于1μm同时凹陷的深度与宽度比达2∶1。
13.一种发光二极管芯片的制作方法，包括：
提供基板；
形成缓冲层于该基板上；
形成第一型半导体层于该缓冲层上；
图案化该第一型半导体层，以于该第一型半导体层的一表面上形成多个凹陷；
于该第一型半导体层的该表面上形成一第二型半导体层，其中该第二型半导体层与该第一型半导体层接触的部分该表面构成键结连接面，且位于该些凹陷内的该第二型半导体层与该第一型半导体层之间存在孔洞；以及
依序形成主动层与第三型半导体层于该第二型半导体层上。
14.如权利要求13的发光二极管芯片的制作方法，其特征在于，更包括下列步骤：
进行掀离制程，以分离该第一型半导体层与该第二型半导体层。
15.如权利要求14的发光二极管芯片的制作方法，其特征在于，在形成该第二电极于该第三型半导体层之前，更包括：
图案化该主动层与该第三型半导体层以暴露出该第二型半导体层；
于被暴露该第二型半导体层与该第三型半导体层上形成分别第一电极与第二电极；以及
覆盖具有多个电极接垫的导电基板于该第三型半导体层之上，且该些电极接垫分别电性连接该第一电极与该第二电极，
其中当该第二型半导体层与该第一型半导体层被分离之后，该第二型半导体层、该主动层与该第三型半导体层转移至该导电基板上。
16.如权利要求14的发光二极管芯片的制作方法，其特征在于，该进行该掀离制程以分离该第一型半导体层与该第二型半导体层的方法更包括：
汽化该键结连接面，以分离该第一型半导体层与该第二型半导体层，
其中汽化该键结连接面的方法包括进行激光掀离制程。
17.如权利要求13的发光二极管芯片的制作方法，其特征在于，凹陷的宽度符合下列其一：小于5μm，或使宽度小于1μm同时凹陷的深度与宽度比达2∶1。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100103741 | 2011-01-31 | ||
| TW100103741A TW201232806A (en) | 2011-01-31 | 2011-01-31 | Method for fabricating light emitting diode chip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102623582A true CN102623582A (zh) | 2012-08-01 |
Family
ID=46563375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100868773A Pending CN102623582A (zh) | 2011-01-31 | 2011-03-31 | 发光二极管芯片的制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120196396A1 (zh) |
| CN (1) | CN102623582A (zh) |
| TW (1) | TW201232806A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514229A (zh) * | 2016-01-26 | 2016-04-20 | 河源市众拓光电科技有限公司 | 一种晶圆级led垂直芯片的制作方法 |
| CN111525013A (zh) * | 2019-02-01 | 2020-08-11 | 隆达电子股份有限公司 | 发光二极管及其制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101958419B1 (ko) | 2013-01-29 | 2019-03-14 | 삼성전자 주식회사 | 반도체 발광 소자 |
| CN108550666A (zh) * | 2018-05-02 | 2018-09-18 | 天津三安光电有限公司 | 倒装四元系发光二极管外延结构、倒装四元系发光二极管及其生长方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720586B1 (en) * | 1999-11-15 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| CN101325237A (zh) * | 2008-07-30 | 2008-12-17 | 鹤山丽得电子实业有限公司 | 一种发光二极管芯片及其制造方法 |
| CN101355124A (zh) * | 2007-07-23 | 2009-01-28 | 广镓光电股份有限公司 | 具有低缺陷密度的半导体发光组件及其制造方法 |
| WO2009120975A2 (en) * | 2008-03-27 | 2009-10-01 | Nitek, Inc. | Superlattice free ultraviolet emitter |
| US7732802B2 (en) * | 2007-04-16 | 2010-06-08 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
| US7781242B1 (en) * | 2009-12-10 | 2010-08-24 | Walsin Lihwa Corporation | Method of forming vertical structure light emitting diode with heat exhaustion structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100999684B1 (ko) * | 2009-10-21 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
-
2011
- 2011-01-31 TW TW100103741A patent/TW201232806A/zh unknown
- 2011-03-31 CN CN2011100868773A patent/CN102623582A/zh active Pending
-
2012
- 2012-01-19 US US13/353,335 patent/US20120196396A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720586B1 (en) * | 1999-11-15 | 2004-04-13 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride semiconductor, method of fabricating nitride semiconductor device, nitride semiconductor device, semiconductor light emitting device and method of fabricating the same |
| US7732802B2 (en) * | 2007-04-16 | 2010-06-08 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
| CN101355124A (zh) * | 2007-07-23 | 2009-01-28 | 广镓光电股份有限公司 | 具有低缺陷密度的半导体发光组件及其制造方法 |
| WO2009120975A2 (en) * | 2008-03-27 | 2009-10-01 | Nitek, Inc. | Superlattice free ultraviolet emitter |
| CN101325237A (zh) * | 2008-07-30 | 2008-12-17 | 鹤山丽得电子实业有限公司 | 一种发光二极管芯片及其制造方法 |
| US7781242B1 (en) * | 2009-12-10 | 2010-08-24 | Walsin Lihwa Corporation | Method of forming vertical structure light emitting diode with heat exhaustion structure |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514229A (zh) * | 2016-01-26 | 2016-04-20 | 河源市众拓光电科技有限公司 | 一种晶圆级led垂直芯片的制作方法 |
| CN105514229B (zh) * | 2016-01-26 | 2018-01-02 | 河源市众拓光电科技有限公司 | 一种晶圆级led垂直芯片的制作方法 |
| CN111525013A (zh) * | 2019-02-01 | 2020-08-11 | 隆达电子股份有限公司 | 发光二极管及其制造方法 |
| US11522112B2 (en) | 2019-02-01 | 2022-12-06 | Lextar Electronics Corporation | Light emitting diode and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201232806A (en) | 2012-08-01 |
| US20120196396A1 (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101651181B (zh) | 发光二极管 | |
| TWI532161B (zh) | 發光結構 | |
| CN100583475C (zh) | 氮化物半导体发光元件及其制作方法 | |
| US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| US8841149B2 (en) | Method for making light emitting diode | |
| US8809887B2 (en) | Light emitting diode | |
| US8901589B2 (en) | Semiconductor structure | |
| US8841688B2 (en) | Light emitting diode | |
| US8841148B2 (en) | Method for making light emitting diode | |
| KR20110049799A (ko) | 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법 | |
| KR20100035846A (ko) | 발광 소자 및 그 제조방법 | |
| CN102916091A (zh) | 发光二极管的制造方法 | |
| US9236538B2 (en) | Method for making light emitting diode | |
| KR101261214B1 (ko) | 발광 다이오드 제조방법 | |
| CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN102623582A (zh) | 发光二极管芯片的制作方法 | |
| CN103227248A (zh) | 发光装置的制造方法 | |
| CN117219706A (zh) | 制造微型元件的方法 | |
| KR100889569B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| KR100889568B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| US8921143B2 (en) | Method for making light emitting diode | |
| CN101635324A (zh) | 发光元件及其制造方法 | |
| US20210343902A1 (en) | Optoelectronic semiconductor component having a sapphire support and method for the production thereof | |
| CN101901855A (zh) | 发光元件及其制作方法 | |
| US9076936B2 (en) | Light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120801 |