CN101325237A

CN101325237A - 一种发光二极管芯片及其制造方法

Info

Publication number: CN101325237A
Application number: CNA2008100298918A
Authority: CN
Inventors: 樊邦扬; 翁新川
Original assignee: Heshan Lide Electronic Enterprise Co Ltd
Current assignee: Guangdong Yinyu Chip Semiconductor Co., Ltd.
Priority date: 2008-07-30
Filing date: 2008-07-30
Publication date: 2008-12-17
Anticipated expiration: 2028-07-30
Also published as: CN100563037C

Abstract

本发明公开了一种发光二极管芯片及其制造方法。该方法包括：制备衬底，在该衬底的上表面上形成多个凹凸微结构；在该衬底的上表面上形成缓冲图案层，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；在该缓冲图案层上形成n型半导体层；在该n型半导体层的一部分上形成发光层；在该发光层上形成p型半导体层；以及在该n型半导体的另一部分和p型半导体层上分别形成n电极和p电极。根据本发明，可以提高发光二极管芯片的发光效率。

Description

一种发光二极管芯片及其制造方法

技术领域

本发明涉及一种发光二极管(LED)芯片及其制造方法。

背景技术

随着半导体芯片(chip)工艺的不断发展，传统的工艺已经不能满足对于发光二极管的发光效率和亮度的日益增加的要求。对于传统的发光二极管而言，由外延生长形成的发光结构通常形成于具有特定晶体取向的平整的衬底上，例如硅片上。然后在硅片和发光结构之间在低温下形成缓冲层。然而，在传统的发光二极管中，由于平整的硅片和缓冲层之间的界面折射和内部吸收，发光效率被降低。而且传统的发光二极管中的衬底和缓冲层的热导率低，例如，砷化镓的导热系数为44-58W/mK，而蓝宝石的导热系数为35-40W/mK。这样在发光芯片的工作过程中产生的热量无法有效地发散到外部，使得发光芯片的寿命降低。由于受到上述因素的影响，目前的传统发光二极管芯片的发光效率只能为40至50流明/瓦，还不能满足照明的要求，其寿命也不稳定。因此如何改善发光芯片的发光效率和散热效率成为本领域所需要解决的重要课题之一。

发明内容

根据本发明的一个方面，提供了一种发光二极管芯片的制造方法。该方法包括：制备衬底，在该衬底的上表面上形成多个凹凸微结构；在该衬底的上表面上形成缓冲图案层，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；在该缓冲图案层上形成n型半导体层；在该n型半导体层的一部分上形成发光层；在该发光层上形成p型半导体层；以及在该n型半导体的另一部分和该p型半导体层上分别形成n电极和p电极。

根据本发明的一实施例，所述衬底或缓冲图案层的凹凸微结构可以选自凸起或凹陷。所述凹凸微结构的平面形状可以为圆形或正六边形。所述圆形的最大直径可以为0.2μm至10μm。所述正六边形的最大边长可以为0.15μm至9μm。其中每一个所述凹凸微结构的中心点与其相邻的前后左右所述凹凸微结构的中心点之间的距离为0.3μm至9μm。

优选地，所述凹凸微结构的侧壁相对于所述衬底的上表面的法线的角度可以大于等于0度并小于90度。所述凹凸微结构的高度可以为0.2μm至1.5μm。

根据本发明的一实施例，在衬底上形成多个凹凸微结构的方法包括：在该衬底上形成光致抗蚀剂；采用光刻将该光致抗蚀剂图形化以形成期望的图案；采用蚀刻方法将该光致抗蚀剂的图案转移到该衬底上。该蚀刻方法可以包括耦合等离子体反应离子蚀刻、化学溶液蚀刻。

优选地，该衬底的材料可以选自硅、蓝宝石、碳化硅或氧化锌。

根据本发明的一实施例，形成该缓冲图案层的方法可以包括：在该衬底上沉积缓冲层；采用光刻将该光致抗蚀剂图形化以形成期望的图案；采用蚀刻方法将该光致抗蚀剂的图案转移到该缓冲层上以形成该缓冲图案层。沉积缓冲层的方法可以包括物理气相沉积、有机金属化学气相沉积、分子束外延、卤素气相沉积。该蚀刻方法可以包括耦合等离子体反应离子蚀刻、化学溶液蚀刻。

优选地，该缓冲图案层的材料可以选自氮化铝、氮化镓、氮化铟镓或氧化锌。

可选地，根据本发明的一实施例，所述方法还可以包括在形成该p电极之前，在p型半导体层上形成透明电极层。

根据本发明的另一方面，提供了一种发光二极管。该发光二极管包括：衬底，具有多个形成于该衬底的上表面上的凹凸微结构；缓冲图案层，形成于该衬底的上表面上，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；n型半导体层，形成于该缓冲图案层上；发光层，形成于该n型半导体层的一部分上；p型半导体层，形成于该发光层上；以及n电极和p电极，分别形成于该n型半导体的另一部分和该p型半导体层上。

根据本发明的实施例，由于在衬底上形成了多个凹凸微结构，可以减少界面反射并减少内部吸收，从而提高了发光效率。而且与传统工艺上形成的较薄的缓冲层相比，根据本发明的实施例的缓冲层具有较大的厚度，从而形成的缓冲层的晶体缺陷减少，提高了发光二极管芯片的良率。且缓冲层由热导率高的材料形成，提高了发光二极管芯片的发光效率。而且缓冲层上形成的图案进一步减少了界面的反射和吸收，提高了发光二极管芯片的发光效率。

附图说明

图1A-1C为根据本发明的第一实施例的发光二极管芯片的制造方法的结构剖面示意图；

图2A-2C为根据本发明的第二实施例的发光二极管芯片的制造方法的结构剖面示意图；

图3A-3C为根据本发明的第三实施例的发光二极管芯片的制造方法的结构剖面示意图；

图4A-4C为根据本发明的第四实施例的发光二极管芯片的制造方法的结构剖面示意图；

图5为根据本发明的实施例的发光二极管芯片的结构平面示意图；

图6为根据本发明的实施例的凹凸微结构的放大平面示意图；以及

图7为根据本发明的实施例的凹凸微结构的放大剖面示意图。

具体实施方式

现将参考附图通过实施例详细描述本发明的实施例。为了示出的方便，附图并未按照比例绘制。

第一实施例

首先参考图1A-1C描述根据本发明的第一实施例的发光二极管芯片的制造方法。如图1A所示，制备衬底1。该衬底1的材料例如可以选自硅、蓝宝石、碳化硅或氧化锌等。然后在该衬底1的上表面上形成多个凸起2。多个凸起2可以在衬底1的上表面上规则地排列，如图5所示。该凸起2的平面形状可以例如为圆形或正六边形，如图6所示。然而，本发明并不限于上述的实施例。凸起2也可以为其他的形状，或者在衬底1的上表面上不规则地排列。该凸起2的侧壁相对于衬底的平面的法线的角度θ的范围为大于0度而小于等于90度，如图7所示。即该凸起2可以为柱状或锥台状。而该凸起2可以采用各种方法形成。举例而言，在衬底1上涂布光致抗蚀剂，然后利用光刻方法将该光致抗蚀剂图形化以形成期望的图案。接下来，采用蚀刻方法将该光致抗蚀剂的图案转移到该衬底1上。该蚀刻方法包括耦合等离子体反应离子蚀刻、化学溶液蚀刻等。凸起2的侧壁相对于所述衬底1的上表面的法线的角度可以大于等于0度并小于90度，即该凸起可以为柱形或锥形。凸起2的高度例如为0.2μm至1.5μm。且当该凸起的横截面为圆形时，该圆形的最大直径为0.2μm至10μm。而当该凸起的横截面为正六边形时，该正六边形的最大边长为0.15μm至9μm。每一个所述凹凸微结构的中心点与其相邻的前后左右所述凹凸微结构的中心点之间的距离为0.3μm至9μm。

接下来，如图1B所示，在衬底1的上表面上形成缓冲图案层3。该缓冲图案层3具有多个分别与衬底上的所述凸起2相对应的凸起4。凸起4的形状、尺寸可以例如与凸起2的形状、尺寸相当。即凸起4可以为横截面为圆形或正六边形的柱状或锥台状。该缓冲图案层3可以用各种方法形成。举例而言，可以首先通过例如物理气相沉积、有机金属化学气相沉积、分子束外延、卤素气相沉积等方法，在衬底1上沉积0.5μm以上厚度的缓冲层。该缓冲层的材料选自氮化铝、氮化镓、氮化铟镓或氧化锌等，因此该缓冲层具有较高的热导率。与传统工艺上形成的较薄的缓冲层相比，由于根据本发明的实施例的缓冲层具有较大的厚度，从而形成的缓冲层的晶体缺陷减少，提高了发光二极管芯片的良率。接下来，例如采用上述的光刻暨蚀刻方法在该缓冲层的上表面上形成多个分别与凸起2对应的凸起4，从而形成缓冲图案层3。

接下来，在该缓冲图案层3上形成n型半导体层5。在n型半导体层5的一部分上形成发光层6。在该发光层6上形成p型半导体层7。可选地，还可以在p型半导体层7的表面上形成透明导电层8。然后，分别在透明导电层8和该n型半导体5的另一部分上利用蒸镀、溅镀等方法形成p电极9和n电极10。所得到的结构经研磨、抛光以及切割等后续工艺，形成了高亮度的发光二极管芯片。

根据本发明的第一实施例，由于在衬底上形成了多个凹凸微结构，可以减少界面反射并减少内部吸收，从而提高了发光效率。而且与传统工艺上形成的较薄的缓冲层相比，根据本发明的实施例的缓冲层具有较大的厚度，从而形成的缓冲层的晶体缺陷减少，提高了发光二极管芯片的良率。且缓冲层由热导率高的材料形成，提高了发光二极管芯片的发光效率。而且缓冲层上形成的图案进一步减少了界面的反射和吸收，提高了发光二极管芯片的发光效率。

第二实施例

图2A-2C为根据本发明的第二实施例的发光二极管芯片的制造方法的结构剖面示意图。根据本发明的第二实施例的发光二极管芯片的结构及其制造方法与第一实施例的发光二极管芯片基本相似，其不同之处在于在半导体衬底1的上表面上形成了多个凹陷2’来取代第一实施例中的多个凸起2。凹陷2’的形状、尺寸和分布与第一实施例中的凸起2相似。也就是说，多个凹陷2’可以在衬底1的上表面上规则地排列，如图5所示。该凹陷2’的平面形状可以例如为圆形或正六边形，如图6所示。然而，本发明并不限于上述的实施例。凹陷2’也可以为其他的形状，或者在衬底1的上表面上不规则地排列。该凹陷2’的侧壁相对于衬底的平面的法线的角度θ的范围为大于0度而小于等于90度，如图7所示。为了避免重复，省略了对于其他类似特征的描述。

第三实施例

图3A-3C为根据本发明的第三实施例的发光二极管芯片的制造方法的结构剖面示意图。根据本发明的第三实施例的发光二极管芯片的结构及其制造方法与第一实施例的发光二极管芯片基本相似，其不同之处在于在缓冲图案层3的上表面上形成了多个凹陷4’来取代第一实施例中的多个凸起4。凹陷4’的形状、尺寸和分布与第一实施例中的凸起4相似。也就是说，多个凹陷4’可以在衬底1的上表面上规则地排列，如图5所示。该凹陷4’的平面形状可以例如为圆形或正六边形，如图6所示。然而，本发明并不限于上述的实施例。凹陷4’也可以为其他的形状，或者在衬底1的上表面上不规则地排列。该凹陷4’的侧壁相对于衬底的平面的法线的角度θ的范围为大于0度而小于等于90度，如图7所示。为了避免重复，省略了对于其他类似特征的描述。

第四实施例

图4A-4C为根据本发明的第四实施例的发光二极管芯片的制造方法的结构剖面示意图。根据本发明的第四实施例的发光二极管芯片的结构及其制造方法与第二实施例的发光二极管芯片基本相似，其不同之处在于在缓冲图案层3的上表面上形成了多个凹陷4’来取代第二实施例中的多个凸起4。凹陷4’的形状、尺寸和分布与第二实施例中的凸起4相似。也就是说，多个凹陷4’可以在衬底1的上表面上规则地排列，如图5所示。该凹陷4’的平面形状可以例如为圆形或正六边形，如图6所示。然而，本发明并不限于上述的实施例。凹陷4’也可以为其他的形状，或者在衬底1的上表面上不规则地排列。该凹陷4’的侧壁相对于衬底的平面的法线的角度θ的范围为大于0度而小于等于90度，如图7所示。为了避免重复，省略了对于其他类似特征的描述。

综上所述，本发明的实施例提供了一种发光二极管芯片。该发光二极管芯片包括：衬底，具有多个形成于该衬底的上表面上的凹凸微结构；缓冲图案层，形成于该衬底的上表面上，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；n型半导体层，形成于该缓冲图案层上；发光层，形成于该n型半导体层的一部分上；p型半导体层，形成于该发光层上；以及n电极和p电极，分别形成于该n型半导体的另一部分和该p型半导体层上。

虽然参考其实施例具体显示和描述了本发明，然而本领域的普通技术人员可以理解，在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的不同变化，而这些变化将落在本发明的保护范围之内。

Claims

1、一种发光二极管芯片的制造方法，包括：

制备衬底，在该衬底的上表面上形成多个凹凸微结构；

在该衬底的上表面上形成缓冲图案层，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；

在该缓冲图案层上形成n型半导体层；

在该n型半导体层的一部分上形成发光层；

在该发光层上形成p型半导体层；以及

在该n型半导体的另一部分和该p型半导体层上分别形成n电极和p电极。

2、根据权利要求1所述的方法，其中所述衬底或缓冲图案层的凹凸微结构选自凸起或凹陷。

3、根据权利要求2所述的方法，其中所述凹凸微结构的平面形状为圆形或正六边形。

4、根据权利要求3所述的方法，其中每一个所述凹凸微结构的中心点与其相邻的前后左右所述凹凸微结构的中心点之间的距离为0.3μm至9μm。

5、根据权利要求3的所述的方法，其中所述凹凸微结构的侧壁相对于所述衬底的上表面的法线的角度大于等于0度并小于90度。

6、根据权利要求5所述的方法，其中所述凹凸微结构的高度为0.2μm至1.5μm。

7、根据权利要求5所述的方法，其中所述圆形的最大直径为0.2μm至10μm。

8、根据权利要求5所述的方法，其中所述正六边形的最大边长为0.15μm至9μm。

9、根据权利要求1所述的方法，其中在衬底上形成多个凹凸微结构的方法包括：

在该衬底上形成光致抗蚀剂；

采用光刻将该光致抗蚀剂图形化以形成期望的图案；以及

采用蚀刻方法将该光致抗蚀剂的图案转移到该衬底上。

10、根据权利要求9所述的方法，其中该蚀刻方法包括耦合等离子体反应离子蚀刻、化学溶液蚀刻。

11、根据权利要求1所述的方法，其中该衬底的材料选自硅、蓝宝石、碳化硅或氧化锌。

12、根据权利要求1所述的方法，其中形成该缓冲图案层的方法包括：

在该衬底上沉积缓冲层；

采用光刻将该光致抗蚀剂图形化以形成期望的图案；以及

采用蚀刻方法将该光致抗蚀剂的图案转移到该缓冲层上以形成该缓冲图案层。

13、根据权利要求12所述的方法，其中沉积缓冲层的方法包括物理气相沉积、有机金属化学气相沉积、分子束外延、卤素气相沉积。

14、根据权利要求12所述的方法，其中该缓冲层的厚度为0.5μm。

15、根据权利要求12所述的方法，其中该缓冲图案层的材料选自氮化铝、氮化镓、氮化铟镓或氧化锌。

16、根据权利要求12所述的方法，其中该蚀刻方法包括耦合等离子体反应离子蚀刻、化学溶液蚀刻。

17、根据权利要求1所述的方法，还包括在形成该p电极之前，在该p型半导体层上形成透明电极层。

18、一种发光二极管芯片，包括：

衬底，具有多个形成于该衬底的上表面上的凹凸微结构；

缓冲图案层，形成于该衬底的上表面上，该缓冲图案层具有多个分别与衬底上的所述凹凸微结构相对应的凹凸微结构；

n型半导体层，形成于该缓冲图案层上；

发光层，形成于该n型半导体层的一部分上；

p型半导体层，形成于该发光层上；以及

n电极和p电极，分别形成于该n型半导体的另一部分和该p型半导体层上。

19、根据权利要求18所述的发光二极管芯片，其中所述衬底或缓冲图案层的凹凸微结构选自凸起或凹陷。

20、根据权利要求19所述的发光二极管芯片，其中所述凹凸微结构的平面形状为圆形或正六边形。

21、根据权利要求20所述的发光二极管芯片，其中每一个所述凹凸微结构的中心点与其相邻的前后左右所述凹凸微结构的中心点之间的距离为0.3μm至9μm。

22、根据权利要求20的所述的发光二极管芯片，其中所述凹凸微结构的侧壁相对于所述衬底的上表面的法线的角度大于等于0度并小于90度。

23、根据权利要求22所述的发光二极管芯片，其中所述凹凸微结构的高度为0.2μm至1.5μm。

24、根据权利要求23所述的发光二极管芯片，其中所述圆形的最大直径为0.2μm至10μm。

25、根据权利要求23所述的发光二极管芯片，其中所述正六边形的最大边长为0.15μm至9μm。

26、根据权利要求18所述的发光二极管芯片，其中该衬底的材料选自硅、蓝宝石、碳化硅或氧化锌。

27、根据权利要求18所述的发光二极管芯片，其中该缓冲图案层的材料选自氮化铝、氮化镓、氮化铟镓或氧化锌。

28、根据权利要求18所述的发光二极管芯片，还包括形成于该p电极和该p型半导体层之间的透明电极层。