CN109192833B - 发光二极管芯片及其制备方法 - Google Patents

发光二极管芯片及其制备方法 Download PDF

Info

Publication number
CN109192833B
CN109192833B CN201810963017.5A CN201810963017A CN109192833B CN 109192833 B CN109192833 B CN 109192833B CN 201810963017 A CN201810963017 A CN 201810963017A CN 109192833 B CN109192833 B CN 109192833B
Authority
CN
China
Prior art keywords
semiconductor layer
emitting diode
layer
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810963017.5A
Other languages
English (en)
Other versions
CN109192833A (zh
Inventor
刘珊珊
宋林青
廖汉忠
陈顺利
丁逸圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elec Tech Photoelectric Technology Dalian Co ltd
Original Assignee
Elec Tech Photoelectric Technology Dalian Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elec Tech Photoelectric Technology Dalian Co ltd filed Critical Elec Tech Photoelectric Technology Dalian Co ltd
Priority to CN201810963017.5A priority Critical patent/CN109192833B/zh
Publication of CN109192833A publication Critical patent/CN109192833A/zh
Application granted granted Critical
Publication of CN109192833B publication Critical patent/CN109192833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种发光二极管芯片及其制备方法。所述发光二极管芯片的制备方法包括以下几步。第一步,提供一衬底。第二步,在所述衬底表面通过黄光制程制备出多个凸形结构。第三步,垂直于所述衬底表面生长外延层,覆盖所述多个凸形结构。所述外延层包括第一半导体层、活性层和第二半导体层,所述第一半导体层包裹所述凸形结构。第四步,利用光刻方法制备出待刻蚀图形。第五步,利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层,形成间隔设置的多个发光二极管芯片,相邻所述发光发光二极管芯片之间的所述凸形结构露出。第六步,通过湿法刻蚀去除所述多个间隔设置的所述发光二极管芯片之间的所述凸形结构。

Description

发光二极管芯片及其制备方法
技术领域
本申请涉及发光二极管领域,尤其涉及一种发光二极管芯片及其制备方法。
背景技术
LED作为一种节能、环保、低碳的发光材料,与传统照明相比较具有不可比拟的优势。但是目前LED要在照明领域完全替代其他光源,还需要解决光效不理想、成本过高、降低芯片发热量以及提高LED使用寿命等诸多问题,而这些问题全部都受到LED量子效率的制约。LED的光取出效率指的是组件内部产生的光子,在经过组件本身的吸收、折射、反射后,实际在组件外部可测量到的光子数目。从而可知,影响取出效率的因素还包括LED本身的吸收、芯片的几何结构、芯片所使用的材料的折射率差及组件结构的光散射特性等。
目前传统的方式是通过将LED外延层的侧壁通过激光烧蚀的方法腐蚀形成倒梯形的形状以改变入射光与界面的角度从而改变光路达到增加光取出效率的目的。但是,在激光烧蚀的过程中会在侧壁产生炭黑,导致严重吸光。另外,在通过激光烧蚀的方法处理过LED以后还需要高温热磷酸处理侧壁,并且需要在LED正面做很好的保护层才能避免LED正面的材料不受高温热磷酸的腐蚀,这样就需要投入相对较高的成本。
发明内容
基于以上,有必要针对发光二极管芯片制备过程中的严重吸光以及成本相对较高的问题,提供一种发光二极管芯片及其制备方法。
本申请提供一种发光二极管芯片及其制备方法。所述发光二极管芯片的制备方法包括以下几步。第一步,提供一衬底。第二步,在所述衬底表面通过黄光制程制备出凸形结构。第三步,垂直于所述衬底表面生长外延层,覆盖所述多个凸形结构。所述外延层包括第一半导体层、活性层和第二半导体层,所述第一半导体层包裹多个所述凸形结构。第四步,利用光刻方法制备出待刻蚀图形。第五步,利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层,形成间隔设置的多个发光二极管芯片,相邻的所述发光二极管芯片之间的所述凸形结构漏出。第六步,通过湿法刻蚀去除所述多个间隔设置的所述发光二极管芯片之间的所述凸形结构。
在其中一个实施例中,在所述S500中,所述干法刻蚀为感应耦合等离子体刻蚀。
在其中一个实施例中,所述凸形结构为SiO2
在其中一个实施例中,在所述S600中,所述湿法刻蚀中采用的刻蚀液包括缓冲氧化物刻蚀液、盐酸、硝酸中的一种或多种。
在其中一个实施例中,所述S200包括:
S210,利用电子束蒸镀或溅射方式在所述衬底表面沉积牺牲层;
S220,在所述牺牲层表面旋涂一层光刻胶,利用光刻方法将所述光刻胶图形化;
S230,用烘胶台低温回流光刻胶,使所述S220中的光刻胶图像回流成凸包形或圆台形;
S240,利用干法刻蚀将图形转移至所述牺牲层上,所述牺牲层形成凸包形或圆台形。
在其中一个实施例中,所述发光二极管芯片的制备方法还包括S600,干法刻蚀部分所述第二半导体层和所述活性层以形成第一台阶,在所述第一台阶表面和所述第二半导体层表面分别设置第一电极和第二电极。
在其中一个实施例中,所述发光二极管芯片包括衬底、外延层和凸形结构。所述外延层包括第一半导体层、活性层和第二半导体层。所述第一半导体层、所述活性层和所述第二半导体层垂直于所述衬底表面依次设置。多个所述凸形结构间隔设置于所述衬底表面。多个所述凸形结构被所述第一半导体层所包裹且所述第一半导体层的两端为刻蚀后的所述凸形结构。
在其中一个实施例中,所述凸形结构为三角锥形、多面锥形或圆柱形状。
在其中一个实施例中,所述凸形结构的厚度为0.1μm-3μm。
在其中一个实施例中,所述凸形结构间的间距为2μm-4μm。
在本实施例中,首先在所述衬底表面通过黄光制程制备出间隔设置的所述凸形结构。然后在图案化的所述衬底表面依次生长所述第一半导体层、所述活性层和所述第二半导体层。所述第一半导体层包裹着多个所述凸形结构。然后利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层至所述凸形结构。这样可以避免在制备所述凸形结构的过程中由于吸光副产物的产生而降低所述发光二极管芯片的取光效率。最后,再通过湿法腐蚀即可完成对所述凸形结构的刻蚀,使所述外延层的侧壁形成一定倒角,这样即可通过设置倒角、改变入射光与界面的角度而改变光路,减少内部反射损耗,并且可以使得光角度减小左右,从而增加所述发光二极管芯片的正向出光效率。
附图说明
图1为本申请一实施例提供的所述发光二极管芯片的制备方法流程图;
图2为本申请一实施例提供的所述发光二极管芯片的结构示意图;
图3为本申请一实施例提供的所述发光二极管芯片的配光曲线图;
图4为本申请一实施例提供的所述发光二极管芯片的侧壁出光光路图;
图5为本申请一实施例提供的所述发光二极管芯片的正面发光区示意图;
图6为本申请一实施例提供的所述凸形结构的扫描电镜图。
附图标记说明
10:衬底
20:外延层
210:第一半导体层
220:活性层
230:第二半导体层
30:凸形结构
100:发光二极管芯片
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请的发光二极管芯片及其制备方法进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
以下结合附图详细说明本申请实施例的发光二极管芯片及其制备方法。
请参见附图1-4,在一个实施例中,所述发光二极管芯片的制备方法,包括:
S100,提供一衬底10;
S200,在所述衬底10表面通过黄光制程制备出间隔设置的凸形结构30;
S300,垂直于所述衬底10表面生长外延层20,覆盖所述多个凸形结构30,所述外延层20包括第一半导体层210、活性层220和第二半导体层230,所述第一半导体层210包裹所述多个凸形结构30;
S400,利用光刻方法制备出待刻蚀图形;
S500,利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层20,形成间隔设置的多个发光二极管芯片100,相邻所述发光发光二极管芯片100之间的所述凸形结构30露出;
S600,通过湿法刻蚀去除所述多个间隔设置的所述发光二极管芯片100之间的所述凸形结构30。
所述衬底10材料可以为蓝宝石、SiC、GaN等。所述衬底10的厚度、大小和形状不限,可以根据实际需要选择。在一个实施例中,所述衬底10和所述第一半导体层210之间可以设置一缓冲层,并与所述衬底10和所述第一半导体层20分别接触。所述缓冲层有利于提高所述第一半导体层210的外延生长质量,减少晶格缺陷。所述缓冲层的材料可以为氮化镓或氮化铝等。
当所述第一半导体层210为可以为N型半导体层或者P型半导体层时,所述第二半导体层230对应为P型半导体层或者N型半导体层。在一个实施例中,所述第一半导体层210为N型半导体层,所述第二半导体层230为P型半导体层。所述N型半导体层起到提供电子的作用,所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。
所述活性层220设置于所述第一半导体层210远离所述衬底10的表面。所述活性层220为包含一层或多层量子阱层的量子阱结构。所述活性层220用于提供光子。所述活性层220的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化镓、砷化铝镓、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种,在此不做限定。
所述凸形结构30为SiO2、Si3N4或金属氧化物中的一种或多种。这样所述凸形结构30易与弱酸发生化学反应,刻蚀速率快,易于刻蚀出多角度的反射面。而且,SiO2、Si3N4或金属氧化物中的一种或多种组成的所述凸形结构30易于形成图案化。
在所述S400中,通过光刻方法制备出待刻蚀刻蚀的图形。对所述发光二极管芯片100用光刻板进行光刻,使所述待刻蚀的图形以外的区域均用光刻胶进行保护。
在所述S500中,利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层20至所述凸形结构30。在刻蚀过程中,为确保能完全漏出所述凸形结构30,在所述S500步骤的刻蚀过程中需调整过客量在10%-50%。这样可以避免过客量偏小时,存在半导体层的残留、凸形结构30则无法与化学药液接触以及过客量偏大时对产能不利的问题。
请参见附图3、4,在一个实施例中,所述发光二极管芯片100的光角度可以减小至138°,这样可以增加所述发光二极管芯片100的正向出光效率。
在本实施例中,首先在所述衬底10表面通过黄光制程制备出间隔设置的所述凸形结构30。然后在图案化的所述衬底10表面依次生长所述第一半导体层210、所述活性层220和所述第二半导体层230。所述第一半导体层210包裹着多个所述凸形结构30。然后利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层20至所述凸形结构30。这样可以避免在制备所述凸形结构30的过程中由于吸光副产物的产生而降低所述发光二极管芯片100的取光效率。最后,再通过湿法腐蚀即可完成对所述凸形结构30的刻蚀,使所述外延层20的侧壁形成一定倒角,这样即可通过设置倒角、改变入射光与界面的角度而改变光路,减少内部反射损耗,并且可以使得光角度减小10°左右,从而增加所述发光二极管芯片100的正向出光效率。
在一个实施例中,在所述S500中,所述干法刻蚀为感应耦合等离子体刻蚀。
感应耦合等离子体刻蚀(ICP刻蚀)主要用于刻蚀Si基材料,Si、SiO2、SiNx、低温深Si刻蚀等,广泛应用于物理,生物,化学,材料,电子等领域。ICP刻蚀的刻蚀气体可以是BCl3、HBr、SF6、CF4、C4F8、CHF3、Ar或O2。ICP刻蚀是通过通入反应气体使用电感耦合等离子体辉光放电将其分解,产生的具有强化学活性的等离子体在电场的加速作用下移动到样品表面,对样品表面既进行化学反应生成挥发性气体,又有一定的物理刻蚀作用。因为等离子体源与射频加速源分离,所以等离子体密度可以更高,加速能力也可以加强,以获得更高的刻蚀速率,以及更好的各向异性刻蚀。
在一个实施例中,所述凸形结构30为SiO2
本实施例中,所述凸形结构30优选为SiO2,在制作圆锥、圆柱等形状时使用卤素等刻蚀气氛进行干法刻蚀制程,刻蚀速率较快,SiO2易于刻蚀成形,而且在后期去除牺牲层时使用常见的化学药液BOE,成本可控。另外,当所述凸形结构30为SiO2时,SiO2的折射率为1.4,低于所述衬底10材料为Al2O3时的折射系数1.7,也低于所述衬底10材料为GaN时的折射系数2.45。这样可以使光的散射效果增强,所述发光二极管芯片100的亮度可以提升4%-7%。
在一个实施例中,在所述S600中,所述湿法刻蚀中采用的刻蚀液包括缓冲氧化物刻蚀液(BOE)、盐酸、硝酸中的一种或多种。
在本实施列中,在所述S600中,所述湿法刻蚀中采用的刻蚀液包括缓冲氧化物刻蚀液、盐酸和硝酸中的一种或多种,这样可以避免芯片正面不受腐蚀,请参见附图5。为保证侧壁的刻蚀完全,过蚀刻量保证在50%以上,综合成本考量,所述过蚀刻量优选为80%。
在一个实施例中,所述S200包括:
S210,利用电子束蒸镀或溅射方式在所述衬底10表面沉积牺牲层;
S220,在所述牺牲层表面旋涂一层光刻胶,利用光刻方法将所述光刻胶图形化;
S230,用烘胶台低温回流光刻胶,使所述S220中的光刻胶图像回流成凸包形或圆台形;
S240,用干法刻蚀技术将图形转移至所述牺牲层上,所述牺牲层形成凸包形或圆台形。
在所述S220中,通过在所述牺牲层旋涂一层光刻胶,然后利用光刻技术将所述光刻胶图形化,形成目的图案,这样即可将所述光刻胶图形化。然后在所述S230和所述S240中分别通过烘胶台低温回流光刻胶、干法刻蚀将所述牺牲层形成间隔设置的凸包形或者圆台形,从而可以形成间隔设置的所述凸形结构30。
在一个实施例中,还包括S600,利用干法刻蚀刻蚀掉部分所述第二半导体层230和所述活性层220以形成第一台阶212,在所述第一台阶212表面和所述第二半导体层230表面分别设置第一电极211和第二电极231。
在本实施例中,在所述第一台阶212表面设置第一电极211,在所述第二半导体层230表面设置第二电极231。所述第一电极211与所述第一半导体层210电连接。所述第二电极231与所述第二半导体层230电连接。所述第一电极211和所述第二电极231至少为一层的整体结构,其材料为钛、银、铝、镍、金或其任意组合,在此不做限定。
在所述发光二极管芯片100处于工作状态时,在所述第一半导体层210和所述第二导体层230之间分别施加正、负电压,这样存在于半导体层中的电子或者空穴会与所述活性层220发生复合而产生光。
在一个实施例中,所述发光二极管芯片100包括衬底10、外延层20和凸形结构30。所述外延层20包括第一半导体层210、活性层220和第二半导体层230。所述第一半导体层210、所述活性层220和所述第二半导体层230垂直于所述衬底10表面依次设置。所述外延层20的侧壁与所述衬底10表面的夹角为55°-70°。多个所述凸形结构30间隔设置于所述衬底10表面。多个所述凸形结构30被所述第一半导体层210所包裹且所述第一半导体层210的两端为刻蚀后的所述凸形结构30。
在本实施例中,垂直于所述衬底10的表面依次设置有第一半导体层210、活性层220和第二半导体层230。所述第一半导体层210和所述衬底10之间设置有多个间隔设置的所述凸形结构30。多个所述微结构30被所述第一半导体层210所包裹,所述第一半导体层210的侧壁与所述衬底10表面的夹角为55°-70°。这样可以大大增加由所述活性层220出射的光线的反射面,而且可以减少光在内部的多次反射损耗,并且可以使得光角度减小10°左右,从而增加所述发光二极管芯片100的正向出光效率。
请参见附图6,在一个实施例中,所述凸形结构30为三角锥形、多面锥形或圆柱形状。
在本实施例中,所述凸形结构30为三角锥形、多面锥形或圆柱形状,优选为三角锥形。当所述凸形结构30为三角锥形时,绝大部分光线由所述活性层220发出后,在入射至三角锥形的界面上时具有较小的入射角,这样可以由所述外延层20的侧壁出射,从而可以大大提高所述发光二极管芯片100的取光效率。
在一个实施例中,所述凸形结构30的厚度为0.1μm-3μm。
在本实施例中,所述凸形结构30的厚度为0.1μm-3μm,优选为2μm。这样可以避免当所述凸形结构30太薄不利于图案化表现出多角度需求,以及所述凸形结构30太厚时会产生吸光及难刻蚀的问题。
在一个实施例中,所述凸形结构30间的间距为2μm-4μm。
在本实施例中,所述凸形结构30间的间距为2μm-4μm,优选为2μm。这样可以避免所述凸形结构30间的间距太大时不利于所述外延层20形成结晶面。而且,所述凸形结构30的间距在2μm-4μm时,侧壁辐射具有相对较大的出光面。
以上所述实施例的各技术特征可以进行任意组合,为使描述整洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种发光二极管芯片的制备方法,其特征在于,包括:
S100,提供一衬底(10);
S200,在所述衬底(10)表面通过黄光制程制备出间隔设置的多个凸形结构(30),所述凸形结构(30)为三角锥形、多面锥形或圆柱形状;
S300,垂直于所述衬底(10)表面生长外延层(20),覆盖所述多个凸形结构(30),所述外延层(20)包括第一半导体层(210)、活性层(220)和第二半导体层(230),所述第一半导体层(210)包裹多个所述凸形结构(30),所述第一半导体层(210)与所述衬底(10)表面的夹角为55°至70°;
S400,利用光刻方法制备出待刻蚀图形;
S500,利用干法刻蚀沿所述待刻蚀图形刻蚀所述外延层(20),形成间隔设置的多个发光二极管芯片(100),相邻所述发光二极管芯片(100)之间的所述凸形结构(30)露出;
S600,通过湿法刻蚀去除多个间隔设置的所述发光二极管芯片(100)之间的所述凸形结构(30)。
2.如权利要求1所述的发光二极管芯片的制备方法,其特征在于,在所述S500中,所述干法刻蚀为感应耦合等离子体刻蚀。
3.如权利要求1所述的发光二极管芯片的制备方法,其特征在于,所述凸形结构(30)为SiO2
4.如权利要求3所述的发光二极管芯片的制备方法,其特征在于,在所述S600中,所述湿法刻蚀中采用的刻蚀液包括缓冲氧化物刻蚀液、盐酸或硝酸中的一种或多种。
5.如权利要求1所述的发光二极管芯片的制备方法,其特征在于,所述S200包括:
S210,利用电子束蒸镀或溅射方式在所述衬底(10)表面沉积牺牲层;
S220,在所述牺牲层表面旋涂一层光刻胶,利用光刻方法将所述光刻胶图形化;
S230,用烘胶台低温回流光刻胶,使所述S220中的光刻胶图像回流成凸包形或圆台形;
S240,利用干法刻蚀将图形转移至所述牺牲层上,所述牺牲层形成凸包形或圆台形。
6.如权利要求1所述的发光二极管芯片的制备方法,其特征在于,还包括S600,干法刻蚀部分所述第二半导体层(230)和所述活性层(220)以形成第一台阶(212),在所述第一台阶(212)表面和所述第二半导体层(230)表面分别设置第一电极(211)和第二电极(231)。
7.一种发光二极管芯片(100),其特征在于,包括:
衬底(10);
外延层(20),包括第一半导体层(210)、活性层(220)和第二半导体层(230),所述第一半导体层(210)、所述活性层(220)和所述第二半导体层(230)垂直于所述衬底(10)表面依次设置;
多个凸形结构(30),间隔设置于所述衬底(10)表面,所述凸形结构(30)为三角锥形、多面锥形或圆柱形状,所述第一半导体层(210)与所述衬底(10)表面的夹角为55°至70°,多个所述凸形结构(30)被所述第一半导体层(210)所包裹且所述第一半导体层(210)的两端为刻蚀后的所述凸形结构(30)。
8.如权利要求7所述的发光二极管芯片,其特征在于,所述凸形结构(30)的厚度为0.1μm-3μm。
9.如权利要求7所述的发光二极管芯片,其特征在于,所述凸形结构(30)间的间距为2μm-4μm。
CN201810963017.5A 2018-08-22 2018-08-22 发光二极管芯片及其制备方法 Active CN109192833B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810963017.5A CN109192833B (zh) 2018-08-22 2018-08-22 发光二极管芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810963017.5A CN109192833B (zh) 2018-08-22 2018-08-22 发光二极管芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN109192833A CN109192833A (zh) 2019-01-11
CN109192833B true CN109192833B (zh) 2020-09-15

Family

ID=64919571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810963017.5A Active CN109192833B (zh) 2018-08-22 2018-08-22 发光二极管芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN109192833B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872945A (zh) * 2019-03-06 2019-06-11 上海芯元基半导体科技有限公司 一种复合衬底、半导体器件及其制造方法
CN111480241B (zh) * 2019-08-05 2024-08-30 厦门三安光电有限公司 一种倒装发光二极管
CN114038950A (zh) * 2021-08-09 2022-02-11 重庆康佳光电技术研究院有限公司 一种外延层刻蚀方法及led芯片
CN113745381B (zh) * 2021-09-08 2024-01-09 福建兆元光电有限公司 一种Mini LED芯片及其制造方法
CN113871519B (zh) * 2021-09-30 2024-03-08 安徽三安光电有限公司 一种发光二极管及其制作方法
CN114038975B (zh) * 2021-10-26 2023-07-18 重庆康佳光电技术研究院有限公司 一种发光二极管芯片制造方法
CN114335281B (zh) * 2021-12-31 2024-07-02 淮安澳洋顺昌光电技术有限公司 一种半导体发光元件及其制备方法、led芯片
CN114695607A (zh) * 2022-05-27 2022-07-01 江西兆驰半导体有限公司 发光半导体器件及其制作方法
CN115207175B (zh) * 2022-08-26 2024-05-28 江苏第三代半导体研究院有限公司 基于图形化衬底的发光二极管芯片及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229160B1 (en) * 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
CN100592539C (zh) * 2007-09-12 2010-02-24 泰谷光电科技股份有限公司 发光二极管元件的制造方法
CN102544246A (zh) * 2010-12-20 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒的制作方法
CN102867837A (zh) * 2012-09-13 2013-01-09 中国科学院半导体研究所 阵列式高压led器件的制作方法
CN103236474A (zh) * 2013-04-09 2013-08-07 中国科学院半导体研究所 任意切割式高压led器件的制作方法

Also Published As

Publication number Publication date
CN109192833A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN109192833B (zh) 发光二极管芯片及其制备方法
US20140191243A1 (en) Patterned articles and light emitting devices therefrom
JP2012044132A (ja) 光学密度の高い材料によるコーティング基板を有する発光器具
WO2003105243A1 (en) High-efficiency light-emitting diodes
CN102339924A (zh) 氮化镓发光二极管及增加氮化镓发光二极管取光的方法
CN101740689A (zh) 发光器件及其制造方法
CN101325237A (zh) 一种发光二极管芯片及其制造方法
WO2011030789A1 (ja) 発光装置
JP4509997B2 (ja) 窒化ガリウム系発光ダイオード素子の製造方法
KR101215299B1 (ko) 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
CN105048284A (zh) 一种多重耦合的单光子发光体及其制作方法
WO2012045222A1 (zh) 发光装置及其制造方法
WO2012040978A1 (zh) 发光装置及其制造方法
US8487324B2 (en) Light-emitting diode and method for making the same
US20100181584A1 (en) Laser lift-off with improved light extraction
CN216250771U (zh) 复合图形衬底及包含该衬底的led外延结构
KR101003454B1 (ko) 반도체 발광소자 및 그 제조 방법
CN112968085A (zh) 一种外延片的制作方法、芯片的制作方法及芯片
TWI479691B (zh) 發光二極體模組及其製造方法
TWI476957B (zh) 發光二極體的製備方法
CN102420281B (zh) 光电元件及其制造方法
TWI443864B (zh) Fabrication of crystalline structure
CN103117337B (zh) 一种图形化衬底制备方法
CN103022278A (zh) 一种图形化蓝宝石衬底的制备方法
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20210715

Granted publication date: 20200915

PD01 Discharge of preservation of patent
PD01 Discharge of preservation of patent

Date of cancellation: 20240715

Granted publication date: 20200915

PP01 Preservation of patent right
PP01 Preservation of patent right

Effective date of registration: 20240715

Granted publication date: 20200915