CN114038975B - 一种发光二极管芯片制造方法 - Google Patents

一种发光二极管芯片制造方法 Download PDF

Info

Publication number
CN114038975B
CN114038975B CN202111249853.5A CN202111249853A CN114038975B CN 114038975 B CN114038975 B CN 114038975B CN 202111249853 A CN202111249853 A CN 202111249853A CN 114038975 B CN114038975 B CN 114038975B
Authority
CN
China
Prior art keywords
layer
electrode
etching
filling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111249853.5A
Other languages
English (en)
Other versions
CN114038975A (zh
Inventor
戴广超
马非凡
曹进
张雪梅
王子川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111249853.5A priority Critical patent/CN114038975B/zh
Publication of CN114038975A publication Critical patent/CN114038975A/zh
Application granted granted Critical
Publication of CN114038975B publication Critical patent/CN114038975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种发光二极管芯片制造方法，其包括：提供衬底；在所述衬底形成外延层，所述外延层具有蚀道，所述蚀道自所述外延层中远离所述衬底的表面延伸至所述衬底；在所述外延层的外表面以及蚀道的底部形成保护层；在所述蚀道中形成填充层；在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层；基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽；在所述第一电极槽设置与所述外延层电连接的第一电极，在所述第二电极槽中设置与所述外延层电连接的第二电极。通过在蚀道中填充层，可使在所述填充层以及外延层上的保护层上形成的光刻胶层更薄，进而可使发光二极管芯片的制造尺寸更小。

Description

一种发光二极管芯片制造方法
技术领域
本发明涉及显示技术领域，尤其涉及一种发光二极管芯片制造方法。
背景技术
发光二极管芯片的应用愈发广泛，发光二极管芯片具有非常好的产业基础，发光二极管芯片可以应用到AR、VR、TV、手表等领域中。
当前发光二极管芯片大多采用的是倒装LED工艺流程，传统的制程如下：MESA-ISO-ITO-PV-PAD。当前行业可以做到的最小的发光二极管芯片的尺寸在15um*30um，由于倒装制程中ISO蚀刻后，ISO深度较深，大概在4-7um，在后续发光二极管芯片的制程中(例如PVPAD)需要做较厚的光刻胶层，较厚的光刻胶层的精度较低，光刻较难控制精度，进一步缩小发光二极管芯片的尺寸存在较大的难度。
因此，如何改进发光二极管芯片制造的工艺以使所述发光二极管芯片的尺寸能够进一步被缩小是亟需解决的问题。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种发光二极管芯片制造方法，旨在解决发光二极管芯片的制造尺寸较难进一步缩小的问题。
一种发光二极管芯片制造方法，所述发光二极管芯片制造方法包括：
提供衬底；
在所述衬底形成外延层，所述外延层具有蚀道，所述蚀道自所述外延层中远离所述衬底的表面延伸至所述衬底；
在所述外延层的外表面以及蚀道的底部形成保护层；
在所述蚀道中形成填充层；
在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层；
基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽；
在所述第一电极槽设置与所述外延层电连接的第一电极，在所述第二电极槽中设置与所述外延层电连接的第二电极。
在本申请提供的实施例中，通过在蚀道中填充层，减小或者消除蚀道中保护层和处于外延层的保护层的高度差，可以使在所述填充层以及处于外延层上的保护层上形成的光刻胶层更薄，可以提高第一电极槽和第二电极槽的形成精度，进而可以使发光二极管芯片的制造尺寸更小。
可选的，所述外延层包括层叠设置的第一半导体层、有源层、第二半导体层，所述第一半导体层与所述衬底接触；其中，所述第一电极与所述第二半导体层电连接，所述第二电极与所述第一半导体层电连接，通过使所述第一电极与所述第二半导体层电连接，所述第二电极与所述第一半导体层电连接，可使外延层能够形成发光回路。
可选的，所述外延层具有透明导电层，所述透明导电层设置于所述第二半导体层上；所述第一电极通过所述透明导电层与所述第二半导体层电连接；所述外延层还具有凹槽，所述凹槽自所述第二半导体层中远离所述有源层的表面延伸至所述第一半导体层，所述第二电极槽处于所述凹槽中。通过形成所述透明导电层有利于放发光二极管芯片在发光时，从所述透明导电层中透出光线。
可选的，所述在所述衬底形成一外延层时，包括：
刻蚀所述第二半导体层和所述有源层，以形成所述凹槽；
刻蚀所述第二半导体层、所述有源层和所述第一半导体层，以形成所述蚀道；
在所述第二半导体层中远离所述有源层的表面形成所述透明导电层。
形成所述凹槽可方便第二电极与所述第一半导体层电连接，在同时制造多个发光二极管芯片时，所述蚀道可分隔相邻的发光二极管芯片。
可选的，所述基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽，包括：
刻蚀处于所述透明导电层上的保护层，以形成第一电极槽，所述第一电极槽贯穿处于所述透明导电层上的保护层；
刻蚀处于所述凹槽的底部的保护层，以形成第二电极槽，所述第二电极槽贯穿处于所述凹槽的底部的保护层。
可选的，所述在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层时，所述光刻胶层的厚度在1-3um。当所述光刻胶层的厚度在1-3um时，在刻蚀所述光刻胶层的刻蚀精度可以达到0.5-1um，当使用富林蒸镀机台蒸镀第一电极和第二电极时，第一电极和第二电极厚度可控制在1-3um，制造出的发光二极管芯片的尺寸可为8.5um*16um。
可选的，所述在所述蚀道中形成填充层时，使所述填充层中远离所述衬底的表面与处于所述第二半导体层上的保护层中远离所述第二半导体层的表面平齐。消除所述外延层上蚀道与处于第二半导体层上保护层的高度差，避免外延层上蚀道与处于第二半导体层上的保护层的高度影响所述光刻胶层的形成厚度。
可选的，所述填充层包括旋涂玻璃层，或，所述填充层包括旋涂玻璃层和隔离胶层；当所述填充层包括旋涂玻璃层和所述隔离胶层时，所述在所述蚀道中形成填充层，包括：
先在所述蚀道中填充隔离胶层，所述隔离胶层覆盖处于所述蚀道的底部的保护层；
再在所述蚀道中填充旋涂玻璃层，所述旋涂玻璃层覆盖在所述隔离胶层中远离所述蚀道的底部的表面。通过所述隔离胶层可将处于蚀道底部的保护层与旋涂玻璃层隔开。
可选的，所述隔离胶层的材质为聚酰亚胺，所述聚酰亚胺为易去除的材质，有利于填充在所述蚀道的填充层被清除干净。
可选的，所述方法还包括步骤：去除所述填充层。
附图说明
图1为本申请实施例中一种发光二极管芯片制造方法的流程图；
图2为图1的其中一个流程中的结构示意图；
图3为图1的其中一个流程中的结构示意图；
图4为图1的其中一个流程中的结构示意图；
图5为图1的其中一个流程中的结构示意图；
图6为图1的其中一个流程中的结构示意图；
图7为图1的其中一个流程中的结构示意图；
图8为图1的其中一个流程中的结构示意图；
图9为图1的其中一个流程中的结构示意图；
图10为图1的其中一个流程中的结构示意图。
附图标记说明：
10-衬底；
20-外延层；21-蚀道；20a-第一半导体层；20b-第二半导体层；20c-有源层；20d-透明导电层；22-凹槽；
30-保护层；31-第一电极槽；32-第二电极槽；
40-填充层；41-旋涂玻璃层；42-隔离胶层；
50-光刻胶层；
60a-第一电极；60b-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
现有方案的问题阐述当前发光二极管芯片大多采用的是倒装LED工艺流程，传统的制程如下：MESA-ISO-ITO-PV-PAD。当前行业可以做到的最小的发光二极管芯片的尺寸在15um*30um，由于倒装制程中ISO蚀刻后，ISO深度较深，大概在4-7um，在后续发光二极管芯片的制程中(例如PV PAD)需要做较厚的光刻胶层，厚胶的精度较低，光刻较难控制精度，进一步缩小发光二极管芯片的尺寸存在较大的难度。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
参见图1，本申请方案的详细阐述一种发光二极管芯片制造方法，所述方法包括但不限于步骤S1-S7。
S1，提供衬底。
在本申请提供的实施例中，请参见图2，所述衬底10包括第一表面和第二表面，所述第一表面和第二表面相对设置，所述衬底10为半导体工业中的主材料，一般是由单晶硅制成的圆形薄片。
S2，在所述衬底形成外延层，所述外延层具有蚀道，所述蚀道自所述外延层中远离所述衬底的表面延伸至所述衬底。
在本申请提供的实施例中，参见图3，每个发光二极管芯片包括一个衬底10和一个外延层20，所述外延层20形成于所述衬底10的第一表面，所述外延层20的四周形成有蚀道21，所述衬底10的第一表面为所述蚀道21的底部。
S3，在所述外延层的外表面以及蚀道的底部形成保护层。
在本申请提供的实施例中，参见图4，所述保护层30为PV层，所述保护层30可以为氧化硅，还可以是氧化铝；当所述保护层30是氧化硅时，通过等离子体增强化学的气相沉积法(PECVD)形成所述保护层30。当所述保护层30为氧化铝时，通过原子层沉积(ALD)形成所述保护层30。
在形成所述保护层30时，所述保护层30覆盖在所述外延层20中没有与所述衬底10接触的表面，所述保护层30还覆盖在所述蚀道21的底部上，所述保护层30的厚度为2000-10000A。
S4，在所述蚀道中形成填充层。
具体地，参见图5，所述保护层30覆盖在所述蚀道21时，所述保护层30适配所述蚀道21的形状，在所述保护层30覆盖所述蚀道21后，所述蚀道21中还存在凹陷空间，所述填充层40填充于所述凹陷空间中，通过在所述凹陷空间中填充所述填充层40可消除处于所述蚀道21底部的保护层30和处于所述外延层20的保护层30的高度差。
在所述蚀道21中填充所述填充层40的目的是减小或消除处于所述外延层20上保护层30与蚀道21中保护层30的高度差，以方便在所述保护层30以及所述填充层40中远离所述衬底10的表面形成比较薄的具有图案的光刻胶层50。
S5，在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层。
当没有在所述蚀道21中形成填充层40时，处于所述蚀道21底部的保护层30与处于所述第二半导体层20b上的保护层30具有较大的高度差，此时在所述保护层30上直接形成有图案的光刻胶层50，光刻胶层50的厚度会比较厚。
而本申请提供的实施例中，因预先在所述蚀道21中形成有填充层40，减小或消除了处于所述蚀道21底部的保护层30与处于所述第二半导体层20b上的保护层30的高度差，可以在所述保护层30以及所述填充层40中远离所述衬底10的表面形成比较薄的具有图案的光刻胶层50。
在本申请实施例中，参见图7，形成所述具有图案的光刻胶层50时，先在所述保护层30以及所述填充层40中远离所述衬底10的表面形成光刻胶层50，然后图案化所述光刻胶层50，以形成有图案的光刻胶层50。
S6，基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽。
参见图8，由于形成的有图案的光刻胶层50可以比较薄，基于所述光刻胶层50的图案刻蚀第一电极槽31和第二电极槽32的精度可以更高，具体在形成所述第一电极槽31和所述第二电极槽32时，可通过干法刻蚀所述保护层30，其中。刻蚀气体为CF4O2 Ar，通过刻蚀形成所述第一电极槽31和第二电极槽32时，通过光刻去除所述光刻胶层50。
S7，在所述第一电极槽设置与所述外延层电连接的第一电极，在所述第二电极槽中设置与所述外延层电连接的第二电极。
在本申请提供的实施例中，参见图9，可使用富林蒸镀机台蒸镀第一电极60a和第二电极60b，具体地，可将所述第一电极60a蒸镀于所述第一电极槽31中，使得所述第一电极60a与所述外延层20电连接。可将所述第二电极60b蒸镀于所述第二电极槽32中，使得所述第二电极60b与所述外延层20电连接，通过在外延层20上设置第一电极60a和第二电极60b使得发光二极管芯片上形成PAD图形。
在本申请提供的实施例中，由于在所述蚀道21中形成填充层40，可使得在所述保护层30以及所述填充层40中远离所述衬底10的表面形成具有图案的光刻胶层50比较薄，可以提高刻蚀形成所述第一电极槽31和所述第二电极槽32的精度，进而可以缩小发光二极管芯片的制造尺寸。
所述外延层20包括层叠设置的第一半导体层20a、有源层20c、第二半导体层20b，所述第一半导体层20a与所述衬底10接触；其中，所述第一电极60a与所述第二半导体层20b电连接，所述第二电极60b与所述第一半导体层20a电连接。当所述第一电极60a和第二电极60b连接电源时，所述第一电极60a和所述第二电极60b能够形成回路，使得所述外延层20能够发光。
在本申请提供的实施例中，所述第二半导体层20b为P-GaN，所述第一半导体层20a为N-GaN。
所述外延层20具有透明导电层20d，所述透明导电层20d设置于所述第二半导体层20b上；所述第一电极60a通过所述透明导电层20d与所述第二半导体层20b电连接；所述外延层20还具有凹槽22，所述凹槽22自所述第二半导体层20b中远离所述有源层20c的表面延伸至所述第一半导体层20a，所述第二电极槽32处于所述凹槽22中。
参见图10，所述在所述衬底10形成一外延层20时，包括：
B1，刻蚀所述第二半导体层20b和所述有源层20c，以形成所述凹槽22。
具体的，在所述衬底10上依次形成有第一半导体层20a、有源层20c和第二半导体层20b之后，通过刻蚀所述第二半导体层20b和所述有源层20c，形成所述凹槽22，具体通过干法刻蚀机台刻蚀第二半导体层20b，刻蚀气体为BCl3Cl2，刻蚀深度1-2um。B1的步骤在片源上形成mesa图形，其中，片源为尚未完全成型的发光二极管芯片。
B2，刻蚀所述第二半导体层20b、所述有源层20c和所述第一半导体层20a，以形成所述蚀道21。
本申请实施例中，使通过用干法刻蚀机台刻蚀第二半导体层20b、有源层20c和第一半导体层20a，以形成所述蚀道21，其中，刻蚀气体为BCl3Cl2，刻蚀深度4-8um。B2的步骤在片源形成ISO图形。
B3，在所述第二半导体层20b中远离所述有源层20c的表面形成所述透明导电层20d。
在本申请提供的实施例中，在所述第二半导体层20b中远离所述有源层20c的表面溅射一层透明导电层20d，并通过光刻所述透明导电层20d以形成ITO图形。其中，所述透明导电层20d可以是氧化铟锡，所述透明导电层20d可以导电，也可以透光，所述第一电极60a通过直接与所述透明导电层20d接触与所述第二半导体层20b实现电连接。
在本申请提供的实施例中，在形成所述外延层20时，步骤B1、B2，B3的先后顺序不做限定，示例性地，可以先执行B1，再执行步骤B2，之后再执行步骤B3，可以先执行B2，再执行步骤B1，之后再执行步骤B3；所述步骤B1、步骤B2、步骤B3的先后顺序可以随意排序，本申请不再一一赘述。
所述基于所述光刻胶层50的图案去除所述保护层30的部分，以形成第一电极槽31和第二电极槽32，包括：
刻蚀处于所述透明导电层20d上的保护层30，以形成第一电极槽31，所述第一电极槽31贯穿处于所述透明导电层20d上的保护层30。
具体地，所述透明导电层20d中远离所述第二半导体层20b的表面为所述第一电极槽31的底部，所述第一电极槽31自保护层30中远离所述透明导电层20d的表面延伸至所述透明导电层20d。
刻蚀处于所述凹槽22的底部的保护层30，以形成第二电极槽32，所述第二电极槽32贯穿处于所述凹槽22的底部的保护层30。
具体地，所述第一半导体层20a中远离所述衬底10的表面为所述第二电极槽32的底部，所述第二电极槽32自处于所述凹槽22中的保护层30中远离所述衬底10的表面延伸至所述第一半导体层20a。
在本申请提供的实施例中，当在所述蚀道21中形成所述填充层40后，在所述保护层30以及所述填充层40中远离所述衬底10的表面形成具有图案的光刻胶层50，所述光刻胶层50的厚度可以为1-3um，此时光刻胶层50的曝光精度较高，可以为0.5-1um，在刻蚀形成所述第一电极槽31和第二电极槽32时，可以使得刻蚀形成的所述第一电极槽31和第二电极槽32的尺寸能够被控制得更小，进而有利于在制造发光二极管芯片时，缩小发光二极管芯片的尺寸。
在本申请提供的实施例中，填充在所述蚀道21中的填充层40的远离所述衬底10的表面与所述处于所述第二半导体层20b上的保护层30中远离所述第二半导体层20b的表面平齐，可以消除所述蚀道21中保护层30与处于所述第二半导体层20b上的保护层30的高度差，进而在形成所述光刻胶层50时，可以降低所述光刻胶层50的厚度，进而提高形成所述第一电极槽31和所述第二电极槽32的精度，有利于进一步降低制造发光二极管芯片的制造尺寸。
所述填充层40包括旋涂玻璃层41，或，所述填充层40包括旋涂玻璃层41和隔离胶层42；当所述填充层40包括旋涂玻璃层41和所述隔离胶层42时，所述在所述蚀道21中形成填充层40，包括：
先在所述蚀道21中填充隔离胶层42，所述隔离胶层42覆盖处于所述蚀道21的底部的保护层30；
再在所述蚀道21中填充旋涂玻璃层41，所述旋涂玻璃层41覆盖在所述隔离胶层42中远离所述蚀道21的底部的表面。
在一些实施例中，在所述外延层20的外表面以及蚀道21的底部形成保护层30后，可直接往所述蚀道21中填充所述填充层40。
在另一些实施例中，参见图6，在所述外延层20的外表面以及蚀道21的底部形成保护层30之后，先在所述蚀道21中填充隔离胶层42，所述隔离胶层42覆盖处于蚀道21的底部上的保护层30，再在所述蚀道21中填充旋涂玻璃层41，所述隔离胶层42处于所述处于蚀道21底部上的保护层30和所述旋涂玻璃层41之间。
所述隔离胶层42为易去除的材质，示例性地，所述隔离胶层42可以为耐高温的聚酰亚胺(PI胶)。
在一些实施例中，在制造所述发光二极管芯片的过程中，当在所述蚀道21中没有填充隔离胶层42，而直接填充所述旋涂玻璃层41时，在所述第一电极槽31中设置与所述第二半导体层20b电连接的第一电极60a，在所述第二电极槽32中设置与所述第一半导体层20a电连接的第二电极60b之后，去除所述旋涂玻璃层41，完成对所述发光二极管芯片的制造。
在一些实施例中，在制造所述发光二极管芯片的过程中，当先在所述蚀道21中填充隔离胶层42，然后再在所述蚀道21中填充旋涂玻璃层41时，分别在第一电极槽31、第二电极槽32中设置第一电极60a、第二电极60b之后，先去除旋涂玻璃层41，然后再通过专门的去除剂去除所述隔离胶层42，完成对所述发光二极管芯片的制造。
在同时制作多个发光二极管芯片时，所述蚀道21可作为相邻发光二极管芯片的分界线，一般来说，通过发光二极管芯片的制造流程可同时制造多个发光二极管芯片，图2-图10中示出的为同时制作两个发光二极管芯片中的流程中的结构。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种发光二极管芯片制造方法，其特征在于，包括：
提供衬底；
在所述衬底形成外延层，所述外延层具有蚀道，所述蚀道自所述外延层中远离所述衬底的表面延伸至所述衬底；
在所述外延层的外表面以及蚀道的底部形成保护层；
在所述蚀道中形成填充层；
在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层；
基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽；
在所述第一电极槽设置与所述外延层电连接的第一电极，在所述第二电极槽中设置与所述外延层电连接的第二电极。
2.如权利要求1所述的发光二极管芯片制造方法，其特征在于，所述外延层包括层叠设置的第一半导体层、有源层、第二半导体层，所述第一半导体层与所述衬底接触；其中，所述第一电极与所述第二半导体层电连接，所述第二电极与所述第一半导体层电连接。
3.如权利要求2所述的发光二极管芯片制造方法，其特征在于，所述外延层具有透明导电层，所述透明导电层设置于所述第二半导体层上；所述第一电极通过所述透明导电层与所述第二半导体层电连接；所述外延层还具有凹槽，所述凹槽自所述第二半导体层中远离所述有源层的表面延伸至所述第一半导体层，所述第二电极槽处于所述凹槽中。
4.如权利要求3所述的发光二极管芯片制造方法，其特征在于，所述在所述衬底形成一外延层时，包括：
刻蚀所述第二半导体层和所述有源层，以形成所述凹槽；
刻蚀所述第二半导体层、所述有源层和所述第一半导体层，以形成所述蚀道；
在所述第二半导体层中远离所述有源层的表面形成所述透明导电层。
5.如权利要求3或4所述的发光二极管芯片制造方法，其特征在于，所述基于所述光刻胶层的图案去除所述保护层的部分，以形成第一电极槽和第二电极槽，包括：
刻蚀处于所述透明导电层上的保护层，以形成第一电极槽，所述第一电极槽贯穿处于所述透明导电层上的保护层；
刻蚀处于所述凹槽的底部的保护层，以形成第二电极槽，所述第二电极槽贯穿处于所述凹槽的底部的保护层。
6.如权利要求1所述的发光二极管芯片制造方法，其特征在于，所述在所述保护层以及所述填充层中远离所述衬底的表面形成具有图案的光刻胶层时，所述光刻胶层的厚度在1-3um。
7.如权利要求2所述的发光二极管芯片制造方法，其特征在于，所述在所述蚀道中形成填充层时，使所述填充层中远离所述衬底的表面与处于所述第二半导体层上的保护层中远离所述第二半导体层的表面平齐。
8.如权利要求1或7所述的发光二极管芯片制造方法，其特征在于，所述填充层包括旋涂玻璃层，或，所述填充层包括旋涂玻璃层和隔离胶层；当所述填充层包括旋涂玻璃层和所述隔离胶层时，所述在所述蚀道中形成填充层，包括：
先在所述蚀道中填充隔离胶层，所述隔离胶层覆盖处于所述蚀道的底部的保护层；
再在所述蚀道中填充旋涂玻璃层，所述旋涂玻璃层覆盖在所述隔离胶层中远离所述蚀道的底部的表面。
9.如权利要求8所述的发光二极管芯片制造方法，其特征在于，所述隔离胶层的材质为聚酰亚胺。
10.如权利要求9所述的发光二极管芯片制造方法，其特征在于，所述方法还包括步骤：去除所述填充层。
CN202111249853.5A 2021-10-26 2021-10-26 一种发光二极管芯片制造方法 Active CN114038975B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111249853.5A CN114038975B (zh) 2021-10-26 2021-10-26 一种发光二极管芯片制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111249853.5A CN114038975B (zh) 2021-10-26 2021-10-26 一种发光二极管芯片制造方法

Publications (2)

Publication Number Publication Date
CN114038975A CN114038975A (zh) 2022-02-11
CN114038975B true CN114038975B (zh) 2023-07-18

Family

ID=80141982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111249853.5A Active CN114038975B (zh) 2021-10-26 2021-10-26 一种发光二极管芯片制造方法

Country Status (1)

Country Link
CN (1) CN114038975B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601774A (zh) * 2004-10-20 2005-03-30 国联光电科技股份有限公司 一种发光二极管的结构及其制造方法
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
CN102760796A (zh) * 2011-04-29 2012-10-31 清华大学 发光二极管的制备方法
CN105161607A (zh) * 2015-09-16 2015-12-16 聚灿光电科技股份有限公司 一种倒装led芯片及其制备方法
CN107068810A (zh) * 2017-02-16 2017-08-18 华灿光电（浙江）有限公司 一种发光二极管芯片的制备方法
CN109192833A (zh) * 2018-08-22 2019-01-11 大连德豪光电科技有限公司 发光二极管芯片及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601774A (zh) * 2004-10-20 2005-03-30 国联光电科技股份有限公司 一种发光二极管的结构及其制造方法
JP2010123717A (ja) * 2008-11-19 2010-06-03 Stanley Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
CN102760796A (zh) * 2011-04-29 2012-10-31 清华大学 发光二极管的制备方法
CN105161607A (zh) * 2015-09-16 2015-12-16 聚灿光电科技股份有限公司 一种倒装led芯片及其制备方法
CN107068810A (zh) * 2017-02-16 2017-08-18 华灿光电（浙江）有限公司 一种发光二极管芯片的制备方法
CN109192833A (zh) * 2018-08-22 2019-01-11 大连德豪光电科技有限公司 发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN114038975A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
EP2176895B1 (en) Light emitting device package
US10658548B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
CN113299803A (zh) 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置
CN110676355B (zh) 发光元件的制作方法
CN114038975B (zh) 一种发光二极管芯片制造方法
CN112968083B (zh) 发光器件的制造方法
CN217062124U (zh) 一种倒装led芯片
CN114023855B (zh) 发光二极管芯片及其制备方法、显示装置
CN214898480U (zh) 一种Micro LED芯片单体器件、显示模块及显示装置
KR20120015066A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN116613257A (zh) 一种led芯片制备方法
US8431454B2 (en) Fabricating process of circuit substrate and circuit substrate structure
JP2012521082A (ja) 垂直接触電子部品及びその製造方法
JP2011023544A (ja) 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス表示装置およびその製造方法
CN114122202B (zh) 芯片及其制备方法
US20220415703A1 (en) Ultra-thin semiconductor die with irregular textured surfaces
CN111900187B (zh) 一种艺术品展示屏及其制作方法
CN100536146C (zh) 光半导体集成电路装置
TWI823267B (zh) 半導體晶片與發光裝置
CN116344708B (zh) 一种基于自对准工艺的Micro-LED器件制作方法
CN100394552C (zh) 接触窗开口的形成方法与半导体元件的制造方法
CN116828891A (zh) 发光装置及其制备方法
CN114038952A (zh) 发光二极管芯片及其制备方法、显示装置
CN117913193A (zh) 具有稳固电流阻挡层的发光二极管及其制备方法
JP2023082980A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant