CN217062124U - 一种倒装led芯片 - Google Patents
一种倒装led芯片 Download PDFInfo
- Publication number
- CN217062124U CN217062124U CN202220229581.6U CN202220229581U CN217062124U CN 217062124 U CN217062124 U CN 217062124U CN 202220229581 U CN202220229581 U CN 202220229581U CN 217062124 U CN217062124 U CN 217062124U
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- semiconductor layer
- insulating
- isolation groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
公开了一种LED芯片，包括：衬底；外延层，位于衬底上，外延层从下到上依次包括第一半导体层，多量子阱层和第二半导体层；隔离凹槽，隔离凹槽围绕在外延层四周，隔离凹槽的侧壁为第一半导体层，隔离凹槽的底面暴露出衬底；绝缘反射层，位于外延层上；与第一半导体层电连接的第一电极；以及与第二半导体层电连接的第二电极；其中，绝缘反射层覆盖外延层以及隔离凹槽的侧壁，并暴露出隔离凹槽的底面。本实用新型的LED芯片，通过在外延层的四周设置隔离凹槽，并将隔离凹槽的槽底面的绝缘反射层刻蚀掉，以防止划片后绝缘反射层的绝缘作用变差，改善LED芯片在高湿环境下工作容易失效的问题。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种LED芯片。
背景技术
倒装LED芯片的出光面与N/P电极位于相对的两侧，具有优越的电学及热学性能，在如今的市场上，倒装LED芯片的普及范围越来越广。
常规倒装LED芯片存在以下问题：1、LED芯片的绝缘反射层覆盖于切割道内，LED芯片切割时绝缘反射层会被破坏，绝缘反射层的侧壁裸露，水汽容易进入，导致绝缘作用变差，LED芯片在高湿环境下工作容易失效；2、LED芯片的绝缘反射层通常是由SiOx/TiOx多层绝缘透明薄膜组成，随着时间推移，水汽进入进而导致防潮性能变差；3、LED芯片的绝缘反射层通常是多层绝缘透明薄膜组成，膜层内应力较大，因而LED芯片工作时产生的热量会使绝缘反射层边缘处的衬底内产生大量的诱生错位，严重影响LED芯片的电学性能及可靠性。随着LED芯片尺寸达到Mini/Micro级别，以上问题将会更加凸显，亟待改善解决。
实用新型内容
鉴于上述问题，本实用新型的目的在于提供一种LED芯片，通过在所述外延层的四周设置隔离凹槽，并将所述隔离凹槽的槽底面的绝缘反射层刻蚀掉，以防止划片后所述绝缘反射层的绝缘作用变差，改善LED芯片在高湿环境下工作容易失效的问题。
本实用新型提供一种LED芯片，包括：
衬底；
外延层，位于所述衬底上，所述外延层从下到上依次包括第一半导体层，多量子阱层和第二半导体层；
隔离凹槽，所述隔离凹槽围绕在所述外延层四周，所述隔离凹槽的侧壁为所述第一半导体层，所述隔离凹槽的底面暴露出所述衬底；
绝缘反射层，位于所述外延层上；
与所述第一半导体层电连接的第一电极；以及
与所述第二半导体层电连接的第二电极；
其中，所述绝缘反射层覆盖所述外延层以及所述隔离凹槽的侧壁，并暴露出所述隔离凹槽的底面。
优选地，所述第一半导体层的侧壁构成所述隔离凹槽的侧壁，所述第一半导体层的侧壁倾斜，其侧壁倾斜角度为20°～70°。
优选地，还包括介质层，所述介质层覆盖所述绝缘反射层，并且暴露出所述隔离凹槽的底面。
优选地，所述介质层的厚度为0.5um～2um。
优选地，所述绝缘反射层覆盖所述隔离凹槽的侧壁，所述绝缘反射层的侧壁倾斜角度为20°～90°。
优选地，所述绝缘反射层和所述介质层覆盖所述隔离凹槽的侧壁，所述介质层的侧壁倾斜角度为20°～90°。
优选地，所述绝缘反射层的外侧壁到所述衬底的外边缘的距离为7um～30um。
优选地，所述介质层的外侧壁到所述衬底的外边缘的距离为5um～18um。
优选地，所述绝缘反射层的外边缘与所述第一半导体层的外边缘的距离为3um～25um。
优选地，所述介质层的外边缘与所述绝缘反射层的外边缘的距离为2um～25um。
优选地，所述LED芯片还包括外延层凹槽，所述外延层凹槽从所述第二半导体层的表面向着所述第一半导体层的方向延伸，在所述外延层凹槽的槽底面暴露出所述第一半导体层。
优选地，所述LED芯片还包括：
电流阻挡层，位于所述第二半导体层上，覆盖部分所述第二半导体层的表面；
透明导电层，位于所述电流阻挡层和所述第二半导体层上，覆盖全部的所述电流阻挡层和部分所述第二半导体层。
优选地，所述外延层凹槽的槽底面暴露出的第一半导体层上设置有第一扩展电极，所述第一扩展电极的中心与所述外延层凹槽的中心重合；所述透明导电层上设置有第二扩展电极，所述第二扩展电极的中心与所述电流阻挡层的中心重合。
优选地，所述绝缘反射层和所述介质层中设置有第一通孔和第二通孔，所述第一通孔贯穿所述绝缘反射层和所述介质层并暴露出所述第一扩展电极；所述第二通孔贯穿所述绝缘反射层和所述介质层并暴露出所述第二扩展电极。
优选地，所述第一电极经由所述第一通孔与所述第一扩展电极电连接；所述第二电极经由所述第二通孔与所述第二扩展电极电连接。
优选地，所述LED芯片为Micro LED芯片或Mini LED芯片。
本实用新型实施例的LED芯片，通过在所述外延层的四周设置隔离凹槽，将所述隔离凹槽的槽底面的绝缘反射层刻蚀掉，使得所述介质层能够对所述绝缘反射层进行全面的覆盖，并暴露出隔离凹槽的槽底部的衬底，防止在对所述晶圆进行切割以形成分离的LED芯片时，在所述LED芯片的四周形成所述绝缘反射层的断面，避免随时间推移水汽通过所述绝缘反射层的断面进入所述绝缘反射层，导致LED芯片防潮性能变差，进一步防止水汽从所述LED芯片切割形成的绝缘反射层的断面进入所述LED芯片内部，引起LED芯片漏电失效。
进一步地，所述介质层覆盖所述绝缘反射层，对所述绝缘反射层进行保护，进一步提高所述LED芯片的可靠性。
进一步地，所述隔离凹槽的槽底面的衬底上没有覆盖绝缘反射层，规避了由于叠层的绝缘反射层的膜层内应力较大，LED芯片工作时产生的热量使绝缘反射层边缘处的衬底内产生大量的诱生错位，避免对LED芯片的电学性能及可靠性的严重影响，进而大大提升LED芯片的电学性能及可靠性。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a示出了本实用新型实施例的LED芯片的俯视图；
图1b示出了图1a沿AA方向的截面图；
图2a至图9a示出了本实用新型实施例的LED芯片的制备过程中各个阶段的俯视图；
图2b至图9b示出了本实用新型实施例的LED芯片的制备过程中各个阶段的截面图；
图10示出了对本实用新型实施例的晶圆进行切割的示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
本实用新型可以各种形式呈现，以下将描述其中一些示例。
图1a示出了本实用新型实施例的LED芯片的俯视图；图1b示出了图1a沿AA方向的截面图，本实用新型实施例中，所述LED芯片为Micro LED芯片或Mini LED芯片，如图1a和图1b所示，所述LED芯片包括衬底100、外延层200、绝缘反射层801、介质层802、第一电极901以及第二电极902。
所述外延层200由下向上依次包括第一半导体层201、量子阱层202和第二半导体层203。本实施例中，所述第一半导体层201例如为N型半导体层，所述第二半导体层203例如为P型半导体层。所述外延层200中具有外延层凹槽301，所述外延层凹槽301从所述第二半导体层203的表面延伸至所述第一半导体层201的表面，即所述外延层凹槽301的槽底暴露出所述第一半导体层201。
所述外延层200的外侧具有隔离凹槽401，所述隔离凹槽401从所述外延层200(具体为所述第一半导体层201)的表面向着所述衬底100的方向延伸，所述隔离凹槽401的侧壁为所述第一半导体层201的侧壁，所述隔离凹槽401的槽底暴露出所述衬底100。所述隔离凹槽401围绕在所述外延层200的四周。相邻LED芯片之间的划片道位于所述隔离凹槽401中。
所述第二半导体层203上设置电流阻挡层501以及透明导电层601。所述电流阻挡层501位于所述第二半导体层203上，覆盖所述第二半导体层203的部分表面。所述透明导电层601位于所述第二半导体层203以及所述电流阻挡层501的表面，覆盖所述电流阻挡层501的全部以及所述第二半导体层203的至少部分。
所述LED芯片还包括第一扩展电极701和第二扩展电极702，所述第一扩展电极701位于所述外延层凹槽301中暴露出的所述第一半导体层201的表面；所述第二扩展电极702位于透明导电层601覆盖所述电流阻挡层501部分的表面，并且所述第二扩展电极702于所述电流阻挡层501的位置相对应。
在一个具体的实施例中，所述第一扩展电极701以及所述第二扩展电极702例如为圆形，其中，所述第一扩展电极701的中心与所述外延层凹槽301的中心重合，所述第二扩展电极702的中心与所述电流阻挡层501的中心重合。
所述绝缘反射层801覆盖所述透明导电层601暴露的表面、所述第二半导体层203暴露的表面、所述外延层凹槽301的侧壁、所述第一半导体层201暴露的表面以及所述隔离凹槽401靠近所述外延层200一侧(所述第一半导体层201)的侧壁，暴露出所述隔离凹槽401的槽底面的衬底100。
所述介质层802位于所述绝缘反射层801上，覆盖所述全部的所述绝缘反射层801，暴露出所述隔离凹槽401的槽底面的衬底100。
由于所述隔离凹槽401的槽底面没有所述绝缘反射层801以及所述介质层802，在对晶圆进行切割以形成分离的LED芯片的过程中，不会切割所述绝缘反射层801和所述介质层802，从而不会在所述LED芯片四周的边缘处形成所述绝缘反射层801和所述介质层802的断面。
所述第一扩展电极701表面上的绝缘反射层801和介质层802中具有通孔803，所述第二扩展电极702表面上的绝缘反射层801和介质层802中具有通孔804，所述通孔803和通孔804贯穿所述绝缘反射层801和所述介质层802，经由所述通孔803暴露出所述第一扩展电极701的表面，经由所述通孔804暴露出所述第二扩展电极702的表面。
所述介质层802上设置有第一电极901和第二电极902。所述第一电极901位于所述介质层802的表面并填充所述通孔803，经由所述通孔803与所述第一扩展电极701电连接；所述第二电极902位于所述介质层802的表面并填充所述通孔804，经由所述通孔804与所述第二扩展电极702电连接。
所述外延层凹槽301的槽底面暴露出的第一半导体层201经由第一扩展电极701连接至所述第一电极901；所述第二半导体层203经由第二扩展电极702连接至所述第二电极902。
本实施例中，通过在所述外延层200的四周设置隔离凹槽401，将所述隔离凹槽401的槽底面的绝缘反射层801刻蚀掉，使得所述介质层802能够对所述绝缘反射层801进行全面的覆盖，并暴露出隔离凹槽401的槽底部的衬底100，防止在对所述晶圆进行切割以形成分离的LED芯片时，在所述LED芯片的四周形成所述绝缘反射层801的断面，避免随时间推移水汽通过所述绝缘反射层801的断面进入所述绝缘反射层801，导致LED芯片防潮性能变差，进一步防止水汽从所述LED芯片切割形成的绝缘反射层801的断面进入所述LED芯片内部，引起LED芯片漏电失效。
进一步地，所述介质层802覆盖所述绝缘反射层801，对所述绝缘反射层801进行保护，进一步提高所述LED芯片的可靠性。
进一步地，所述隔离凹槽401的槽底面的衬底100上没有覆盖绝缘反射层801，规避了由于叠层的绝缘反射层801的膜层内应力较大，LED芯片工作时产生的热量使绝缘反射层801边缘处的衬底100内产生大量的诱生错位，避免对LED芯片的电学性能及可靠性的严重影响，进而大大提升LED芯片的电学性能及可靠性。
本实用新型实施例第二方面提供一种LED芯片的制备方法，图2a至图9a示出了本实用新型实施例的LED芯片的制备过程中各个阶段的俯视图；图2b至图9b示出了本实用新型实施例的LED芯片的制备过程中各个阶段的截面图。以下将结合图2a至图9a以及图2b至图9b对本实用新型实施例的制备方法进行详细地说明。
如图2a和图2b所示，在衬底100上形成外延层200。
该步骤中，例如通过金属有机化合物化学气相沉积(MOCVD)在所述衬底100的表面生长所述外延层200；其中，所述外延层200由下向上依次包括第一半导体层201、量子阱层202和第二半导体层203。所述衬底100例如为图形化衬底(Patterned SapphireSubstrates，PSS)，以提高出光效率。
如图3a和图3b所示，在所述外延层200中形成外延层凹槽301。
该步骤中，从所述第二半导体层203的表面向着所述第一半导体层201的方向对所述外延层200进行刻蚀，刻蚀至所述第一半导体层201停止。即所述外延层凹槽301的槽底面暴露所述第一半导体层201。
在一个具体的实施例中，所述外延层凹槽301的俯视图形为圆形，且外延层凹槽301的侧壁倾斜。其中，所述外延层凹槽301的深度例如为1um～3um，其侧壁倾斜角度例如为20°～70°。
不难理解，在其他实施例中，所述外延层凹槽301的俯视图形、侧壁倾斜角度以及深度不限于此，例如，所述外延层凹槽301的截面形状还可以为矩形、多边形以及不规则图形，本领域技术人员可以对外延层凹槽301的俯视图形、侧壁倾斜角度以及深度做出具体的设置，本实用新型实施例对此不做限制。
如图4a和图4b所示，对暴露的第一半导体层201进行刻蚀，形成隔离凹槽401。
所述隔离凹槽401从所述外延层200(具体为所述第一半导体层201)的表面向着所述衬底100的方向延伸，在所述隔离凹槽401的槽底暴露出所述衬底100。所述隔离凹槽401围绕在每个LED管芯的外延层200周围，将相邻LED管芯的外延层200进行分离。其中，相邻的LED管芯的第一半导体层201的侧壁即为所述隔离凹槽401的侧壁。
本实施例中，每个LED管芯的形状为矩形，所述隔离凹槽401为矩形框，围绕在每个LED管芯的周围，在一个具体的实施例中，每个LED管芯的宽度为1mil～20mil，长度为1mil～20mil。不难理解，在其他实施例中，每个LED管芯的形状还可以设置为其他任意形状，例如多边形、圆形等，所述隔离凹槽401的形状也相应地发生变化，本实施例对此不做限制。
所述隔离凹槽401(具体为所述第一半导体层201)的侧壁倾斜，且在一个具体的实施例中，所述隔离凹槽401(具体为所述第一半导体层201)的侧壁倾斜角度例如为20°～70°。
如图5a和图5b所示，在所述第二半导体层203上形成电流阻挡层501。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式在所述第二半导体层203上形成电流阻挡层材料，并通过光刻和刻蚀形成所述电流阻挡层501。所述电流阻挡层501覆盖部分的所述第二半导体层203。
在一个具体的实施例中，所述电流阻挡层501的生长温度例如为0～500℃，形成的所述电流阻挡层501的厚度例如为0.1um～0.5um。
如图6a和图6b所示，在所述电流阻挡层501以及暴露的第二半导体层203的表面形成透明导电层601。
该步骤中，例如通过蒸发、溅射、反应离子镀、化学气相沉积、热解喷涂等方式形成透明导电层材料，并通过光刻和刻蚀形成所述透明导电层601。所述透明导电层601覆盖所述电流阻挡层501的全部，以及第二半导体层203的至少部分。
在一个具体的实施例中，所述透明导电层601的退火温度例如为0～700℃，形成的所述透明导电层601的厚度例如为0.01um～0.5um。
如图7a和图7b所示，形成相互分离的第一扩展电极701和第二扩展电极702。
该步骤中，例如通过离子辅助电子束蒸发工艺形成扩展电极材料，并通过光刻以及刻蚀工艺形成相互分离的第一扩展电极701和第二扩展电极702。
所述第一扩展电极701位于所述外延层凹槽301暴露出的所述第一半导体层201的表面，以将电流扩展至所述第一半导体层201；所述第二扩展电极702位于透明导电层601覆盖所述电流阻挡层501部分的表面，以经由所述透明导电层601将电流扩展至第二半导体层203。
所述第一扩展电极701以及所述第二扩展电极702的俯视图形例如为圆形，直径例如为10um～100um。其中，所述第一扩展电极701的中心与所述外延层凹槽301的中心重合，所述第二扩展电极702的中心与所述电流阻挡层501的中心重合。在其他实施例中，所述第一扩展电极701以及所述第二扩展电极702的俯视图形也可以为正多边形，本实用新型对此不做限制。
在一个具体的实施例中，所述第一扩展电极701和所述第二扩展电极702的厚度为1um～10um，所述第一扩展电极701和所述第二扩展电极702的侧壁倾斜，其侧壁倾斜角度例如为20°～70°。
如图8a和图8b所示，形成绝缘反射层801，并去除所述隔离凹槽401的槽底面的绝缘反射层801；形成介质层802，并去除所述隔离凹槽401的槽底面的介质层802；以及形成贯穿所述绝缘反射层801和所述介质层802的通孔803和通孔804。
该步骤中，例如通过IBS(Ion Beam Sputtering，离子束溅射)工艺溅射形成多层SiO2/TixOx交替组成的布拉格绝缘反射层，所述绝缘反射层801对上述半导体结构进行全面覆盖。
在一个具体的实施例中，所述绝缘反射层801的厚度例如为1um～10um。
进一步地，在所述绝缘反射层801的表面形成具有开口的掩膜层PR1，并且经由所述掩膜层PR1对所述绝缘反射层801进行刻蚀，以去除所述隔离凹槽401的槽底面的绝缘反射层801。本实施例中，例如通过ICP刻蚀工艺对所述绝缘反射层801进行刻蚀。刻蚀完成之后例如通过湿法去胶工艺去除所述掩膜层PR1。
本实施例中，将隔离凹槽401中的绝缘反射层801刻蚀掉，暴露出所述隔离凹槽401的槽底面的衬底100，所述第一半导体层201的侧壁仍被所述绝缘反射层801覆盖。其中，所述绝缘反射层801的外边缘与所述第一半导体层201的外边缘的距离d1(如图8b中d1所示)大于等于3um，小于等于25um；将隔离凹槽401中的绝缘反射层801刻蚀掉后，所述隔离凹槽401的宽度w1(如图8a中w1所示)为7um～30um，即所述绝缘反射层801的外侧壁到所述衬底100的外边缘的距离为7um～30um；隔离凹槽401的侧壁(具体为所述绝缘反射层801的侧壁)的倾斜角度为20°～90°。
进一步地，在所述绝缘反射层801的表面形成介质层802。
该步骤中，例如等离子体增强化学气相沉积工艺、原子沉积工艺或IBS(Ion BeamSputtering，离子束溅射)工艺中的一种形成所述介质层802，所述介质层802例如为SiNx或SiO2或Al2O3等绝缘介质。
所述介质层802覆盖所述绝缘反射层801的表面以及所述隔离凹槽401的槽底面暴露出的衬底100。
在一个具体的实施例中，所述介质层802的生长温度例如为0～500℃。所述介质层的厚度例如为0.5um～2um。
进一步地，在所述介质层802的表面形成具有开口的掩膜层PR2，并且经由所述掩膜层PR2对所述介质层802进行刻蚀，以去除所述隔离凹槽401的槽底面的介质层802。本实施例中，例如通过ICP刻蚀工艺对所述介质层802进行刻蚀。刻蚀完成之后例如通过湿法去胶工艺去除所述掩膜层PR2。
本实施例中，将隔离凹槽401中的介质层802刻蚀掉，暴露出所述隔离凹槽401的槽底面的衬底100，所述绝缘反射层801的侧壁仍被所述介质层802覆盖。其中，所述介质层802外边缘与所述绝缘反射层801的外边缘的距离d2(如图8b中d2所示)大于等于2um，小于等于25um；将隔离凹槽401中的介质层802刻蚀掉后，所述隔离凹槽401的宽度w2(如图8a中w2所示)为5um～18um，即所述介质层802的外侧壁到所述衬底100的外边缘的距离为5um～18um；隔离凹槽401的侧壁(具体为所述介质层802的侧壁)的倾斜角度为20°～90°。
进一步地，在所介质层802的表面形成具有开口的掩膜层PR3，并且经由所述掩膜层PR3对所述介质层802以及绝缘反射层801进行刻蚀，以形成通孔803以及通孔804，进一步经由所述通孔803暴露出所述第一扩展电极701，以及经由所述通孔804暴露出所述第二扩展电极702。本实施例中，例如ICP刻蚀工艺对所述介质层802以及绝缘反射层801进行刻蚀。刻蚀完成之后例如通过湿法去胶工艺去除所述掩膜层PR3。
如图9a和图9b所示，在所述介质层802上形成相互分离的第一电极901和第二电极902。
该步骤中，例如通过磁控溅射、真空热蒸发等方法，在所述介质层802的表面形成金属层，并且通过光刻以及刻蚀的方法形成相互分离的第一电极901和第二电极902。
所述第一电极901位于所述介质层802的表面并填充所述通孔803，经由所述通孔803与所述第一扩展电极701电连接；所述第二电极902位于所述介质层802的表面并填充所述通孔804，经由所述通孔804与所述第二扩展电极702电连接。
在一个具体的实施例中，所述第一电极901和第二电极902的厚度例如为1um～16um。
图10示出了对本实用新型实施例的晶圆进行切割的示意图，如图10所示，对形成多个LED管芯的晶圆进行切割，以将晶圆上的多个LED管芯进行分离。
所述划片道位于所述隔离凹槽401中，且所述隔离凹槽401的槽底面没有覆盖所述绝缘反射层801和所述介质层802，在对所述晶圆进行切割的过程中，仅切割所述隔离凹槽401的槽底面的衬底100，不会对所述绝缘反射层801和所述介质层802造成影响。
本实用新型实施例的LED芯片，通过在所述外延层的四周设置隔离凹槽，将所述隔离凹槽的槽底面的绝缘反射层刻蚀掉，使得所述介质层能够对所述绝缘反射层进行全面的覆盖，并暴露出隔离凹槽的槽底部的衬底，防止在对所述晶圆进行切割以形成分离的LED芯片时，在所述LED芯片的四周形成所述绝缘反射层的断面，避免随时间推移水汽通过所述绝缘反射层的断面进入所述绝缘反射层，导致LED芯片防潮性能变差，进一步防止水汽从所述LED芯片切割形成的绝缘反射层的断面进入所述LED芯片内部，引起LED芯片漏电失效。
进一步地，所述介质层覆盖所述绝缘反射层，对所述绝缘反射层进行保护，进一步提高所述LED芯片的可靠性。
进一步地，所述隔离凹槽的槽底面的衬底上没有覆盖绝缘反射层，规避了由于叠层的绝缘反射层的膜层内应力较大，LED芯片工作时产生的热量使绝缘反射层边缘处的衬底内产生大量的诱生错位，避免对LED芯片的电学性能及可靠性的严重影响，进而大大提升LED芯片的电学性能及可靠性。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (16)
1.一种倒装LED芯片，其特征在于，包括：
衬底；
外延层，位于所述衬底上，所述外延层从下到上依次包括第一半导体层，多量子阱层和第二半导体层；
隔离凹槽，所述隔离凹槽围绕在所述外延层四周，所述隔离凹槽的侧壁为所述第一半导体层，所述隔离凹槽的底面暴露出所述衬底；
绝缘反射层，位于所述外延层上；
与所述第一半导体层电连接的第一电极；以及
与所述第二半导体层电连接的第二电极；
其中，所述绝缘反射层覆盖所述外延层以及所述隔离凹槽的侧壁，并暴露出所述隔离凹槽的底面。
2.根据权利要求1所述的LED芯片，其特征在于，所述第一半导体层的侧壁构成所述隔离凹槽的侧壁，所述第一半导体层的侧壁倾斜，其侧壁倾斜角度为20°～70°。
3.根据权利要求1所述的LED芯片，其特征在于，还包括介质层，所述介质层覆盖所述绝缘反射层，并且暴露出所述隔离凹槽的底面。
4.根据权利要求3所述的LED芯片，其特征在于，所述介质层的厚度为0.5um～2um。
5.根据权利要求1或3所述的LED芯片，其特征在于，所述绝缘反射层覆盖所述隔离凹槽的侧壁，所述绝缘反射层的侧壁倾斜角度为20°～90°。
6.根据权利要求3所述的LED芯片，其特征在于，所述绝缘反射层和所述介质层覆盖所述隔离凹槽的侧壁，所述介质层的侧壁倾斜角度为20°～90°。
7.根据权利要求1或3所述的LED芯片，其特征在于，所述绝缘反射层的外侧壁到所述衬底的外边缘的距离为7um～30um。
8.根据权利要求3所述的LED芯片，其特征在于，所述介质层的外侧壁到所述衬底的外边缘的距离为5um～18um。
9.根据权利要求1或3所述的LED芯片，其特征在于，所述绝缘反射层的外边缘与所述第一半导体层的外边缘的距离为3um～25um。
10.根据权利要求3所述的LED芯片，其特征在于，所述介质层的外边缘与所述绝缘反射层的外边缘的距离为2um～25um。
11.根据权利要求3所述的LED芯片，其特征在于，所述LED芯片还包括外延层凹槽，所述外延层凹槽从所述第二半导体层的表面向着所述第一半导体层的方向延伸，在所述外延层凹槽的槽底面暴露出所述第一半导体层。
12.根据权利要求11所述的LED芯片，其特征在于，所述LED芯片还包括：
电流阻挡层，位于所述第二半导体层上，覆盖部分所述第二半导体层的表面；
透明导电层，位于所述电流阻挡层和所述第二半导体层上，覆盖全部的所述电流阻挡层和部分所述第二半导体层。
13.根据权利要求12所述的LED芯片，其特征在于，所述外延层凹槽的槽底面暴露出的第一半导体层上设置有第一扩展电极，所述第一扩展电极的中心与所述外延层凹槽的中心重合；所述透明导电层上设置有第二扩展电极，所述第二扩展电极的中心与所述电流阻挡层的中心重合。
14.根据权利要求13所述的LED芯片，其特征在于，所述绝缘反射层和所述介质层中设置有第一通孔和第二通孔，所述第一通孔贯穿所述绝缘反射层和所述介质层并暴露出所述第一扩展电极；所述第二通孔贯穿所述绝缘反射层和所述介质层并暴露出所述第二扩展电极。
15.根据权利要求14所述的LED芯片，其特征在于，所述第一电极经由所述第一通孔与所述第一扩展电极电连接；所述第二电极经由所述第二通孔与所述第二扩展电极电连接。
16.根据权利要求1所述的LED芯片，其特征在于，所述LED芯片为Micro LED芯片或MiniLED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220229581.6U CN217062124U (zh) | 2022-01-27 | 2022-01-27 | 一种倒装led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220229581.6U CN217062124U (zh) | 2022-01-27 | 2022-01-27 | 一种倒装led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217062124U true CN217062124U (zh) | 2022-07-26 |
Family
ID=82486136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220229581.6U Active CN217062124U (zh) | 2022-01-27 | 2022-01-27 | 一种倒装led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217062124U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936710A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
-
2022
- 2022-01-27 CN CN202220229581.6U patent/CN217062124U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936710A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936710B (zh) * | 2023-09-19 | 2023-12-19 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10516079B2 (en) | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component | |
| KR102305162B1 (ko) | 광전 반도체 소자를 제조하기 위한 방법 및 광전 반도체 소자 | |
| US9087971B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
| JP6577659B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| CN1249540A (zh) | 制造发光二极管的方法 | |
| CN217062124U (zh) | 一种倒装led芯片 | |
| US11322657B2 (en) | Flip-chip light emitting device and production method thereof | |
| JP5632034B2 (ja) | 発光ダイオードチップ及びその製造方法 | |
| KR101533731B1 (ko) | 발광 소자 패키지 및 그 제조 방법 | |
| CN101859847B (zh) | 发光二极管及其制造方法 | |
| CN113594330B (zh) | 一种led及其制备方法 | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN114464710B (zh) | 一种led芯片及其制备方法 | |
| JP2007179913A (ja) | Ｅｌ装置及びその製造方法 | |
| CN109994583B (zh) | 一种大功率紫外发光二极管及其制作方法 | |
| US20210193875A1 (en) | Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| CN102881781B (zh) | 发光二极管与其形成方法 | |
| US20240063345A1 (en) | Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip | |
| US20240088322A1 (en) | Method for manufacturing light-emitting element | |
| CN211957648U (zh) | 圆片及其边缘的半导体结构 | |
| US20220415703A1 (en) | Ultra-thin semiconductor die with irregular textured surfaces | |
| CN114038975B (zh) | 一种发光二极管芯片制造方法 | |
| CN113921670B (zh) | 发光元件及其制备方法 | |
| US20240055267A1 (en) | Method for producing a substrate having a structured surface, and substrate having a structured surface | |
| CN114038952A (zh) | 发光二极管芯片及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |