CN211957648U - 圆片及其边缘的半导体结构 - Google Patents
圆片及其边缘的半导体结构 Download PDFInfo
- Publication number
- CN211957648U CN211957648U CN202020688623.3U CN202020688623U CN211957648U CN 211957648 U CN211957648 U CN 211957648U CN 202020688623 U CN202020688623 U CN 202020688623U CN 211957648 U CN211957648 U CN 211957648U
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- semiconductor structure
- epitaxial layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 299
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000002161 passivation Methods 0.000 claims description 47
- 238000012876 topography Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 235000012431 wafers Nutrition 0.000 description 30
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 11
- 239000010980 sapphire Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000009616 inductively coupled plasma Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
本申请涉及半导体发光相关领域，公开了一种半导体结构，包括：衬底；外延层，位于所述衬底上，所述外延层包括第一外延层和第二外延层；第一电极和第二电极，分别位于所述第一外延层和所述第二外延层上，透明导电层，位于所述第一外延层和所述第一电极之间。本申请公开的半导体结构在晶圆的一些特定区域排布，不仅在外观上与圆片上的LED芯片存在差异，而且参数上也存在差异，可以确保在固晶时被有效识别，在圆片出货时免分选，提高生产效率。并且该半导体结构与LED芯片一起制作，不需要额外的步骤，不增加成本。
Description
技术领域
本实用新型涉及半导体发光相关领域，具体地，涉及一种圆片及其边缘的半导体结构。
背景技术
目前LED芯片生产厂商进行圆片分选的做法基本类似于方片的分选方式，首先由测试机测试片源上所有芯片数据，再由分选机将不符合的客户需求的异常管芯(NG管芯，即光电参数和外观不符合客户需求的管芯)逐颗挑出，剔除完毕剩下的正常管芯(OK管芯，即光电参数和外观符合客户需求的管芯)即为圆片。如图1所示，在圆片的一些特定区域，例如边缘区域、蒸发卡口区域、正面打码区域等，所产生的管芯一定为NG管芯，剔除NG管芯将会耗费大量的人力和耗费分选设备产能，增加了芯片的生产成本。
实用新型内容
鉴于上述内容，本实用新型的目的在于提供一种圆片及其边缘的半导体结构，该半导体结构排布在晶圆特定区域，不仅可以在圆片出货时免分选，而且可以被有效识别，节约生产成本，提高生产效率。
本实用新型提供了一种半导体结构，包括：
衬底；
外延层，位于所述衬底上，其中，所述外延层包括第一外延层和第二外延层；
第一电极和第二电极，分别位于所述第一外延层和所述第二外延层上；
透明导电层，位于所述第一外延层和所述第一电极之间。
优选地，所述第二电极的上表面高于所述第一电极的上表面。
优选地，所述第一电极和所述第二电极之间的间距为4um至10um。
优选地，所述第一电极为N型电极，所述第二电极为P型电极。
优选地，所述第二外延层高于所述第一外延层形成台阶结构。
优选地，所述第一外延层和所述第二外延层的面积相同。
优选地，所述第一外延层包括第一半导体层；所述第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层。
优选地，所述第一半导体层和所述第二半导体层掺杂类型不同，所述第一半导体层为N型半导体，所述第二半导体层为P型半导体。
优选地，所述透明导电层的外边缘距离所述第一外延层的外边缘向内缩进5um至10um。
优选地，所述半导体结构还包括：
钝化层，覆盖部分所述第一外延层和第二外延层、部分所述透明导电层以及部分所述第一电极和第二电极。
优选地，所述半导体结构还包括：
第一通孔，位于所述第一外延层上的钝化层内，暴露出部分第一电极；
第二通孔，位于所述第二外延层上的钝化层内，暴露出部分第二电极。
优选地，所述第一通孔的边缘相比所述第一电极的边缘向内缩进3um至5um；所述第二通孔的边缘相比所述第二电极的边缘向内缩进3um至5um。
优选地，所述半导体结构位于圆片的边缘区域，且所述圆片上还包括与所述半导体结构同时形成的LED芯片。
优选地，所述半导体结构与所述LED芯片的形貌不同。
根据本实用新型的另一方面，提供一种圆片，包括位于所述圆片中间区域的LED芯片和位于所述圆片边缘区域的半导体结构，包括：
LED芯片的衬底和半导体结构的衬底；
位于所述LED芯片的衬底上的LED芯片的外延层和位于所述半导体结构的衬底上的半导体结构的外延层，所述LED芯片的外延层包括第一外延层和第二外延层，所述半导体结构的外延层包括第一外延层和第二外延层；
位于所述LED芯片的第二外延层上的LED芯片的透明导电层和位于所述半导体结构的第一外延层上的半导体结构的透明导电层；
位于所述LED芯片的第一外延层上的LED芯片的第一电极和位于所述半导体结构的第一外延层上的半导体结构的第一电极；
位于所述LED芯片的第二外延层上的LED芯片的第二电极和位于所述半导体结构的第二外延层上的半导体结构的第二电极。
优选地，所述LED芯片的衬底和所述半导体结构的衬底为同一衬底；
所述LED芯片的外延层和所述半导体结构的外延层为同一层；
所述LED芯片的透明导电层和所述半导体结构的透明导电层为同一层；
所述LED芯片的第一电极和所述半导体结构的第一电极为同一层；
所述LED芯片的第二电极和所述半导体结构的第二电极为同一层。
优选地，所述LED芯片的第二外延层高于所述LED芯片的第一外延层形成台阶结构；
所述半导体结构的第二外延层高于所述半导体结构的第一外延层形成台阶结构。
优选地，所述LED芯片的所述第一外延层和所述第二外延层的面积不同；
所述半导体结构的所述第一外延层和所述第二外延层的面积相同。
优选地，所述LED芯片的第一外延层包括第一半导体层，所述LED芯片的第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层；
所述半导体结构的第一外延层包括第一半导体层，所述半导体结构的第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层。
优选地，所述LED芯片的透明导电层位于所述LED芯片的第二半导体层上；
所述半导体结构的透明导电层位于所述半导体结构的第一半导体层上。
优选地，所述LED芯片的第二电极的上表面高于所述LED芯片的第一电极的上表面；
所述半导体结构的第二电极的上表面高于所述半导体结构的第一电极的上表面；
所述LED芯片的第一电极位于所述LED芯片的第一半导体层上；
所述半导体结构的第一电极位于所述半导体结构的透明导电层上；
所述LED芯片的第二电极位于所述LED芯片的透明导电层上；
所述半导体结构的第二电极位于所述半导体结构的第二半导体层上。
优选地，所述LED芯片的第一电极和所述LED芯片的第二电极之间的间距大于60um；
所述半导体结构的第一电极和所述半导体结构的第二电极之间的间距包括4um至10um。
优选地，所述LED芯片的第一半导体层和所述LED芯片的第二半导体层掺杂类型不同，所述LED芯片的第一半导体层为N型半导体，所述LED芯片的第二半导体层为P型半导体；
所述半导体结构的第一半导体层和所述半导体结构的第二半导体层掺杂类型不同，所述半导体结构的第一半导体层为N型半导体，所述半导体结构的第二半导体层为P型半导体。
优选地，述LED芯片的第一电极为N型电极，所述LED芯片的第二电极为P型电极；
所述半导体结构的第一电极为N型电极，所述半导体结构的第二电极为P型电极。
优选地，所述半导体结构的透明导电层的外边缘距离所述半导体结构的第一外延层的外边缘向内缩进5um至10um。
优选地，所述圆片还包括：
LED芯片的钝化层，覆盖部分所述LED芯片的第一外延层和第二外延层、部分所述LED芯片的透明导电层以及部分所述LED芯片的第一电极和第二电极；
半导体结构的钝化层，覆盖部分所述半导体结构的第一外延层和第二外延层、部分所述半导体结构的透明导电层以及部分所述半导体结构的第一电极和第二电极；
所述LED芯片的钝化层和所述半导体结构的钝化层为同一层。
优选地，所述圆片还包括：
LED芯片的第一通孔，位于所述LED芯片的第一外延层上的钝化层内，暴露出部分所述LED芯片的第一电极；
LED芯片的第二通孔，位于所述LED芯片的第二外延层上的钝化层内，暴露出部分所述LED芯片的第二电极；
半导体结构的第一通孔，位于所述半导体结构的第一外延层上的钝化层内，暴露出部分所述半导体结构的第一电极；
半导体结构的第二通孔，位于所述半导体结构的第二外延层上的钝化层内，暴露出部分所述半导体结构的第二电极。
优选地，所述半导体结构的第一通孔的边缘相比所述半导体结构的第一电极的边缘向内缩进3um至5um；所述半导体结构的第二通孔的边缘相比所述半导体结构的第二电极的边缘向内缩进3um至5um。
本实用新型实施例提供的圆片及其边缘的半导体结构，该半导体结构不仅在外观上与圆片上的LED芯片存在差异，而且参数上也存在差异，例如第一电极和第二电极之间的间距与LED芯片不同，可以确保在固晶时被有效识别。
进一步地，该半导体结构在晶圆的一些特定区域排布，在圆片出货时免分选，提高生产效率，节省成本。
进一步地，该半导体结构与LED芯片一起制作，不需要额外的步骤，不增加成本。
进一步地，该半导体结构正装、倒装LED都适用。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。
图1示出现有技术中圆片的结构示意图；
图2a示出现有技术中圆片上的LED芯片的俯视结构示意图；
图2b示出图2a中LED芯片沿对角线A-A′的剖面结构示意图；
图3a示出本实用新型实施例提供的半导体结构的俯视结构示意图；
图3b示出图3a中半导体结构沿对角线A-A′的剖面结构示意图；
图4a-图4e示出了本实用新型实施例提供的半导体结构的制造方法不同阶段的截面图；
图5a-图5e示出了本实用新型实施例提供的圆片的制造方法不同阶段的截面图。
其中，11/21：衬底； 12/22：外延层；
12a/22a：第一外延层； 12b/22b：第二外延层；
111/211：蓝宝石衬底； 112/212：PSS图形；
121/221：第一半导体层； 121a/221a：未掺杂的GaN层；
121b/221b：N型掺杂的GaN层； 122/222：量子阱发光层；
123/223：第二半导体层； 13/23：透明导电层；
14/24：第一电极； 15/25：第二电极；
16/26：钝化层； 17/27：第一通孔；
18/28：第二通孔。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
以下结合附图和具体实施例对本实用新型提出的一种半导体结构进行详细说明。需说明的是，本实用新型的附图均采用非常简化的非精准比例，仅用以方便、明晰的辅助说明本实用新型。
图2a示出现有技术中圆片上的LED芯片的俯视结构示意图，图2b示出图2a中半导体结构沿对角线A-A′的剖面结构示意图。
如图2a和2b所示，现有技术中圆片上的LED芯片10依次包括：衬底11、外延层12、位于该外延层12上的第一电极14和第二电极15，以及钝化层16，其中，该衬底11为图案化的蓝宝石衬底，且衬底11包括蓝宝石衬底111及其上表面的PSS(Patterned SapphireSubstrate)图形112。衬底11上形成外延层12，该外延层12至少包括从下到上依次形成的第一半导体层121、量子阱发光层122和第二半导体层123，然后通过ICP(InductivelyCoupled Plasma，感应耦合等离子体)刻蚀形成第一外延层12a和第二外延层12b，具体的，该第一外延层12a包括第一半导体层121，第一半导体层121包括未掺杂的GaN层121a和N型掺杂的GaN层121b，该第二外延层12b包括第一半导体层121、量子阱发光层122和第二半导体层123；而后在所述第二外延层12b上形成有透明导电层13，该透明导电层13的材料为氧化铟锡(Indium tin oxide，ITO)，该透明导电层13作为电流扩展层。其次，在外延层12上沉积金属层后蚀刻分离以形成第一电极14和第二电极15，该第一电极14位于所述第一外延层12a上的所述第一半导体层121上，第二电极15位于所述第二外延层12b上的所述透明导电层13上；形成的钝化层16覆盖部分第一外延层12a和第二外延层12b、部分透明导电层13以及部分第一电极14和部分第二电极15上，使第一电极14和第二电极15彼此绝缘，同时钝化层16覆盖该第一电极14和第二电极15的上表面边缘区域，分别形成有第一通孔17和第二通孔18，由此形成的LED芯片10上具有不同表面形状的第一电极14和第二电极15(如图2a所示)彼此隔离，第一电极14为N型电极，第二电极15为P型电极。第一电极14和第二电极15的形状分别为有一弧形倒角的矩形和圆形。
这样生产出的芯片分选时一般先在测试机测试片源上所有芯片数据，再由分选机将不符合客户需求的异常管芯(包括光电参数和外观不符合客户需求的管芯)逐颗挑出，剔除完毕剩下的正常管芯才为需求的圆片，但剔除异常管芯将会耗费大量的人力和耗费分选设备产能，增加了芯片的生产成本。
图3a是本实用新型实施例提供的半导体结构的俯视结构示意图；图3b示出图3a中半导体结构沿对角线A-A′的剖面结构示意图。如图3a和图3b所示，半导体结构20位于圆片的边缘区域；半导体结构20与LED芯片10同步形成，包括衬底21和衬底21上设置的第一外延层22a和第二外延层22b，以及分别在所述第一外延层22a和第二外延层22b上设置的第一电极24和第二电极25。优选地，衬底21为图案化的蓝宝石衬底，且衬底21包括蓝宝石衬底211及其上表面的PSS(Patterned Sapphire Substrate)图形212。在本实用新型的一种实施例中，第一外延层22a和第二外延层22b是采用金属有机化学气相沉积(MOCVD)的方法获得的，优选地，该第一外延层22a和第二外延层22b的材料例如为氮化镓基(GaN)化合物。
第一外延层22a和第二外延层22b具体形成过程例如是在衬底21上形成外延层22，该外延层22至少包括从下到上依次形成的第一半导体层221、量子阱发光层222和第二半导体层223，然后通过ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀形成第一外延层22a和第二外延层22b，第一外延层22a和第二外延层22b形成台阶结构；具体的，该第一外延层22a包括第一半导体层221，该第二外延层22b包括第一半导体层221、量子阱发光层222和第二半导体层223。
其中，第一半导体层221为N型半导体层、第二半导体层223为P型半导体层，优选的，第一半导体层221为N型掺杂的GaN层，第二半导体层223为P型掺杂的GaN层。在一个优选地实施例中第一半导体层221包括未掺杂的GaN层221a和N型掺杂的GaN层221b。
与LED芯片10的不同之处在于，在所述第一外延层22a上设置透明导电层23，该透明导电层23的材料为氧化铟锡(Indium tin oxide，ITO)，该透明导电层23为电流扩展层。在本实用新型的一种实施例中，所述透明导电层23的中心与所述第一外延层22a的中心重合。所述透明导电层23的外边缘距离所述第一外延层的外边缘向内缩进5um至10um。即所述第一外延层221的外边缘向内缩进5um至10um即为所述透明导电层23的外边缘。
第一电极24形成在第一外延层22a上，位于所述透明导电层23上。第二电极25形成在第二外延层22b上，位于所述第二半导体层223上。所述第二电极25的上表面高于所述第一电极24的上表面，其中，第一电极24为N型电极，第二电极25为P型电极。在本实用新型的一种实施例中，所述第一电极和所述第二电极之间的间距包括4um至10um。
半导体结构20还包括钝化层26；钝化层26的材料包括二氧化硅、氮化硅、聚酰亚胺中的至少一种。在本实施例中，优选地，钝化层26的材料为二氧化硅。钝化层26覆盖部分第一外延层22a、部分第二外延层22b、部分透明导电层23以及部分第一电极24和部分第二电极25上，使第一电极24和第二电极25彼此绝缘。
半导体结构20还包括第一通孔27和第二通孔28，其中，第一通孔27位于第一外延层22a上的钝化层26内，暴露出部分第一电极24；第二通孔28位于第二外延层22b上的钝化层26内，暴露出部分第二电极25。其中，第一通孔27的中心和所述第一电极24的中心重合；所述第二通孔28的中心和所述第二电极25的中心重合。所述第一通孔27的边缘相比所述第一电极24的边缘单边向内缩进3um至5um；所述第二通孔28的边缘相比所述第二电极25的边缘单边向内缩进3um至5um。
本实用新型实施例提供的半导体结构，不仅在外观上与正常芯片存在差异，而且参数上也存在差异，可以确保在固晶时有效识别。具体地，半导体结构20的第一电极24和第二电极25之间的间距在10um以下，第一电极24和第二电极25的形状例如为长方形、圆形、多边形。而LED芯片10的第一电极14和第二电极15之间的间距在60um以上，第一电极14和第二电极15排列在芯片的对角位置，形状例如分别为圆形和有一弧形倒角的矩形。另外，半导体结构20的第一外延层22a的面积与第二外延层22b的面积相同，为半导体结构面积的一半，透明导电层23位于所述第一外延层22a上，且面积基本也占芯片面积的一半；而LED芯片10的第一外延层12a仅仅为芯片的一个角，透明导电层13位于第二外延层12b上，且面积占芯片面积的大部分。
进一步地，该半导体结构在晶圆的一些特定区域排布，在圆片出货时免分选，提高生产效率，节省成本。
进一步地，该半导体结构与正常芯片一起制作，不需要额外的步骤，不增加成本。
进一步地，该半导体结构对正装、倒装LED都适用。
图4a～图4e为图3a和3b所示的半导体结构制备工艺部分步骤形成结构的剖面示意图。本实施例提供的半导体结构的制备工艺例如包括如下步骤：
步骤1，在蓝宝石衬底211上生长刻蚀用的掩膜，接着利用电感耦合等离子体刻蚀技术刻蚀蓝宝石，或者化学腐蚀液腐蚀蓝宝石，最终利用晶体晶向特性形成规则的立体形貌，完成PSS(Patterned Sapphire Substrate)图形212的制作。
进一步地，在衬底21上通过外延设备，例如，金属有机化学气相沉积设备沉积外延层，如图4a所示。该外延层至少包括从下到上依次形成的第一半导体层221、量子阱发光层222和第二半导体层223，第一半导体层221为N型半导体层、第二半导体层223为P型半导体层，优选的，第一半导体层221为N型掺杂的GaN层，第二半导体层223为P型掺杂的GaN层。在一个优选地实施例中第一半导体层221包括未掺杂的GaN层221a和N型掺杂的GaN层221b。
步骤2，采用ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀所述外延层，形成第一外延层22a和第二外延层22b，如图4b所示。其中，第一外延层22a和第二外延层22b形成台阶结构，具体的，该第一外延层22a包括第一半导体层221，该第二外延层22b包括第一半导体层221、量子阱发光层222和第二半导体层223。
步骤3，在所述第一外延层22a上生长透明导电层23，如图4c所示。该透明导电层23的材料为氧化铟锡(Indium tin oxide，ITO)，该透明导电层23为电流扩展层。在本实用新型的一种实施例中，所述透明导电层23的中心与所述第一外延层22a的中心重合。所述透明导电层23的边缘与所述第一外延层22a的边缘之间的距离包括5um至10um。
步骤4，在所述透明导电层23上以及所述第二外延层22b上分别形成第一电极24和第二电极25，如图4d所示。具体地，通过光刻工艺，在需要制作电极以外的区域涂覆上光刻胶，然后通过电子束蒸镀的方式，在所述透明导电层23上以及所述第二外延层22b上沉积电极金属，再通过贴粘膜及揭粘膜工艺，去除光刻胶上的金属，即可形成第一电极24和第二电极25。其中，第一电极24形成在所述第一外延层22a上，位于所述透明导电层23上。第二电极25形成在所述第二外延层22b上，位于所述第二半导体层223上。所述第二电极25的上表面高于所述第一电极24的上表面。其中，第一电极24为N型电极，第二电极25为P型电极。在本实用新型的一种实施例中，所述第一电极和所述第二电极之间的间距包括4um至10um。在具体实现中，金属电极可以为相同的材料，也可以为不同的材料，在此不作限制。
步骤5，通过等离子增强化学气相沉淀法形成覆盖部分所述第一外延层22a、部分所述第二外延层22b、部分所述透明导电层23以及部分所述第一电极24和第二电极25的钝化层26，再通过刻蚀工艺形成贯穿所述钝化层26的第一通孔27和第二通孔28，使大部分电极金属裸露，如图4e所示。所述钝化层材料为二氧化硅、氮化硅、聚酰亚胺中的至少一种。第一通孔27位于所述第一外延层22a上的钝化层26内，暴露出部分第一电极24；第二通孔28位于所述第二外延层22b上的钝化层26内，以暴露出部分第二电极25。所述第一通孔27的边缘相比所述第一电极24的边缘单边向内缩进3um至5um；所述第二通孔28的边缘相比所述第二电极25的边缘单边向内缩进3um至5um。
需要说明的是，衬底可以为非图案化的衬底，也可以是图案化的衬底；图案化的衬底可以有效减少外延层材料的位错密度，提高光的提取效率。
本实用新型实施例还提供一种圆片，包括LED芯片10和半导体结构20，其中，LED芯片10位于所述圆片的中间区域，所述半导体结构20位于所述圆片的边缘区域，两者同步形成。即衬底11和21为同一衬底，外延层12和22同步形成，且第一外延层12a和22a以及第二外延层12b和22b同步形成，同样地，透明导体层13和23、第一电极14和24、第二电极15和25、钝化层16和26、第一通孔17和27、第二通孔18和28均同步形成。
图5a～图5e为本实用新型实施例提供的圆片的制备工艺部分步骤形成结构的剖面示意图。本实施例提供的圆片的制备工艺例如包括如下步骤：
如图5a所示，圆片上的LED芯片10的衬底11和半导体结构20的衬底22为同一衬底。LED芯片10的衬底11上和半导体结构20的衬底21上同时沉积外延层得到LED芯片10的外延层12和半导体结构的外延层22。
半导体结构20的外延层22至少包括从下到上依次形成的第一半导体层221、量子阱发光层222和第二半导体层223，第一半导体层221为N型半导体层、第二半导体层223为P型半导体层，优选的，第一半导体层221为N型掺杂的GaN层，第二半导体层223为P型掺杂的GaN层。在一个优选地实施例中第一半导体层221包括未掺杂的GaN层221a和N型掺杂的GaN层221b。
LED芯片10的外延层12与半导体结构20的外延层22相同，在此不再赘述。
如图5b所示，采用ICP(Inductively Coupled Plasma，感应耦合等离子体)刻蚀外延层12和22，分别形成LED芯片10的第一外延层12a和第二外延层12b以及半导体结构20的第一外延层22a和第二外延层22b。
其中，半导体结构20的第一外延层22a和第二外延层22b形成台阶结构，且第一外延层22a包括第一半导体层221，第二外延层22b包括第一半导体层221、量子阱发光层222和第二半导体层223。LED芯片10的第一外延层12a和第二外延层12b分别与半导体结构20的第一外延层22a和第二外延层22b相同，在此不再赘述。
半导体结构20的第一外延层22a的面积与第二外延层22b的面积相同，为半导体结构面积的一半；而LED芯片10的第一外延层12a仅仅为芯片的一个角，第二外延层12b的面积占芯片面积的大部分。
如图5c所示，在所述LED芯片10的第二外延层12b上以及所述半导体结构20的第一外延层22a上生长透明导电层，得到LED芯片10的透明导电层13和半导体结构20的透明导电层23。
LED芯片10的透明导电层13和半导体结构20的透明导电层23的材料为氧化铟锡(Indium tin oxide，ITO)，LED芯片10的透明导电层13和半导体结构20的透明导电层23为电流扩展层。
在本实用新型的一种实施例中，所述半导体结构20的透明导电层23的中心与其第一外延层22a的中心重合。所述半导体结构20的透明导电层23的边缘与其第一外延层22a的边缘之间的距离包括5um至10um。
如图5d所示，在LED芯片10的第一半导体层121以及所述透明导电层13上分别形成LED芯片10的第一电极14和第二电极15，同时在半导体结构20的透明导电层23以及所述第二半导体层223上分别形成半导体结构20的第一电极24和第二电极25。
其中，LED芯片10的第一电极14为N型电极，第二电极15为P型电极。
其中，半导体结构20的第二电极25的上表面高于其第一电极24的上表面。其中，第一电极24为N型电极，第二电极25为P型电极。在本实用新型的一种实施例中，所述第一电极和所述第二电极之间的间距包括4um至10um。
在具体实现中，金属电极可以为相同的材料，也可以为不同的材料，在此不作限制。
如图5e所示，通过等离子增强化学气相沉淀法形成覆盖部分第一外延层12a和第二外延层12b、部分透明导电层13以及部分第一电极14和部分第二电极15的钝化层16以及同时形成覆盖部分所述第一外延层22a、部分所述第二外延层22b、部分所述透明导电层23以及部分所述第一电极24和第二电极25的钝化层26，再通过刻蚀工艺形成贯穿所述钝化层16的第一通孔17和第二通孔18以及贯穿所述钝化层26的第一通孔27和第二通孔28，使大部分电极金属裸露。所述钝化层16和26的材料为二氧化硅、氮化硅、聚酰亚胺中的至少一种。
其中，LED芯片10的第一通孔17位于所述第一外延层12a上的钝化层16内，暴露出部分第一电极14；第二通孔18位于所述第二外延层12b上的钝化层16内，以暴露出部分第二电极15。
其中，半导体结构20的第一通孔27位于所述第一外延层22a上的钝化层26内，暴露出部分第一电极24；第二通孔28位于所述第二外延层22b上的钝化层26内，以暴露出部分第二电极25。所述第一通孔27的边缘相比所述第一电极24的边缘单边向内缩进3um至5um；所述第二通孔28的边缘相比所述第二电极25的边缘单边向内缩进3um至5um。
本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型，以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。
Claims (28)
1.一种半导体结构，其特征在于，包括：
衬底；
外延层，位于所述衬底上，其中，所述外延层包括第一外延层和第二外延层；
第一电极和第二电极，分别位于所述第一外延层和所述第二外延层上；
透明导电层，位于所述第一外延层和所述第一电极之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述第二电极的上表面高于所述第一电极的上表面。
3.根据权利要求1所述的半导体结构，其特征在于，所述第一电极和所述第二电极之间的间距包括4um至10um。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一电极为N型电极，所述第二电极为P型电极。
5.根据权利要求1所述的半导体结构，其特征在于，所述第二外延层高于所述第一外延层形成台阶结构。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一外延层和所述第二外延层的面积相同。
7.根据权利要求1所述的半导体结构，其特征在于，所述第一外延层包括第一半导体层；所述第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层。
8.根据权利要求7所述的半导体结构，其特征在于，所述第一半导体层和所述第二半导体层的掺杂类型不同，所述第一半导体层为N型半导体，所述第二半导体层为P型半导体。
9.根据权利要求1所述的半导体结构，其特征在于，所述透明导电层的外边缘距离所述第一外延层的外边缘向内缩进5um至10um。
10.根据权利要求1所述的半导体结构，其特征在于，还包括：
钝化层，覆盖部分所述第一外延层和第二外延层、部分所述透明导电层以及部分所述第一电极和第二电极。
11.根据权利要求10所述的半导体结构，其特征在于，还包括：
第一通孔，位于所述第一外延层上的钝化层内，暴露出部分第一电极；
第二通孔，位于所述第二外延层上的钝化层内，暴露出部分第二电极。
12.根据权利要求11所述的半导体结构，其特征在于，所述第一通孔的边缘相比所述第一电极的边缘向内缩进3um至5um；所述第二通孔的边缘相比所述第二电极的边缘向内缩进3um至5um。
13.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构位于圆片的边缘区域，且所述圆片上还包括与所述半导体结构同时形成的LED芯片。
14.根据权利要求13所述的半导体结构，其特征在于，所述半导体结构与所述LED芯片的形貌不同。
15.一种圆片，包括位于所述圆片中间区域的LED芯片和位于所述圆片边缘区域的半导体结构，其特征在于，包括：
LED芯片的衬底和半导体结构的衬底；
位于所述LED芯片的衬底上的LED芯片的外延层和位于所述半导体结构的衬底上的半导体结构的外延层，所述LED芯片的外延层包括第一外延层和第二外延层，所述半导体结构的外延层包括第一外延层和第二外延层；
位于所述LED芯片的第二外延层上的LED芯片的透明导电层和位于所述半导体结构的第一外延层上的半导体结构的透明导电层；
位于所述LED芯片的第一外延层上的LED芯片的第一电极和位于所述半导体结构的第一外延层上的半导体结构的第一电极；
位于所述LED芯片的第二外延层上的LED芯片的第二电极和位于所述半导体结构的第二外延层上的半导体结构的第二电极。
16.根据权利要求15所述的圆片，其特征在于，所述LED芯片的衬底和所述半导体结构的衬底为同一衬底；
所述LED芯片的外延层和所述半导体结构的外延层为同一层；
所述LED芯片的透明导电层和所述半导体结构的透明导电层为同一层；
所述LED芯片的第一电极和所述半导体结构的第一电极为同一层；
所述LED芯片的第二电极和所述半导体结构的第二电极为同一层。
17.根据权利要求15所述的圆片，其特征在于，所述LED芯片的第二外延层高于所述LED芯片的第一外延层形成台阶结构；
所述半导体结构的第二外延层高于所述半导体结构的第一外延层形成台阶结构。
18.根据权利要求15所述的圆片，其特征在于，所述LED芯片的所述第一外延层和所述第二外延层的面积不同；
所述半导体结构的所述第一外延层和所述第二外延层的面积相同。
19.根据权利要求15所述的圆片，其特征在于，所述LED芯片的第一外延层包括第一半导体层，所述LED芯片的第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层；
所述半导体结构的第一外延层包括第一半导体层，所述半导体结构的第二外延层包括从下到上依次形成的第一半导体层、量子阱发光层和第二半导体层。
20.根据权利要求19所述的圆片，其特征在于，所述LED芯片的透明导电层位于所述LED芯片的第二半导体层上；
所述半导体结构的透明导电层位于所述半导体结构的第一半导体层上。
21.根据权利要求19所述的圆片，其特征在于，所述LED芯片的第二电极的上表面高于所述LED芯片的第一电极的上表面；
所述半导体结构的第二电极的上表面高于所述半导体结构的第一电极的上表面；
所述LED芯片的第一电极位于所述LED芯片的第一半导体层上；
所述半导体结构的第一电极位于所述半导体结构的透明导电层上；
所述LED芯片的第二电极位于所述LED芯片的透明导电层上；
所述半导体结构的第二电极位于所述半导体结构的第二半导体层上。
22.根据权利要求15所述的圆片，其特征在于，所述LED芯片的第一电极和所述LED芯片的第二电极之间的间距大于60um；
所述半导体结构的第一电极和所述半导体结构的第二电极之间的间距包括4um至10um。
23.根据权利要求19所述的圆片，其特征在于，所述LED芯片的第一半导体层和所述LED芯片的第二半导体层掺杂类型不同，所述LED芯片的第一半导体层为N型半导体，所述LED芯片的第二半导体层为P型半导体；
所述半导体结构的第一半导体层和所述半导体结构的第二半导体层掺杂类型不同，所述半导体结构的第一半导体层为N型半导体，所述半导体结构的第二半导体层为P型半导体。
24.根据权利要求15所述的圆片，其特征在于，所述LED芯片的第一电极为N型电极，所述LED芯片的第二电极为P型电极；
所述半导体结构的第一电极为N型电极，所述半导体结构的第二电极为P型电极。
25.根据权利要求15所述的圆片，其特征在于，所述半导体结构的透明导电层的外边缘距离所述半导体结构的第一外延层的外边缘向内缩进5um至10um。
26.根据权利要求15所述的圆片，其特征在于，还包括：
LED芯片的钝化层，覆盖部分所述LED芯片的第一外延层和第二外延层、部分所述LED芯片的透明导电层以及部分所述LED芯片的第一电极和第二电极；
半导体结构的钝化层，覆盖部分所述半导体结构的第一外延层和第二外延层、部分所述半导体结构的透明导电层以及部分所述半导体结构的第一电极和第二电极；
所述LED芯片的钝化层和所述半导体结构的钝化层为同一层。
27.根据权利要求26所述的圆片，其特征在于，还包括：
LED芯片的第一通孔，位于所述LED芯片的第一外延层上的钝化层内，暴露出部分所述LED芯片的第一电极；
LED芯片的第二通孔，位于所述LED芯片的第二外延层上的钝化层内，暴露出部分所述LED芯片的第二电极；
半导体结构的第一通孔，位于所述半导体结构的第一外延层上的钝化层内，暴露出部分所述半导体结构的第一电极；
半导体结构的第二通孔，位于所述半导体结构的第二外延层上的钝化层内，暴露出部分所述半导体结构的第二电极。
28.根据权利要求27所述的圆片，其特征在于，所述半导体结构的第一通孔的边缘相比所述半导体结构的第一电极的边缘向内缩进3um至5um；所述半导体结构的第二通孔的边缘相比所述半导体结构的第二电极的边缘向内缩进3um至5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020688623.3U CN211957648U (zh) | 2020-04-29 | 2020-04-29 | 圆片及其边缘的半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020688623.3U CN211957648U (zh) | 2020-04-29 | 2020-04-29 | 圆片及其边缘的半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211957648U true CN211957648U (zh) | 2020-11-17 |
Family
ID=73162406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020688623.3U Active CN211957648U (zh) | 2020-04-29 | 2020-04-29 | 圆片及其边缘的半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211957648U (zh) |
-
2020
- 2020-04-29 CN CN202020688623.3U patent/CN211957648U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9472727B2 (en) | Vertical structure LEDs | |
| CN110416249B (zh) | 一种半导体发光器件及其制作方法 | |
| US9012942B2 (en) | Light-emitting device having patterned interface and the manufacturing method thereof | |
| US20180277713A1 (en) | Red light emitting diodes having an indium gallium nitride template layer and method of making thereof | |
| KR20110049799A (ko) | 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법 | |
| KR101490174B1 (ko) | 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법 | |
| TWI466327B (zh) | 晶圓級發光二極體結構之製造方法 | |
| US8884157B2 (en) | Method for manufacturing optoelectronic devices | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 | |
| CN211957648U (zh) | 圆片及其边缘的半导体结构 | |
| US8355420B2 (en) | Light-emitting device and manufacturing method therof | |
| CN110808328A (zh) | 一种led彩色显示芯片及其制作方法 | |
| CN210897337U (zh) | 一种led彩色显示芯片 | |
| CN100590900C (zh) | 一种金属半导体场效应发光晶体管及其制作方法 | |
| CN211238280U (zh) | 一种发光二极管 | |
| KR20100093341A (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20080002200A (ko) | 3족 질화물 반도체 발광소자의 제조 방법 | |
| CN214336735U (zh) | 高光提取效率的led芯片结构 | |
| CN210723080U (zh) | Led芯片 | |
| CN105932133A (zh) | 一种高亮度led芯片及其制备方法 | |
| KR20180079029A (ko) | 플립 칩 구조의 질화물 반도체 발광소자 및 그 제조방법 | |
| CN118472137A (zh) | 一种发光二极管及发光二极管的制作方法 | |
| TW202034538A (zh) | 發光元件及其製造方法 | |
| CN107731979A (zh) | 一种正装结构的led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240706 Address after: No. 99, Lanying Road, Haicang District, Xiamen City, Fujian Province, 361026 Patentee after: Xiamen Shiming gallium compound semiconductor Co.,Ltd. Country or region after: China Address before: 310018 1st floor, building 1, No. 300, Baiyang street, Hangzhou Economic and Technological Development Zone, Hangzhou City, Zhejiang Province Patentee before: HANGZHOU SILAN AZURE Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |