JP6577659B2 - オプトエレクトロニクス部品の製造方法 - Google Patents

オプトエレクトロニクス部品の製造方法 Download PDF

Info

Publication number
JP6577659B2
JP6577659B2 JP2018504866A JP2018504866A JP6577659B2 JP 6577659 B2 JP6577659 B2 JP 6577659B2 JP 2018504866 A JP2018504866 A JP 2018504866A JP 2018504866 A JP2018504866 A JP 2018504866A JP 6577659 B2 JP6577659 B2 JP 6577659B2
Authority
JP
Japan
Prior art keywords
semiconductor body
contact
mask structure
recess
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018504866A
Other languages
English (en)
Other versions
JP2018525822A (ja
Inventor
コルビニアン ペルツルマイヤー
コルビニアン ペルツルマイヤー
アンナ カスプルザック−ザブウォッカ
アンナ カスプルザック−ザブウォッカ
クリスティアン ライラー
クリスティアン ライラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018525822A publication Critical patent/JP2018525822A/ja
Application granted granted Critical
Publication of JP6577659B2 publication Critical patent/JP6577659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Description

本発明は、オプトエレクトロニクス部品を製造する方法に関する。
本発明は、より少ない数のリソグラフィステップを使用してオプトエレクトロニクス部品を製造する製造方法を提供するという目的に基づく。
この目的は、独立請求項に記載の方法によって達成される。本発明の有利な実施形態および発展形態は、従属請求項によって提供される。
オプトエレクトロニクス部品を製造する方法は、ｐ型半導体領域およびｎ型半導体領域を備えている半導体ボディを設けるステップ、を含む。
ｐ型半導体領域およびｎ型半導体領域は、例えばキャリアの上にエピタキシャル成長させることができる。キャリアは、例えば成長基板を備えていることができ、ｎ型半導体領域、活性ゾーン、およびｐ型半導体領域を、キャリアの上にこの順序で成長させることができる。半導体領域は、好ましくはＩＩＩ−Ｖ族化合物半導体材料系、特に、ヒ化物化合物半導体材料系、窒化物化合物半導体材料系、またはリン化物化合物半導体材料系とすることができる。半導体領域は、例えば、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ、ＩｎｘＡｌｙＧａ１−ｘ−ｙＰ、またはＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓ（それぞれ、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）を含むことができる。この場合、ＩＩＩ−Ｖ族化合物半導体材料は、必ずしも上の化学式の１つに従った数学的に正確な組成を有する必要はない。代わりに、この材料は、１種類または複数種類のドーパントと、材料の物理特性を実質的に変化させることのない追加の構成成分を含むことができる。しかしながら説明を簡潔にする目的で、上の化学式は、結晶格子の基本的な構成成分のみを含んでおり、ただしこれらの構成成分は、その一部を少量のさらなる物質によって置き換えることができる。さらには、半導体領域の間に少なくとも１層のバッファ層を配置することが可能である。
さらに、本方法は、半導体ボディとは反対側の面における形状の幅が半導体ボディ側の面より広い第１のマスク構造体を使用して、ｐ型半導体領域の上にメタライゼーション層を方向性堆積させ、次いで、メタライゼーション層の上に第１の不動態化材料を無方向性堆積させる、ステップ、を含む。
第１のマスク構造体は、キャリアとは反対側のｐ型半導体領域の面においてパターニングされた状態で、ｐ型半導体領域の上に配置することが有利である。この場合、マスク構造体はＴ字形状を有することが有利であり、ｐ型半導体領域を真上から見たとき、マスク構造体をその広い面から見ることができる。メタライゼーション層は、有利には蒸着によって（例えばＰＶＤ法によって）、ｐ型半導体領域の上面全体およびマスク構造体の上面全体にわたり堆積させることが有利である。メタライゼーション層の堆積は、方向性堆積工程において行うことが有利である。言い換えれば、蒸着法においてマスク構造体が影を生じさせるので、ｐ型半導体領域のうちマスク構造体によって生じる影の中に位置している領域の上には蒸着後にメタライゼーション層が存在しない。
メタライゼーション層は、反射性であることが有利である。
次いで、不動態化材料の堆積を、無方向性の方法において行う。この場合、マスク構造体による影の形成は何らの役割も果たさず、ｐ型半導体領域のうちメタライゼーション層が堆積しなかった領域にも不動態化材料が堆積する。適切な無方向性法は、例えば、スパッタリング、散乱ガスを使用する蒸着、またはＣＶＤである。しかしながら、無方向性の方法は、その動作の形態において異なることがあり、いくつかの無方向性の方法では、部分的に方向性の作用を有することがある。部分的に方向性の作用は、例えば、無方向性の方法ではマスク構造体によってシャドウ効果が生じないが、堆積させる材料が、マスク構造体の垂直な内壁には堆積しないことによって区別される。完全な無方向性の方法では、堆積させる材料がマスク構造体の内壁にも堆積する。このタイプの方法は、例えばＡＬＤ（原子層成長法）である。ＡＬＤ法を使用すると、溝さえも有利にオーバーモールドすることができる。
不動態化材料は、メタライゼーション層を電気的に絶縁する目的を果たし、さらに、次の腐食工程（特に、エッチング工程）のためのハードマスクとしての役割を果たし、これは有利である。第１の不動態化材料がすでにハードマスクとしての役割を果たしているため、本方法全体においてマスキングステップの必要がない。
さらに、本方法は、第１のマスク構造体を剥離し、凹部がｎ型半導体領域内に達するように半導体ボディ内に凹部を導入するステップ、を含む。
マスク構造体は、ｐ型半導体領域からリフトオフ工程において除去することが有利である。さらには、メタライゼーション層または不動態化材料によって覆われていない領域において、キャリアとは反対側の半導体ボディの面から、半導体ボディのｎ型半導体領域内に達する凹部が得られるように、ｐ型半導体領域の材料と、活性ゾーンの材料と、有利にはｎ型半導体領域の一部の材料とを、腐食させる。腐食は、例えば乾式エッチング工程によって行う。凹部の内側は、半導体ボディの上面に垂直に、第１の不動態化材料の側面に沿って半導体ボディ内に続いている。キャリアの側の半導体ボディの面に、ｎ接触層を有利に配置することもでき、凹部はｎ型半導体領域を貫いてこのｎ接触層内に達する。これらの方法ステップは、蒸着の精度および凹部の形成の精度が高いことを特徴とする。層の蒸着および凹部の形成における許容差を低減することができ、これは有利である。結果として、コンタクトに利用可能な領域、チップの構造、接触面、および反射性の面を、良好に利用することができる。
さらに、本方法は、第２の不動態化材料が第１の不動態化材料の側面も覆うように、凹部の側面に第２の不動態化材料を堆積させるステップ、を含む。
第２の不動態化材料の堆積は、キャリアとは反対側の半導体ボディの面すべてを第２の不動態化材料が覆うように、無方向性の方法によって行うことが有利である。次いで、凹部の底部と、凹部の形成によって得られた半導体ボディの領域の上面とから、第２の不動態化材料を除去する中間ステップ、を行う。結果として、凹部の側面にのみ第２の不動態化材料が有利に残る。このようにすることで、リソグラフィ工程を採用することなく、半導体ボディの不動態化がその側面において行われ、これは有利である。
さらに、本方法は、半導体ボディ側の面より、半導体ボディとは反対側の面において形状の幅が広く、且つ、第１の不動態化材料の上に位置する第２のマスク構造体を使用して、凹部の中と、第１の不動態化材料の上とに、ｎ接触材料を平坦に方向性堆積させ、次いで、ｎ接触材料の上に第３の不動態化材料を平坦に無方向性堆積させる、ステップ、を含む。
言い換えれば、方向性の方法を利用して、キャリアとは反対側の半導体ボディの面に、表面全体にわたり導電性材料が有利に堆積する。この場合、凹部の形成によって得られた半導体ボディの第１の領域の上に第２のマスク構造体を配置する。第２のマスク構造体は、前の方法ステップにおいて第２の不動態化材料を除去することによって露出した第１の不動態化材料の上に配置する。垂直方向から半導体ボディの上に導電性材料を堆積させる工程において生じる影の結果として、第２のマスク構造体の周囲の領域には、導電性材料が堆積されない。次いで、このｎ接触材料の上に、第３の不動態化材料を無方向性堆積させる。導電性材料はｎ型半導体領域に直接接触しているため、この導電性材料をｎ接触材料と称する。
さらに、本方法は、第２のマスク構造体を剥離するステップ、を含む。本方法の一実施形態においては、第１の不動態化材料および第３の不動態化材料の上に、第１の成長材料を平坦に堆積させる。
第１の成長材料は、例えば、チタン−金、クロム−金、またはチタン−銅を含むことができる。
第２のマスク構造体は、リフトオフ法によって剥離することが有利である。第１の成長材料は、堆積させた後、キャリアとは反対側の半導体ボディの上面全体を平坦に覆っており、さらに凹部の中にも延在していることが有利である。
本方法の一実施形態は、半導体ボディとは反対側の面において形状の幅が半導体ボディ側の面より広い第３のマスク構造体を使用して第１の成長材料を方向性腐食させ、次いで、第３の不動態化材料と、第１の成長材料が第３のマスク構造体によって覆われていない領域（Ｂ）において第３の不動態化材料によって覆われていない第１の不動態化材料とを腐食させるステップ、を含む。
第３のマスク構造体は、第１の成長材料から構成される層の上に配置する。第３のマスク構造体自体が凹部を有することが有利であり、これらの凹部は、半導体ボディ内に凹部が導入されなかった半導体ボディの領域の上に位置する。第３のマスク構造体は、１００μｍより大きい厚さを有することが有利である。第３のマスク構造体における１つの凹部は、半導体ボディの上に第２のマスク構造体が配置されていた領域内に位置することが有利である。最初に、半導体ボディに垂直な方向から生じる影に起因して、第３のマスク構造体の周囲に第１の成長材料の残留部が残るように、方向性工程において、第３のマスク構造体の凹部の中で第１の成長材料を除去する（有利にはエッチングする）。この場合、第１の成長材料を、下層の不動態化材料まで腐食させることが有利である。次いで、方向性工程において、この場合にも影が生じる結果として、第３のマスク構造体の凹部内で、下層の不動態化材料が除去される。
さらに、本方法は、第３のマスク構造体の間にコンタクト構造を堆積させるステップと、第３のマスク構造体および第１の成長材料を剥離するステップと、ポッティングによってコンタクト構造を封止し、半導体ボディを覆うステップと、を含む。
第３のマスク構造体の凹部の中に、コンタクト構造を導入する。すなわち第２のマスク構造体が剥離された半導体ボディの領域において、第１の不動態化材料を腐食させ、コンタクト構造をメタライゼーション層に接合してｐコンタクトを形成する。半導体ボディの別の領域の上の、第３のマスク構造体の凹部の中で、第３の不動態化材料を腐食させてｎ接触材料を露出させる。次いで、このｎ接触材料にコンタクト構造を接合してｎコンタクトを形成する。
次いで、半導体ボディを、キャリアとは反対側の面において、ポッティングによって封止することが有利である。
本方法の少なくとも一実施形態によれば、コンタクト構造および半導体ボディの上にポッティングを堆積させ、次いで、半導体ボディとは反対側の面においてコンタクト構造を露出させ、コンタクト構造それぞれの露出面にコンタクトメタライゼーション層を堆積させる。ポッティングは、コンタクト構造が露出するまで、例えば研削工程によって腐食させることが有利である。コンタクトメタライゼーション層は、ｐコンタクトおよびｎコンタクトとしての接触領域を有利に形成し、コンタクトメタライゼーション層は、半導体ボディのキャリアとは反対側のポッティングの表面に、平坦に配置されることが有利である。
本方法の少なくとも一実施形態によれば、コンタクトメタライゼーション層は、その形状において互いに異なる。
ｐコンタクトとｎコンタクトを互いに区別できるようにする目的で、コンタクトメタライゼーション層を異なる形状で形成する。この場合、任意の形状が有利に可能である。
本方法の少なくとも一実施形態によれば、第１のマスク構造体および／または第２のマスク構造体および／または第３のマスク構造体は、ラッカー材料を含む。
ラッカー材料（有利にはフォトレジストまたは積層ドライフィルムレジスト）は、マスキング法を使用する堆積工程およびエッチング工程に非常に適している。ラッカーは、堆積させる、パターニングする、および後から再び腐食させることが容易であり、これは有利である。
本方法の少なくとも一実施形態によれば、凹部は、第１のタイプおよび第２のタイプを有し、第２のタイプは分離溝の形である。
第１のタイプの凹部は、半導体ボディの縁部領域から離れた半導体ボディの内側領域に位置していることが有利であり、円形凹部として有利に形成することができる。領域Ｂには、本方法の中で、半導体ボディのｐ型半導体領域に接触している１つまたは複数のｐコンタクトを形成することができ、半導体ボディの他方の領域には、本方法の中で、第１のタイプの（１つまたは複数の）凹部においてｎ接触材料によってｎ型半導体領域に接触している１つまたは複数のｎコンタクトを、形成することができる。領域Ｂには、前の方法ステップにおいて第２のマスク構造体が配置されている。第２のタイプの凹部は、本部品の外側端部を形成していることが有利である。
本方法の少なくとも一実施形態によれば、第２のタイプの凹部においてｐ型半導体領域およびｎ型半導体領域を完全に除去する。
言い換えれば、第１のタイプの凹部においては、ｎ型半導体領域が完全には除去されない。第２のタイプの凹部（半導体ボディの外側境界を形成している）においては、ｐ型半導体領域およびｎ型半導体領域を有利に完全に除去することができるので、これらの凹部においては半導体材料が半導体ボディのキャリアまで除去される。この構造は、分離溝に適用されることが有利である。ｐ型半導体領域およびｎ型半導体領域の除去は、方法ステップＣ）において、または方法ステップＣ）の直後に行うことが有利である。除去はエッチング法によって有利に行うことができ、この場合、第１の不動態化材料がエッチング工程におけるハードマスクとしての役割を果たすことができる。したがって、分離溝において半導体ボディを完全に切断することができ、分離溝における半導体ボディの側面に、さらなる材料（例えば不透明材料）を有利に堆積させることができる。不透明材料の結果として、半導体ボディによる青色光の横方向への放出を有利に低減または阻止することができる。
本方法の少なくとも一実施形態によれば、第３のマスク構造体の間に第２の成長材料を無方向性の方法において平坦に堆積させる。
この場合、第２の成長材料は、第３のマスク構造体の間の凹部の底部を覆い、かつ、第１の成長材料の上面の上まで延在しており、この上面は凹部内で覆われていることが有利である。第２の成長材料は、第３のマスク構造体によって生じる影に起因して第１の成長材料が除去されなかった領域において、第１の成長材料を覆っていることが有利である。このようにすることで、第３のマスク構造体の間で凹部の底部が、第２の成長材料によって完全に覆われる。第２の成長材料の堆積は、無方向性の方法において有利に行うことができる。なぜなら第３のマスク構造体の間の半導体ボディのすべての表面に第２の成長材料を堆積させることが目的であるためである。第３のマスク構造体の凹部の内側は覆われないことが有利である。
本方法の少なくとも一実施形態によれば、第３のマスク構造体の間の第２の成長材料の上に、コンタクト構造を電気めっきによって形成する。
コンタクト構造は、例えば、Ｎｉ、Ｃｕ、Ｐｄ、Ａｕ、Ｓｎ、Ｐｔ、Ａｌ、またはＡｇを含むことができる。
コンタクト構造を同時に製造する工程において、コンタクト構造は最初に凹部の中で異なる高さに形成される。なぜなら凹部の底部が異なる深さを有しうるためである。コンタクト構造のための凹部の底部の高さの差、またはコンタクト構造が形成された後のコンタクト構造の高さの差は、コンタクト構造の高さに対して小さいことが有利であり、例えば１０μｍである（コンタクト構造の高さは例えば１００μｍである）。
本方法の少なくとも一実施形態によれば、すべてのマスク構造体の剥離をエッチング法によって行う。
本方法においては、すべての剥離工程をエッチング法によって実行することが可能であり、これは有利である。さらには、剥離は、アッシングによる、または膜による（マスク構造体の上に堆積した膜をマスク構造体と一緒に再び剥がす）ことも可能である。
本方法の少なくとも一実施形態によれば、半導体ボディは、ウェハ複合体において成長基板の上に設けられる。
このようにして、半導体ボディを成長基板の上に形成する（有利にはエピタキシャル成長させる）ことができる。
方法ステップＡ）〜Ｈ）は、すべてウェハレベルで行うことができ、多数のオプトエレクトロニクス部品を同時に製造して、例えばソーイングまたはレーザ切断によって個片化することができ、これは有利である。複数のオプトエレクトロニクス部品を製造する本方法は、リソグラフィステップおよびマスキングステップの数が少ないことを特徴とする。
本方法の少なくとも一実施形態によれば、半導体ボディから成長基板を剥離する。成長基板を剥離した後、硬化したポッティングが支持要素としての役割を有利に果たす。
本方法の少なくとも一実施形態によれば、コンタクト構造とは反対側の半導体ボディの面に、変換材料を堆積させる。
変換材料は、本部品または半導体ボディの発光特性に影響を及ぼす目的で有利に堆積させることができる。さらには、散乱要素または他の光学要素を、半導体ボディの上に堆積させる、または半導体ボディの後ろに配置することが可能である。さらに、成長基板を除去した後、半導体ボディの放射出口面（有利にはコンタクト構造とは反対側の半導体ボディの面）を有利に粗面化することも可能である。
本方法の少なくとも一実施形態によれば、半導体ボディのｐ型半導体領域の上に保護層を堆積させる。
この結果として、プラズマを用いるなどの剥離法を使用することができる。第１のマスク構造体が剥離された後、半導体ボディを例えばプラズマによって後処理して、マスク構造体の残留物を除去することができる。保護層は、方法ステップＣ）で凹部を導入する前に再び剥離しなければならない。
本方法の少なくとも一実施形態によれば、第１の不動態化材料および／または第２の不動態化材料および／または第３の不動態化材料は、誘電体材料を含む。
誘電体材料（ＳｉＯｘ（例：ＳｉＯ２）、ＳｉＮｘ、ＴｉＯｘ、またはＡｌｘＯｙ（例：Ａｌ２Ｏ３）など）は、半導体ボディに無方向性堆積を行ううえで、および電気絶縁体、湿気などの外部の影響に対する保護層、さらなるリソグラフィ工程のためのハードマスクとしての役割を果たすうえで、非常に適している。この場合、個別のマスク構造体を使用する必要がなく、オプトエレクトロニクス部品を製造する本方法におけるリソグラフィ工程の数を減らすことができる。
さらなる利点、有利な実施形態、および発展形態は、以下に図面を参照しながら説明する例示的な実施形態から理解することができる。
本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 本製造工程におけるオプトエレクトロニクス部品を概略側面図で示している。 オプトエレクトロニクス部品を上面図で示している。
図面において、同じ要素または同じ効果を有する要素には、それぞれ同じ参照記号を付してある。図面に示した構成要素と、構成要素の互いの大きさの比率は、正しい縮尺ではないものとみなされたい。
図１は、方法ステップＡ）およびＢ）の後の、本製造工程におけるオプトエレクトロニクス部品１０を示している。キャリアＴの上に、ｐ型半導体領域１ａおよびｎ型半導体領域１ｂを備えた半導体ボディ１を配置し、この場合、ｐ型半導体領域１ａとｎ型半導体領域１ｂとの間に活性ゾーンを配置することができる。方法ステップＢ）においては、例えばラッカー材料からなる第１のマスク構造体２を配置し、この第１のマスク構造体２は、半導体ボディ１側の面より、半導体ボディ１とは反対側の面において形状の幅が広いことが有利である。半導体ボディ１の上面を真上から見た上面視において、第１のマスク構造体２によって影が生じるので、方向性堆積の方法では、生じた影の中に位置する半導体ボディ１の領域がメタライゼーション層３によって覆われない。メタライゼーション層３は半導体ボディ１の上面に堆積法によって配置され、したがって、マスク構造体２の上と、マスク構造体２の間（生じた影の中を除く）とに配置される。方向性堆積の方法では、その堆積方法の精度の結果として、生じた影の中にもメタライゼーション層３の一部を延在させることができる。堆積したメタライゼーション層３の厚さの１倍〜５倍に対応する範囲だけ、生じた影の中にメタライゼーション層３を有利に延在させることができる。あるいは、マスク構造体２の高さの１／１０〜１／３に対応する範囲だけ、生じた影の中にメタライゼーション層３を延在させることができる。
さらには、マスク構造体２を配置する前に、ｐ型半導体領域１ａの上に保護層１２を堆積させることが可能である。保護層１２は、酸化物を有利に含むことができる。保護層１２のおかげで、第１のマスク構造体２が剥離された後に開口部におけるマスク構造体２の残留物すべてが確実に除去されるように、さらなる工程ステップによって半導体ボディ１を有利に後処理することができる。後処理には、例えばプラズマ法を採用することができる。あるいは、後処理のためのさらなる工程ステップの代わりに、プラズマ法のみを使用して第１のマスク構造体２を剥離することが可能である。
方法ステップＢ）においてさらに、半導体ボディ１の上のメタライゼーション層３の上（具体的には、マスク構造体２の上と、マスク構造体２の間）に、第１の不動態化材料４ａを無方向性堆積の方法において堆積させる。無方向性の方法の結果として、生じる影の中の半導体ボディ１の領域も、第１の不動態化材料４ａによって覆われる。
図２ａは、方法ステップＣ）の後、かつ方法ステップＤ）のサブステップの後のオプトエレクトロニクス部品１０を、概略側面図で示している。方法ステップＣ）においては、半導体ボディ１から第１のマスク構造体２を剥離する。第１のマスク構造体２が剥離された領域には、半導体ボディ１の上に不動態化材料４ａおよびメタライゼーション層３が存在しないことが有利である。ただし図１によると、半導体ボディ１の上に保護層１２が存在していることは可能である。それ以外の領域では、ｐ型半導体領域１ａとｎ型半導体領域１ｂの一部とを腐食させる次の方法ステップにおいて、その腐食法（有利にはエッチング工程）において完全には腐食されない第１の不動態化材料４ａが、マスクとしての役割を果たす。図１におけるように保護層１２が使用されるときには、ｐ型半導体領域１ａおよびｎ型半導体領域１ｂを腐食させる前に、保護層１２を有利には完全に除去しておかなければならない。保護層１２は、適用される剥離法のうちの１つによって、同じ工程ステップにおいて一緒に除去する（有利にはエッチングする）ことが有利である。
このようにすることで、凹部Ａ，Ａ２，Ａ３をｎ型半導体領域１ｂの中まで導入することが有利である。第１の不動態化材料４ａをマスクとして使用することによって、さらなるマスキングステップを省くことが可能であり、これは有利である。
方法ステップＤ）の第１のサブステップにおいては、半導体ボディ１の上面全体にわたり、第２の不動態化材料４ｂを、無方向性の方法において平坦に堆積させる。堆積させた後、第２の不動態化材料４ｂは、凹部Ａ，Ａ２，Ａ３の側面Ａ１と、第１の不動態化材料４ａとを覆っている。第１の不動態化材料４ａおよび第２の不動態化材料４ｂは、有利に誘電体材料とすることができる。第２の不動態化材料４ｂは、半導体ボディ１の上面および凹部Ａ，Ａ２，Ａ３を完全に覆っていることが有利である。
第１のタイプの凹部Ａ２が半導体ボディ１の中に配置され、第２のタイプの凹部Ａ３が、部品１０の外側境界を形成していることが有利である。
図２ｂは、図２ａと同様にオプトエレクトロニクス部品１０を概略側面図で示しているが、図２ｂのオプトエレクトロニクス部品１０は、異なる点として、部品１０の外側境界を形成している第２のタイプの凹部Ａ３において、ｐ型半導体領域１ａおよびｎ型半導体領域１ｂが完全に除去されている。ｐ型半導体領域１ａおよびｎ型半導体領域１ｂが完全に除去された後、第２のタイプの凹部Ａ３においてキャリアＴ（有利には半導体ボディ１の成長基板）が露出する。さらには、ｎ型半導体領域１ｂの下、および／または、ｐ型半導体領域１ａの下に、バッファ層を存在させることが可能であり、バッファ層は完全には除去されない。第１のタイプの凹部Ａ２においては、ｎ型半導体領域１ｂの残留部が、ｎ型半導体領域１ｂの残留部厚さだけ残っており、キャリアＴが露出していない。外側の第２のタイプの凹部Ａ３においてキャリアＴを露出させる結果として、半導体ボディ１がこの分離溝において完全に切断される。分離溝における半導体ボディ１の側面に、さらなる材料（例：不透明材料）を有利に堆積させることができる。不透明材料の結果として、半導体ボディ１による青色光の横方向への放出を有利に低減または阻止することができる。
製造を単純化するため、第１のタイプの凹部Ａ２および第２のタイプの凹部Ａ３を、同じ方法によって半導体ボディ１に有利に導入することができる。
図３は、図２ａまたは図２ｂからのオプトエレクトロニクス部品１０を示しており、方法ステップＤ）の第２のサブステップにおいて、凹部Ａ，Ａ２，Ａ３の底部からと、半導体ボディ１の上面から、第２の不動態化材料４ｂを除去する。結果として、第２の不動態化材料４ｂが、第１のタイプの凹部Ａ２および第２のタイプの凹部Ａ３の側面Ａ１にのみ残る。
図３は、第２のマスク構造体が上に配置されて剥離される、半導体ボディ１の領域Ｂを示しており、第２のマスク構造体は、半導体ボディ１側の面２２ｂより、半導体ボディ１とは反対側の面２２ａにおいて形状の幅が広い（図３には、第２のマスク構造体の幅のみを示してある）。ステップＥ）においては、第１のタイプの凹部Ａ２および第２のタイプの凹部Ａ３の中と、第１の不動態化材料４ａの上において、ｎ接触材料５を方向性堆積させ、ｎ接触材料５は凹部Ａ２，Ａ３の側面Ａ１も覆う。次いで、このｎ接触材料５の上に、第３の不動態化材料４ｃを平坦に無方向性堆積させる。ｎ接触材料５を方向性堆積させた後には、第２のマスク構造体によって生じる影の結果として、ｎ接触材料５が配置されていない幅２２ａの領域が残る。第３の不動態化材料４ｃを無方向性堆積させた後には、第３の不動態化材料４ｃは半導体ボディ１の上面を平坦に覆い、かつ第１のタイプの凹部Ａ２および第２のタイプの凹部Ａ３の中を覆い、半導体ボディ１の上には、第２のマスク構造体の結果として、領域Ｂの中に、第３の不動態化材料４ｃが存在しない幅２２ｂの領域が残る。この場合、幅２２ｂは幅２２ａより小さい。図３は、第２のマスク構造体が再び剥離された（方法ステップＦ）後の部品１０を示している。
図４は、さらなる方法ステップＦ１）の後の、図３からのオプトエレクトロニクス部品１０を示している。
半導体ボディ１の上面に第１の成長材料６ａを平坦に堆積させ、この場合（、第１の成長材料６ａが第３の不動態化材料４ｃを覆い、領域Ｂの中の第３の不動態化材料４ｃが存在しない領域においては第１の成長材料６ａが第１の不動態化材料４ａを覆うように堆積する。
方法ステップＦ２）においては、半導体ボディ１の上に第３のマスク構造体２２２を配置し、この場合、半導体ボディ１の、第２のマスク構造体が配置されていた領域Ｂ（においては、第１の成長材料６ａが第３のマスク構造体２２２によって覆われないように配置する。さらに、領域Ｂの外側の半導体ボディ１の一部も、第３のマスク構造体２２２によって覆われない。第３のマスク構造体２２２は、半導体ボディ１側の面より、半導体ボディ１とは反対側の面２２２ａにおいて大きい幅を有する。
さらなるステップにおいて、第３のマスク構造体２２２の凹部の中で、第１の成長材料６ａを方向性の方法において除去し（有利にはエッチングし）、半導体ボディ１に垂直な方向から生じる影の結果として、第１の成長材料６ａの残留部が第３のマスク構造体２２２の周囲に残る。これに代えて、第３のマスク構造体２２２の凹部の中で、第１の成長材料６ａを無方向性の方法において除去することも可能である。この除去は、例えばアッシングによって行う。
図５は、複数のさらなる方法ステップの後の、図４からのオプトエレクトロニクス部品１０を示している。第３のマスク構造体２２２の間で第１の成長材料６ａが無方向性の腐食法によって除去された後、さらなるステップにおいて、領域Ｂにおいては第３のマスク構造体２２２の間で第１の不動態化材料４ａを腐食させ、半導体ボディ１の残りの領域においては第３のマスク構造体２２２の間で第３の不動態化材料４ｃを腐食させる。これにより、領域Ｂにおいてはメタライゼーション層３が露出し、第３のマスク構造体２２２の残りの凹部においてはｎ接触材料５が有利に露出する。不動態化材料４ａ，４ｃは、第３のマスク構造体２２２によって生じる影に従って腐食され、腐食の後、不動態化材料４ａ，４ｃは、第３のマスク構造体２２２の間の凹部の中に、第１の成長材料６ａの垂直な側壁と同一平面内にある垂直な側壁を有する。
次いで方法ステップＧ）の前に、第３のマスク構造体２２２によって、第３のマスク構造体２２２の凹部内に第２の成長材料６ｂを無方向性の方法において堆積させる。この場合、第２の成長材料６ｂは、第３のマスク構造体２２２の間の凹部の底部を有利に覆い、かつ第１の成長材料６ａの上面まで延在する。これは、第１の成長材料６ａの堆積において生じた影の結果である。このようにすることで、第３のマスク構造体２２２の間の凹部の底部が第２の成長材料６ｂによって完全に覆われる。無方向性の方法で平坦に堆積させる結果として、第３のマスク構造体２２２の上面にも第２の成長材料６ｂが存在する。
方法ステップＧ）においては、第３のマスク構造体２２２の間の第２の成長材料６ｂの上に、有利には電気めっきによってコンタクト構造７を形成する。成長材料６ａ，６ｂは、導電性であることが有利である。コンタクト構造７を同時に製造する工程において、コンタクト構造７は最初に第３のマスク構造体２２２の間の凹部の中に形成され、これらの凹部は異なる深さを有することができる。
図６は、方法ステップＧ１）およびＨ）の後の、図５からのオプトエレクトロニクス部品１０を完成状態で示している。方法ステップＧ１）においては、半導体ボディ１から第３のマスク構造体２２２および第１の成長材料６ａを除去する。第３のマスク構造体２２２は、リフトオフ法を使用して有利に剥離することができ、第１の成長材料６ａは、例えばエッチング法によって除去することができる。第１の成長材料６ａのうち、第２の成長材料６ｂおよびコンタクト構造７によって覆われている領域のみが残る。剥離方法は選択的であることが有利である。なぜならコンタクト構造７を剥離しないためである。さらに、剥離は、アッシングによる、または膜による（マスク構造体２２２の上に堆積した膜をマスク構造体２２２と一緒に再び剥がす）ことも可能である。
次の方法ステップＨ）においては、ポッティング８によってコンタクト構造７を封止し、半導体ボディ１の上面を覆う。
さらに、ポッティング８によって封止した後、キャリアＴ（半導体ボディ１の成長基板としての役割を果たす）を部品１０から剥離することが有利である。
成長基板が剥離された後、硬化したポッティング８が支持要素としての役割を有利に果たす。
さらなるステップにおいては、コンタクト構造７の上にポッティング８が存在しなくなり、半導体ボディ１とは反対側の面においてポッティング８の高さでコンタクト構造７が露出するまで、半導体ボディ１とは反対側の面から、例えば研削によってポッティング８を腐食させる。次いで、コンタクト構造７の露出面の上にコンタクトメタライゼーション層９を堆積させ、コンタクトメタライゼーション層９の一部はポッティング８上に突き出す。これに代えて、半導体ボディ１とは反対側のコンタクト構造７の面がポッティング８によって覆われないように、コンタクト構造７をポッティング８によって封止することも可能である。コンタクト構造７は、横方向にのみポッティング８によって囲まれており、かつ最も低いコンタクト構造７の高さまでポッティング８が延在しているのみであるように、ポッティング８によって有利に封止することができる。ポッティング８より突き出しているコンタクト構造７は、ポッティング８の高さまで研削することができる。しかしながら高さの差は、研削の代わりに、コンタクト構造７の上にはんだ材料を使用して補正することもできる。
コンタクト構造７は、部品１０のｐコンタクトおよびｎコンタクトを形成している。コンタクトメタライゼーション層９の形状は、コンタクトメタライゼーション層９がｎコンタクトに属すかｐコンタクトに属すかに応じて異なっていることができる。キャリアＴが剥離された後、ポッティング８とは反対側の半導体ボディ１の面に変換材料１１を配置する。
部品１０は、コンタクト構造７とは反対側の半導体ボディ１の面から光を有利に放出する。
一実施形態においては、部品１０の外側境界を形成している第２のタイプの凹部Ａ３において、半導体ボディ１をキャリアＴまで除去することができる（図２ｂ）。第２のタイプの凹部Ａ３においては、ｎ接触材料５がキャリアＴまで達していない。この場合、半導体ボディ１の外側は、キャリアＴまで第２の不動態化材料４ｂによって囲まれており、部品１０の縁部では、横方向において第２の不動態化材料４ｂの周囲に、ポッティング８が第３の不動態化材料４ｃとともにキャリアＴまで延在している。この構造は図６ａに示してある。図６ａにおいては、キャリアＴが除去されており、第３の不動態化材料４ｃおよび半導体ボディ１が変換材料１１に直接接触しており、変換材料１１は、放出方向において部品１０の端面を形成している。この場合、変換材料１１は、側面において半導体ボディ１より突き出している。
図７は、半導体ボディ１の上面図を示している。半導体ボディ１に、円形凹部としての複数の第１のタイプの凹部Ａ２が導入されている。第２のタイプの凹部Ａ３は、半導体ボディ１の横方向の境界を形成している。すべての側面に第２のタイプの凹部Ａ３を配置することも可能である。各コンタクトメタライゼーション層９は、ｐコンタクトまたはｎコンタクトとしてコンタクト構造７を覆っており、この場合、コンタクトメタライゼーション層９は複数のコンタクト構造７を覆うことができる。
ここまで、本発明について例示的な実施形態を用いて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。むしろ本発明は、任意の新規の特徴および特徴の任意の組合せ（特に、請求項における特徴の任意の組合せを含む）を包含している。これらの特徴または特徴の組合せは、それ自体が特許請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第１０２０１５１１４５９０．１号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれている。
１ 半導体ボディ
１ａ ｐ型半導体領域
１ｂ ｎ型半導体領域
２ マスク構造体
３ メタライゼーション層
４ａ 第１の不動態化材料
４ｂ 第２の不動態化材料
４ｃ 第３の不動態化材料
５ ｎ接触材料
６ａ 第１の成長材料
６ｂ 第２の成長材料
７ コンタクト構造
８ ポッティング
９ コンタクトメタライゼーション層
１０ オプトエレクトロニクス部品
１１ 変換材料
１２ 保護層
２２ａ 第２のマスク構造体の面
２２ｂ 第２のマスク構造体の面
２２２ 第３のマスク構造体
２２２ａ 第３のマスク構造体の面
Ａ 凹部
Ａ１ 凹部の側面
Ａ２ 凹部
Ａ３ 凹部
Ｂ 半導体ボディの領域
Ｔ キャリア

Claims (11)

  1. オプトエレクトロニクス部品（１０）を製造する方法であって、
    Ａ） ｐ型半導体領域（１ａ）およびｎ型半導体領域（１ｂ）を備えた半導体ボディ（１）を設けるステップと、
    Ｂ） 前記半導体ボディ（１）とは反対側の面において形状の幅が前記半導体ボディ（１）側の面より広い第１のマスク構造体（２）を使用して前記ｐ型半導体領域（１ａ）の上にメタライゼーション層（３）を方向性堆積させ、次いで、前記メタライゼーション層（３）の上に第１の不動態化材料（４ａ）を無方向性堆積させる、ステップと、
    Ｃ） 前記第１のマスク構造体（２）を剥離し、凹部（Ａ）が前記ｎ型半導体領域（１ｂ）内に達するように前記半導体ボディ（１）に前記凹部（Ａ）を導入するステップと、
    Ｄ） 第２の不動態化材料（４ｂ）が前記第１の不動態化材料（４ａ）の側面も覆うように、前記凹部（Ａ）全体に前記第２の不動態化材料（４ｂ）を堆積させた後、前記第１の不動態化材料（４ａ）の側面および前記凹部（Ａ）の側面に、前記第２の不動態化材料（４ｂ）が残るように、前記第２の不動態化材料（４ｂ）を前記凹部（Ａ）の底部から除去するステップと、
    Ｅ） 前記半導体ボディ（１）とは反対側の面（２２ａ）において形状の幅が前記半導体ボディ（１）側の面（２２ｂ）より広く、且つ、前記第１の不動態化材料（４ａ）の上に位置する第２のマスク構造体を使用して、前記凹部（Ａ）の中と、前記第１の不動態化材料（４ａ）の上とに、ｎ接触材料（５）を平坦に方向性堆積させ、次いで、前記ｎ接触材料（５）の上に第３の不動態化材料（４ｃ）を平坦に無方向性堆積させる、ステップと、
    Ｆ） 前記第２のマスク構造体を剥離するステップと、
    Ｆ１） 前記第１の不動態化材料（４ａ）の上と、前記第３の不動態化材料（４ｃ）の上に、第１の成長材料（６ａ）を平坦に堆積させるステップと、
    Ｆ２） 前記半導体ボディ（１）とは反対側の面（２２２ａ）において形状の幅が前記半導体ボディ（１）側の面より広い第３のマスク構造体（２２２）を使用して前記第１の成長材料（６ａ）を方向性腐食させ、次いで、前記第３の不動態化材料（４ｃ）と、前記第１の成長材料（６ａ）が前記第３のマスク構造体（２２２）によって覆われていない領域（Ｂ）において前記第３の不動態化材料（４ｃ）によって覆われていない前記第１の不動態化材料（４ａ）とを腐食させるステップと、
    Ｇ） 前記半導体ボディ（１）の上にコンタクト構造（７）を堆積させ、各コンタクト構造（７）が前記ｎ接触材料（５）または前記メタライゼーション層（３）のみに結合され、かつ、前記第３のマスク構造体（２２２）の間で堆積されるように前記コンタクト構造（７）を前記ｎ接触材料（５）および前記メタライゼーション層（３）に電気的に結合するステップと、
    Ｇ１） 前記第３のマスク構造体（２２２）および前記第１の成長材料（６ａ）を剥離するステップと、
    Ｈ） ポッティング（８）によって前記コンタクト構造（７）を封止し、前記半導体ボディ（１）を覆うステップと、
    を含む、方法。
  2. 方法ステップＦ２）の後、方法ステップＧ）の前に、前記第３のマスク構造体（２２２）の間で第２の成長材料（６ｂ）が無方向性の方法において平坦に堆積される、
    請求項１に記載の方法。
  3. 前記第３のマスク構造体（２２２）の間で前記第２の成長材料（６ｂ）の上に前記コンタクト構造（７）が電気めっきによって形成される、
    請求項２に記載の方法。
  4. 前記コンタクト構造（７）および前記半導体ボディ（１）の上に前記ポッティング（８）が堆積され、次いで、前記コンタクト構造（７）が前記半導体ボディ（１）とは反対側の面において露出され、前記コンタクト構造（７）それぞれの前記露出面の上にコンタクトメタライゼーション層（９）が堆積される、
    請求項１から請求項３のいずれか１項に記載の方法。
  5. 前記コンタクトメタライゼーション層（９）が、その形状において互いに異なる、
    請求項４に記載の方法。
  6. 前記凹部（Ａ）が第１のタイプ（Ａ２）および第２のタイプ（Ａ３）を有し、前記第２のタイプ（Ａ３）が分離溝として形成される、
    請求項１から請求項５のいずれか１項に記載の方法。
  7. 凹部の前記第２のタイプ（Ａ３）において、前記ｐ型半導体領域（１ａ）および前記ｎ型半導体領域（１ｂ）が完全に除去される、
    請求項６に記載の方法。
  8. 前記半導体ボディ（１）が、ウェハ複合体において成長基板の上に設けられる、
    請求項１から請求項７のいずれか１項に記載の方法。
  9. 方法ステップＨ）の後、前記半導体ボディ（１）から前記成長基板が剥離される、
    請求項８に記載の方法。
  10. 前記コンタクト構造（７）とは反対側の前記半導体ボディ（１）の面に、変換材料（１１）が堆積される、
    請求項１から請求項９のいずれか１項に記載の方法。
  11. 方法ステップＢ）の前に、前記半導体ボディ（１）の前記ｐ型半導体領域（１ａ）の上における前記第１のマスク構造体（２）に対応する部分に保護層（１２）が堆積される、
    請求項１から請求項１０のいずれか１項に記載の方法。
JP2018504866A 2015-09-01 2016-08-31 オプトエレクトロニクス部品の製造方法 Active JP6577659B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015114590.1 2015-09-01
DE102015114590.1A DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils
PCT/EP2016/070525 WO2017037121A1 (de) 2015-09-01 2016-08-31 Verfahren zur herstellung eines optoelektronischen bauteils

Publications (2)

Publication Number Publication Date
JP2018525822A JP2018525822A (ja) 2018-09-06
JP6577659B2 true JP6577659B2 (ja) 2019-09-18

Family

ID=56851604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018504866A Active JP6577659B2 (ja) 2015-09-01 2016-08-31 オプトエレクトロニクス部品の製造方法

Country Status (5)

Country Link
US (1) US10263155B2 (ja)
JP (1) JP6577659B2 (ja)
CN (1) CN107924963B (ja)
DE (1) DE102015114590B4 (ja)
WO (1) WO2017037121A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
DE102017110076A1 (de) 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
US10522708B2 (en) * 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
JP7177360B2 (ja) * 2020-07-22 2022-11-24 日亜化学工業株式会社 発光素子及び発光装置
CN113707764A (zh) * 2021-08-27 2021-11-26 福建金石能源有限公司 一种采用倒金字塔绒面的太阳能电池的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPH10321913A (ja) * 1997-05-19 1998-12-04 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP3818188B2 (ja) * 2002-03-22 2006-09-06 Ｔｄｋ株式会社 マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
JP2007207981A (ja) 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP4367531B2 (ja) 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP5515431B2 (ja) 2008-06-16 2014-06-11 豊田合成株式会社 半導体発光素子、その電極並びに製造方法及びランプ
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
DE102011016302A1 (de) 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
JP2013055164A (ja) 2011-09-01 2013-03-21 Sharp Corp 半導体素子の修復方法
EP4109570A1 (en) 2011-09-16 2022-12-28 Seoul Viosys Co., Ltd Light emitting diode
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
US9577151B2 (en) * 2013-04-23 2017-02-21 Koninklijke Philips N.V. Side interconnect for light emitting device
JP6252123B2 (ja) 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템

Also Published As

Publication number Publication date
CN107924963A (zh) 2018-04-17
US10263155B2 (en) 2019-04-16
JP2018525822A (ja) 2018-09-06
WO2017037121A1 (de) 2017-03-09
DE102015114590B4 (de) 2020-01-02
CN107924963B (zh) 2019-09-20
US20180254383A1 (en) 2018-09-06
DE102015114590A1 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6577659B2 (ja) オプトエレクトロニクス部品の製造方法
US10516079B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
TWI478391B (zh) 發光二極體晶片及製造發光二極體晶片之方法
US9064770B2 (en) Methods for minimizing edge peeling in the manufacturing of BSI chips
KR20130093075A (ko) 광전자 반도체칩의 제조 방법 및 광전자 반도체칩
US10658548B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US7592194B2 (en) Radiation-emitting and/or -receiving semiconductor component and method for the patterned application of a contact to a semiconductor body
US10074766B2 (en) Method for producing semiconductor components and semiconductor component
US10784408B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
TWI557944B (zh) 光電半導體晶片
JP6548053B2 (ja) 半導体ボディの製造方法
TWI703622B (zh) 用於半導體元件之有效雙金屬觸點形成
JP2023516811A (ja) 画定されたハードマスク開口を有する発光ダイオードデバイ
US20140377899A1 (en) Light emitting diode chip manufacturing method
CN107408531B (zh) 用于制造半导体本体的方法
US20210193875A1 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
US10622508B2 (en) Method for manufacturing an optoelectronic component, and optoelectronic component
KR20110089085A (ko) 표면 실장형 다이오드와 그 제조 방법
JP2023108377A (ja) 発光素子の製造方法及び発光素子
KR20210104135A (ko) Iii-n 화합물 기반 반도체 구성품을 생성하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190822

R150 Certificate of patent or registration of utility model

Ref document number: 6577659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250