CN101859847B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN101859847B
CN101859847B CN2009101337859A CN200910133785A CN101859847B CN 101859847 B CN101859847 B CN 101859847B CN 2009101337859 A CN2009101337859 A CN 2009101337859A CN 200910133785 A CN200910133785 A CN 200910133785A CN 101859847 B CN101859847 B CN 101859847B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
type semiconductor
light
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101337859A
Other languages
English (en)
Other versions
CN101859847A (zh
Inventor
朱长信
吕奇孟
张玉如
余国辉
陈锡铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Lighting Technology Corp
Original Assignee
Chi Mei Lighting Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Lighting Technology Corp filed Critical Chi Mei Lighting Technology Corp
Priority to CN2009101337859A priority Critical patent/CN101859847B/zh
Publication of CN101859847A publication Critical patent/CN101859847A/zh
Application granted granted Critical
Publication of CN101859847B publication Critical patent/CN101859847B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

本发明涉及一种发光二极管(LED)及其制造方法。此发光二极管至少包含：一基板；一第一半导体层位于基板上；一发光层位于第一半导体层上；一第二半导体层位于发光层上，其中第二半导体层的一表面包含第一粗糙区以及第一平坦区，且第二半导体层与第一半导体层具有不同的电性；一透明导电层覆盖在第二半导体层的表面上；一第一电极位于第一平坦区上方的透明导电层上；以及一第二电极与第一半导体层电性连接。

Description

发光二极管及其制造方法
技术领域
本发明是有关于一种发光组件，且特别是有关于一种发光二极管(LED)及其制造方法。
背景技术
目前，为了增加发光二极管的光取出效率，而发展出一种发光二极管制造技术，其是在半导体层的磊晶成长过程中，透过调整磊晶参数，来使所生成的半导体层具有粗糙表面，借此增加发光二极管的光取出效率。
请参照图1，其是绘示一种传统发光二极管的剖面图。发光二极管200包含基板202、n型半导体层204、发光层206、p型半导体层208、透明导电层(Transparent Conductive Layer)212、p型电极216与n型电极220。其中，n型半导体层204堆叠在基板202上，发光层206、p型半导体层208与透明导电层212则依序堆叠在部分的n型半导体层204上，p型电极216位于部分的透明导电层212上，而n型电极220则位于n型半导体层204的暴露部分上。在发光二极管200中，为了增加发光二极管200的光取出效率，而在p型半导体层208的磊晶过程中，调整磊晶参数以使p型半导体层208具有粗糙的表面210。如此一来，覆盖在p型半导体层208的表面210上的透明导电层212也具有粗糙的表面214。此外，定义发光二极管200的发光区后，而暴露出的n型半导体层204的表面222亦具有与上方p型半导体层208的表面210相似的地形，因此n型半导体层204的暴露表面222也呈粗糙状。而且，粗糙的p型半导体层208表面210导致形成于其上的p型电极216具有粗糙的表面224，且粗糙的n型半导体层204表面222也导致形成于其上的n型电极220具有粗糙的表面226。
如图1所示，由于粗糙的p型半导体层208的表面210会导致后续沉积于此粗糙表面210上的透明导电层的阶梯覆盖性(step coverage)产生问题，而致使电流于透明导电层212中传导产生断点。此种现象导致透明导电层212的电流散布(current spreading)能力下降，而造成操作电压Vf上升与电流密度不均，进而影响组件操作的稳定性及寿命。并且，由于透明导电层212沉积后的表面214的孔洞的深宽比变大，更不利于后续沉积的p型电极216的覆盖性，导致两者界面形成缝隙(void)218。这些缝隙218中可能残存的空气、化学药品或光阻都会影响组件操作的可靠度。接下来，后续的基板202研磨与组件切割制程的残蜡或化学残留物容易填入p型电极216的粗糙表面224而无法去除干净，使得封装制程的打线接合(Wire Bonding)产生附着力不佳的问题，而降低打线接合的可靠度与良率，进而导致发光二极管的可靠度与稳定度下降。
发明内容
因此，本发明的一目的在于提供一种发光二极管及其制造方法，其p型电极与n型电极下方的电极区表面平整，而可使p型电极与n型电极的上表面保持平整，且电极区以外的区域保持表面粗糙，故不仅可增加发光二极管的光取出能力，更可同时增加打线接合的稳定性。
本发明的又一目的在于提供一种发光二极管及其制造方法，其具有表面平坦的n型与p型电极，因此可降低n型与p型电极色差，有利封装打线机台对电极辨识的精准度，而可提高打线位置的准确性。
本发明的再一目的在于提供一种发光二极管及其制造方法，其可移除p型电极下方的p+型半导体掺杂层，因此可在p型电极下方提供电流阻障(Current Blocking)效果，而可避免电流由p型电极下方直接注入发光层，避免造成电流拥塞效应，进而可增加发光二极管的发光效率。
本发明的再一目的在于提供一种发光二极管及其制造方法，其亦可使预设区域的第二半导体层平坦化，因此在平坦化区域上的透明导电层厚度可均匀一致，与粗糙表面相比，阻值较低，可作为电流均匀散布的路径，而可增加发光二极管的电流散布能力，进一步增加发光二极管的发光效率。
根据本发明的上述目的，提出一种发光二极管，至少包含：一基板；一第一半导体层位于基板上；一发光层位于n型半导体层上；一第二半导体层位于发光层上，其中第二半导体层的一表面包含第一粗糙区以及第一平坦区，且第二半导体层与第一半导体层具有不同的电性；一透明导电层覆盖在前述第二半导体层的表面上；一第一电极位于第一平坦区上方的透明导电层上；以及一第二电极与第一半导体层电性连接。
依据本发明一实施例，上述的第二半导体层包含：一p型半导体层位于发光层上；以及一p+型半导体掺杂层位于p型半导体层上。依据本发明的一示范实施例，前述的p+型半导体掺杂层位于p型半导体层的第一粗糙区中的p型半导体层上。
根据本发明的上述目的，另提出一种发光二极管，至少包含：一基板；一第一半导体层位于基板上；一发光层位于第一半导体层上；一第二半导体层位于发光层上，其中第二半导体层的一表面包含第一平坦区以及第一粗糙区，且第一平坦区低于第一粗糙区，且第二半导体层与第一半导体层具有不同的电性；一透明导电层覆盖在前述第二半导体层的表面上；一第一电极位于第一平坦区上方的透明导电层上；以及一第二电极与第一半导体层电性连接。
依据本发明一实施例，上述的发光二极管还至少包含一反射层位于第一平坦区上，且介于透明导电层与第二半导体层之间。
根据本发明的上述目的，又提出一种发光二极管的制造方法，至少包含：提供一基板，其中基板的一表面依序堆叠有一n型半导体层、一发光层以及一p型半导体层，p型半导体层包含粗糙的一表面；形成一第一掩膜层覆盖在前述p型半导体层的表面的第一区域上，并暴露出前述表面的第二区域与第三区域；形成一第二掩膜层覆盖在第一掩膜层、第二区域与第三区域上，第二掩膜层与p型半导体层具有相近或实质相同的蚀刻速率，且第一掩膜层的蚀刻速率小于第二掩膜层与p型半导体层的蚀刻速率；进行一蚀刻步骤，以使前述p型半导体层的表面的第二区域与第三区域分别形成第一平坦区与第二平坦区；移除部分的p型半导体层与部分的发光层，而暴露出n型半导体层的部分，并在n型半导体层的前述部分形成一第三平坦区；形成一透明导电层覆盖在前述p型半导体层的表面与第一平坦区上；以及形成一n型电极于该三平坦区上、以及一p型电极于第一平坦区上方的透明导电层上。
依据本发明一实施例，上述的p型半导体层包含：一第一p型半导体层位于发光层上；以及一p+型半导体掺杂层位于第一p型半导体层上。在一示范实施例中，上述的第一掩膜层更暴露出前述p型半导体层的表面的第四区域，并利用蚀刻步骤使第四区域形成一第四平坦区。
由上述本发明的实施方式可知，本发明的一优点就是因为在本发明的发光二极管及其制造方法中，p型电极与n型电极下方的电极区表面平整，而可使p型电极与n型电极的上表面保持平整，且电极区以外的区域保持表面粗糙，因此不仅可增加发光二极管的光取出能力，更可同时增加打线接合的稳定性。
由上述本发明的实施方式可知，本发明的另一优点就是因为本发明的发光二极管的电极区表面平坦，可提高电极与下方半导体层的附着力，进而可提高发光二极管的电性稳定度。
由上述本发明的实施方式可知，本发明的又一优点就是因为本发明的发光二极管具有表面平坦的n型与p型电极，因此可降低n型与p型电极色差，有利封装打线机台对电极辨识的精准度，而可提高打线位置的准确性。
由上述本发明的实施方式可知，本发明的再一优点就是因为在本发明的发光二极管及其制造方法中，可移除p型电极下方的p+型半导体掺杂层，因此可在p型电极下方提供电流阻障效果，而可避免电流由p型电极下方直接注入发光层，避免造成电流拥塞效应，进而可增加发光二极管的发光效率。
由上述本发明的实施方式可知，本发明的再一优点就是因为在本发明的发光二极管及其制造方法中，亦可使部分预设发光区域平坦化，因此在平坦化区域上的透明导电层厚度可均匀一致，与粗糙表面相比，其透明导电层的阻值较低，可作为电流均匀扩散的路径，而可增加发光二极管的电流散布能力，进一步增加发光二极管的发光效率。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是绘示一种传统发光二极管的剖面图；
图2A至图2D是绘示依照本发明一实施方式的一种发光二极管的制程剖面图；
图3是绘示依照本发明的另一实施方式的一种发光二极管的剖面图；
图4A是绘示依照本发明又一实施方式的一种发光二极管的上视图；
图4B是绘示沿着图4A的发光二极管的A-A’剖面线所获得的局部剖面图。
【主要组件符号说明】
100：基板              102：第一半导体层
104：发光层            106：p型半导体层
108：p+型半导体掺杂层  110：第二半导体层
112：表面              114：表面
116：区域              118：区域
120：区域              122：掩膜层
124：掩膜层            126：平坦区
128：平坦区            130：平坦区
132：透明导电层        134：p型电极
136：n型电极           138：部分
140：部分              142：粗糙区
144a：发光二极管       144b：发光二极管
144c：发光二极管       146：反射层
148：表面              150：表面
152：钝化层            154：平坦区
156：平坦区            200：发光二极管
202：基板              204：n型半导体层
206：发光层            208：p型半导体层
210：表面              212：透明导电层
214：表面              216：p型电极
218：缝隙              220：n型电极
222：表面              224：表面
226：表面
具体实施方式
请参照图2A至图2D，其是绘示依照本发明一实施方式的一种发光二极管的制程剖面图。在本实施方式中，制作发光二极管时，首先提供基板100，再利用例如磊晶成长方式在基板100的表面148上依序堆叠形成第一半导体层102、发光层104与第二半导体层110，其中第一半导体层10与第二半导体层110具有不同的电性。在一实施例中，第一半导体层102为n型，第二半导体层为p型，且第二半导体层110可例如包含p型半导体层106与p+型半导体掺杂层108的双层结构，其中p型半导体层106叠设在发光层104上，而p+型半导体掺杂层108则是叠设在p型半导体层106上。在一示范实施例中，第一半导体层102、发光层104与第二半导体层110的材料可例如选自氮化镓系列(GaN-based)材料。
在本实施方式中，为了提高发光二极管的光取出效率，在磊晶成长第二半导体层110的p型半导体层106时，可例如透过调整磊晶参数的方式，使所生成的p型半导体层106具有粗糙的表面112。当后续成长的p+型半导体掺杂层108覆盖在p型半导体层106的粗糙表面112上后，所形成的第二半导体层110同样具有粗糙的表面114。
接着，利用例如化学气相沉积(CVD)或物理气相沉积(PVD)或旋涂(Spin-On Coating)等一般沉积方式，形成掩膜层122覆盖在第二半导体层110的表面114上。再利用例如光刻与蚀刻等图案定义技术定义掩膜层122，而移除部分的掩膜层122，以使掩膜层122覆盖在第二半导体层110的表面114的区域116上，并暴露出第二半导体层110的表面114的区域118与120，如图2A所示。在一示范实施例中，掩膜层122的材料可例如为二氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、磷硼玻璃(BPSG)、旋涂玻璃(SOG)、聚亚酰胺(polyimide)等。
接下来，如图2B所示，利用例如旋转涂布(Spin Coating)的方式形成另一掩膜层124覆盖在掩膜层122、以及第二半导体层110的表面114遭暴露出的区域118与120上，以使第二半导体层110的表面114的区域118与120上的掩膜层124部分具有平坦表面。掩膜层124的材料可选用在后续的蚀刻步骤中与第二半导体层110具有相近或实质相同的蚀刻速率的材料；而第一个掩膜层122的材料则可选用在后续的蚀刻步骤中蚀刻速率小于第二个掩膜层124和第二半导体层110的蚀刻速率的材料。在一示范实施例中，掩膜层124的材料可例如为光阻或旋转涂布玻璃(Spin-on Glass；SOG)材料等高粘滞性材料。
接着，进行蚀刻步骤，以移除部分的掩膜层124、以及位于区域118与120中的部分第二半导体层110。在此蚀刻步骤中，由于掩膜层124的材料可选用与第二半导体层110具有相近或实质相同的蚀刻速率的材料，而第一个掩膜层122的材料则可选用蚀刻速率小于第二个掩膜层124和第二半导体层110的蚀刻速率的材料，再加上第二半导体层110的区域118与120上的掩膜层124部分具有平坦表面，故此蚀刻步骤对掩膜层124与第二半导体层110的蚀刻速率相近或实质相同，而可将区域118与120上的掩膜层124的平坦地形转移至第二半导体层110中，进而使第二半导体层110的表面114的区域118与120分别形成平坦区126与128，如图2C所示。平坦区126为后续供p型电极134(请先参照图2D)设置的区域，故又可称为电极区。在本实施方式中，此蚀刻步骤可采用干蚀刻方式。在一示范实施例中，此干蚀刻方式例如为感应耦合等离子(Inductively Coupled Plasma；ICP)蚀刻法或一反应式离子蚀刻(Reactive IonEtch；RIE)法。
在一示范实施例中，请同时参照图2B与图2C，上述的蚀刻步骤完全移除第二半导体层110的区域118与120中的p+型半导体掺杂层108，以作为后续的电流阻障的设计，其中此时的p+型半导体掺杂层108仅位于第二半导体层110的区域116中。完成蚀刻步骤后，即可去除剩余的掩膜层124与122，而暴露出第二半导体层110的区域116中的粗糙表面114。
接下来，进行可形成透明导电层132与进行发光区域的定义，其中此二步骤的先后顺序可依制程需求而调整。在一示范实施例中，先进行发光区域的定义，而利用例如光刻与蚀刻等图案定义技术，移除部分的第二半导体层110与发光层106，直至暴露出下方的第一半导体层102的部分138，此时发光层104与第二半导体层110位于第一半导体层102的另一部分140上，如图2D所示。进行发光区域的定义后，原位于第二半导体层110的表面114的地形会转移至第一半导体层102所暴露出的部分138，因此第一半导体层102的暴露部分包含平坦区130与粗糙区142，其中平坦区130是转移自图2C所示的第二半导体层110的平坦区128，而粗糙区142是转移自上方对应的第二半导体层110的粗糙表面114。平坦区130为后续供n型电极136，因此平坦区130又可称为电极区。此时，剩下的第二半导体层110的表面114包含粗糙的区域116与平坦区126。在一示范实施例中，如图2D所示，在第一半导体层102所暴露出的部分138中，由平坦区130所构成的电极区的高度低于粗糙区142的高度；同样地，在第二半导体层110的表面114中，由平坦区126所构成的电极区的高度低于粗糙的区域116的高度。
接下来，利用例如蒸镀沉积方式形成透明导电层132覆盖在第二半导体层110的表面114的粗糙区域116与平坦区126上，其中覆盖在平坦区126上方的透明导电层132的部分亦具有平坦的表面150，如图2D所示。透明导电层132的材料可例如为氧化铟锡(ITO)。接着，可利用例如蒸镀沉积方式形成p型电极134于部分的平坦区126上方的透明导电层132上，以及形成n型电极136于第一半导体层102的平坦区130的一部分上。随后，可根据产品设计需求，而选择性地形成钝化层152覆盖在第一半导体层102的暴露部分138与透明导电层132上，来保护下方的半导体层，而大致完成发光二极管144a的制作，如图2D所示。
请再次参照图2D，在发光二极管144a中，由于p型电极134下方的p+型半导体掺杂层108已遭移除，因此p型电极134下方的平坦区126中的第二半导体层110与透明导电层132呈萧特基接触(Schottky Contact)，而可在p型电极134下方产生电流阻障效果，如可一来可避免电流由p型电极134下方直接注入发光层104，进而可增加发光二极管144a的发光效率。
请参照图3，其是绘示依照本发明的另一实施方式的一种发光二极管的剖面图。在本实施方式中，发光二极管144b的架构与发光二极管144a的架构大致相同，二者的差异主要在于发光二极管144b还包含反射层146。在制作此发光二极管144b时，完成发光区域的定义而形成第一半导体层102的平坦区130与粗糙区142后，且在形成透明导电层132之前，先形成反射层146于第二半导体层110的平坦区126上，而后再形成透明导电层132覆盖在第二半导体层110的表面114与反射层146上。因此，在发光二极管144b中，反射层146是位于第二半导体层110的平坦区126上，且此反射层146介于第二半导体层110与透明导电层132之间，如图3所示。
反射层146可为单一层结构或多层堆叠结构。在一些实施例中，反射层146可例如为绝缘材料层、金属层、或绝缘材料层/金属层的堆叠结构，其中金属层的材料可例如为铝、银或铂等高反射率金属，绝缘材料层的材料可例如为二氧化硅、二氧化钛(TiO2)、氧化钽(Ta2O5)、氮化硅或氧化铝(Al2O3)。在一示范实施例中，反射层146可为多层绝缘层堆叠而成的分布式布拉格反射(DBR)结构。
请参照图4A与图4B，其中图4A是绘示依照本发明又一实施方式的一种发光二极管的上视图，而图4B则是绘示沿着图4A的发光二极管的A-A’剖面线所获得的局部剖面图。在本实施方式中，发光二极管144c的架构与发光二极管144a的架构大致相同，二者的差异主要在于发光二极管144c的第二半导体层110的表面114包含额外设置的平坦区154与156，如图4B所示。这些平坦区154与156可自p型电极134而延伸向外，如图4A所示。
在制作此发光二极管144c时，请同时参照图2B、图2C与图4B，除了区域118与120外，可依产品实际需求，使掩膜层122额外暴露出第二半导体层110的表面114的另一些预设区域(未绘示)，而进行蚀刻步骤，以移除部分的掩膜层124以及部分的第二半导体层110时，使得第二半导体层110的区域118与120以及额外暴露出的预设区域的表面平坦化，而如图4B所示般在第二半导体层110的表面114上额外形成平坦区154与156。
因此，平坦区154与156上方的透明导电层132的厚度可以均匀一致，与粗糙表面相比，这些平坦区154与156上的透明导电层132的阻值较低，可作为电流均匀扩散的路径，故可大幅增加发光二极管144c的电流散布能力，更有效地提升发光二极管144c的发光效率。在本发明的另一实施例中，对应额外形成平坦区154与156的透明导电层132上方，也可以选择性的形成延伸电极(未绘示)，以更进一步增加电流分布的均匀性。并且，在此状况下，亦可以选择性地在对应额外形成的平坦区154、156与透明导电层132之间，形成类似图3所示的反射层146。
由上述本发明的实施方式可知，本发明的一优点就是因为在本发明的发光二极管及其制造方法中，p型电极与n型电极下方的电极区表面平整，而可使p型电极与n型电极的上表面保持平整，且电极区以外的区域保持表面粗糙，因此不仅可增加发光二极管的光取出能力，更可同时增加打线接合的稳定性。
由上述本发明的实施方式可知，本发明的另一优点就是因为本发明的发光二极管的电极区表面平坦，可提高电极与下方半导体层的附着力，进而可提高发光二极管的电性稳定度。
由上述本发明的实施方式可知，本发明的又一优点就是因为本发明的发光二极管具有表面平坦的n型与p型电极，因此可降低n型与p型电极色差，有利封装打线机台对电极辨识的精准度，而可提高打线位置的准确性。
由上述本发明的实施方式可知，本发明的再一优点就是因为在本发明的发光二极管及其制造方法中，可移除p型电极下方的p+型半导体掺杂层，因此可在p型电极下方提供电流阻障效果，而可避免电流由p型电极下方直接注入发光层，避免造成电流拥塞效应，进而可增加发光二极管的发光效率。
由上述本发明的实施方式可知，本发明的再一优点就是因为在本发明的发光二极管及其制造方法中，亦可使部分预设发光区域平坦化，因此在平坦化区域上的透明导电层厚度可均匀一致，与粗糙表面相比，其透明导电层的阻值较低，可作为电流均匀扩散的路径，而可增加发光二极管的电流散布能力，进一步增加发光二极管的发光效率。
本发明实施例虽以水平电极式发光二极管作为说明，然已知技术者当知，本发明技术亦可以应用于垂直电极式发光二极管。例如，只要运用本发明实施例的蚀刻技术对第二半导体层110上的预设区域118进行蚀刻，形成一平坦区域，而不特别对垂直电极式发光二极管的第一半导体层102进行预设区域的平坦化，即可应用本发明技术完成一垂直电极式发光二极管。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何在此技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求书所界定的范围为准。

Claims (17)

1.一种发光二极管，其特征在于，至少包含：
一基板；
一第一半导体层，位于该基板上；
一发光层，位于该第一半导体层上；
一第二半导体层，位于该发光层上，其中该第二半导体层的一表面包含一第一粗糙区以及一第一平坦区，且该第二半导体层与该第一半导体层具有不同的电性，该第二半导体层包含一p型半导体层位于该发光层上；
一透明导电层，覆盖在该第二半导体层的该表面上；
一第一电极，位于该第一平坦区上方的该透明导电层上；以及
一第二电极，与该第一半导体层电性连接。
2.根据权利要求1所述的发光二极管，其特征在于，该第一半导体层包含一第一部分与一第二部分，且该第二部分包含一第二粗糙区与一第二平坦区，其中该发光层位于该第一半导体层的该第一部分上，且该第二电极位于该第二平坦区上。
3.根据权利要求1所述的发光二极管，其特征在于，该第二半导体层还包含
一p+型半导体掺杂层，位于该p型半导体层上。
4.根据权利要求3所述的发光二极管，其特征在于，该p+型半导体掺杂层位于该第二半导体层的该第一粗糙区中的该p型半导体层上。
5.根据权利要求4所述的发光二极管，其特征在于，该第一平坦区中的该第二半导体层与该透明导电层之间为萧特基接触。
6.根据权利要求4所述的发光二极管，其特征在于，该第二半导体层还包含一第三平坦区。
7.根据权利要求6所述的发光二极管，其特征在于，还至少包含一反射层位于该第三平坦区上，且介于该透明导电层与该第二半导体层之间。
8.根据权利要求1所述的发光二极管，其特征在于，还至少包含一反射层位于该第一平坦区上，且介于该透明导电层与该第二半导体层之间。
9.根据权利要求1所述的发光二极管，其特征在于，该第一平坦区低于该第一粗糙区。
10.一种发光二极管的制造方法，其特征在于，至少包含：
提供一基板，其中该基板的一表面依序堆叠有一n型半导体层、一发光层以及一p型半导体层，该p型半导体层包含粗糙的一表面；
形成一第一掩膜层覆盖在该p型半导体层的该表面的一第一区域上，并暴露出该表面的一第二区域与一第三区域；
形成一第二掩膜层覆盖在该第一掩膜层、该第二区域与该第三区域上，该第二掩膜层与该p型半导体层具有相近或实质相同的蚀刻速率，且该第一掩膜层的蚀刻速率小于该第二掩膜层与该p型半导体层的蚀刻速率；
进行一蚀刻步骤，以使该表面的该第二区域与该第三区域分别形成一第一平坦区与一第二平坦区；
移除部分的该p型半导体层与部分的该发光层，而暴露出该n型半导体层的一部分，并在该n型半导体层的该部分形成一第三平坦区；
形成一透明导电层覆盖在该p型半导体层的该表面与该第一平坦区上；以及
形成一n型电极于该第三平坦区上、以及一p型电极于该第一平坦区上方的该透明导电层上。
11.根据权利要求10所述的发光二极管的制造方法，其特征在于，该第一掩膜层的材料为二氧化硅、氮化硅、氮氧化硅、磷硼玻璃、旋涂玻璃、或聚亚酰胺。
12.根据权利要求10所述的发光二极管的制造方法，其特征在于，该第二掩膜层的材料为光阻或旋转涂布玻璃材料。
13.根据权利要求10所述的发光二极管的制造方法，其特征在于，该蚀刻步骤是利用一干蚀刻法。
14.根据权利要求10所述的发光二极管的制造方法，其特征在于，该p型半导体层包含：
一第一p型半导体层，位于该发光层上；以及
一p+型半导体掺杂层，位于该第一p型半导体层上。
15.根据权利要求14所述的发光二极管的制造方法，其特征在于，该蚀刻步骤还包含移除该第二区域与该第三区域中的该p+型半导体掺杂层。
16.根据权利要求10所述的发光二极管的制造方法，其特征在于，该第一掩膜层还暴露出该第二半导体层的该表面的一第四区域，并利用该蚀刻步骤使该第四区域形成一第四平坦区。
17.根据权利要求10所述的发光二极管的制造方法，其特征在于，在移除部分的该p型半导体层与部分的该发光层的步骤与形成该透明导电层的步骤之间，还至少包含形成一反射层位于该第一平坦区上。
CN2009101337859A 2009-04-13 2009-04-13 发光二极管及其制造方法 Expired - Fee Related CN101859847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101337859A CN101859847B (zh) 2009-04-13 2009-04-13 发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101337859A CN101859847B (zh) 2009-04-13 2009-04-13 发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN101859847A CN101859847A (zh) 2010-10-13
CN101859847B true CN101859847B (zh) 2012-03-07

Family

ID=42945611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101337859A Expired - Fee Related CN101859847B (zh) 2009-04-13 2009-04-13 发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN101859847B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197235A1 (en) * 2013-09-02 2016-07-07 Lg Innotek Co., Ltd. Light-emitting element
CN105374906A (zh) * 2014-08-26 2016-03-02 广东量晶光电科技有限公司 一种led芯片及其制备方法
CN104952995B (zh) 2015-05-05 2017-08-25 湘能华磊光电股份有限公司 一种iii族半导体发光器件的倒装结构
CN106206874A (zh) * 2016-08-12 2016-12-07 泉州市三星消防设备有限公司 一种基于粗化外延片的led芯片的电极色差改善方法
CN108565321B (zh) * 2017-02-21 2020-04-28 福建兆元光电有限公司 一种电压低的半导体led芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245530A1 (en) * 2003-06-05 2004-12-09 Koujiro Kameyama Optical semiconductor device and method of manufacturing same
CN101159307A (zh) * 2007-11-16 2008-04-09 北京工业大学 一种纳米结构出光面半导体发光二极管及其制备方法
CN101183701A (zh) * 2007-12-10 2008-05-21 华中科技大学 一种led芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040245530A1 (en) * 2003-06-05 2004-12-09 Koujiro Kameyama Optical semiconductor device and method of manufacturing same
CN101159307A (zh) * 2007-11-16 2008-04-09 北京工业大学 一种纳米结构出光面半导体发光二极管及其制备方法
CN101183701A (zh) * 2007-12-10 2008-05-21 华中科技大学 一种led芯片及其制备方法

Also Published As

Publication number Publication date
CN101859847A (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
US20110073894A1 (en) Light-emitting diode and method for manufacturing the same
CN101515621B (zh) 发光二极管芯片、制法及封装方法
CN101859847B (zh) 发光二极管及其制造方法
CN103383949A (zh) 发光二极管结构及其制造方法
CN103579092B (zh) 半导体器件及其制造方法
CN103579148A (zh) 发光二极管结构及其制造方法
CN100364119C (zh) 氮化物基化合物半导体发光器件及其制造方法
CN102456795B (zh) 发光器件
CN105321930B (zh) 过孔及其形成方法
CN104485405B (zh) Led芯片及其制作方法
CN107768490B (zh) 一种优化GaN基LED芯片性能的制备方法
CN106784192A (zh) 一种发光二极管芯片及其制作方法
CN101960623A (zh) 半导体发光二极管和用于制造半导体发光二极管的方法
CN106159057A (zh) Led芯片及其制作方法
CN101419924B (zh) 半导体器件的制造方法
KR101428088B1 (ko) 반도체 발광소자 및 그 제조방법
CN101540356B (zh) 发光二极管及其制作方法
CN104993031B (zh) 高压倒装led芯片及其制造方法
TWI466327B (zh) 晶圓級發光二極體結構之製造方法
CN1959955A (zh) 形成与半导体晶片上的布线层相关联的电隔离的方法
CN104882461A (zh) 发光二极管及其制造方法
CN102956784A (zh) 发光二极管结构及其制造方法
TW201143078A (en) Light emitting diode module with bridging electrode and manufacturing method thereof
CN106571305A (zh) 具有通过夹层延伸的接触结构的半导体器件及其制造方法
CN202797052U (zh) 半导体发光元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20140413