CN112968083B - 发光器件的制造方法 - Google Patents
发光器件的制造方法 Download PDFInfo
- Publication number
- CN112968083B CN112968083B CN202011219786.8A CN202011219786A CN112968083B CN 112968083 B CN112968083 B CN 112968083B CN 202011219786 A CN202011219786 A CN 202011219786A CN 112968083 B CN112968083 B CN 112968083B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- passivation layer
- substrate
- electrode hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 26
- 238000000206 photolithography Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 212
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种发光器件及其制造方法。该制造方法包括以下步骤：提供表面具有外延结构的衬底，外延结构具有依次层叠在衬底上的第一半导体层、有源层和第二半导体层；在外延结构上形成电极孔，电极孔穿过第二半导体层和有源层；在外延结构上顺序形成牺牲层和钝化层，牺牲层覆盖第二半导体层远离衬底一侧的第一表面，钝化层覆盖牺牲层和电极孔的内表面；去除第一表面上的钝化层、电极孔底表面的钝化层以及牺牲层，保留电极孔侧表面的钝化层；在第一表面一侧形成第一电极和第二电极，第一电极与第二半导体层电连接，第二电极穿过电极孔与第一半导体层电连接。上述制造方法避免了电极孔的光刻工艺窗口小而导致的刻蚀困难，有利于芯片尺寸的微缩化。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种发光器件及其制造方法。
背景技术
由于发光二极管具有节能、环保、寿命长等优点，在未来几年后，发光二极管有可能取代白炽灯、荧光灯等传统照明灯具进入千家万户。其中，微型发光二极管是新型的显示技术，具有高亮、低延迟、长寿命、广视角、高对比度的优势，是目前发光二极管的发展方向。
目前，在微型发光元件制作过程中，钝化层的刻蚀直接决定了发光半导体微缩化的最小尺寸，一般采用正性光刻胶进行光刻，但由于微型发光器件具有三个台面，易造成一道光刻工艺在不同位置出现三种不同厚度的光刻胶，特别是在显影后划道里的光刻胶会存在去除不干净的现象，造成划道里的钝化层由于光刻胶的覆盖而未被去除，从而造成激光剥离后相邻芯片之间通过钝化层互联，或在芯片转移过程中造成钝化层开裂，从而影响绝缘性能。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种发光器件及其制造方法，旨在解决现有技术中的电极孔由于光刻工艺窗口小且刻蚀困难易导致芯片尺寸难以微缩化的问题。
一种发光器件的制造方法，包括以下步骤：
提供表面具有外延结构的衬底，外延结构具有依次层叠在衬底上的第一半导体层、有源层和第二半导体层；
在外延结构上形成电极孔，电极孔穿过第二半导体层和有源层；
在外延结构上顺序形成牺牲层和钝化层，牺牲层覆盖第二半导体层远离衬底一侧的第一表面，钝化层覆盖牺牲层和电极孔的内表面；
去除第一表面上的钝化层和电极孔底表面的钝化层、电极孔底表面的钝化层以及牺牲层，保留电极孔侧表面的钝化层；
在第一表面一侧形成第一电极和第二电极，第一电极与第二半导体层电连接，第二电极穿过电极孔与第一半导体层电连接。
在本发明中，先形成覆盖外延结构的第一表面的牺牲层，然后再形成覆盖牺牲层和电极孔的内表面的钝化层，去除第一表面上的钝化层和电极孔底表面的钝化层，保留电极孔侧表面的钝化层，且电极孔与外延结构连通，从而无需再形成覆盖钝化层的图形化光刻胶，再以图形化光刻胶为掩膜对钝化层进行刻蚀以使其部分裸露，就能够直接形成与第二半导体层电连接的第一电极和位于电极孔中并与第一半导体层电连接的第二电极，与现有技术相比，避免了电极孔的光刻工艺窗口小而导致的刻蚀困难，有利于芯片尺寸的微缩化。
并且，上述牺牲层在形成钝化层之前覆盖于外延结构的第一表面上，从而能够防止钝化层刻蚀工艺中对外延结构的损伤。
可选地，在外延结构上形成牺牲层的步骤包括：在衬底上沉积牺牲层材料，以使牺牲层材料覆盖第一表面和电极孔的内表面；对牺牲层材料进行图案化处理，以去除电极孔中的牺牲层材料，得到覆盖第一表面的牺牲层。由于上述牺牲层材料直接沉积于电极孔的内表面，从而能够具有较大的光刻窗口，且牺牲层材料相比于钝化层更易被刻蚀，从而能够保证电极孔中的牺牲层被完全去除，避免了牺牲层残留对后续钝化层刻蚀过程中电极孔的工艺窗口的影响。
可选地，牺牲层材料选自光刻胶、二氧化硅、氮化硅和铝中的任一种或多种。上述牺牲层材料易于成型且具有选择性，从而易于刻蚀，不同的牺牲层材料会导致厚度钝化层的成膜方式不同，如牺牲层材料为光刻胶时可选择原子层沉积(Atomic LayerDeposition，ALD)工艺在低温下制备钝化层，优选的光阻为牺牲层，成本低廉，工艺简单。
可选地，采用ALD沉积工艺在牺牲层上以及电极孔的内表面覆盖钝化层。ALD沉积工艺为各向同性，能够实现所有角度的膜质厚度均匀，钝化效果好。
可选地，采用感应耦合等离子体(Inductively Coupled Plasma，ICP)刻蚀工艺去除对应第一表面的钝化层和位于电极孔的底表面的钝化层。由于在覆盖钝化层之前先形成有牺牲层，从而在电极孔的垂直侧壁上钝化层厚度大于底面上钝化层的厚度，进而通过ICP各向异性蚀刻，能够在去除底面上钝化层的同时，使侧壁上仍残留有钝化层作为保护层。
可选地，在第一表面一侧形成第一电极和第二电极的步骤包括：采用光刻工艺形成覆盖第一表面的图形化掩膜，图形化掩膜具有与第一表面和电极孔连通的图形化通孔；在衬底上沉积电极材料，以使电极材料填充于图形化通孔和电极孔中；去除图形化掩膜，以得到第一电极和第二电极。
可选地，在提供衬底的步骤中，衬底上具有多个外延结构，相邻外延结构之间具有间隔区域。
可选地，在外延结构上形成钝化层的步骤中，钝化层还覆盖于间隔区域中的衬底上；在去除第一表面上的钝化层和电极孔底表面的钝化层的步骤中，去除位于间隔区域中的至少部分钝化层，以使位于间隔区域中的衬底表面裸露。由于现有技术中位于外延结构之间的间隔区域中的光刻胶很难被显影去除，导致间隔区域中钝化层在刻蚀后的残留并连接相邻的外延结构，从而导致激光剥离后芯片互联，或导致芯片转移过程中位于侧壁上的钝化层裂开，从而影响钝化效果，而本发明的钝化层刻蚀过程中并不需要光刻工艺，从而不会导致位于外延结构之间的间隔区域中的光刻胶的残留，使得间隔区域中的钝化层能够被完全去除或断开，进而避免了钝化层残留而导致的上述技术问题。
可选地，在第一表面一侧形成第一电极和第二电极的步骤之后，制造方法还包括将外延结构从衬底表面剥离的步骤。通过上述剥离的步骤能够得到具有外延结构和电极的单颗微型器件。
基于同样的发明构思，本申请还提供一种发光器件，该发光器件由上述的制造方法制造而成。
由于上述制造方法中，先形成覆盖外延结构的第一表面的牺牲层，然后再形成覆盖牺牲层和电极孔的内表面的钝化层，去除第一表面上的钝化层和电极孔底表面的钝化层，保留电极孔侧表面的钝化层，且电极孔与外延结构连通，从而无需再形成覆盖钝化层的图形化光刻胶，再以图形化光刻胶为掩膜对钝化层进行刻蚀以使其部分裸露，就能够直接形成与第二半导体层电连接的第一电极和位于电极孔中并与第一半导体层电连接的第二电极，与现有技术相比，避免了电极孔的光刻工艺窗口小而导致的刻蚀困难，有利于芯片尺寸的微缩化。
附图说明
图1为根据本发明一种实施例中提供的发光器件的制造方法中，在外延结构上形成电极孔后基体的结构示意图；
图2为在图1所示的外延结构上形成牺牲层后基体的结构示意图，其中，牺牲层覆盖第一表面；
图3为在图2所示的外延结构上形成钝化层后基体的结构示意图，其中，钝化层中的覆盖牺牲层和电极孔的内表面；
图4为去除图3所示的第一表面上的钝化层和电极孔底表面的钝化层并保留电极孔侧表面的钝化层后基体的结构示意图，其中，位于电极孔底表面的钝化层被去除；
图5为去除图4所示的牺牲层后基体的结构示意图；
图6为在图5所示的第一表面一侧形成第一电极和第二电极后基体的结构示意图，其中，第一电极与第二半导体层电连接，第二电极穿过电极孔与第一半导体层电连接；
图7为将图6所示的外延结构从衬底表面剥离后的结构示意图。
附图标记说明：
10-衬底；20-外延结构；210-电极孔；201-第一半导体层；220-有源层； 230-第二半导体层；30-牺牲层；40-钝化层；50-第一电极；60-第二电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
正如背景技术部分所描述的，在微型发光元件制作过程中，钝化层的刻蚀直接决定了发光半导体微缩化的最小尺寸，一般采用正性光刻胶进行光刻，但由于微型发光器件具有三个台面，易造成一道光刻工艺在不同位置出现三种不同厚度的光刻胶，特别是在显影后划道里的光刻胶会存在去除不干净的现象，造成划道里的钝化层由于光刻胶的覆盖而未被去除，从而造成激光剥离后相邻芯片之间通过钝化层互联，或在芯片转移过程中造成钝化层开裂，从而影响绝缘性能。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请的发明人针对上述问题进行研究，提出了一种发光器件的制造方法，包括以下步骤：
提供表面具有外延结构20的衬底10，外延结构20具有依次层叠在衬底10上的第一半导体层201、有源层220和第二半导体层230，在外延结构20上形成电极孔210，电极孔210穿过第二半导体层230和有源层220，如图1所示；
在外延结构20上顺序形成牺牲层30和钝化层40，牺牲层30覆盖第二半导体层230远离衬底10一侧的第一表面，钝化层40覆盖牺牲层30和电极孔210的内表面，如图2和图3所示；
去除第一表面上的钝化层40、电极孔210底表面的钝化层40以及牺牲层30，保留电极孔210侧表面的钝化层40，如图4和图5所示；
在第一表面一侧形成第一电极50和第二电极60，第一电极50与第二半导体层230电连接，第二电极60穿过电极孔210与第一半导体层201电连接，如图6所示。
在本发明中，先形成覆盖外延结构20的第一表面的牺牲层30，然后再形成覆盖牺牲层30和电极孔210的内表面的钝化层40，去除第一表面上的钝化层40和电极孔210底表面的钝化层40，保留电极孔210侧表面的钝化层40，且电极孔210与外延结构20连通，从而无需再形成覆盖钝化层40 的图形化光刻胶，再以图形化光刻胶为掩膜对钝化层40进行刻蚀以使其部分裸露，就能够直接形成与第二半导体层230电连接的第一电极50和位于电极孔210中并与第一半导体层201电连接的第二电极60，与现有技术相比，避免了电极孔210的光刻工艺窗口小而导致的刻蚀困难，有利于芯片尺寸的微缩化。
并且，上述牺牲层30在形成钝化层40之前覆盖于外延结构20的第一表面上，从而能够防止钝化层40刻蚀工艺中对外延结构20的损伤。
下面将结合附图1至图6更详细地描述根据本申请提供的发光器件的制造方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先，提供表面具有外延结构20的衬底10，外延结构20具有依次层叠在衬底10上的第一半导体层201、有源层220和第二半导体层230，在外延结构20上形成电极孔210，电极孔210穿过第二半导体层230和有源层220，如图1所示。
上述衬底10可以为刚性基底，如玻璃片、石英片和蓝宝石衬底10等。
上述外延结构20中的第一半导体层201、有源层220和第二半导体层 230可以为现有技术中发光二级管(Light Emitting Diode，LED)芯片中的常规结构，在此不再赘述。
在一些实施方式中，在提供衬底10的步骤中，衬底10上具有多个外延结构20，相邻外延结构20之间具有间隔区域。
在上述形成电极孔210的步骤中，可以采用现有技术中常规的光刻和刻蚀工艺在外延结构20上所需的位置形成上述电极孔210，本领域技术人员可以根据现有技术对上述光刻和刻蚀工艺的工艺种类及其工艺条件进行合理选取。
在形成电极孔210的步骤之后，在外延结构20上顺序形成牺牲层30 和钝化层40，牺牲层30覆盖第二半导体层230远离衬底10一侧的第一表面，钝化层40覆盖牺牲层30和电极孔210的内表面，如图2和图3所示。
在一些实施方式中，在第二半导体层230的第一表面上覆盖牺牲层30 的步骤包括：在衬底10上沉积牺牲层30材料，以使牺牲层30材料覆盖第一表面和电极孔210的内表面；对牺牲层30材料进行图案化处理，以去除电极孔210中的牺牲层30材料，得到覆盖第一表面的牺牲层30。
在上述实施方式中，由于上述牺牲层30材料直接沉积于电极孔210的内表面，从而能够具有较大的光刻窗口，且牺牲层30材料相比于钝化层40 更易被刻蚀，从而能够保证电极孔210中的牺牲层30被完全去除，避免了牺牲层30残留对后续钝化层40刻蚀过程中电极孔210的工艺窗口的影响。
在上述实施方式中，牺牲层30材料可以选自光刻胶、二氧化硅、氮化硅和铝中的任一种或多种。上述牺牲层30材料易于成型且具有选择性，从而易于刻蚀，不同的牺牲层30材料会导致厚度钝化层40的成膜方式不同，如牺牲层30材料为光刻胶时可选择ALD工艺在低温下制备钝化层40。
示例性的，上述牺牲层30材料为光刻胶，采用光刻胶作为牺牲层30 材料，不仅成本低廉，而且工艺简单。
在一些实施方式中，采用ALD沉积工艺在牺牲层30上以及电极孔210 的内表面覆盖钝化层40。ALD沉积工艺为各向同性，能够实现所有角度的膜质厚度均匀，钝化效果好。
当衬底10上具有多个外延结构20时，在一些实施方式中，在外延结构20上形成钝化层40的步骤中，钝化层40还覆盖于相邻外延结构20之间的间隔区域中的衬底10上。
在形成牺牲层30和钝化层40的步骤之后，去除第一表面上的钝化层 40、电极孔210底表面的钝化层40以及牺牲层30，保留电极孔210侧表面的钝化层40，如图4和图5所示。
在一些实施方式中，采用ICP刻蚀工艺去除对应第二半导体层230的第一表面的钝化层40和位于电极孔210的底表面的钝化层40。
在上述实施方式中，由于在覆盖钝化层40之前先形成有牺牲层30，从而在电极孔210的垂直侧壁上钝化层40厚度大于底面上钝化层40的厚度，进而通过ICP各向异性蚀刻，能够在去除底面上钝化层40的同时，使侧壁上仍残留有钝化层40作为保护层。
当衬底10上具有多个外延结构20时，钝化层40还覆盖于相邻外延结构20之间的间隔区域中的衬底10上，在一些实施方式中，在去除第一表面上的钝化层40和电极孔210底表面的钝化层40的步骤中，去除位于间隔区域中的至少部分钝化层40，以使位于间隔区域中的衬底10表面裸露。
具体的，在沉积所述钝化层时，间隔区域中的衬底10上的钝化层和所述牺牲层上面的钝化层厚度一致，因此在去除所述牺牲层上的钝化层的同时也会将间隔区域中的衬底10上的钝化层去除，不需要额外的工艺去除间隔区域中的衬底10上的钝化层。
现有技术中位于外延结构20之间的间隔区域中的光刻胶很难被显影去除，导致间隔区域中钝化层40在刻蚀后的残留并连接相邻的外延结构20，从而导致激光剥离后芯片互联，或导致芯片转移过程中位于侧壁上的钝化层40裂开，从而影响钝化效果，而在上述实施方式中，钝化层40刻蚀过程中并不需要光刻工艺，从而不会导致位于外延结构20之间的间隔区域中的光刻胶的残留，使得间隔区域中的钝化层40能够被完全去除或断开，进而避免了钝化层40残留而导致的上述技术问题。
在一些实施方式中，上述牺牲层30为光刻胶层，通过去胶工艺就能够实现牺牲层30的去除，工艺简单、成本低廉。
在去除牺牲层30、第一表面上的钝化层40以及电极孔210底表面的钝化层40的步骤之后，在第二半导体层230的第一表面一侧形成第一电极50 和第二电极60，第一电极50与第二半导体层230电连接，第二电极60穿过电极孔210与第一半导体层201电连接，如图6所示。
在一些实施方式中，上述第一电极50为N区引出电极，上述第二电极 60为P区引出电极。本领域技术人员可以根据现有技术对上述第一电极50 和第二电极60的材料种类进行合理选取。
在一些实施方式中，在第一表面一侧形成第一电极50和第二电极60 的步骤包括：采用光刻工艺形成覆盖第一表面的图形化掩膜，图形化掩膜具有与第一表面和电极孔210连通的图形化通孔；在衬底10上沉积电极材料，以使电极材料中的至少部分位于图形化通孔和电极孔210中；去除图形化掩膜，以得到第一电极50和第二电极60。
为了得到具有外延结构20和电极的单颗微型器件，在衬底10上形成第一电极50和第二电极60的步骤之后，本发明的上述制造方法还可以包括将外延结构20从衬底10表面剥离的步骤，如图7所示。
示例性的，采用激光剥离(Laser Lift Off，LLO)工艺将外延结构20 从衬底10表面剥离。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (9)
1.一种发光器件的制造方法，其特征在于，包括以下步骤：
提供表面具有外延结构的衬底，所述外延结构具有依次层叠在所述衬底上的第一半导体层、有源层和第二半导体层；
在所述外延结构上形成电极孔，所述电极孔穿过所述第二半导体层和所述有源层；
在所述外延结构上顺序形成牺牲层和钝化层，所述牺牲层覆盖所述第二半导体层远离所述衬底一侧的第一表面，所述钝化层覆盖所述牺牲层和所述电极孔的内表面；
去除所述第一表面上的钝化层、所述电极孔底表面的钝化层以及所述牺牲层，保留所述电极孔侧表面的钝化层；
在所述第一表面一侧形成第一电极和第二电极，所述第一电极与所述第二半导体层电连接，所述第二电极穿过所述电极孔与所述第一半导体层电连接。
2.如权利要求1所述的制造方法，其特征在于，在所述外延结构上形成所述牺牲层的步骤包括：
在所述衬底上沉积牺牲层材料，以使所述牺牲层材料覆盖所述第一表面和所述电极孔的内表面；
对所述牺牲层材料进行图案化处理，以去除所述电极孔中的所述牺牲层材料，得到覆盖所述第一表面的所述牺牲层。
3.如权利要求2所述的制造方法，其特征在于，所述牺牲层材料选自光刻胶、二氧化硅、氮化硅和铝中的任一种或多种。
4.如权利要求1所述的制造方法，其特征在于，采用ALD沉积工艺在所述牺牲层上以及所述电极孔的内表面覆盖所述钝化层。
5.如权利要求1所述的制造方法，其特征在于，采用ICP刻蚀工艺去除对应所述第一表面的所述钝化层和位于所述电极孔的底表面的所述钝化层。
6.如权利要求1至5中任一项所述的制造方法，其特征在于，在所述第一表面一侧形成所述第一电极和所述第二电极的步骤包括：
采用光刻工艺形成覆盖所述第一表面的图形化掩膜，所述图形化掩膜具有与所述第一表面和所述电极孔连通的图形化通孔；
在所述衬底上沉积电极材料，以使所述电极材料填充于所述图形化通孔和所述电极孔中；
去除所述图形化掩膜，以得到所述第一电极和所述第二电极。
7.如权利要求1至5中任一项所述的制造方法，其特征在于，在提供所述衬底的步骤中，所述衬底上具有多个所述外延结构，相邻所述外延结构之间具有间隔区域。
8.如权利要求7所述的制造方法，其特征在于，
在所述外延结构上形成所述钝化层的步骤中，所述钝化层还覆盖于所述间隔区域中的所述衬底上；
在去除所述第一表面上的所述钝化层和所述电极孔底表面的所述钝化层的步骤中，去除位于所述间隔区域中的至少部分所述钝化层，以使位于所述间隔区域中的所述衬底表面裸露。
9.根据权利要求1至5中任一项所述的制造方法，其特征在于，在所述第一表面一侧形成所述第一电极和所述第二电极的步骤之后，所述制造方法还包括将所述外延结构从所述衬底表面剥离的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011219786.8A CN112968083B (zh) | 2020-11-04 | 2020-11-04 | 发光器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011219786.8A CN112968083B (zh) | 2020-11-04 | 2020-11-04 | 发光器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112968083A CN112968083A (zh) | 2021-06-15 |
| CN112968083B true CN112968083B (zh) | 2022-05-20 |
Family
ID=76271065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011219786.8A Active CN112968083B (zh) | 2020-11-04 | 2020-11-04 | 发光器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112968083B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555281A (zh) * | 2021-07-09 | 2021-10-26 | 赛莱克斯微系统科技（北京）有限公司 | 一种去除光刻胶的方法 |
| CN114038876B (zh) * | 2021-08-09 | 2022-10-21 | 重庆康佳光电技术研究院有限公司 | 一种发光芯片的制作方法、发光芯片和发光器件 |
| CN114141911B (zh) * | 2021-11-10 | 2023-05-16 | 重庆康佳光电技术研究院有限公司 | 外延结构及其制作方法、发光器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5101645B2 (ja) * | 2010-02-24 | 2012-12-19 | 株式会社東芝 | 半導体発光装置 |
| DE102011013821B4 (de) * | 2011-03-14 | 2024-05-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips |
| WO2014025195A1 (ko) * | 2012-08-07 | 2014-02-13 | 서울바이오시스 주식회사 | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 |
| WO2014061940A1 (en) * | 2012-10-15 | 2014-04-24 | Seoul Viosys Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2020
- 2020-11-04 CN CN202011219786.8A patent/CN112968083B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112968083A (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112968083B (zh) | 发光器件的制造方法 | |
| US10727210B2 (en) | Light emitting device with small size and large density | |
| US9761772B2 (en) | Method for producing an optoelectronic semiconductor chip with reflective electrode | |
| WO2020207009A1 (zh) | 基于深硅刻蚀模板量子点转移工艺的微米全色qled阵列器件及其制备方法 | |
| TW201530809A (zh) | 具有電流注入侷限溝槽之發光二極體 | |
| CN103236474A (zh) | 任意切割式高压led器件的制作方法 | |
| CN213124449U (zh) | 电子功率器件 | |
| CN112467006B (zh) | 微型发光二极管结构与使用其的微型发光二极管显示设备 | |
| CN104733573A (zh) | 高压发光二极管及其制作方法 | |
| TW201704832A (zh) | 畫素結構及其製造方法 | |
| CN112968101B (zh) | 微型led芯片及其制作方法 | |
| CN104143603A (zh) | 导电导热良好的倒装led芯片、及其led器件和制备方法 | |
| CN117153786A (zh) | 一种半导体结构及其制造方法 | |
| TWI703622B (zh) | 用於半導體元件之有效雙金屬觸點形成 | |
| CN112968082B (zh) | 一种发光器件结构制作方法、显示背板及显示装置 | |
| CN112993116A (zh) | 发光器件制作方法、发光器件以及显示器件 | |
| CN111192820A (zh) | 自对准竖直固态装置制造和集成方法 | |
| JP2012521082A (ja) | 垂直接触電子部品及びその製造方法 | |
| KR100219043B1 (ko) | 반도체 장치의 소자분리막 형성 방법 | |
| CN116564894B (zh) | 一种半导体结构及其制造方法 | |
| CN217588966U (zh) | 一种发光二极管 | |
| KR100553366B1 (ko) | 질화물 반도체 소자 제조 방법 | |
| US12125762B2 (en) | Silicon carbide power device with improved robustness and corresponding manufacturing process | |
| US8431454B2 (en) | Fabricating process of circuit substrate and circuit substrate structure | |
| CN116759497A (zh) | MicroLED像素化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Patentee after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd. Country or region after: China Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Patentee before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |