CN111900187B - 一种艺术品展示屏及其制作方法 - Google Patents

一种艺术品展示屏及其制作方法 Download PDF

Info

Publication number
CN111900187B
CN111900187B CN202010671745.6A CN202010671745A CN111900187B CN 111900187 B CN111900187 B CN 111900187B CN 202010671745 A CN202010671745 A CN 202010671745A CN 111900187 B CN111900187 B CN 111900187B
Authority
CN
China
Prior art keywords
layer
groove
interlayer dielectric
metal bump
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010671745.6A
Other languages
English (en)
Other versions
CN111900187A (zh
Inventor
孙波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zibo Vocational Institute
Original Assignee
Zibo Vocational Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zibo Vocational Institute filed Critical Zibo Vocational Institute
Priority to CN202010671745.6A priority Critical patent/CN111900187B/zh
Publication of CN111900187A publication Critical patent/CN111900187A/zh
Application granted granted Critical
Publication of CN111900187B publication Critical patent/CN111900187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明涉及一种艺术品展示屏及其制作方法，该方法包括：在所述衬底基板上沉积缓冲层、半导体有源层、栅极绝缘层、栅极层以及层间介质层，接着对所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，以形成围绕所述显示面板的像素区域的第一凹槽，接着在所述第一凹槽的底面形成第二凹槽，接着在所述第一凹槽和所述第二凹槽中沉积金属材料以形成一金属凸块，接着在所述金属凸块的上表面形成第三凹槽；接着在所述层间介质层上形成平坦化层，接着在所述平坦化层上形成阳极层、发光层和阴极层。

Description

一种艺术品展示屏及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种艺术品展示屏及其制作方法。
背景技术
现有的艺术品展示屏通常采用有机发光二极管显示板作为其主体部分，所述有机发光二极管显示面板具有自发光、快速响应、宽视角以及制作简单等优点。现有的有机发光二极管显示面板的制备过程中，通过是在基板上依次形成缓冲层、半导体有源层、栅极绝缘层、栅极、层间介质层、源漏极、平坦化层以及有机发光二极管单元。现有的艺术品展示屏在使用过程中容易产生开裂进而使其损坏的现象。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种艺术品展示屏及其制作方法。
为实现上述目的，本发明提出的一种艺术品展示屏的制作方法，所述艺术品展示屏包括一显示面板，所述显示面板的制作方法包括以下步骤：
(1)提供一衬底基板，在所述衬底基板上沉积缓冲层。
(2)接着在所述缓冲层上沉积半导体有源层，所述半导体有源层包括间隔设置的多个半导体有源单元，每个所述半导体有源单元的两端分别设置有源极接触区和漏极接触区。
(3)接着在所述半导体有源层上沉积栅极绝缘层。
(4)接着在所述栅极绝缘层上沉积栅极层，所述栅极层包括间隔设置的多个栅极单元，其中多个所述半导体有源单元与多个所述栅极单元分别一一对应。
(5)接着在所述栅极层上沉积层间介质层，接着在所述层间介质层中形成对应所述源极接触区的源极接触孔，并在所述层间介质层中形成对应所述漏极接触区的漏极接触孔。
(6)接着在所述层间介质层上沉积源漏极材料层，使得部分的所述源漏极材料层嵌入到所述源极接触孔中和所述漏极接触孔中，对所述源漏极材料层进行图案化处理，以形成间隔设置的源电极和漏电极，其中，所述源电极通过所述源极接触孔与所述源极接触区相接触，所述漏电极通过所述漏极接触孔与所述漏极接触区相接触，以形成多个薄膜晶体管单元。
(7)接着对所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，以形成围绕所述显示面板的像素区域的第一凹槽，接着对所述第一凹槽的底面进行进一步的刻蚀处理，以在所述第一凹槽的底面形成第二凹槽，其中所述第二凹槽的宽度小于所述第一凹槽的宽度。
(8)接着在所述第一凹槽和所述第二凹槽中沉积金属材料以形成一金属凸块，其中，所述金属凸块填满所述第二凹槽，且所述金属凸块的侧壁与所述第一凹槽的侧面之间具有间隙，且所述金属凸块高于所述层间介质层。
(9)接着对所述金属凸块的上表面进行刻蚀处理，以在所述金属凸块的上表面形成第三凹槽。
(10)接着在所述层间介质层上形成平坦化层，所述平坦化层覆盖所述层间介质层、所述源电极、所述漏电极以及所述金属凸块，且所述平坦化层的一部分嵌入所述所述间隙和所述第三凹槽中。
(11)接着在所述平坦化层上形成多个第一开孔，其中，每个第一开孔暴露相应的每个所述薄膜晶体管单元的所述漏电极，接着在每个所述第一开孔中形成阳极层，所述阳极层与所述漏电极电连接。
(12)接着在所述阳极层上依次形成发光层和阴极层，以形成多个发光单元，其中，多个所述薄膜晶体管单元与多个所述发光单元分别一一对应。
作为优选，在所述步骤(2)中，在所述半导体有源单元中还具有位于所述源极接触区和所述漏极接触区之间的沟道区域，其中，所述沟道区域不掺杂杂质，所述源极接触区和所述漏极接触区掺杂有N型杂质或P型杂质。
作为优选，在所述步骤(5)中，所述层间介质层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述层间介质层通过PECVD、ALD、热氧化、物理气相沉积、化学气相沉积中的一种或多种方法形成，所述源极接触孔和所述漏极接触孔通过湿法刻蚀或干法刻蚀形成。
作为优选，在所述步骤(7)中，通过湿法刻蚀或干法刻蚀形成所述第一凹槽和所述第二凹槽，所述第二凹槽的深度大于所述第一凹槽的深度。
作为优选，在所述步骤(8)中，所述金属凸块的高度与所述第一凹槽和所述第二凹槽的深度之和比值为1.5-2.5，所述金属凸块的宽度与所述间隙的宽度的比值为4-8。
作为优选，所述金属凸块的两侧壁与所述第一凹槽的两侧面之间分别具有一所述间隙。
作为优选，在所述步骤(9)中，所述第三凹槽形成于所述金属凸块的上表面的中间区域，所述金属凸块的宽度与所述第三凹槽的宽度的比值为2-4，所述第三凹槽的底表面低于所述层间介质层的上表面。
作为优选，在所述步骤(10)中，所述平坦化层为有机树脂材料，所述平坦化层通过旋涂、喷涂、模塑或刮涂工艺形成。
本发明还提出一种艺术品展示屏，所述艺术品展示屏采用上述方法形成的。
本发明与现有技术相比具有下列优点：
在本发明的艺术品展示屏的制备过程中，通过在所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，进而形成围绕所述显示面板的像素区域的凹槽结构，进而将一金属凸块嵌入到所述凹槽结构中并突出于所述层间介质层，然后再形成平坦化层，其中金属凸块的设置增加了平坦化层和层间介质层的粘合稳固性，有效防止平坦化层剥离，并通过优化凹槽结构和金属凸块的具体结构，有效增加了层间介质层、金属凸块以及平坦化层三者之间的接触稳定性，进而可以有效提高艺术品展示屏的使用寿命。
附图说明
图1-图12为本发明的艺术品展示屏的制备过程的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
应当理解，在本发明中，“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。应当理解，在本发明中，“多个”是指两个或两个以上。“包括A、B和C”是指A、B、C三者都包括，“包括A、B或C”是指包括A、B、C三者之一，“包括A、B和/或C”是指包括A、B、C三者中任1个或任2个或3个。应当理解，在本发明中，“与A对应的B”、“与A相对应的B”、“A与B相对应”或者“B与A相对应”，表示B与A的形状或功能具有对应关系，根据A可以确定B。根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其他信息确定B。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征
下面以具体地实施例对本发明的技术方案进行详细说明。所述实施例的示例在附图中示出，其中自始至终以相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
本发明提出的一种艺术品展示屏的制作方法，所述艺术品展示屏包括一显示面板，所述显示面板的制作方法包括以下步骤：
(1)提供一衬底基板，在所述衬底基板上沉积缓冲层。
(2)接着在所述缓冲层上沉积半导体有源层，所述半导体有源层包括间隔设置的多个半导体有源单元，每个所述半导体有源单元的两端分别设置有源极接触区和漏极接触区。
(3)接着在所述半导体有源层上沉积栅极绝缘层。
(4)接着在所述栅极绝缘层上沉积栅极层，所述栅极层包括间隔设置的多个栅极单元，其中多个所述半导体有源单元与多个所述栅极单元分别一一对应。
(5)接着在所述栅极层上沉积层间介质层，接着在所述层间介质层中形成对应所述源极接触区的源极接触孔，并在所述层间介质层中形成对应所述漏极接触区的漏极接触孔。
(6)接着在所述层间介质层上沉积源漏极材料层，使得部分的所述源漏极材料层嵌入到所述源极接触孔中和所述漏极接触孔中，对所述源漏极材料层进行图案化处理，以形成间隔设置的源电极和漏电极，其中，所述源电极通过所述源极接触孔与所述源极接触区相接触，所述漏电极通过所述漏极接触孔与所述漏极接触区相接触，以形成多个薄膜晶体管单元。
(7)接着对所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，以形成围绕所述显示面板的像素区域的第一凹槽，接着对所述第一凹槽的底面进行进一步的刻蚀处理，以在所述第一凹槽的底面形成第二凹槽，其中所述第二凹槽的宽度小于所述第一凹槽的宽度。
(8)接着在所述第一凹槽和所述第二凹槽中沉积金属材料以形成一金属凸块，其中，所述金属凸块填满所述第二凹槽，且所述金属凸块的侧壁与所述第一凹槽的侧面之间具有间隙，且所述金属凸块高于所述层间介质层。
(9)接着对所述金属凸块的上表面进行刻蚀处理，以在所述金属凸块的上表面形成第三凹槽。
(10)接着在所述层间介质层上形成平坦化层，所述平坦化层覆盖所述层间介质层、所述源电极、所述漏电极以及所述金属凸块，且所述平坦化层的一部分嵌入所述所述间隙和所述第三凹槽中。
(11)接着在所述平坦化层上形成多个第一开孔，其中，每个第一开孔暴露相应的每个所述薄膜晶体管单元的所述漏电极，接着在每个所述第一开孔中形成阳极层，所述阳极层与所述漏电极电连接。
(12)接着在所述阳极层上依次形成发光层和阴极层，以形成多个发光单元，其中，多个所述薄膜晶体管单元与多个所述发光单元分别一一对应。
其中，在所述步骤(2)中，在所述半导体有源单元中还具有位于所述源极接触区和所述漏极接触区之间的沟道区域，其中，所述沟道区域不掺杂杂质，所述源极接触区和所述漏极接触区掺杂有N型杂质或P型杂质。
其中，在所述步骤(5)中，所述层间介质层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述层间介质层通过PECVD、ALD、热氧化、物理气相沉积、化学气相沉积中的一种或多种方法形成，所述源极接触孔和所述漏极接触孔通过湿法刻蚀或干法刻蚀形成。
其中，在所述步骤(7)中，通过湿法刻蚀或干法刻蚀形成所述第一凹槽和所述第二凹槽，所述第二凹槽的深度大于所述第一凹槽的深度。
其中，在所述步骤(8)中，所述金属凸块的高度与所述第一凹槽和所述第二凹槽的深度之和比值为1.5-2.5，所述金属凸块的宽度与所述间隙的宽度的比值为4-8。
其中，所述金属凸块的两侧壁与所述第一凹槽的两侧面之间分别具有一所述间隙。
其中，在所述步骤(9)中，所述第三凹槽形成于所述金属凸块的上表面的中间区域，所述金属凸块的宽度与所述第三凹槽的宽度的比值为2-4，所述第三凹槽的底表面低于所述层间介质层的上表面。
其中，在所述步骤(10)中，所述平坦化层为有机树脂材料，所述平坦化层通过旋涂、喷涂、模塑或刮涂工艺形成。
本发明还提出一种艺术品展示屏，所述艺术品展示屏采用上述方法形成的。
请参考图1-12，一种艺术品展示屏的制作方法，所述艺术品展示屏包括一显示面板，所述艺术品展示屏还包括封装所述显示面板的外壳，所述显示面板的制作方法包括以下步骤：
如图1所示，首先进行步骤(1)，提供一衬底基板1，在所述衬底基板1上沉积缓冲层2。在具体的实施例中，所述衬底基板1可以由绝缘衬底形成，绝缘沉积具体可以为钢化玻璃、石英、蓝宝石、陶瓷、有机玻璃、塑料等。但是，本发明不限于此，衬底基板1也可以由铝、铜、不锈钢、镁铝合金等构成的金属衬底，所述衬底基板1具有足够的厚度以承载显示面板的各功能器件。
此外，所述缓冲层2用于阻挡杂质元素渗透而影响薄膜晶体管的性能，同时也具有平坦的表面，以便于后续半导体有源层的沉积。所述缓冲层2可以由能够起到上述作用的各种材料形成。在具体的实施例中，可以采用氮化硅层、氧化硅层以及氮氧化硅层中的任何一个或多个作为缓冲层2。所述缓冲层2可以利用PECVD法形成。当然在其他的实施例中，缓冲层2并不是一定要设置的，可以根据衬底基板的材质以及显示面板的制作工艺而予以省略。
如图2所示，接着进行步骤(2)，在所述缓冲层上沉积半导体有源层，所述半导体有源层包括间隔设置的多个半导体有源单元31，每个所述半导体有源单元31的两端分别设置有源极接触区和漏极接触区(未图示)，在所述半导体有源单元31中还具有位于所述源极接触区和所述漏极接触区之间的沟道区域，其中，所述沟道区域不掺杂杂质，所述源极接触区和所述漏极接触区掺杂有N型杂质或P型杂质。
在具体的实施例中，在所述缓冲层2上沉积一层多晶硅薄膜，然后利用光刻胶为掩膜，通过刻蚀去除部分的多晶硅，进而形成间隔设置的多个半导体有源单元31。每个所述半导体有源单元31均包括相对设置的源极接触区和漏极接触区，以及位于所述所述源极接触区和所述漏极接触区之间的沟道区域，其中，所述沟道区域不掺杂杂质，即为本征多晶硅，当所述源极接触区和所述漏极接触区掺杂有N型杂质时，其待掺杂的离子材料可以为磷(P)，而当所述源极接触区和所述漏极接触区掺杂有P型杂质，其待掺杂的离子材料可以为硼(B)。
如图3所示，接着进行步骤(3)，接着在所述半导体有源层上沉积栅极绝缘层32。
在具体的实施例中，栅极绝缘层32可以由氮化硅或氧化硅形成，所述栅极绝缘层32可以通过等离子增强化学气相沉积工艺形成。
如图4所示，接着进行步骤(4)，在所述栅极绝缘层32上沉积栅极层，所述栅极层包括间隔设置的多个栅极单元33，其中多个所述半导体有源单元31与多个所述栅极单元33分别一一对应。
在具体的实施例中，栅极层的材料可以是银、铜、铝、镍、钛、钯中的一种或多种，所述栅极层可以通过磁控溅射、热蒸镀、化学镀或电镀形成，更具体的，所述栅极层可以是钛/钯/银叠层、镍/铜叠层或铜/铝叠层。在更具体的实施例中，通过磁控溅射形成金属层后，在所述金属层上形成光刻胶，接着通过曝光、显影和刻蚀工艺以形成多个栅极单元33，每个所述栅极单元33与相应的所述半导体有源单元31的沟道区域重叠。
如图5所示，接着进行步骤(5)，在所述栅极层上沉积层间介质层4，接着在所述层间介质层4中形成对应所述源极接触区的源极接触孔41，并在所述层间介质层4中形成对应所述漏极接触区的漏极接触孔42。
其中，所述层间介质层4的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述层间介质层通过PECVD、ALD、热氧化、物理气相沉积、化学气相沉积中的一种或多种方法形成，所述源极接触孔41和所述漏极接触孔42通过湿法刻蚀或干法刻蚀形成。
在具体的实施例中，通过PECVD法沉积氮化硅、氧化硅或氮氧化硅或者通过ALD法沉积氧化铝以形成所述层间介质层4，然后利用湿法刻蚀或干法刻蚀工艺以形成暴露所述源极接触区的源极接触孔41以及暴露所述漏极接触区的漏极接触孔42。
如图6所示，接着进行步骤(6)，在所述层间介质层4上沉积源漏极材料层，使得部分的所述源漏极材料层嵌入到所述源极接触孔41中和所述漏极接触孔42中，对所述源漏极材料层进行图案化处理，以形成间隔设置的源电极51和漏电极52，其中，所述源电极51通过所述源极接触孔41与所述源极接触区相接触，所述漏电极52通过所述漏极接触孔42与所述漏极接触区相接触，以形成多个薄膜晶体管单元。
在具体的实施例中，所述源漏极材料层的材质为银、铜、铝、镍、钛、钯中的一种或多种，所述源漏极材料层可以通过磁控溅射、热蒸镀、化学镀或电镀形成，更具体的，所述源漏极材料层可以是钛/钯/银叠层、镍/铜叠层或铜/铝叠层。在更具体的实施例中，通过磁控溅射形成金属层后，在所述金属层上形成光刻胶，接着通过曝光、显影和刻蚀工艺以形成源电极51和漏电极52。
如图7所示，接着进行步骤(7)，对所述显示面板的边缘区域的所述层间介质层4进行蚀刻处理，以形成围绕所述显示面板的像素区域的第一凹槽43，接着对所述第一凹槽43的底面进行进一步的刻蚀处理，以在所述第一凹槽43的底面形成第二凹槽44，其中所述第二凹槽44的宽度小于所述第一凹槽43的宽度。通过湿法刻蚀或干法刻蚀形成所述第一凹槽43和所述第二凹槽44，所述第二凹槽44的深度大于所述第一凹槽的深度。
在具体的实施例中，所述第一凹槽43可以围绕所述显示面板的四周边缘的连续的环形凹槽，进而使得所述第二凹槽44也是连续的形成在所述第一凹槽的底部。而在另一优选的实施例中，所述第一凹槽43是围绕所述显示面板的四周边缘的非连续的多个沟槽组成，进而在每个沟槽的底部形成一第二凹槽44，通过非连续的设置，进一步增加了后续形成的金属凸块的外露的表面积，可以进一步的增加层间介质层与平坦化层之间的结合力。在更优选的实施例中，在所述显示面板的四个角落区域，形成多个排列相对紧密的第一凹槽43，而在所述显示面板的四个边缘形成多个排列相对稀疏的第一凹槽43，这是因为角落处的层间介质层和平坦化层之间更易发生剥离现象，通过设置更密的第一凹槽43，可以进一步增加角落处层间介质层和平坦化层之间的结合力。具体的，所述第一凹槽43具有相同的尺寸，且边缘处相邻第一凹槽43之间的间距与角落处的相邻第一凹槽43之间的间距的比值为1.5-3，更优选的，边缘处相邻第一凹槽43之间的间距与角落处的相邻第一凹槽43之间的间距的比值为2。
如图8所示，接着进行步骤(8)，在所述第一凹槽43和所述第二凹槽44中沉积金属材料以形成一金属凸块6，其中，所述金属凸块6填满所述第二凹槽44，且所述金属凸块6的侧壁与所述第一凹槽43的侧面之间具有间隙，且所述金属凸块6高于所述层间介质层4。所述金属凸块6的高度与所述第一凹槽和所述第二凹槽的深度之和比值为1.5-2.5，所述金属凸块6的宽度与所述间隙的宽度的比值为4-8。
在具体的实施例中，所述金属凸块6的材质为铜、铝、钛、镍、钴、钯、银中的一种或多种，且通过磁控溅射、热蒸镀、电镀或化学镀工艺形成。更具体的，所述金属凸块6的材质为铜或铝，所述金属凸块通过磁控溅射或电镀工艺形成。优选的，所述金属凸块6的高度与所述第一凹槽和所述第二凹槽的深度之和比值为2，所述金属凸块6的宽度与所述间隙的宽度的比值为6，通过优选上述工艺参数，可以有效增加层间介质层和平坦化层之间的接合强度。更具体的，所述金属凸块6位于所述第一凹槽43的中间区域，进而使得所述金属凸块6的两侧壁与所述第一凹槽43的两侧面之间分别具有一所述间隙。
如图9所示，接着进行步骤(9)，对所述金属凸块6的上表面进行刻蚀处理，以在所述金属凸块6的上表面形成第三凹槽61。
在具体的实施例中，通过溶液刻蚀或激光刻蚀形成所述第三凹槽61，所述第三凹槽61形成于所述金属凸块6的上表面的中间区域，所述金属凸块6的宽度与所述第三凹槽61的宽度的比值为2-4，更优选的，所述金属凸块6的宽度与所述第三凹槽61的宽度的比值为3，所述第三凹槽61的底表面低于所述层间介质层4的上表面，进而便于后续的平坦化层具有足够的嵌入深度。
如图10所示，接着进行步骤(10)，在所述层间介质层4上形成平坦化层7，所述平坦化层7覆盖所述层间介质层4、所述源电极51、所述漏电极52以及所述金属凸块6，且所述平坦化层7的一部分嵌入所述所述间隙和所述第三凹槽61中。
具体的，所述平坦化层7为有机树脂材料，所述平坦化层7通过旋涂、喷涂、模塑或刮涂工艺形成，更具体的，所述平坦化层7可以是丙烯酸树脂或环氧树脂。
如图11所示，接着进行步骤(11)，接着在所述平坦化层7上形成多个第一开孔71，其中，每个第一开孔71暴露相应的每个所述薄膜晶体管单元的所述漏电极52，接着在每个所述第一开孔71中形成阳极层81，所述阳极层81与所述漏电极52电连接。
如图12所示，接着进行步骤(12)，在所述阳极层81上依次形成发光层82和阴极层83，以形成多个发光单元，其中，多个所述薄膜晶体管单元与多个所述发光单元分别一一对应。
在具体的实施例中，所述发光层可以是小分子有机材料或高分子有机材料，进一步可选的，在所述发光层82与阳极层81、阴极层83之间具有空穴注入层、空穴传输层、电子传输层以及电子注入层。
本发明还提出一种如图12所述的艺术品展示屏，其采用上述方法制备形成的，在本发明的艺术品展示屏的制备过程中，通过在所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，进而形成围绕所述显示面板的像素区域的凹槽结构，进而将一金属凸块嵌入到所述凹槽结构中并突出于所述层间介质层，然后再形成平坦化层，其中金属凸块的设置增加了平坦化层和层间介质层的粘合稳固性，有效防止平坦化层剥离，并通过优化凹槽结构和金属凸块的具体结构，有效增加了层间介质层、金属凸块以及平坦化层三者之间的接触稳定性，进而可以有效提高艺术品展示屏的使用寿命。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (9)

1.一种艺术品展示屏的制作方法，其特征在于：所述艺术品展示屏包括一显示面板，所述显示面板的制作方法包括以下步骤：
(1)提供一衬底基板，在所述衬底基板上沉积缓冲层；
(2)接着在所述缓冲层上沉积半导体有源层，所述半导体有源层包括间隔设置的多个半导体有源单元，每个所述半导体有源单元的两端分别设置有源极接触区和漏极接触区；
(3)接着在所述半导体有源层上沉积栅极绝缘层；
(4)接着在所述栅极绝缘层上沉积栅极层，所述栅极层包括间隔设置的多个栅极单元，其中多个所述半导体有源单元与多个所述栅极单元分别一一对应；
(5)接着在所述栅极层上沉积层间介质层，接着在所述层间介质层中形成对应所述源极接触区的源极接触孔，并在所述层间介质层中形成对应所述漏极接触区的漏极接触孔；
(6)接着在所述层间介质层上沉积源漏极材料层，使得部分的所述源漏极材料层嵌入到所述源极接触孔中和所述漏极接触孔中，对所述源漏极材料层进行图案化处理，以形成间隔设置的源电极和漏电极，其中，所述源电极通过所述源极接触孔与所述源极接触区相接触，所述漏电极通过所述漏极接触孔与所述漏极接触区相接触，以形成多个薄膜晶体管单元；
(7)接着对所述显示面板的边缘区域的所述层间介质层进行蚀刻处理，以形成围绕所述显示面板的像素区域的第一凹槽，接着对所述第一凹槽的底面进行进一步的刻蚀处理，以在所述第一凹槽的底面形成第二凹槽，其中所述第二凹槽的宽度小于所述第一凹槽的宽度；
(8)接着在所述第一凹槽和所述第二凹槽中沉积金属材料以形成一金属凸块，其中，所述金属凸块填满所述第二凹槽，且所述金属凸块的侧壁与所述第一凹槽的侧面之间具有间隙，且所述金属凸块高于所述层间介质层；
(9)接着对所述金属凸块的上表面进行刻蚀处理，以在所述金属凸块的上表面形成第三凹槽；
(10)接着在所述层间介质层上形成平坦化层，所述平坦化层覆盖所述层间介质层、所述源电极、所述漏电极以及所述金属凸块，且所述平坦化层的一部分嵌入所述所述间隙和所述第三凹槽中；
(11)接着在所述平坦化层上形成多个第一开孔，其中，每个第一开孔暴露相应的每个所述薄膜晶体管单元的所述漏电极，接着在每个所述第一开孔中形成阳极层，所述阳极层与所述漏电极电连接；
(12)接着在所述阳极层上依次形成发光层和阴极层，以形成多个发光单元，其中，多个所述薄膜晶体管单元与多个所述发光单元分别一一对应。
2.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(2)中，在所述半导体有源单元中还具有位于所述源极接触区和所述漏极接触区之间的沟道区域，其中，所述沟道区域不掺杂杂质，所述源极接触区和所述漏极接触区掺杂有N型杂质或P型杂质。
3.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(5)中，所述层间介质层的材料为氮化硅、氧化硅、氮氧化硅、氧化铝、氧化锆中的一种或多种，所述层间介质层通过PECVD、ALD、热氧化、物理气相沉积、化学气相沉积中的一种或多种方法形成，所述源极接触孔和所述漏极接触孔通过湿法刻蚀或干法刻蚀形成。
4.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(7)中，通过湿法刻蚀或干法刻蚀形成所述第一凹槽和所述第二凹槽，所述第二凹槽的深度大于所述第一凹槽的深度。
5.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(8)中，所述金属凸块的高度与所述第一凹槽和所述第二凹槽的深度之和比值为1.5-2.5，所述金属凸块的宽度与所述间隙的宽度的比值为4-8。
6.根据权利要求5所述的艺术品展示屏的制作方法，其特征在于：所述金属凸块的两侧壁与所述第一凹槽的两侧面之间分别具有一所述间隙。
7.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(9)中，所述第三凹槽形成于所述金属凸块的上表面的中间区域，所述金属凸块的宽度与所述第三凹槽的宽度的比值为2-4，所述第三凹槽的底表面低于所述层间介质层的上表面。
8.根据权利要求1所述的艺术品展示屏的制作方法，其特征在于：在所述步骤(10)中，所述平坦化层为有机树脂材料，所述平坦化层通过旋涂、喷涂、模塑或刮涂工艺形成。
9.一种艺术品展示屏，其特征在于，所述艺术品展示屏采用权利要求1-8任一项所述的方法形成的。
CN202010671745.6A 2020-07-13 2020-07-13 一种艺术品展示屏及其制作方法 Active CN111900187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010671745.6A CN111900187B (zh) 2020-07-13 2020-07-13 一种艺术品展示屏及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010671745.6A CN111900187B (zh) 2020-07-13 2020-07-13 一种艺术品展示屏及其制作方法

Publications (2)

Publication Number Publication Date
CN111900187A CN111900187A (zh) 2020-11-06
CN111900187B true CN111900187B (zh) 2022-04-12

Family

ID=73192532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010671745.6A Active CN111900187B (zh) 2020-07-13 2020-07-13 一种艺术品展示屏及其制作方法

Country Status (1)

Country Link
CN (1) CN111900187B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039791A (ko) * 2002-11-04 2004-05-12 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 구조 및 그 제조 방법
CN1622337A (zh) * 2003-11-27 2005-06-01 三星Sdi株式会社 薄膜晶体管及其制造方法
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN108269835A (zh) * 2018-01-19 2018-07-10 云谷（固安）科技有限公司 显示基板及其制作方法、显示装置
CN109256482A (zh) * 2018-08-31 2019-01-22 云谷（固安）科技有限公司 显示面板及其制造方法
CN109979980A (zh) * 2019-03-28 2019-07-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN110600517A (zh) * 2019-09-16 2019-12-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2020062410A1 (zh) * 2018-09-27 2020-04-02 武汉华星光电技术有限公司 有机发光二极管显示器及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279317B1 (ko) * 2008-06-04 2013-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP5964807B2 (ja) * 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
CN106374055B (zh) * 2016-10-19 2019-04-30 深圳市华星光电技术有限公司 Oled显示面板的制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039791A (ko) * 2002-11-04 2004-05-12 삼성에스디아이 주식회사 유기 전계 발광 표시 장치의 구조 및 그 제조 방법
CN1622337A (zh) * 2003-11-27 2005-06-01 三星Sdi株式会社 薄膜晶体管及其制造方法
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN108269835A (zh) * 2018-01-19 2018-07-10 云谷（固安）科技有限公司 显示基板及其制作方法、显示装置
CN109256482A (zh) * 2018-08-31 2019-01-22 云谷（固安）科技有限公司 显示面板及其制造方法
WO2020062410A1 (zh) * 2018-09-27 2020-04-02 武汉华星光电技术有限公司 有机发光二极管显示器及其制作方法
CN109979980A (zh) * 2019-03-28 2019-07-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN110600517A (zh) * 2019-09-16 2019-12-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
CN111900187A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
US11063172B2 (en) Method for producing a device with light emitting and/or light receiving diodes and with self-aligned collimation grid
US20200328267A1 (en) Flexible display panel and manufacturing method thereof
CN110429118A (zh) 显示面板及其制备方法和显示装置
CN102969329B (zh) 含具有反射结构的电极的有机发光显示装置及其制造方法
US7615922B2 (en) Electro-luminescent display device and method for fabricating the same
US10510901B2 (en) Thin film transistor and fabrication method thereof, array substrate and display device
CN111463242B (zh) 一种显示面板、其制作方法及显示装置
US10043676B2 (en) Local semiconductor wafer thinning
CN103137680A (zh) 具有超级接口的功率晶体管组件及其制作方法
CN111048592B (zh) 一种薄膜场效应晶体管结构及制作方法
CN113097265B (zh) 显示面板及其制备方法
CN111276636B (zh) 有机发光二极管显示器及其制造方法
CN111900187B (zh) 一种艺术品展示屏及其制作方法
CN110581154B (zh) 显示面板及显示面板的制备方法
CN112080721A (zh) 掩膜板及其制备方法、显示基板及显示装置
CN110970574B (zh) 显示面板及其制备方法、显示装置
CN102820316B (zh) 一种led显示微阵列及其制备方法
CN217588966U (zh) 一种发光二极管
CN110993671A (zh) Oled显示基板及其制作方法、显示装置
CN219106158U (zh) 一种oled显示器
TW595245B (en) Structure and manufacturing method of OLED
CN111834434B (zh) 一种oled显示装置及其制备方法
CN219106131U (zh) 半导体器件和电子器件
WO2021139657A1 (zh) 有机电致发光结构及其制作方法、显示装置
CN109103206B (zh) 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant