TWI823267B - 半導體晶片與發光裝置 - Google Patents

半導體晶片與發光裝置 Download PDF

Info

Publication number
TWI823267B
TWI823267B TW111106621A TW111106621A TWI823267B TW I823267 B TWI823267 B TW I823267B TW 111106621 A TW111106621 A TW 111106621A TW 111106621 A TW111106621 A TW 111106621A TW I823267 B TWI823267 B TW I823267B
Authority
TW
Taiwan
Prior art keywords
light
semiconductor
electrode
layer
passivation layer
Prior art date
Application number
TW111106621A
Other languages
English (en)
Other versions
TW202301627A (zh
Inventor
郭修邑
Original Assignee
隆達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 隆達電子股份有限公司 filed Critical 隆達電子股份有限公司
Publication of TW202301627A publication Critical patent/TW202301627A/zh
Application granted granted Critical
Publication of TWI823267B publication Critical patent/TWI823267B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本揭露提供一種半導體晶片，半導體晶片包含半導體疊層與鈍化層。半導體疊層包含頂面、底面及複數側壁，側壁位於相對的頂面與底面之間。鈍化層共形地覆蓋半導體疊層的頂面及側壁。自底面俯視時，半導體疊層的俯視輪廓包含複數邊緣及複數轉角，每一轉角由相鄰的二個邊緣定義而成，鈍化層的俯視輪廓環繞半導體疊層的俯視輪廓，且鈍化層的俯視輪廓包含凸出部，凸出部相鄰於複數轉角的其中一個，並自鈍化層的俯視輪廓向外凸出。

Description

半導體晶片與發光裝置
本揭露的一些實施方式是關於一種半導體晶片與發光裝置。
近年來，各種新型態的顯示器逐漸興起。這些顯示器大多朝向解析度增加以及節能的方向發展，微型發光二極體（micro light-emitting diode，μLED）即為其中一重要發展型態。
微型發光二極體將傳統發光二極體尺寸微縮至約100微米以下甚至數十微米之數量級。在此數量級下，相同面積內的發光二極體數量遽增，因此發光二極體自生長基板轉移至顯示板的良率需達99%以上。以現今之製程技術，此巨量轉移（mass transfer）尚有許多技術難題待解決。
本揭露的一些實施方式中，半導體晶片包含半導體疊層與鈍化層。半導體疊層包含頂面、底面及複數側壁，側壁位於相對的頂面與底面之間。鈍化層共形地覆蓋半導體疊層的頂面及側壁。自底面俯視時，半導體疊層的俯視輪廓包含複數邊緣及複數轉角，每一轉角由相鄰的二個邊緣定義而成，鈍化層的俯視輪廓環繞半導體疊層的俯視輪廓，且鈍化層的俯視輪廓包含凸出部，凸出部相鄰於轉角的其中一個，並自鈍化層的俯視輪廓向外凸出。
本揭露的一些實施方式中，鈍化層的凸出部具有斷裂面。
本揭露的一些實施方式中，底面包含凹凸結構。
本揭露的一些實施方式中半導體晶片為發光二極體晶片，且半導體晶片更包含位於鈍化層上的第一電極。半導體疊層包含第一半導體層、主動層及第二半導體層依序堆疊，且第一電極貫穿鈍化層以與第一半導體層電性連接。
本揭露的一些實施方式中，半導體晶片更包含第二電極，位於鈍化層上，且貫穿鈍化層以與第二半導體層電性連接，其中，第一電極與第二電極位於半導體疊層的同一側。
本揭露的一些實施方式中，半導體晶片更包含第二電極，位於半導體疊層的底面上，並與第二半導體層電性連接，其中，第一電極與第二電極分別位於半導體疊層的相對二側。
本揭露的一些實施方式中，半導體晶片為積體電路晶片，且半導體晶片更包含第一電極，位於半導體疊層上，並與半導體疊層電性連接。
本揭露的一些實施方式中，發光裝置包含載板、發光單元與控制單元。發光單元位於載板上，發光單元各自發出紅光、綠光或藍光，且任二相鄰的該光單元之間具有不透光結構，其中，至少一發光單元中包含一個半導體晶片。控制單元位於載板上，其中，控制單元與發光單元中的至少一者電性連接。
本揭露的一些實施方式中，半導體晶片包含半導體疊層與鈍化層。半導體疊層包含頂面、底面及複數側壁，側壁位於相對的頂面與底面之間。鈍化層共形地覆蓋半導體疊層的頂面及側壁。其中，自底面方向俯視時，半導體晶片的俯視輪廓為包含複數邊緣及複數轉角的封閉形狀，每一轉角由相鄰的二個邊緣定義而成，且複數轉角中的至少一者，具有斷裂面。
本揭露的一些實施方式中，半導體晶片的俯視輪廓範圍內，複數轉角中任二個不相鄰的轉角的連線不等長。
本揭露的一些實施方式中，半導體晶片為發光二極體晶片，且半導體晶片更包含第一電極，位於鈍化層上。其中，半導體疊層包含第一半導體層、主動層及第二半導體層依序堆疊，且第一電極貫穿鈍化層以與第一半導體層電性連接。
本揭露的一些實施方式中，半導體晶片更包含第二電極，位於鈍化層上，且貫穿鈍化層以與第二半導體層電性連接。其中，第一電極與第二電極位於半導體疊層的同一側。
本揭露的一些實施方式中，半導體晶片更包含第二電極，位於半導體疊層的底面上，並與第二半導體層電性連接，其中，第一電極與第二電極分別位於半導體疊層的相對二側。
本揭露的一些實施方式中，半導體晶片為積體電路晶片，且半導體晶片更包含第一電極，位於半導體疊層上，並與半導體疊層電性連接。
本揭露的一些實施方式中，發光裝置包含載板、複數個發光單元與控制單元。發光單元位於載板上，發光單元各自發出紅光、綠光、或藍光，且任二相鄰的發光單元之間具有不透光結構，其中，至少一發光單元中包含半導體晶片。控制單元位於載板上，其中，控制單元與發光單元中的至少一者電性連接。
本揭露的一些實施方式中，半導體晶片的俯視輪廓為包含四個邊緣及四個轉角的封閉四邊形。
本揭露的一些實施方式中，發光裝置，其特徵在於，包含載板與複數個發光二極體晶片。複數個發光二極體晶片位於載板上，並至少沿著第一方向排列，其中發光二極體晶片的每一者包含半導體疊層與鈍化層。半導體疊層包含頂面、底面及至少一側壁，側壁位於相對的頂面與底面之間，其中，半導體疊層包含第一半導體層、主動層及第二半導體層依序堆疊。鈍化層共形地覆蓋半導體疊層的頂面及側壁，且鈍化層包含凸出部，凸出部的延伸方向與第一方向共同定義第一角度，且第一角度為銳角。
本揭露的一些實施方式中，鈍化層的凸出部具有斷裂面。
本揭露的一些實施方式中，發光二極體晶片中的至少一者更包含第一電極及第二電極，第一電極與第二電極分別位於半導體疊層的相對二側。
本揭露的一些實施方式中，發光裝置更包含積體電路晶片，位於載板上，積體電路晶片與發光二極體晶片中的至少一者電性連接。
本揭露的一些實施方式改變半導體的晶片的支架位置，並最小化支架的面積，因此在每個晶圓上產出更多晶片。此外，由於晶片的支架的面積經過最小化，轉移後的晶片上殘留的支架面積變小，可有效降低殘留支架對元件發光光型之影響。據此，半導體晶片的發光效果可提升。
為了使本揭露內容的敘述更加詳盡與完備，下文針對了本揭露的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本揭露具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。
能理解的是，雖然在此可使用用語「第一」、「第二」、「第三」等來敘述各種元件、組成成分、區域、層、及/或部分，這些元件、組成成分、區域、層、及/或部分不應被這些用語限定，且這些用語僅是用來區別不同的元件、組成成分、區域、層、及/或部分。因此，以下討論的一第一元件、組成成分、區域、層、及/或部分可在不偏離本發明之教示的情況下被稱為一第二元件、組成成分、區域、層、及/或部分。
在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本揭露之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。
本揭露的一些實施方式可增加每片晶圓可產出的晶片數量。具體而言，可改變晶片的支架位置，將晶片的支架置於晶片的轉角上。此舉可減少晶片與晶片之間的距離，使得每片晶圓可產出更多晶片。此外，此舉也可減少殘留在轉移後的晶片上的支架面積，並提升晶片的發光效果。
第1圖至第9圖繪示製造本揭露的一些實施方式的半導體晶片的中間製程步驟的橫截面示意圖。在第1圖中，提供第一基板110。第一基板110可為任何適合材料。在一些實施方式中，第一基板110為藍寶石基板。接著。可在第一基板110上沉積半導體疊層120。半導體疊層120可包含不同材料製成的n型/p型半導體層，或是摻雜n型/p型雜質的相同材料，例如，如第1圖所示的第一半導體層121、第二半導體層122與可視情況形成的第三半導體層123。在一些實施方式中，半導體疊層120也包含在第一半導體層121與第二半導體層122之間的主動層124。在一些實施方式中，可在半導體疊層120上沉積透明導電層125。
在一些實施方式中，第一半導體層121為N型摻雜氮化鎵（gallium nitride，GaN），且第二半導體層122為P型摻雜氮化鎵，或者相反。另外，第三半導體層123可為未摻雜之氮化鎵，用以做為第一半導體層121與第一基板110之間的緩衝層。主動層124可為加入量子井結構與/或量子點結構的氮化鎵，因此當電流通過主動層124時，主動層124可發出特定波長的光。透明導電層125可由氧化銦錫(indium tin oxide)或其他合適的材料製成。
如第2圖所示，在透明導電層125與半導體疊層120中形成溝槽134與135。在一些實施方式中，可使用蝕刻製程，例如乾式蝕刻製程，來形成溝槽134與135。舉例而言，可先進行第一蝕刻步驟，以在透明導電層125與半導體疊層120中形成較淺與較寬的溝槽134，接著再進行第二蝕刻步驟，以在第一半導體層121與第三半導體層123中形成較深與較窄的溝槽135。在此蝕刻製程中，溝槽134與135將半導體疊層120部分地分隔成支架126與圖案化半導體疊層127(意即，溝槽134與135的底部距離第一基板110有一段距離)，其中溝槽135界定出圖案化半導體疊層127的側壁128(如第11A圖至第11D圖的俯視輪廓129)。側壁128可界定出後續行程的半導體晶片100的形狀。支架126的位置也在此步驟中決定，其會在第11A圖至第11D圖詳細介紹。在一些實施方式中，溝槽134與135的邊界具有一距離，用於在後續製程中形成電極孔與電極。
如第3圖所示，在半導體疊層120與透明導電層125上共形地沉積鈍化層140。因此，鈍化層140的外輪廓(如在後文的第11A圖至第11D圖所示的俯視輪廓145)僅稍大於半導體晶片100的外輪廓(意即，由側壁128界定出的範圍)。鈍化層140可用於保護半導體疊層120的外露表面，以避免外界異物或水氣侵入，也可確保第一半導體層121與第二半導體層122和後續形成的導電層之間除了透過電極孔外不會電性相連。在一些實施方式中，鈍化層140可為絕緣層。
接著，在鈍化層140中形成第一電極孔142與第二電極孔144。第一電極孔142與第二電極孔144用於分別暴露第二半導體層122(或是與第二半導體層122電性連接的透明導電層125)與第一半導體層121。
接著，如第4圖所示，分別在第一電極孔142與第二電極孔144中，形成第一電極152與第二電極154。第一電極152與第二電極154皆位於半導體疊層120的相同側。第一電極152與第二電極154分別接觸第二半導體層122(或是與第二半導體層122電性連接的透明導電層125)與第一半導體層121，以提供半導體晶片100與後續應用中的顯示裝置的電路板之間的電性連接。
如第5圖所示，在鈍化層140、第一電極152、第二電極154上形成犧牲層160。在形成犧牲層160之後，藉由蝕刻製程或其他適合的方式，形成位於支架126上的凹槽162。並且，凹槽162的底部暴露位於支架126上的部分鈍化層140。
如第6圖所示，在犧牲層160上依序沉積支撐結構層172、連接層174與第二基板176，且支撐結構層172藉由凹槽162(如第5圖所示)與位於支架126上的部分鈍化層140接觸。在一些實施方式中，支撐結構層172由二氧化矽製成，能夠於後續在轉移元件的製程中用於支撐支架126與圖案化半導體疊層127。連接層174為連接半導體層與第二基板176的金屬層，且第二基板176可為與第一基板110類似的基板。
如第7圖所示，翻轉如第6圖所示的結構，並移除第一基板110。在一些實施方式中，可使用蝕刻製程、雷射剝離(Laser-Lift-Off)製程來移除第一基板110。在一些實施方式中，移除第一基板110後，第三半導體層123被暴露的表面為粗糙表面。
如第8圖所示，移除部分的半導體疊層120至暴露位於半導體疊層127與支架126之間的部分鈍化層140的表面為止，並暴露圖案化的半導體疊層127的底面127a，底面127a可以維持是粗糙表面，也可以是平面。在此的底面127a為半導體疊層127裡較遠離主動層124的一面。換句話說，在此步驟中，鈍化層140並不會被移除。可使用任何適合的方法移除部分的半導體疊層120，例如化學機械研磨、蝕刻製程等。在移除部分的半導體疊層120之後，完成半導體晶片100(如第9圖所示)的製程。在一些實施方式中，半導體晶片100可作為發光二極體晶片在後續製程中使用。
如第9圖所示，移除犧牲層160。可使用任何適合的方法，例如是化學蝕刻(Chemical etching)的方式來移除犧牲層160。因此，犧牲層160能夠在不毀損到半導體晶片100的情況下被移除。移除犧牲層160後，半導體晶片100藉由鈍化層140連接在支架126上。接著，使用轉移技術轉移半導體晶片100。半導體晶片100(如第10A圖所示)包含如前文所述的半導體疊層127、鈍化層140、第一電極152與第二電極154。在轉移半導體晶片100的期間，轉移裝置(例如，印章(stamp))會自底面127a接觸半導體晶片100，再將半導體晶片100拔起，同時支架126仍固定於支撐結構層172上，因此拔起的動作會將半導體晶片100從支架126上分離，分離後的半導體晶片100可被轉移至後續應用的裝置上，例如電路板(如第13A圖的載板310)。
第10A圖繪示本揭露的一些實施方式的半導體晶片100的橫截面示圖。半導體晶片100的半導體疊層127具有底面127a與頂面127b，且底面127a與頂面127b之間具有側壁128。頂面127b較底面127a更接近主動層124。由於半導體晶片100是藉由轉移裝置直接從支架126拔除，鈍化層140會從半導體疊層127與支架126之間的連接處斷裂並形成具有斷裂面184的凸出部182。凸出部182與底面127a實質上共平面。在另一些實施方式中，可在底面127a上形成凹凸結構186，如第10B圖所示。當底面127a具有凹凸結構186時，可以減少光的全反射而增加光萃取率。
第11A圖至第11D圖繪示本揭露的一些實施方式的半導體晶片100從底面127a觀看的俯視圖。在第11A圖中，半導體晶片100的半導體疊層127具有俯視輪廓129，而俯視輪廓129具有複數個邊緣130。若俯視輪廓129為四邊形，則俯視輪廓129共有四個邊緣130。然而在其他的實施方式中，俯視輪廓129可為三邊形或多於四邊的多邊形。相鄰的兩個邊緣130共同定義出轉角131。在第11A圖至第11D圖中，俯視輪廓129具有四個轉角131。
半導體晶片100的鈍化層140也具有俯視輪廓145。俯視輪廓145的形狀可與俯視輪廓129實質相同。舉例而言，在第11A圖至第11D圖中，俯視輪廓129為四邊形，則俯視輪廓145亦為四邊形。俯視輪廓145具有複數個邊緣146。相鄰的兩個邊緣146共同定義出轉角147。俯視輪廓129的轉角131與俯視輪廓145的轉角147實質對齊。在相鄰轉角131處(意即轉角147處)具有如前文所述的凸出部182，且凸出部182從鈍化層140的俯視輪廓145向外凸出。
如上所述，在第9圖的製程後的轉移過程中，鈍化層140會自半導體晶片100與支架126之間的連接處斷裂，斷裂後的鈍化層140則為凸出部182，所以凸出部182的斷裂處具有斷裂面184。在此斷裂面184為因斷裂而形成的隨機切面，其與拔除的力道與角度有關，因此每一個凸出部182可具有不同形狀的斷裂面184，且每一個凸出部182亦可具有不同的延伸長度。舉例而言，在第11A圖中，位於對角的兩個凸出部182可具有不同形狀的斷裂面184，且/或兩個凸出部182具有不同的延伸長度。相似的，在第11C圖與第11D圖中，每個凸出部182的斷裂面184可具有不同形狀，且/或每個凸出部182可具有不同的延伸長度。
另外，在第11A圖中，可看出支架126(如第9圖所示)原本置於半導體晶片100的轉角147處。因支架126位於轉角147處，幾乎不佔晶圓空間，所以在製作半導體晶片100時，相鄰的半導體晶片100可緊密排列，如此一來可增加單一晶圓上可製作的半導體晶片100的數量。再者，轉移後的半導體晶片100的殘留支架面積(即凸出部182)可減少，此舉可有效降低殘留支架對元件發光光型之影響，使半導體晶片100的發光效果提升。
在一些實施方式中，半導體晶片100具有長度與寬度，而凸出部182的寬度不超過半導體晶片100的寬度的1/3。凸出部182的寬度基本上由鈍化層140的材料所決定，但若凸出部182的寬度太寬，則不利於半導體晶片100與支架126之間的分離；若凸出部182的寬度太窄，則在移除犧牲層160後，鈍化層140可能無法支撐半導體晶片100。
雖然第11A圖繪示半導體晶片100具有兩個凸出部182，但凸出部182的數量不限於兩個。如第11B圖至第11D圖所示，第11B圖、第11C圖、第11D圖分別繪示半導體晶片100具有1、3、4個凸出部182。此外，每個不相鄰的轉角147可構成一條對角線，如第11A圖至第11D圖所示的對角的連線L1、L2。對角的連線的端部可以是不具有凸出部182的轉角147的邊界的中點或是凸出部182的邊界的中點。舉例而言，對角的連線可以是兩個斷裂面184的中點連線，如第11A圖的連線L1所示。對角的連線可以是兩個轉角147的中點連線，如第11A圖的連線L2所示。對角的連線可以是一個轉角147與一個斷裂面184的中點連線，如第11B圖的連線L1所示。由於凸出部182的存在，在每個半導體晶片100中，對角的連線L1、L2皆不等長。這是因為從支架126(如第9圖所示)拔除半導體晶片100時，與支架126連接的部分受力不一，而造成形成的凸出部182長度不一。
本揭露之半導體晶片可不限於上述之發光二極體晶片。第12圖繪示一些實施方式之半導體晶片200的橫截面示意圖。在第12圖中，半導體晶片200可以為積體電路晶片，並包含半導體疊層227、鈍化層240與第一電極250。鈍化層240共形地覆蓋半導體疊層227，且第一電極250貫穿半導體疊層，與半導體疊層227電性連接。此外，鈍化層240包含具有斷裂面284的凸出部282。半導體晶片200與半導體晶片100的差別為半導體疊層的組成。在一些實施方式中，半導體晶片200的半導體疊層227可包含矽層等，且可在半導體疊層227中形成金屬層、互連結構、元件(例如電晶體、電阻器、電容器等)等合適的構造，而第一電極250可與半導體疊層227中的元件電性連接。
第13A圖繪示使用本揭露的一些實施方式的發光裝置300的橫截面示意圖。發光裝置300包含載板310、發光單元320與控制單元330。發光單元320與控制單元330排列於載板310上。載板310可以是電路板，來提供運作發光單元320與控制單元330的電力。
發光單元320包含發光二極體晶片322。發光二極體晶片322可為如前文所述的半導體晶片100。在如第13A圖所示的實施方式中，發光二極體晶片322為藍光發光二極體晶片。在一些實施方式中，發光單元320為可發出藍光的發光單元320B。
在另一些實施方式中，發光單元320為可發出紅光的發光單元320R與發出綠光的發光單元320G。發光單元320R、320G可更分別包含轉換層與濾光片。在每個發光單元320R、320G中，具有量子點或螢光材料的轉換層324置於對應的發光二極體晶片322上，以將發光二極體晶片322發出的光轉換成不同波長的光，例如紅光或綠光。針對不同顏色的濾光片326置於相對應的轉換層上以過濾特定波長的光線。舉例而言，紅光轉換層324R可將發光二極體晶片322發出的藍光轉換成紅光，並透過紅光濾光片326R發出紅光。綠光轉換層324G可將發光二極體晶片322發出的藍光轉換成綠光，並透過綠光濾光片326G發出綠光。除了藍光發光二極體晶片之外，發光單元320R、320G中的發光二極體晶片也可以其他適合的晶片，例如紫外光發光二極體晶片。每個發光單元320中可具有不透光結構328，以確保發光單元320發出的光朝所期望的方向射出，並防止相鄰發光單元320之間的互擾(crosstalk)。發光單元320R、320G、320B分別發出的紅光、綠光、藍光可混合成為白光，並可在後續應用中使用。
控制單元330包含積體電路晶片332，並與發光單元320電性連接。積體電路晶片332可為如前文所述的半導體晶片200。控制單元330可用於控制發光單元320，例如發光單元320的明亮度、開關等。
在一些實施方式中，可在發光二極體晶片322與積體電路晶片332上方填充膠材340。膠材340為透光膠，可用於防止發光二極體晶片322、積體電路晶片332與載板310受到破壞(例如水氣或氧氣)。
發光單元320與控制單元330可依照任何適合的方式排列。在一些實施方式中，發光單元320(例如發光單元320R、320G、320B)與控制單元330的排列方式如第13C圖所示。但應注意，發光單元320與控制單元330的排列方式並不限於如第13C圖所示的態樣。舉例而言，發光單元320R、320G、320B與控制單元330可依序排列在同一列上，如第13A圖所示。
在另一些實施方式中，發光裝置300為如第13B圖所示的態樣。在第13B圖中，發光單元320R與320G中的發光二極體晶片322分別為紅光發光二極體晶片與綠光發光二極體晶片。因此，發光單元320R與320G可分別不包含綠光轉換層324G與紅光轉換層324R，即可發出紅光或綠光。
第14圖至第21圖繪示製造本揭露的另一些實施方式的半導體晶片的中間製程步驟橫截面示意圖，其中第14圖至第21圖為沿著第23A圖中的線A-A’的剖面圖。在第14圖中，提供第一基板410，並在第一基板410上沉積半導體疊層420、主動層424與透明導電層425，半導體疊層420包含第一半導體層421、第二半導體層422與第三半導體層423。第一基板410、半導體疊層420、主動層424與透明導電層425的相關細節與第1圖中的描述類似或相同，因此不再重複本態樣的描述。
如第15圖所示，在半導體疊層420中形成溝槽434與435，以界定出支架426與圖案化半導體疊層427的位置，並界定出圖案化半導體疊層427的形狀，例如圓形(如第24A圖所示)或四邊形。相對於第2圖中溝槽134與135，溝槽434與435的邊界之間的距離可縮短。第15圖的製程的其他相關細節與第2圖中所描述類似或相同，因此不再重複本態樣的描述。
如第16圖所示，在半導體疊層420與透明導電層425上共形地沉積鈍化層440。鈍化層440的相關細節與第3圖中的描述類似或相同，因此不再重複本態樣的描述。接著，在鈍化層440中形成第一電極孔442，以暴露半導體疊層420(或是透明導電層425)。形成第一電極孔442之後，在第一電極孔442中形成第一電極452。
如第17圖至第19圖所示，在鈍化層440、第一電極452上形成犧牲層460、支撐結構層472、連接層474與第二基板476。接著，翻轉如第18圖所示的結構，移除第一基板410與部分的半導體疊層420，並形成底面427a。犧牲層460、半導體層472、連接層474、第二基板476與製程的相關細節與第5圖至第8圖中所描述類似或相同，因此不再重複本態樣的描述。
在一些實施方式中，可如第20圖所示，在半導體疊層427的底面427a上形成第二電極480。第二電極480與第一電極452分別位於半導體疊層420的相對兩側。在另一些實施方式中，可以不在半導體疊層420中形成第二電極480。在此步驟中，形成半導體晶片400的完整結構。
如第21圖所示，移除犧牲層460，並轉移半導體晶片400至後續應用的裝置上。第21圖的製程相關細節與第5圖至第9圖中所描述類似或相同，因此不再重複本態樣的描述。
轉移後的半導體晶片400如第22圖所示。半導體晶片400的半導體疊層427具有底面427a與頂面427b，且底面427a與頂面427b之間具有側壁428。並且，半導體晶片400的鈍化層440包含具有斷裂面484的凸出部482。半導體晶片400與第10A圖(或第10B圖)的半導體晶片100的差異是，半導體晶片400的第一電極452與第二電極480分別位於半導體疊層427的相對二側，而半導體晶片100的第一電極152與第二電極154位於半導體疊層127的相同側。半導體晶片400的其他相關細節與第10A圖中所描述類似或相同，因此不再重複本態樣的描述。
第23A圖繪示本揭露的一些實施方式的在尚未轉移半導體晶片400時的中間製程步驟的俯視示意圖。在第23A圖中，支撐結構層472上的支架426提供對半導體晶片400的支撐。半導體晶片400的鈍化層440具有圓形的俯視輪廓並藉由連接部448與支架426連接。半導體晶片400在半導體層472上沿著在第一方向X排列，且連接部448的第一延伸方向D1與第一方向X共同定義銳角的第一角度a1。在一些實施方式中，第一角度a1可為約10度至約80度，例如約45度。
第23B圖繪示使用根據本揭露的一些實施方式的發光裝置500的上視圖。將半導體晶片400轉移至載板510，如第23B圖所示。在轉移的過程中，轉移裝置並不會改變(例如旋轉)半導體晶片400的方向，因此在轉移至載板510上之後，半導體晶片400仍沿著第一方向X排列。轉移之後形成的凸出部482仍朝著第一延伸方向D1，與第一方向X之間的角度也為第一角度a1。在轉移半導體晶片400之前或之後，可轉移如第12圖所示的半導體晶片200，且半導體晶片200沿著第一方向X排列並與半導體晶片400電性連接。半導體晶片200的凸出部282的延伸方向為第二延伸方向D2，且第二延伸方向D2與第一方向X共同定義銳角的第二角度a2。在一些實施方式中，第二角度a2可為約10度至約80度，例如約45度。在半導體晶片400與200的轉移完成之後，即可進一步形成類似於第13A圖至第13B圖的其他結構，例如轉換層、濾光片、透光膠與不透光結構等，以製造出顯示裝置。
雖然第23B圖繪示轉移後的半導體晶片400具有2個凸出部482，但凸出部482的數量不限於此。在一些實施方式中，可調整第21A圖中每個半導體晶片400的連接部的數量，使得半導體晶片400的凸出部482的數量得以改變，如第23C圖所示。此外，在一些實施方式中，載板510上的部分半導體晶片400與200可不同於如第23B圖所示的態樣，例如部分的半導體晶片400與200的凸出部可與第一方向X平行。
綜上所述，本揭露的一些實施方式改變半導體的晶片的支架位置，並最小化支架的面積，因此在每個晶圓上產出更多晶片。此外，由於晶片的支架的面積經過最小化，轉移後的晶片上殘留的支架面積變小。據此，半導體晶片的發光效果可提升。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:半導體晶片 110:第一基板 120:半導體疊層 121:第一半導體層 122:第二半導體層 123:第三半導體層 124:主動層 125:透明導電層 126:支架 127:半導體疊層 127a:底面 127b:頂面 128:側壁 129:俯視輪廓 130:邊緣 131:轉角 134:溝槽 135:溝槽 140:鈍化層 142:第一電極孔 144:第二電極孔 145:俯視輪廓 146:邊緣 147:轉角 152:第一電極 154:第二電極 160:犧牲層 172:支撐結構層 174:連接層 176:第二基板 182:凸出部 184:斷裂面 186:凹凸結構 200:半導體晶片 227:半導體疊層 240:鈍化層 250:電極 282:凸出部 284:斷裂面 300:發光裝置 310:載板 320:發光單元 320R:發光單元 320G:發光單元 320B:發光單元 322:發光二極體晶片 324R:轉換層 324R:紅光轉換層 324G:綠光轉換層 326:濾光片 326R:紅光濾光片 326G:綠光濾光片 330:控制單元 340:膠材 400:半導體晶片 410:第一基板 420:半導體疊層 421:第一半導體層 422:第二半導體層 423:第三半導體層 424:主動層 425:透明導電層 426:支架 427:半導體疊層 427a:底面 427b:頂面 428:側壁 434:溝槽 435:溝槽 440:鈍化層 442:第一電極孔 448:連接部 452:第一電極 460:犧牲層 472:支撐結構層 474:連接層 476:第二基板 480:第二電極 482:凸出部 484:斷裂面 500:發光裝置 510:載板 A-A’:線 a1:第一角度 a2:第二角度 D1:第一延伸方向 D2:第二延伸方向 L1:連線 L2:連線 X:第一方向
附圖揭示出了本揭露之一個或多個實施方式，並配合說明書中的說明一起用於解釋本揭露的原理。只要有可能，與整個附圖中使用相同的標記來表示實施方式中的相同或相似的元件。其中這些附圖包含： 第1圖至第9圖繪示製造本揭露的一些實施方式的半導體晶片的中間製程步驟的橫截面示圖。 第10A圖與第10B圖繪示本揭露的一些實施方式的半導體晶片的橫截面示圖。 第11A至第11D圖繪示本揭露的一些實施方式的半導體晶片從底面的俯視圖。 第12圖繪示使用類似於第1圖至第9圖的製程製造出的半導體晶片的橫截面示圖。 第13A圖與第13B圖繪示使用本揭露的一些實施方式的發光單元與控制單元的發光裝置的橫截面示圖。 第13C圖繪示第13A圖與第13B圖的上視圖。 第14圖至第21圖繪示製造本揭露的另一些實施方式的半導體晶片的中間製程步驟的橫截面示圖。 第22圖繪示本揭露的一些實施方式的半導體晶片的橫截面示圖。 第23A圖繪示本揭露的一些實施方式的在尚未轉移半導體晶片時的中間製程步驟的俯視示意圖。 第23B圖至第23C圖繪示使用根據本揭露的一些實施方式的半導體晶片的發光裝置。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體晶片
127:半導體疊層
129:俯視輪廓
130:邊緣
131:轉角
140:鈍化層
145:俯視輪廓
146:邊緣
147:轉角
152:第一電極
154:第二電極
182:凸出部
184:斷裂面
L1:連線
L2:連線

Claims (13)

  1. 一種半導體晶片，包含：一半導體疊層，包含一頂面、一底面及複數側壁，該些側壁位於相對的該頂面與該底面之間；及一鈍化層，共形地覆蓋該半導體疊層的該頂面及該些側壁；其中，自該底面俯視時，該半導體疊層的俯視輪廓包含複數邊緣及複數轉角，每一該些轉角由相鄰的二個該些邊緣定義而成，該鈍化層的俯視輪廓環繞該半導體疊層的俯視輪廓，且該鈍化層的俯視輪廓包含一凸出部，該凸出部相鄰於該些轉角的其中一個，並自該鈍化層的俯視輪廓向外凸出，其中該鈍化層的該凸出部具有一斷裂面。
  2. 如請求項1所述之半導體晶片，其中該底面包含凹凸結構。
  3. 如請求項1所述之半導體晶片，其中該半導體晶片為一發光二極體晶片，且該半導體晶片更包含一第一電極，位於該鈍化層上；其中，該半導體疊層包含一第一半導體層、一主動層及一第二半導體層依序堆疊，且該第一電極貫穿該鈍化層以與該第一半導體層電性連接。
  4. 如請求項3所述之半導體晶片，更包含一第二電極，位於該鈍化層上，且貫穿該鈍化層以與該第二半 導體層電性連接，其中，該第一電極與該第二電極位於該半導體疊層的同一側。
  5. 如請求項3所述之半導體晶片，更包含一第二電極，位於該半導體疊層的該底面上，並與該第二半導體層電性連接，其中，該第一電極與該第二電極分別位於該半導體疊層的相對二側。
  6. 如請求項1所述之半導體晶片，其中該半導體晶片為一積體電路晶片，且該半導體晶片更包含一第一電極，位於該半導體疊層上，並與該半導體疊層電性連接。
  7. 如請求項1所述之半導體晶片，其中，在該半導體晶片的俯視輪廓範圍內，該些轉角中任二個不相鄰的轉角的連線不等長。
  8. 如請求項1所述之半導體晶片，其中，該半導體晶片的俯視輪廓為包含四個邊緣及四個轉角的封閉四邊形。
  9. 一種發光裝置，包含：一載板；複數個發光單元，位於該載板上，該些發光單元各自發出紅光、綠光、或藍光，且任二相鄰的該些發光單元之間 具有一不透光結構，其中，至少一該些發光單元中包含一個如請求項1至5任一項所述之半導體晶片；及一控制單元，位於該載板上，其中，該控制單元與該些發光單元中的至少一者電性連接。
  10. 一種發光裝置，包含：一載板；複數個發光單元，位於該載板上，該些發光單元各自發出紅光、綠光、或藍光，且任二相鄰的該些發光單元之間具有一不透光結構，其中，至少一該些發光單元中包含一個如請求項1或7所述之半導體晶片；及一控制單元，位於該載板上，其中，該控制單元與該些發光單元中的至少一者電性連接。
  11. 一種發光裝置，包含：一載板；及複數個發光二極體晶片，位於該載板上，並至少沿著一第一方向排列，其中該些發光二極體晶片的至少一者包含：一半導體疊層，包含一頂面、一底面及至少一側壁，該側壁位於相對的該頂面與該底面之間，其中，該半導體疊層包含一第一半導體層、一主動層及一第二半導體層依序堆疊；及一鈍化層，共形地覆蓋該半導體疊層的該頂面及該側 壁，且該鈍化層包含一凸出部，該凸出部的一延伸方向與該第一方向共同定義一第一角度，且該第一角度為銳角，其中該鈍化層的該凸出部具有一斷裂面。
  12. 如請求項11所述之發光裝置，其中該些發光二極體晶片的每一者更包含一第一電極及一第二電極，該第一電極與該第二電極分別位於該半導體疊層的相對二側。
  13. 如請求項11所述之發光裝置，更包含一積體電路晶片，位於該載板上，其中該積體電路晶片與該些發光二極體晶片中的至少一者電性連接。
TW111106621A 2021-03-18 2022-02-23 半導體晶片與發光裝置 TWI823267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110289497.3 2021-03-18
CN202110289497.3A CN115117211A (zh) 2021-03-18 2021-03-18 半导体晶片与发光装置

Publications (2)

Publication Number Publication Date
TW202301627A TW202301627A (zh) 2023-01-01
TWI823267B true TWI823267B (zh) 2023-11-21

Family

ID=83284329

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106621A TWI823267B (zh) 2021-03-18 2022-02-23 半導體晶片與發光裝置

Country Status (3)

Country Link
US (1) US20220302349A1 (zh)
CN (1) CN115117211A (zh)
TW (1) TWI823267B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159043A1 (en) * 2012-12-10 2014-06-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
TWI708405B (zh) * 2019-09-16 2020-10-21 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及顯示元件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159043A1 (en) * 2012-12-10 2014-06-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
TWI708405B (zh) * 2019-09-16 2020-10-21 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及顯示元件

Also Published As

Publication number Publication date
US20220302349A1 (en) 2022-09-22
CN115117211A (zh) 2022-09-27
TW202301627A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US10403608B2 (en) Light-emitting diode (LED) device for realizing multi-colors
JP6992148B2 (ja) マイクロ発光ダイオードディスプレイパネル
US10978616B2 (en) Micro light emitting element and image display device
WO2021017497A1 (zh) 显示面板、显示装置和显示面板的制作方法
JP2014222771A (ja) 発光素子パッケージ及びその製造方法
US10879217B1 (en) Multi-color LED pixel unit and micro-LED display panel
US11362133B2 (en) Multi-color LED pixel unit and micro-LED display panel
KR102356843B1 (ko) 디스플레이 디바이스 및 그 제조 방법
TWI823267B (zh) 半導體晶片與發光裝置
CN115735279A (zh) 利用了Micro-Nano PIN LED元件的全彩LED显示器及其制造方法
JP2022548434A (ja) 多色発光ピクセルユニットを製造する方法
US11114419B2 (en) Multi-color LED pixel unit and micro-LED display panel
CN110164900B (zh) LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
US20220392952A1 (en) Multi-color led pixel unit and micro-led display panel
CN215815879U (zh) Led芯片结构、显示模组及电子设备
KR20060129801A (ko) 발광다이오드 디스플레이소자 및 그 제조 방법
WO2022134427A1 (zh) 显示基板、其制作方法及三维显示装置
CN116722084A (zh) 一种倒装led芯片、led封装模组及显示装置
KR101427878B1 (ko) 발광 다이오드 및 이를 이용한 패키지
TWI838032B (zh) 發光元件及包含其之發光裝置
TWI769663B (zh) 發光單元
CN217544641U (zh) 一种高压Mini LED发光器件
CN114628432B (zh) 一种半导体装置的制作方法及半导体装置
US20220375987A1 (en) Multi-color led pixel unit and micro-led display panel
WO2024114604A1 (zh) 发光元件、发光组件及制作方法