CN115117211A - 半导体晶片与发光装置 - Google Patents

半导体晶片与发光装置 Download PDF

Info

Publication number
CN115117211A
CN115117211A CN202110289497.3A CN202110289497A CN115117211A CN 115117211 A CN115117211 A CN 115117211A CN 202110289497 A CN202110289497 A CN 202110289497A CN 115117211 A CN115117211 A CN 115117211A
Authority
CN
China
Prior art keywords
semiconductor
layer
electrode
semiconductor wafer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110289497.3A
Other languages
English (en)
Inventor
郭修邑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to CN202110289497.3A priority Critical patent/CN115117211A/zh
Priority to US17/384,812 priority patent/US20220302349A1/en
Priority to TW111106621A priority patent/TWI823267B/zh
Publication of CN115117211A publication Critical patent/CN115117211A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本揭露提供一种半导体晶片与发光装置，半导体晶片包含半导体叠层与钝化层。半导体叠层包含顶面、底面及多个侧壁，侧壁位于相对的顶面与底面之间。钝化层共形地覆盖半导体叠层的顶面及侧壁。自底面俯视时，半导体叠层的俯视轮廓包含多个边缘及多个转角，每一转角由相邻的二个边缘定义而成，钝化层的俯视轮廓环绕半导体叠层的俯视轮廓，且钝化层的俯视轮廓包含凸出部，凸出部相邻于多个转角的其中一个，并自钝化层的俯视轮廓向外凸出。

Description

半导体晶片与发光装置
技术领域
本揭露的一些实施方式是关于一种半导体晶片与发光装置。
背景技术
近年来，各种新型态的显示器逐渐兴起。这些显示器大多朝向解析度增加以及节能的方向发展，微型发光二极管(micro light-emitting diode，μLED)即为其中一重要发展型态。
微型发光二极管将传统发光二极管尺寸微缩至约100微米以下甚至数十微米的数量级。在此数量级下，相同面积内的发光二极管数量遽增，因此发光二极管自生长基板转移至显示板的良率需达99％以上。以现今的制程技术，此巨量转移(mass transfer)尚有许多技术难题待解决。
发明内容
本揭露的一些实施方式中，半导体晶片包含半导体叠层与钝化层。半导体叠层包含顶面、底面及多个侧壁，侧壁位于相对的顶面与底面之间。钝化层共形地覆盖半导体叠层的顶面及侧壁。自底面俯视时，半导体叠层的俯视轮廓包含多个边缘及多个转角，每一转角由相邻的二个边缘定义而成，钝化层的俯视轮廓环绕半导体叠层的俯视轮廓，且钝化层的俯视轮廓包含凸出部，凸出部相邻于转角的其中一个，并自钝化层的俯视轮廓向外凸出。
本揭露的一些实施方式中，钝化层的凸出部具有断裂面。
本揭露的一些实施方式中，底面包含凹凸结构。
本揭露的一些实施方式中半导体晶片为发光二极管晶片，且半导体晶片还包含位于钝化层上的第一电极。半导体叠层包含第一半导体层、主动层及第二半导体层依序堆叠，且第一电极贯穿钝化层以与第一半导体层电性连接。
本揭露的一些实施方式中，半导体晶片还包含第二电极，位于钝化层上，且贯穿钝化层以与第二半导体层电性连接，其中，第一电极与第二电极位于半导体叠层的同一侧。
本揭露的一些实施方式中，半导体晶片还包含第二电极，位于半导体叠层的底面上，并与第二半导体层电性连接，其中，第一电极与第二电极分别位于半导体叠层的相对二侧。
本揭露的一些实施方式中，半导体晶片为集成电路晶片，且半导体晶片还包含第一电极，位于半导体叠层上，并与半导体叠层电性连接。
本揭露的一些实施方式中，发光装置包含载板、发光单元与控制单元。发光单元位于载板上，发光单元各自发出红光、绿光或蓝光，且任二相邻的该光单元之间具有不透光结构，其中，至少一发光单元中包含一个半导体晶片。控制单元位于载板上，其中，控制单元与发光单元中的至少一者电性连接。
本揭露的一些实施方式中，半导体晶片包含半导体叠层与钝化层。半导体叠层包含顶面、底面及多个侧壁，侧壁位于相对的顶面与底面之间。钝化层共形地覆盖半导体叠层的顶面及侧壁。其中，自底面方向俯视时，半导体晶片的俯视轮廓为包含多个边缘及多个转角的封闭形状，每一转角由相邻的二个边缘定义而成，且多个转角中的至少一者，具有断裂面。
本揭露的一些实施方式中，半导体晶片的俯视轮廓范围内，多个转角中任二个不相邻的转角的连线不等长。
本揭露的一些实施方式中，半导体晶片为发光二极管晶片，且半导体晶片还包含第一电极，位于钝化层上。其中，半导体叠层包含第一半导体层、主动层及第二半导体层依序堆叠，且第一电极贯穿钝化层以与第一半导体层电性连接。
本揭露的一些实施方式中，半导体晶片还包含第二电极，位于钝化层上，且贯穿钝化层以与第二半导体层电性连接。其中，第一电极与第二电极位于半导体叠层的同一侧。
本揭露的一些实施方式中，半导体晶片还包含第二电极，位于半导体叠层的底面上，并与第二半导体层电性连接，其中，第一电极与第二电极分别位于半导体叠层的相对二侧。
本揭露的一些实施方式中，半导体晶片为集成电路晶片，且半导体晶片还包含第一电极，位于半导体叠层上，并与半导体叠层电性连接。
本揭露的一些实施方式中，发光装置包含载板、多个发光单元与控制单元。发光单元位于载板上，发光单元各自发出红光、绿光、或蓝光，且任二相邻的发光单元之间具有不透光结构，其中，至少一发光单元中包含半导体晶片。控制单元位于载板上，其中，控制单元与发光单元中的至少一者电性连接。
本揭露的一些实施方式中，半导体晶片的俯视轮廓为包含四个边缘及四个转角的封闭四边形。
本揭露的一些实施方式中，发光装置，其特征在于，包含载板与多个发光二极管晶片。多个发光二极管晶片位于载板上，并至少沿着第一方向排列，其中发光二极管晶片的每一者包含半导体叠层与钝化层。半导体叠层包含顶面、底面及至少一侧壁，侧壁位于相对的顶面与底面之间，其中，半导体叠层包含第一半导体层、主动层及第二半导体层依序堆叠。钝化层共形地覆盖半导体叠层的顶面及侧壁，且钝化层包含凸出部，凸出部的延伸方向与第一方向共同定义第一角度，且第一角度为锐角。
本揭露的一些实施方式中，钝化层的凸出部具有断裂面。
本揭露的一些实施方式中，发光二极管晶片中的至少一者还包含第一电极及第二电极，第一电极与第二电极分别位于半导体叠层的相对二侧。
本揭露的一些实施方式中，发光装置还包含集成电路晶片，位于载板上，集成电路晶片与发光二极管晶片中的至少一者电性连接。
本揭露的一些实施方式改变半导体的晶片的支架位置，并最小化支架的面积，因此在每个晶圆上产出更多晶片。此外，由于晶片的支架的面积经过最小化，转移后的晶片上残留的支架面积变小，可有效降低残留支架对元件发光光型的影响。据此，半导体晶片的发光效果可提升。
附图说明
附图揭示出了本揭露的一个或多个实施方式，并配合说明书中的说明一起用于解释本揭露的原理。只要有可能，与整个附图中使用相同的标记来表示实施方式中的相同或相似的元件。其中这些附图包含：
图1至图9绘示制造本揭露的一些实施方式的半导体晶片的中间制程步骤的横截面示图；
图10A与图10B绘示本揭露的一些实施方式的半导体晶片的横截面示图；
图11A至图11D绘示本揭露的一些实施方式的半导体晶片从底面的俯视图；
图12绘示使用类似于图1至图9的制程制造出的半导体晶片的横截面示图；
图13A与图13B绘示使用本揭露的一些实施方式的发光单元与控制单元的发光装置的横截面示图；
图13C绘示图13A与图13B的上视图；
图14至图21绘示制造本揭露的另一些实施方式的半导体晶片的中间制程步骤的横截面示图；
图22绘示本揭露的一些实施方式的半导体晶片的横截面示图；
图23A绘示本揭露的一些实施方式的在尚未转移半导体晶片时的中间制程步骤的俯视示意图；
图23B至图23C绘示使用根据本揭露的一些实施方式的半导体晶片的发光装置。
【符号说明】
100：半导体晶片
110：第一基板
120：半导体叠层
121：第一半导体叠层
122：第二半导体叠层
123：第三半导体叠层
124：主动层
125：导电玻璃层
126：支架
127：半导体叠层
127a：底面
127b：顶面
128：侧壁
129：俯视轮廓
130：边缘
131：转角
134：沟槽
135：沟槽
140：钝化层
142：第一电极孔
144：第二电极孔
145：俯视轮廓
146：边缘
147：转角
152：第一电极
154：第二电极
160：牺牲层
172：半导体层
174：连接层
176：第二基板
182：凸出部
184：断裂面
186：凸出结构
200：半导体晶片
227：半导体叠层
240：钝化层
250：电极
282：凸出部
284：断裂面
300：发光装置
310：载板
320：发光单元
320R：发光单元
320G：发光单元
320B：发光单元
322：发光二极管晶片
324R：转换层
324R：红光转换层
324G：绿光转换层
326：转换层
326R：红光转换层
326G：绿光转换层
330：控制单元
340：胶材
400：半导体晶片
410：第一基板
420：半导体叠层
421：第一半导体叠层
422：第二半导体叠层
423：第三半导体叠层
424：主动层
425：导电玻璃层
426：支架
427：半导体叠层
427a：底面
427b：顶面
428：侧壁
434：沟槽
435：沟槽
440：钝化层
442：第一电极孔
448：连接部
452：第一电极
460：牺牲层
472：半导体层
474：连接层
476：第二基板
480：第二电极
482：凸出部
484：断裂面
500：发光装置
510：载板
A-A’：线
a1：第一角度
a2：第一角度
D1：第一延伸方向
D2：第一延伸方向
L1：连线
L2：连线
X：第一方向
具体实施方式
为了使本揭露内容的叙述更加详尽与完备，下文针对了本揭露的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本揭露具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。
能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。
在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无这些特定细节的情况下实践本揭露的实施例。在其他情况下，为简化附图，熟知的结构与装置仅示意性地绘示于图中。
本揭露的一些实施方式可增加每片晶圆可产出的晶片数量。具体而言，可改变晶片的支架位置，将晶片的支架置于晶片的转角上。此举可减少晶片与晶片之间的距离，使得每片晶圆可产出更多晶片。此外，此举也可减少残留在转移后的晶片上的支架面积，并提升晶片的发光效果。
图1至图9绘示制造本揭露的一些实施方式的半导体晶片的中间制程步骤的横截面示意图。在图1中，提供第一基板110。第一基板110可为任何适合材料。在一些实施方式中，第一基板110为蓝宝石基板。接着。可在第一基板110上沉积半导体叠层120。半导体叠层120可包含不同材料制成的n型/p型半导体层，或是掺杂n型/p型杂质的相同材料，例如，如图1所示的第一半导体层121、第二半导体层122与可视情况形成的第三半导体层123。在一些实施方式中，半导体叠层120也包含在第一半导体层121与第二半导体层122之间的主动层124。在一些实施方式中，可在半导体叠层120上沉积透明导电层125。
在一些实施方式中，第一半导体层121为N型掺杂氮化镓(gallium nitride，GaN)，且第二半导体层122为P型掺杂氮化镓，或者相反。另外，第三半导体层123可为未掺杂的氮化镓，用以做为第一半导体层121与第一基板110之间的缓冲层。主动层124可为加入量子井结构与/或量子点结构的氮化镓，因此当电流通过主动层124时，主动层124可发出特定波长的光。透明导电层125可由氧化铟锡(indium tin oxide)或其他合适的材料制成。
如图2所示，在透明导电层125与半导体叠层120中形成沟槽134与135。在一些实施方式中，可使用蚀刻制程，例如干式蚀刻制程，来形成沟槽134与135。举例而言，可先进行第一蚀刻步骤，以在透明导电层125与半导体叠层120中形成较浅与较宽的沟槽134，接着再进行第二蚀刻步骤，以在第一半导体层121与第三半导体层123中形成较深与较窄的沟槽135。在此蚀刻制程中，沟槽134与135将半导体叠层120部分地分隔成支架126与图案化半导体叠层127(意即，沟槽134与135的底部距离第一基板110有一段距离)，其中沟槽135界定出图案化半导体叠层127的侧壁128(如图11A至图11D的俯视轮廓129)。侧壁128可界定出后续行程的半导体晶片100的形状。支架126的位置也在此步骤中决定，其会在图11A至图11D详细介绍。在一些实施方式中，沟槽134与135的边界具有一距离，用于在后续制程中形成电极孔与电极。
如图3所示，在半导体叠层120与透明导电层125上共形地沉积钝化层140。因此，钝化层140的外轮廓(如在后文的图11A至图11D所示的俯视轮廓145)仅稍大于半导体晶片100的外轮廓(意即，由侧壁128界定出的范围)。钝化层140可用于保护半导体叠层120的外露表面，以避免外界异物或水气侵入，也可确保第一半导体层121与第二半导体层122和后续形成的导电层之间除了透过电极孔外不会电性相连。在一些实施方式中，钝化层140可为绝缘层。
接着，在钝化层140中形成第一电极孔142与第二电极孔144。第一电极孔142与第二电极孔144用于分别暴露第二半导体层122(或是与第二半导体层122电性连接的透明导电层125)与第一半导体层121。
接着，如图4所示，分别在第一电极孔142与第二电极孔144中，形成第一电极152与第二电极154。第一电极152与第二电极154皆位于半导体叠层120的相同侧。第一电极152与第二电极154分别接触第二半导体层122(或是与第二半导体层122电性连接的透明导电层125)与第一半导体层121，以提供半导体晶片100与后续应用中的显示装置的电路板之间的电性连接。
如图5所示，在钝化层140、第一电极152、第二电极154上形成牺牲层160。在形成牺牲层160之后，通过蚀刻制程或其他适合的方式，形成位于支架126上的凹槽162。并且，凹槽162的底部暴露位于支架126上的部分钝化层140。
如图6所示，在牺牲层160上依序沉积支撑结构层172、连接层174与第二基板176，且支撑结构层172通过凹槽162(如图5所示)与位于支架126上的部分钝化层140接触。在一些实施方式中，支撑结构层172由二氧化硅制成，能够于后续在转移元件的制程中用于支撑支架126与图案化半导体叠层127。连接层174为连接半导体层与第二基板176的金属层，且第二基板176可为与第一基板110类似的基板。
如图7所示，翻转如图6所示的结构，并移除第一基板110。在一些实施方式中，可使用蚀刻制程、激光剥离(Laser-Lift-Off)制程来移除第一基板110。在一些实施方式中，移除第一基板110后，第三半导体层123被暴露的表面为粗糙表面。
如图8所示，移除部分的半导体叠层120至暴露位于半导体叠层127与支架126之间的部分钝化层140的表面为止，并暴露图案化的半导体叠层127的底面127a，底面127a可以维持是粗糙表面，也可以是平面。在此的底面127a为半导体叠层127里较远离发光层124的一面。换句话说，在此步骤中，钝化层140并不会被移除。可使用任何适合的方法移除部分的半导体叠层120，例如化学机械研磨、蚀刻制程等。在移除部分的半导体叠层120之后，完成半导体晶片100(如图9所示)的制程。在一些实施方式中，半导体晶片100可作为发光二极管晶片在后续制程中使用。
如图9所示，移除牺牲层160。可使用任何适合的方法，例如是化学蚀刻(Chemicaletching)的方式来移除牺牲层160。因此，牺牲层160能够在不毁损到半导体晶片100的情况下被移除。移除牺牲层160后，半导体晶片100通过钝化层140连接在支架126上。接着，使用转移技术转移半导体晶片100。半导体晶片100(如图10A所示)包含如前文所述的半导体叠层127、钝化层140、第一电极152与第二电极154。在转移半导体晶片100的期间，转移装置(例如，印章(stamp))会自底面127a接触半导体晶片100，再将半导体晶片100拔起，同时支架126仍固定于支撑结构层172上，因此拔起的动作会将半导体晶片100从支架126上分离，分离后的半导体晶片100可被转移至后续应用的装置上，例如电路板(如图13A的载板310)。
图10A绘示本揭露的一些实施方式的半导体晶片100的横截面示图。半导体晶片100的半导体叠层127具有底面127a与顶面127b，且底面127a与顶面127b之间具有侧壁128。顶面127b较底面127a更接近发光层124。由于半导体晶片100是通过转移装置直接从支架126拔除，钝化层140会从半导体叠层127与支架126之间的连接处断裂并形成具有断裂面184的凸出部182。凸出部182与底面127a实质上共平面。在另一些实施方式中，可在底面127a上形成凹凸结构186，如图10B所示。当底面127a具有凹凸结构186时，可以减少光的全反射而增加光萃取率。
图11A至图11D绘示本揭露的一些实施方式的半导体晶片100从底面127a观看的俯视图。在图11A中，半导体晶片100的半导体叠层127具有俯视轮廓129，而俯视轮廓129具有多个边缘130。若俯视轮廓129为四边形，则俯视轮廓129共有四个边缘130。然而在其他的实施方式中，俯视轮廓129可为三边形或多于四边的多边形。相邻的两个边缘130共同定义出转角131。在图11A至图11D中，俯视轮廓129具有四个转角131。
半导体晶片100的钝化层140也具有俯视轮廓145。俯视轮廓145的形状可与俯视轮廓129实质相同。举例而言，在图11A至图11D中，俯视轮廓129为四边形，则俯视轮廓145亦为四边形。俯视轮廓145具有多个边缘146。相邻的两个边缘146共同定义出转角147。俯视轮廓129的转角131与俯视轮廓145的转角147实质对齐。在相邻转角131处(意即转角147处)具有如前文所述的凸出部182，且凸出部182从钝化层140的俯视轮廓145向外凸出。
如上所述，在图9的制程后的转移过程中，钝化层140会自半导体晶片100与支架126之间的连接处断裂，断裂后的钝化层140则为凸出部182，所以凸出部182的断裂处具有断裂面184。在此断裂面184为因断裂而形成的随机切面，其与拔除的力道与角度有关，因此每一个凸出部182可具有不同形状的断裂面184，且每一个凸出部182亦可具有不同的延伸长度。举例而言，在图11A中，位于对角的两个凸出部182可具有不同形状的断裂面184，且/或两个凸出部182具有不同的延伸长度。相似的，在图11C与图11D中，每个凸出部182的断裂面184可具有不同形状，且/或每个凸出部182可具有不同的延伸长度。
另外，在图11A中，可看出支架126(如图9所示)原本置于半导体晶片100的转角147处。因支架126位于转角147处，几乎不占晶圆空间，所以在制作半导体晶片100时，相邻的半导体晶片100可紧密排列，如此一来可增加单一晶圆上可制作的半导体晶片100的数量。再者，转移后的半导体晶片100的残留支架面积(即凸出部182)可减少，此举可有效降低残留支架对元件发光光型的影响，使半导体晶片100的发光效果提升。
在一些实施方式中，半导体晶片100具有长度与宽度，而凸出部182的宽度不超过半导体晶片100的宽度的1/3。凸出部182的宽度基本上由钝化层140的材料所决定，但若凸出部182的宽度太宽，则不利于半导体晶片100与支架126之间的分离；若凸出部182的宽度太窄，则在移除牺牲层160后，钝化层140可能无法支撑半导体晶片100。
虽然图11A绘示半导体晶片100具有两个凸出部182，但凸出部182的数量不限于两个。如图11B至图11D所示，图11B、图11C、图11D分别绘示半导体晶片100具有1、3、4个凸出部182。此外，每个不相邻的转角147可构成一条对角线，如图11A至图11D所示的对角的连线L1、L2。对角的连线的端部可以是不具有凸出部182的转角147的边界的中点或是凸出部182的边界的中点。举例而言，对角的连线可以是两个断裂面184的中点连线，如图11A的连线L1所示。对角的连线可以是两个转角147的中点连线，如图11A的连线L2所示。对角的连线可以是一个转角147与一个断裂面184的中点连线，如图11B的连线L1所示。由于凸出部182的存在，在每个半导体晶片100中，对角的连线L1、L2皆不等长。这是因为从支架126(如图9所示)拔除半导体晶圆100时，与支架126连接的部分受力不一，而造成形成的凸出部182长度不一。
本揭露的半导体晶片可不限于上述的发光二极管晶片。图12绘示一些实施方式的半导体晶片200的横截面示意图。在图12中，半导体晶片200可以为集成电路晶片，并包含半导体叠层227、钝化层240与第一电极250。钝化层240共形地覆盖半导体叠层227，且第一电极250贯穿半导体叠层，与半导体叠层227电性连接。此外，钝化层240包含具有断裂面284的凸出部282。半导体晶片200与半导体晶片100的差别为半导体叠层的组成。在一些实施方式中，半导体晶片200的半导体叠层227可包含硅层等，且可在半导体叠层227中形成金属层、互连结构、元件(例如晶体管、电阻器、电容器等)等合适的构造，而第一电极250可与半导体叠层227中的元件电性连接。
图13A绘示使用本揭露的一些实施方式的发光装置300的横截面示意图。发光装置300包含载板310、发光单元320与控制单元330。发光单元320与控制单元330排列于载板310上。载板310可以是电路板，来提供运作发光单元320与控制单元330的电力。
发光单元320包含发光二极管晶片322。发光二极管晶片322可为如前文所述的半导体晶片100。在如图13A所示的实施方式中，发光二极管晶片322为蓝光发光二极管晶片。在一些实施方式中，发光单元320为可发出蓝光的发光单元320B。
在另一些实施方式中，发光单元320为可发出红光的发光单元320R与发出绿光的发光单元320G。发光单元320R、320G可还分别包含转换层与滤光片。在每个发光单元320R、320G中，具有量子点或荧光材料的转换层324置于对应的发光二极管322上，以将发光二极管晶片322发出的光转换成不同波长的光，例如红光或绿光。针对不同颜色的滤光片326置于相对应的转换层上以过滤特定波长的光线。举例而言，红光转换层324R可将发光二极管晶片322发出的蓝光转换成红光，并透过红光滤光片326R发出红光。绿光转换层324G可将发光二极管晶片322发出的蓝光转换成绿光，并透过绿光滤光片326G发出绿光。除了蓝光发光二极管晶片之外，发光单元320R、320G中的发光二极管晶片也可以其他适合的晶片，例如紫外光发光二极管晶片。每个发光单元320中可具有不透光结构328，以确保发光单元320发出的光朝所期望的方向射出，并防止相邻发光单元320之间的互扰(crosstalk)。发光单元320R、320G、320B分别发出的红光、绿光、蓝光可混合成为白光，并可在后续应用中使用。
控制单元330包含集成电路晶片332，并与发光单元320电性连接。集成电路晶片332可为如前文所述的半导体晶片200。控制单元330可用于控制发光单元320，例如发光单元320的明亮度、开关等。
在一些实施方式中，可在发光二极管晶片322与集成电路晶片332上方填充胶材340。胶材340为透光胶，可用于防止发光二极管晶片322、集成电路晶片332与载板310受到破坏(例如水气或氧气)。
发光单元320与控制单元330可依照任何适合的方式排列。在一些实施方式中，发光单元320(例如发光单元320R、320G、320B)与控制单元330的排列方式如图13C所示。但应注意，发光单元320与控制单元330的排列方式并不限于如图13C所示的态样。举例而言，发光单元320R、320G、320B与控制单元330可依序排列在同一列上，如图13A所示。
在另一些实施方式中，发光装置300为如图13B所示的态样。在图13B中，发光单元320R与320G中的发光二极管晶片322分别为红光发光二极管晶片与绿光发光二极管晶片。因此，发光单元320R与320G可分别不包含转换层324G与324B，即可发出红光或绿光。
图14至图21绘示制造本揭露的另一些实施方式的半导体晶片的中间制程步骤横截面示意图，其中图14至图21为沿着图23A中的线A-A’的剖面图。在图14中，提供第一基板410，并在第一基板410上沉积半导体叠层420、主动层424与透明导电层425。第一基板410、半导体叠层420、主动层424与透明导电层425的相关细节与图1中的描述类似或相同，因此不再重复本态样的描述。
如图15所示，在半导体叠层420中形成沟槽434与435，以界定出支架426与图案化半导体叠层427的位置，并界定出图案化半导体叠层427的形状，例如圆形(如图23A所示)或四边形。相对于图2中沟槽134与135，沟槽434与435的边界之间的距离可缩短。图15的制程的其他相关细节与图2中所描述类似或相同，因此不再重复本态样的描述。
如图16所示，在半导体叠层420与透明导电层425上共形地沉积钝化层440。钝化层440的相关细节与图3中的描述类似或相同，因此不再重复本态样的描述。接着，在钝化层440中形成第一电极孔442，以暴露半导体叠层420(或是透明导电层425)。形成第一电极孔442之后，在第一电极孔442中形成第一电极452。
如图17至图19所示，在钝化层440、第一电极452上形成牺牲层460、支撑结构层472、连接层474与第二基板476。接着，翻转如图18所示的结构，移除第一基板410与部分的半导体叠层420，并形成底面427a。牺牲层460、半导体层472、连接层474、第二基板476与制程的相关细节与图5至图8中所描述类似或相同，因此不再重复本态样的描述。
在一些实施方式中，可如图20所示，在半导体叠层427的底面427a上形成第二电极480。第二电极480与第一电极452分别位于半导体叠层420的相对两侧。在另一些实施方式中，可以不在半导体叠层420中形成第二电极480。在此步骤中，形成半导体晶片400的完整结构。
如图21所示，移除牺牲层460，并转移半导体晶片400至后续应用的装置上。图21的制程相关细节与图5至图9中所描述类似或相同，因此不再重复本态样的描述。
转移后的半导体晶片400如图22所示。半导体晶片400的半导体叠层427具有底面427a与顶面427b，且底面427a与顶面427b之间具有侧壁428。并且，半导体晶片400的钝化层440包含具有断裂面484的凸出部482。半导体晶片400与图10A(或图10B)的半导体晶片100的差异是，半导体晶片400的第一电极452与第二电极480分别位于半导体叠层427的相对二侧，而半导体晶片100的第一电极152与第二电极154位于半导体叠层127的相同侧。半导体晶片400的其他相关细节与图10A中所描述类似或相同，因此不再重复本态样的描述。
图23A绘示本揭露的一些实施方式的在尚未转移半导体晶片400时的中间制程步骤的俯视示意图。在图23A中，支撑结构层472上的支架426提供对半导体晶片400的支撑。半导体晶片400的钝化层440具有圆形的俯视轮廓并通过连接部448与支架426连接。半导体晶片400在半导体层472上沿着在第一方向X排列，且连接部448的第一延伸方向D1与第一方向X共同定义锐角的第一角度a1。在一些实施方式中，第一角度a1可为约10度至约80度，例如约45度。
图23B绘示使用根据本揭露的一些实施方式的发光装置500的上视图。将半导体晶片400转移至载板510，如图23B所示。在转移的过程中，转移装置并不会改变(例如旋转)半导体晶片400的方向，因此在转移至载板510上之后，半导体晶片400仍沿着第一方向X排列。转移之后形成的凸出部482仍朝着第一延伸方向D1，与第一方向X之间的角度也为第一角度a1。在转移半导体晶片400之前或之后，可转移如图12所示的半导体晶片200，且半导体晶片200沿着第一方向X排列并与半导体晶片400电性连接。半导体晶片200的凸出部282的延伸方向为第二延伸方向D2，且第二延伸方向D2与第一方向X共同定义锐角的第二角度a2。在一些实施方式中，第二角度a2可为约10度至约80度，例如约45度。在半导体晶片400与200的转移完成之后，即可进一步形成类似于图13A至图13B的其他结构，例如转换层、滤光片、透光胶与不透光结构等，以制造出显示装置。
虽然图23B绘示转移后的半导体晶片400具有2个凸出部482，但凸出部482的数量不限于此。在一些实施方式中，可调整图21中每个半导体晶片400的连接部的数量，使得半导体晶片400的凸出部482的数量得以改变，如图23C所示。此外，在一些实施方式中，载板510上的部分半导体晶片400与200可不同于如图23B所示的态样，例如部分的半导体晶片400与200的凸出部可与第一方向X平行。
综上所述，本揭露的一些实施方式改变半导体的晶片的支架位置，并最小化支架的面积，因此在每个晶圆上产出更多晶片。此外，由于晶片的支架的面积经过最小化，转移后的晶片上残留的支架面积变小。据此，半导体晶片的发光效果可提升。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (20)

1.一种半导体晶片，其特征在于，包含：
一半导体叠层，包含一顶面、一底面及多个侧壁，所述多个侧壁位于相对的该顶面与该底面之间；及
一钝化层，共形地覆盖该半导体叠层的该顶面及所述多个侧壁；
其中，自该底面俯视时，该半导体叠层的俯视轮廓包含多个边缘及多个转角，每一所述转角由相邻的二个所述边缘定义而成，该钝化层的俯视轮廓环绕该半导体叠层的俯视轮廓，且该钝化层的俯视轮廓包含一凸出部，该凸出部相邻于所述多个转角的其中一个，并自该钝化层的俯视轮廓向外凸出。
2.根据权利要求1所述的半导体晶片，其特征在于，该钝化层的该凸出部具有一断裂面。
3.根据权利要求1所述的半导体晶片，其特征在于，该底面包含凹凸结构。
4.根据权利要求1所述的半导体晶片，其特征在于，该半导体晶片为一发光二极管晶片，且该半导体晶片还包含一第一电极，位于该钝化层上；其中，该半导体叠层包含一第一半导体层、一主动层及一第二半导体层依序堆叠，且该第一电极贯穿该钝化层以与该第一半导体层电性连接。
5.根据权利要求4所述的半导体晶片，其特征在于，还包含一第二电极，位于该钝化层上，且贯穿该钝化层以与该第二半导体层电性连接，其中，该第一电极与该第二电极位于该半导体叠层的同一侧。
6.根据权利要求4所述的半导体晶片，其特征在于，还包含一第二电极，位于该半导体叠层的该底面上，并与该第二半导体层电性连接，其中，该第一电极与该第二电极分别位于该半导体叠层的相对二侧。
7.根据权利要求1所述的半导体晶片，其特征在于，该半导体晶片为一集成电路晶片，且该半导体晶片还包含一第一电极，位于该半导体叠层上，并与该半导体叠层电性连接。
8.一种发光装置，其特征在于，包含：
一载板；
多个发光单元，位于该载板上，所述多个发光单元各自发出红光、绿光、或蓝光，且任二相邻的该发光单元之间具有一不透光结构，其中，至少一所述发光单元中包含一个如权利要求1至6任一项所述的半导体晶片；及
一控制单元，位于该载板上，其中，该控制单元与所述多个发光单元中的至少一者电性连接。
9.一种半导体晶片，其特征在于，包含：
一半导体叠层，包含一顶面、一底面及多个侧壁，所述多个侧壁位于相对的该顶面与该底面之间；及
一钝化层，共形地覆盖该半导体叠层的该顶面及所述多个侧壁；
其中，自该底面方向俯视时，该半导体晶片的俯视轮廓为包含多个边缘及多个转角的封闭形状，每一所述转角由相邻的二个所述边缘定义而成，且所述多个转角中的至少一者，具有一断裂面。
10.根据权利要求9所述的半导体晶片，其特征在于，在该半导体晶片的俯视轮廓范围内，所述多个转角中任二个不相邻的转角的连线不等长。
11.根据权利要求9所述的半导体晶片，其特征在于，该半导体晶片为一发光二极管晶片，且该半导体晶片还包含一第一电极，位于该钝化层上；其中，该半导体叠层包含一第一半导体层、一主动层及一第二半导体层依序堆叠，且该第一电极贯穿该钝化层以与该第一半导体层电性连接。
12.根据权利要求11所述的半导体晶片，其特征在于，还包含一第二电极，位于该钝化层上，且贯穿该钝化层以与该第二半导体层电性连接；其中，该第一电极与该第二电极位于该半导体叠层的同一侧。
13.根据权利要求11所述的半导体晶片，其特征在于，还包含一第二电极，位于该半导体叠层的该底面上，并与该第二半导体层电性连接，其中，该第一电极与该第二电极分别位于该半导体叠层的相对二侧。
14.根据权利要求9所述的半导体晶片，其特征在于，该半导体晶片为一集成电路晶片，且该半导体晶片还包含一第一电极，位于该半导体叠层上，并与该半导体叠层电性连接。
15.一种发光装置，其特征在于，包含：
一载板；
多个发光单元，位于该载板上，所述多个发光单元各自发出红光、绿光、或蓝光，且任二相邻的该发光单元之间具有一不透光结构，其中，至少一所述发光单元中包含一个如权利要求9至13任一项所述的半导体晶片；及
一控制单元，位于该载板上，其中，该控制单元与所述多个发光单元中的至少一者电性连接。
16.根据权利要求9所述的半导体晶片，其特征在于，该半导体晶片的俯视轮廓为包含四个边缘及四个转角的封闭四边形。
17.一种发光装置，其特征在于，包含：
一载板；及
多个发光二极管晶片，位于该载板上，并至少沿着一第一方向排列，其中所述多个发光二极管晶片的至少一者包含：
一半导体叠层，包含一顶面、一底面及至少一侧壁，该侧壁位于相对的该顶面与该底面之间，其中，该半导体叠层包含一第一半导体层、一主动层及一第二半导体层依序堆叠；及
一钝化层，共形地覆盖该半导体叠层的该顶面及该侧壁，且该钝化层包含一凸出部，该凸出部的一延伸方向与该第一方向共同定义一第一角度，且该第一角度为锐角。
18.根据权利要求17所述的发光装置，其特征在于，该钝化层的该凸出部具有一断裂面。
19.根据权利要求17所述的发光装置，其特征在于，所述多个发光二极管晶片的每一者还包含一第一电极及一第二电极，该第一电极与该第二电极分别位于该半导体叠层的相对二侧。
20.根据权利要求17所述的发光装置，其特征在于，还包含一集成电路晶片，位于该载板上，其中该集成电路晶片与所述多个发光二极管晶片中的至少一者电性连接。
CN202110289497.3A 2021-03-18 2021-03-18 半导体晶片与发光装置 Pending CN115117211A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110289497.3A CN115117211A (zh) 2021-03-18 2021-03-18 半导体晶片与发光装置
US17/384,812 US20220302349A1 (en) 2021-03-18 2021-07-26 Semiconductor chip and light-emitting device
TW111106621A TWI823267B (zh) 2021-03-18 2022-02-23 半導體晶片與發光裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110289497.3A CN115117211A (zh) 2021-03-18 2021-03-18 半导体晶片与发光装置

Publications (1)

Publication Number Publication Date
CN115117211A true CN115117211A (zh) 2022-09-27

Family

ID=83284329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110289497.3A Pending CN115117211A (zh) 2021-03-18 2021-03-18 半导体晶片与发光装置

Country Status (3)

Country Link
US (1) US20220302349A1 (zh)
CN (1) CN115117211A (zh)
TW (1) TWI823267B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
TWI708405B (zh) * 2019-09-16 2020-10-21 錼創顯示科技股份有限公司 微型半導體晶片、微型半導體元件結構、以及顯示元件

Also Published As

Publication number Publication date
TW202301627A (zh) 2023-01-01
US20220302349A1 (en) 2022-09-22
TWI823267B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
US10403608B2 (en) Light-emitting diode (LED) device for realizing multi-colors
US10978616B2 (en) Micro light emitting element and image display device
US20200027865A1 (en) Micro led display and manufacturing method thereof
KR102530068B1 (ko) 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
US11527571B2 (en) Light emitting device with small footprint
KR102356843B1 (ko) 디스플레이 디바이스 및 그 제조 방법
CN115735279A (zh) 利用了Micro-Nano PIN LED元件的全彩LED显示器及其制造方法
CN105518879A (zh) 发光元件
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
US10930814B1 (en) Method of manufacturing multi-color light emitting pixel unit
EP3989281A1 (en) Display device using micro led, and method for manufacturing same
CN115117211A (zh) 半导体晶片与发光装置
CN114068775B (zh) 一种倒装led芯片、led封装模组及显示装置
CN112531080B (zh) 微型发光二极管
KR102097865B1 (ko) 발광소자
US11018122B1 (en) Area-efficient subpixel apparatus
CN114335064A (zh) 防串扰显示阵列及显示装置
KR102174004B1 (ko) 발광소자
CN217280824U (zh) 一种led芯片
TWI777733B (zh) 發光二極體晶片與發光二極體晶片裝置
KR20190120479A (ko) 진공흡착을 이용한 마이크로 디스플레이 및 그의 패키징 방법
US11626391B2 (en) Light emitting device and display apparatus having the same
CN114628432B (zh) 一种半导体装置的制作方法及半导体装置
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
US11527674B2 (en) Method of manufacturing light-emitting device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination