CN102420281B

CN102420281B - 光电元件及其制造方法

Info

Publication number: CN102420281B
Application number: CN201010298188.4A
Authority: CN
Inventors: 郭得山; 柯丁嘉; 柯淙凯
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2010-09-28
Filing date: 2010-09-28
Publication date: 2014-12-10
Anticipated expiration: 2030-09-28
Also published as: CN102420281A

Abstract

本发明公开了一种光电元件及其制造方法。该光电元件包含：基板，具有表面，并具有与表面垂直的法线方向，第一半导体层，位于基板的表面上并与表面接触，及至少一孔洞结构，位于第一半导体层及基板的表面之间，其中，至少一孔洞结构具有宽度与高度，其中宽度为孔洞结构于平行表面方向的最大尺寸，高度为孔洞结构于平行法线方向的最大尺寸，且高度小于宽度。

Description

光电元件及其制造方法

技术领域

本发明涉及一种具有形成在半导体与基板间的孔洞结构的光电元件。

背景技术

发光二极管是半导体元件中一种被广泛使用的光源。相较于传统的白炽灯泡或荧光灯管，发光二极管具有省电及使用寿命较长的特性，因此逐渐取代传统光源，而应用于各种领域，如交通信号、背光模块、路灯照明、医疗设备等产业。

随着发光二极管光源的应用与发展对于亮度的需求越来越高，如何增加其发光效率以提高其亮度，便成为产业界所共同努力的重要方向。

发明内容

一种光电元件，包含：基板，具有表面，并具有与表面垂直的法线方向，第一半导体层，位于基板的表面上并与表面接触，及至少一孔洞结构，位于第一半导体层及基板的表面之间，其中，至少一孔洞结构具有宽度与高度，其中宽度为孔洞结构于平行表面方向的最大尺寸，高度为孔洞结构于平行法线方向的最大尺寸，且高度小于宽度。

一种制造光电元件的方法，包含下列步骤：提供基板，具有表面并具有与表面垂直的法线方向；形成第一半导体层于基板的表面上，图案化第一半导体层；形成第二半导体层于基板上且覆盖图案化的第一半导体层；以及形成至少一孔洞结构，位于第二半导体层及基板的表面间，其中，至少一孔洞结构具有宽度与高度，其中宽度为孔洞结构于平行表面方向的最大尺寸，高度为孔洞结构于平行法线方向的最大尺寸，且高度小于宽度。

附图说明

图1A～1F为本发明实施例的光电元件的工艺示意图；

图2A～2F为本发明实施例的光电元件的工艺示意图；

图3A～3D为本发明光电半导体元件的剖面示意图；及

图4A～4C为依本发明实施例所形成孔洞的扫描式电子显微镜(ScanningElectron Microscopy，SEM)图。

附图标记说明

101 基板

102 第一半导体层

1031 第一孔洞

1032 第二孔洞

104 有源层

1022 第二半导体层

105 第三半导体层

106 抗蚀刻层

107 光致抗蚀剂层

具体实施方式

为了使本发明的叙述更加详尽与完备，请参照下列描述并配合图1A至图4D的图示。如图1A～图1E所例示，依据本发明的第一实施例的光电元件的制造方法简述如下：如图1A所示，在基板101的第一表面1011生长第一半导体层102，其中基板具有法线方向N。

之后，如图1B所示，将第一半导体层102蚀刻成为多个形成在基板101的第一表面1011上的第一半导体柱1021，其中上述多个第一半导体柱1021的侧壁与基板101的第一表面1011不相垂直。在本实施例中，第一半导体柱1021的两侧壁与基板101的第一表面1011可成α1与β1角，其中α1角可介于20°～75°，β1角可介于20°～75°。在实施例中，此第一半导体柱1021的平均宽度可介于0.5μm～10μm，平均间距可介于0.5μm～10μm。

之后，如图1C所示，继续于上述基板的第一表面生长第二半导体层1022，其中第二半导体层1022乃是以外延侧向生长(Epitaxial LateralOvergrowth；ELOG)的方式生长。在生长上述第二半导体层1022的同时，会在两相邻第一半导体柱1021与基板101的第一表面1011之间形成至少一个第一孔洞1031。如图1D所示，上述第一孔洞1031于基板的法线方向N的完整截面可呈吊钟型，具有宽度W与高度H，其中宽度W为第一孔洞1031于平行表面方向的最大尺寸，高度H为第一孔洞1031于平行法线方向的最大尺寸，且高度H小于宽度W。宽度W可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。在另一实施例中，上述第一孔洞1031的高度H与宽度W的比值不大于2/3。

在另一实施例中，可形成多个第一孔洞1031。在实施例中，此多个孔洞可相互连结，形成一个或多个网状孔洞群。此外，因多个第一半导体柱1021可为规则阵列结构，因此上述多个第一孔洞1031也可为规则阵列结构。其中多个第一孔洞1031的平均高度H_x小于平均宽度W_x。平均宽度W_x可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。在实施例中，上述多个第一孔洞1031的平均高度H_x与平均宽度W_x的比值不大于2/3。在实施例中，上述多个第一孔洞1031的平均间距可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。上述多个第一孔洞1031形成的孔隙度Φ(porosity)定义为第一孔洞总体积V_V除以整体体积其中整体体积V_T为第一孔洞总体积加上第二半导体层体积。在本实施例中，孔隙度Φ可介于5％-90％，或10％-90％，或20％-90％，或30％-90％，或40％-90％，或50％-90％，或60％-90％，或70％-90％，或80％-90％。

接着，如图1E所示，在上述第二半导体层1022之上继续生长有源层104与第三半导体层105。

最后，如图1F所示，蚀刻部分上述有源层104与第三半导体层105以露出部分第二半导体层1022后，在第二半导体层1022及第三半导体层105之上形成两电极106、107以形成光电元件100。上述电极106、107材料可选自：铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或银(Ag)等金属材料。

于本实施例中，上述第一孔洞1031为于工艺中所定义出的中空结构。此第一孔洞1031具有折射率，适可作为空气透镜，当光线于光电元件100中行进至第一孔洞1031时，由于第一孔洞1031内外部材料折射率的差异(例如，半导体层的折射率约介于2～3之间，空气的折射率为1，光线会在第一孔洞1031处改变行进方向而离开光电元件，因而增加光提取效率。另外，第一孔洞1031也可作为散射中心(scattering center)以改变光子的行进方向并且减少全反射。通过孔洞密度的增加，可更增加上述功效。

具体而言，光电元件100包含发光二极管(LED)、光电二极管(photodiode)、光敏电阻(photoresister)、激光器(laser)、红外线发射体(infrared emitter)、有机发光二极管(organic light-emitting diode)及太阳能电池(solar cell)中至少之一。基板101为生长及/或承载基础。候选材料可包含导电基板或不导电基板、透光基板或不透光基板。其中导电基板材料可为锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO₂)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属。透光基板材料可为蓝宝石(Sapphire)、铝酸锂(LiAlO₂)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属、玻璃、钻石、CVD钻石、与类钻碳(Diamond-Like Carbon；DLC)、尖晶石(spinel，MgAl₂O₄)、氧化铝(Al₂O₃)、氧化硅(SiO_X)或镓酸锂(LiGaO₂)。

上述第一半导体层102、第二半导体层1022及第三半导体层105彼此中至少二个部分的电性、极性或掺杂物相异、或者分别用以提供电子与空穴的半导体材料单层或多层(这里“多层”是指二层或二层以上，以下同)，其电性选择可以为p型、n型及i型中至少任意二者的组合。有源层104位于第二半导体层1022及第三半导体层105之间，为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者为如发光二极管、液晶显示器、有机发光二极管；光能转变或诱发电能者为如太阳能电池、光电二极管。上述第一半导体层102、第二半导体层1022、有源层104及第三半导体层105其材料包含一种或一种以上选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组的物质。

依据本发明的另一实施例的光电元件100为发光二极管，其发光频谱可以通过改变半导体单层或多层的物理或化学要素进行调整。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列、氧化锌(ZnO)系列等。有源层104的结构如：单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side doubleheterostructure；DDH)、或多层量子阱(multi-quantμm well；MQW)。再者，调整量子阱的对数亦可以改变发光波长。

于本发明的实施例中，第一半导体层102与基板101间尚可选择性地包含过渡层(未显示)。此过渡层介于二种材料系统之间，使基板的材料系统“过渡”至半导体系统的材料系统。对发光二极管的结构而言，一方面，过渡层例如缓冲层(buffer layer)等用以降低二种材料间晶格不匹配的材料层。另一方面，过渡层亦可以是用以结合二种材料或二个分离结构的单层、多层或结构，其可选用的材料如：有机材料、无机材料、金属或半导体等；其可选用的结构如：反射层、导热层、导电层、欧姆接触(ohmic contact)层、抗形变层、应力释放(stress release)层、应力调整(stress adjustment)层、接合(bonding)层、波长转换层或机械固定构造等。

第三半导体层105上还可选择性地形成接触层(未显示)。接触层为设置于第三半导体层105远离有源层104的一侧。具体而言，接触层可以为光学层、电学层、或其二者的组合。光学层为以改变来自于或进入有源层104的电磁辐射或光线。在此所称的「改变」是指改变电磁辐射或光的至少一种光学特性，前述特性包含但不限于频率、波长、强度、通量、效率、色温、演色性(rendering index)、光场(light field)或可视角(angle of view)。电学层为可以使得接触层的任一组相对侧间的电压、电阻、电流、电容中至少之一的数值、密度、分布发生变化或有发生变化的趋势。接触层的构成材料包含氧化物、导电氧化物、透明氧化物、具有50％或以上穿透率的氧化物、金属、相对透光金属、具有50％或以上穿透率的金属、有机质、无机质、荧光物、磷光物、陶瓷、半导体、掺杂的半导体及无掺杂的半导体中至少之一。于某些应用中，接触层的材料为氧化铟锡、氧化镉锡、氧化锑锡、氧化铟锌、氧化锌铝与氧化锌锡中至少之一。若为相对透光金属，其厚度约为0.005μm～0.6μm。

如图2A～图2F所例示，将更详细说明上述第一实施例中将第一半导体层102蚀刻成为多个第一半导体柱1021的一种方法。如图2A所示，在基板101的第一表面1011生长第一半导体层102。之后，如图2B所示，在第一半导体层102之上生长抗蚀刻层106，材料可为二氧化硅(SiO₂)。

之后，如图2C至图2D所示，在抗蚀刻层106上形成不连续的光致抗蚀剂层107后，以光刻工艺(Photolithigraphy)经光掩模显影上述抗蚀刻层106为图案化抗蚀刻层1061。在本实施例中，上述图案化抗蚀刻层1061可为规则矩阵化图形，且平均宽度h可介于0.5μm～10μm，平均间距可介于0.5μm～10μm。

如图2E所示，可通过上述图案化抗蚀刻层1061对第一半导体层102进行各向异性蚀刻，例如进行感应耦合等离子体(inductive coupling plasma，ICP)蚀刻以暴露出的部分的第一半导体层102并形成多个第一半导体1021。在实施例中，此第一半导体柱1021的平均宽度可介于0.5μm～10μm，平均间距可介于0.5μm～10μm。

最后，如图2F所示，再对上述多个第一半导体柱1021通过蚀刻液，例如草酸、氢氧化钾或磷酸硫酸溶液等单一或混合使用，进行局部且各向异性地进行湿蚀刻。若采用各向异性蚀刻，可使得上述多个第一半导体柱1021的侧壁与基板101的第一表面1011不相垂直。易言之，利用蚀刻液对不同结晶结构或结晶品质的蚀刻速率，可定义出第一半导体柱1021的侧壁结构及其相对应的尺寸。在实施例中，此第一半导体柱1021的两侧壁与基板101的第一表面1011可成α1与β1角，其中α1角可介于20°～75°，β1角可介于20°～75°。

如图3A～图3D所例示说明本发明的另一实施例。在本实施例中，乃通过调整上述图2E至图2F的蚀刻方式，以形成不同形状的孔洞，其余的工艺步骤与上述实施例相同，在此不再赘述。

如图3A所示，多个第一半导体柱1021可包含侧边与基板表面垂直的第一部分10211及侧壁与基板101不相垂直的第二部分10212。在本实施例中，此第一半导体柱第二部分10212的两侧壁与基板101的第一表面1011可成α2与β2角，其中α2角可介于20°～75°，β2角可介于20°～75°。第一半导体柱1021的平均宽度可介于0.5μm～10μm，平均间距可介于0.5μm～10μm。

之后，如图3B所示，经由上述工艺，可形成第二半导体层1022覆盖至少一第二孔洞1032及于两相邻第一半导体柱1021与基板101之间。

如图3C-3D所示，上述第二孔洞1032的于基板的法线方向N的完整截面可呈巫师帽型(wizard’s hat)，可包含两个部分：包括大致呈平盘状的下部10321，及大致呈锥状的上部10322。其中下部10321具有长边与基板101表面平行，其完整截面具有与法线方向平行的高度H₂(包含上部10321与下部10322的总高度)，其中高度H₂为第二孔洞1032于平行法线方向的最大尺寸，且下部10321具有宽度(长边的宽度)W₂，其中宽度W₂为第二孔洞下部10321于平行表面方向的最大尺寸。其中上述高度H₂小于宽度W₂。宽度W₂可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。在另一实施例中，上述高度H₂与宽度W₂的比值不大于2/3。在本实施例中，完整截面的上部10322可呈锥形，即较接近基板的底面宽度往远离基板方向渐缩，顶端可为尖角、弧状或球状，且由上视方向观之，上部10322位于下部10321之中。

在另一实施例中，如图3D所示，在实施例中，下部10321长边的两边缘与基板101表面可具有夹角θ，其中θ角可介于20°～75°。

在另一实施例中，在两相邻第一半导体柱1021与基板101之间可形成多个第二孔洞1032。在实施例中，此多个孔洞可相互连结，形成一个或多个网状孔洞群。此外，因多个第一半导体柱1021可为规则阵列结构，因此多个第二孔洞1032也可为规则阵列结构。其中多个第二孔洞1032的平均高度H_2x小于平均宽度W_2x。平均宽度W_2x可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。在实施例中，上述第二孔洞1032的平均高度H_2x与平均宽度W_2x的比值不大于2/3。在实施例中，第二孔洞1032的平均间距可介于0.5μm～10μm，或1μm～10μm，或2μm～10μm，或3μm～10μm，或4μm～10μm，或5μm～10μm，或6μm～10μm，或7μm～10μm，或8μm～10μm，或9μm～10μm。上述多个第二孔洞1032形成的孔隙度Φ(porosity)定义为第二孔洞总体积V_V除以整体体积其中整体体积V_T为第二孔洞总体积加上第二半导体层体积。在本实施例中，孔隙度Φ可介于5％-90％，或10％-90％，或20％-90％，或30％-90％，或40％-90％，或50％-90％，或60％-90％，或70％-90％，或80％-90％。

图4A～4C显示依本发明实施例所形成的孔洞的扫描式电子显微镜(Scanning Electron Microscopy，SEM)图，如图4A所示，孔洞的上部顶端可为尖角。如图4B所示，孔洞的上部顶端可为弧状。如图4C所示，孔洞为规则阵列。

以上各附图与说明虽仅分别对应特定实施例，然而，各个实施例中所说明或披露的元件、实施方式、设计准则及技术原理除在彼此明显冲突、矛盾、或难以共同实施之外，本领域的技术人员当可依其所需任意参照、交换、搭配、协调、或合并。

虽然本发明已说明如上，然其并非用以限制本发明的范围、实施顺序、或使用的材料与工艺方法。对于本发明所作的各种修饰与变更，皆不脱本发明的精神与范围。

Claims

1.一种光电元件，包含：

基板，具有一表面，并具有与该表面垂直的法线方向；

第一半导体层，位于该基板的该表面上并与该表面接触；及

至少一孔洞结构，位于该第一半导体层及该基板的该表面之间，其中，该至少一孔洞结构具有宽度与高度，其中该宽度为该孔洞结构于平行该表面方向的最大尺寸，该高度为该孔洞结构于平行该法线方向的最大尺寸，且该高度小于该宽度，而且该孔洞结构为中空结构。

2.如权利要求1所述的光电元件，其中该至少一孔洞结构其完整截面形状为吊钟形和巫师帽形其中之一。

3.如权利要求1所述的光电元件，其中该宽度介于0.5μm～10μm，且该高度与宽度的比值不大于2/3。

4.如权利要求1所述的光电元件，其中该光电元件包含多个该孔洞结构，该多个孔洞结构可相互连结，形成一个或多个网状孔洞群；或该多个孔洞结构呈规则阵列，其中该多个孔洞结构其平均间距介于0.5μm～10μm，孔隙度介于5％-90％。

5.如权利要求1所述的光电元件，还包含有源层及第二半导体层形成于该第一半导体层之上。

6.如权利要求2所述的光电元件，其中该孔洞结构的完整截面呈现为巫师帽形，包含平盘状的下部，及锥状的上部，其中该上部的顶端可为尖角、弧状或球状，且该孔洞结构由上视方向观之，上部位于下部之中。

7.如权利要求6所述的光电元件，其中该下部具有长边，且该长边与该基板表面平行，其中该长边的宽度可介于0.5μm～10μm，及/或该长边两边缘与基板表面可具有夹角θ，其中该θ角可介于20°～75°。

8.一种制造光电元件的方法，包含下列步骤：

提供基板，具有表面并具有与该表面垂直的法线方向；

形成第一半导体层于该基板的该表面上；

图案化该第一半导体层；

形成第二半导体层于该基板上且覆盖该图案化的第一半导体层；及

形成至少一孔洞结构，位于该第二半导体层及该基板的该表面间，其中，该至少一孔洞结构具有宽度与高度，其中该宽度为该孔洞结构于平行该表面方向的最大尺寸，该高度为该孔洞结构于平行该法线方向的最大尺寸，且该高度小于该宽度，而且该孔洞结构为中空结构。

9.如权利要求8所述的方法，其中该至少一孔洞结构其完整截面形状为吊钟形或巫师帽形其中之一。

10.如权利要求8所述的方法，其中该宽度介于0.5μm～10μm，且该高度与宽度的比值不大于2/3。

11.如权利要求8所述的方法，其中该光电元件包含多个该孔洞结构，该多个孔洞结构可相互连结，形成一个或多个网状孔洞群；或该多个孔洞结构呈规则阵列，且该多个孔洞结构其平均间距介于0.5μm～10μm，孔隙度介于5％-90％。

12.如权利要求9所述的方法，其中该孔洞结构的完整截面呈现为巫师帽形，包含平盘状的下部，及锥状的上部，其中该上部的顶端可为尖角、弧状或球状，且该孔洞结构由上视方向观之，上部位于下部之中。

13.如权利要求12所述的方法，其中该下部的长边的平均宽度可介于0.5μm～10μm，及/或该下部的长边两边缘与该基板表面可具有夹角θ，其中θ角可介于20°～75°。