KR101281504B1 - 피라미드형 광 결정 발광 소자 - Google Patents

피라미드형 광 결정 발광 소자 Download PDF

Info

Publication number
KR101281504B1
KR101281504B1 KR1020097013252A KR20097013252A KR101281504B1 KR 101281504 B1 KR101281504 B1 KR 101281504B1 KR 1020097013252 A KR1020097013252 A KR 1020097013252A KR 20097013252 A KR20097013252 A KR 20097013252A KR 101281504 B1 KR101281504 B1 KR 101281504B1
Authority
KR
South Korea
Prior art keywords
layer
light
semiconductor material
top surface
led
Prior art date
Application number
KR1020097013252A
Other languages
English (en)
Other versions
KR20090099537A (ko
Inventor
제임스 맥켄지
톰 리
마즈드 주롭
Original Assignee
룩스탈텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/564,213 external-priority patent/US7700962B2/en
Priority claimed from US11/564,207 external-priority patent/US7615398B2/en
Application filed by 룩스탈텍 코포레이션 filed Critical 룩스탈텍 코포레이션
Publication of KR20090099537A publication Critical patent/KR20090099537A/ko
Application granted granted Critical
Publication of KR101281504B1 publication Critical patent/KR101281504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자(LED)가 개시되는데, 발광 소자는 반도체 물질의 제1 및 제2 층들 사이에 배치된 광 발생 층을 포함하고, 상기 제1 및 제2 층들 각각은 서로 다른 형의 도핑을 가진다. 상기 제1 층의 상부면은, 다른 굴절률을 가진 물질로 둘러싸인 반도체 물질의 피라미드형 또는 절두형 피라미드형 돌출부들의 타일링 배치를 가지거나, 다른 굴절률을 가진 물질로 충전된 상기 반도체 물질에 역피라미드형 또는 절두형 역피라미드형 오목부들의 타일링 배치를 가진다. 각각은 하나의 광 밴드 구조를 포함한다. 상기 돌출부들 또는 오목부들 및 그것들의 타일링 배치는 상기 제1 층의 상기 상부면을 통해 상기 소자로부터 광이 효율적으로 추출되고, 그리고 램버시안 광원으로부터 나오는 빛에 비해 실질적으로 더욱 방향성을 가지는 방출 프로파일을 가진 빔의 형태로 추출될 수 있도록 구성된다. 좀더 개선된 소자는, 마이크로 캐비티 효과를 이용하기 위하여 상기 제2 층의 바로 아래에 반사물을 이용한다. 상기 소자의 제조 방법들도 개시되는데, 상기 제조 방법은 상기 피라미드형 돌출부들 또는 상기 역피라미드형 오목부들을 생성하기 위하여 이방성 습식 식각을 이용한다.
LED, 피라미드, 역피라미드

Description

피라미드형 광 결정 발광 소자{Pyramidal Photonic Crystal Light Emitting Device}
본 발명은 향상된 광 추출 및 방향성을 가지는 발광 다이오드들에 관한 것으로, 더욱 상세하게는, 광 결정 구조들을 이용하는 소자들에 관한 것이다.
발광 다이오드(light emitting diode, 이하 'LED'라고 한다)들은 순방향으로 바이어스된 p-n 접합을 기초로 하는데, 최근에는 충분히 높은 휘도 레벨들에 도달했는바, 이제 발광 다이오드들은 새로운 고체 상태의 조명 어플리케이션들뿐 아니라, 프로젝터(projector) 광원들에 대한 대체물들로도 적합하다. 또한, LED들의 높은 효율들을 통하여 얻어진 경제적인 이득들뿐 아니라, 신뢰성, 긴 수명 및 환경적 이점들에 의하여, 이러한 시장들로의 진입도 가능하게 되어왔다. 구체적으로, 고체 상태의 조명의 어플리케이션들은, LED들이 대체 형광 조명 기술들에 의해 현재 획득 가능한 효율들을 능가할 것을 요구한다.
액정 디스플레이(Liquid Crystal Display, 이하 'LCD'라고 한다) 패널들에 대한 백라이트 유닛(Back Light Unit, 이하 'BLU'라고 한다)들은 LCD 패널의 성능에 있어서 중요한 요소들이다. 현재, 대부분의 LCD 패널들은 컴팩트 음극 형광(compact cathode fluorescent light, CCFL) 광원들을 이용한다. 그러나, 이러 한 광원들은 열등한(poor) 색상 범위(colour gamut), 환경적 재활용 및 제조 이슈들, 두께 및 프로파일, 고전압 요건들, 열등한 열 관리, 무게 및 높은 소비 전력을 포함한 여러 문제점들로 인한 문제를 가지고 있다. 이러한 문제점들을 경감시키기 위하여, LCD 제조업자들은 LED BLU 유닛들을 구현하고 있다. 이것들은 색상 범위, 낮은 소비 전력, 얇은 프로파일들, 저전압 요건들, 우수한 열 관리 및 낮은 무게를 포함하여, 많은 영역들에서 이점들을 제공한다.
현재 LED BLU 시스템들은 미국 특허 번호 제7,052,152호에 개시된 바와 같이 LED의 후면을 가로질러 LED들을 배치한다. 소형 디스플레이들의 경우에는, 이것들은 일반적으로 저비용의 디자인들이다. 그러나, 대형 LCD 패널들, 예를 들어, 32인치 이상의 LCD 패널들의 경우에는, LCD 패널의 후면을 고르게 가로질러 광을 분포하기 위해 요구되는 LED들의 개수는 더 이상 이러한 접근이 비용 면에서 효과적이게 하지 못한다. 미국 특허 번호 제7,052,152호에서는, 32 인치의 LCD 패널 디스플레이에 대해 124개의 LED들이 이용되는 것이 제안되었다.
일부 어플리케이션들의 경우에는, LED로부터의 더욱 등방성인(isotropic) 또는 램버시안(Lambertian) 광 분포가 요구되는데, 이를 얻기 위해 이용되는 기술의 하나는 이를 통해 광이 모이는(merge) 표면을 거칠게 하는 것이다. LED 제조 공정에 따라 어느 정도의 거칠기는 내재된다. 그러나, 식각과 같은 기술들을 이용하여, LED로부터 나오는 광의 스크램블링(scrambling)과 균일성을 향상하기 위하여 제어된 정도의 증가된 표면 거칠기를 얻을 수 있다.
미국 특허 출원 공개 번호 제2006/0181899호 및 제2006/0181903호는 확산광 이 전체 LCD 패널 표면을 가로질러 고르게 분포하도록 배치된 광학적 광 통로(light guide) 또는 도파관(waveguide)을 개시한다. 측면 실장된(side-mounted) LED 광원들을 이용하여 광은 광 통로 안으로 커플링된다(coupled). 측면 실장은, 다이렉트(direct) LED 백라이팅에 비해 백라이트 LCD의 단위 면적 당 필요한 LED들의 개수가 크게 감소되므로 유익하다. 32 인치의 LCD 패널이 12개밖에 안 되는 적은 LED 광원들로 측면 조명될 수 있음이 제안된다. 그러나, LCD 패널 상으로 확산된 광을 최대화하기 위하여, LED 광을 광 통로 안으로 최대한 광학적으로 커플링하는 것이 요구된다.
고 휘도 LED들의 또 다른 어플리케이션 영역은 전면 프로젝터 및 후면 프로젝터 용 광 엔진들이다. 종래의 HID(High Intensity Discharge) 타입의 프로젝터 광 엔진들은 항상 낮은 효율과 짧은 수명으로 방해가 되어 왔고, 이는 소비 시장들로의 부진한 채택으로 이어졌다. 이러한 특정 어플리케이션에서, 광원의 에텐듀(Etendue) 값은 마이크로 디스플레이(microdisplay)의 에텐듀 값보다 작거나 마이크로 디스플레이의 에텐듀 값에 일치할 것이 요구된다. 이러한 호환성은 전체 광 프로젝션 엔진의 전체 시스템 효율을 향상시키는데 매우 중요하다. 또한, 높은 총 광 출력들(luminous outputs)과 낮은 소비 전력도, 특히 (50 인치보다 큰) 대형 후면 프로젝션 스크린들과 전면 프로젝션 시스템들이 요구되는 어플리케이션들에서 매우 중요하다. 열 관리 이슈들을 최소화하기 위해서는 낮은 소비 전력이 바람직하다. 작은 에텐듀 값들을 가진, 적색, 녹색 및 청색의 단색 LED 광원들 세트로부터의 광은 프로젝션 시스템에서 소정의 색을 생성할 수 있도록 다중화(multiplex) 된다. 이것은 컬러 휠들(colour wheels) 및 연관된 추가 비용들에 대한 요구를 제거한다. 에텐듀 값(E)은 아래의 수학식 1에 따라 계산된다.
[수학식 1]
Figure 112009038614814-pct00001
여기서, E는 광원의 에텐듀이고, A는 발광 소자의 표면적이고, α는 광원의 반각이다. 그러므로, 프로젝션 어플리케이션들의 경우에, 발광원의 조준(collimation) 정도가 핵심적인 요소이고, 광원의 반각을 줄이는 것이 광엔진의 전체 효율을 크게 향상시키는 것을 알 수 있다.
LED의 전체 효율은 세 가지 주된 요소들, 즉, 내부 양자 효율, 주입 효율 및 추출 효율에 의해 정량화될 수 있다. LED로부터의 광 추출 효율을 감소시키는 주된 제한 요소들 중 하나는, 방출된 광자들의 총 내부 전반사와, LED를 형성하는 고 굴절률의 에피(epi) 물질내에 광자들이 트랩핑(trapping)되는 현상이다. 이러한 트랩핑된 도파 모드들은, 그것들이 산란되거나 재 흡수될 때까지 LED 구조 내에서 전파된다. LED 구조의 두께는 지지될(supported) 수 있는 모드들의 개수를 결정한다.
미국 특허 등록 번호 제5,779,924호 및 제5,955,749호는 에피 구조를 통해 광이 전파하는 경로에 영향을 주는, LED의 반도체 층들 상에 정의된 광 결정 패턴들의 이용을 개시한다. 형성된 광 밴드 구조는 트랩(trapped) 모드들이 외부로 추출되는 것을 허용하고, 그리하여, LED의 추출 효율, 그리고 궁극적으로는 총 외부 효율을 향상시킨다. LED에서 광 결정 구조들의 이용은 다른 광 추출 기술들에 비해 유익한데, 이는 그것들이 LED의 활성 표면 면적에 따라 비례적으로 적용될 수 있고, 그리하여 넓은 면적의 고 휘도 LED 다이(die)에 대한 광 추출을 향상시키는 이상적인 수단을 제공하기 때문이다. 절대적인(absolute) 광 출력이 요구되는 고체 상태의 조명 어플리케이션들의 경우에 LED 사이즈의 스케일링 특성은 중요하다. 그러나, 이러한 많은 광 결정 LED들에 대한 총 광 추출은, 많은 종래의 표면을 거칠게 한(surface-roughened) LED들만큼 높지는 않다.
미국 특허 등록 번호 제6,831,302호 및 미국 특허 출원 공개 번호 제2005/0285132호는 갈륨 나이트라이드(GaN)계 물질들을 이용하여 광 결정 구조들을 가진 발광 다이오드들을 제조하는 공정들을 개시한다. 상기 두 경우에서, 공정은 궁극적으로 LED 웨이퍼들의 수율과 비용에 영향을 주는, 많은 복잡하고 비용이 많이 드는 단계들을 포함한다. 구체적으로, 미국 특허 등록 번호 제6,831,302호는 격자 정합된(lattice matched) 단 결정 웨이퍼 상에 n-GaN 층, 활성 양자 우물(quantum well, QW) 영역 및 p-GaN 층을 성장시키는 단계, 이어서 상부면 상의 서브 마운트 또는 기판의 공융 접합(eutectic bonding) 단계, 웨이퍼를 플립핑(flipping)하는 단계, (레이저 리프트 오프(lift-off)와 같은 기술을 이용하여) 성장 웨이퍼로부터 리프트 오프하는 단계, 광학적으로 부드러운 표면을 제공하기 위해 (화학적 기계적 연마와 같은 공정을 이용하여) 표면을 연마하는 단계, (나노-임프린팅(nano-imprinting), 리소그래피(lithography), 또는 홀로그래피(holography)와 같은 공정에 의해) 표면 상에 광 결정 패턴을 정의하는 단계, 및 GaN의 적절한 건식 식각(예를 들어, RIE 또는 ICP) 또는 습식 식각을 이용하여 최종적으로 광 결정 패턴을 GaN 물질로 전달하는 단계를 포함하는 제조 공정을 개시한다.
상기 포함된 복잡한 공정 단계들 중 하나는 웨이퍼들의 연마 단계인데, 이러한 웨이퍼들의 연마는 전체 웨이퍼에 걸쳐서 표면 품질을 제어하기 어렵기 때문에 수율에 부정적인 영향을 끼칠 수 있다. 표면 도처의 작은 스크래치들은 LED 웨이퍼의 전역에 퍼지는 전류에 영향을 끼칠 수 있고, 결국 완성된 LED를 단락시키거나 순방향 전압에 부정적인 영향을 끼치는 경로를 제공할 수 있다. 또한, GaN 에피 구조의 두께는 광 결정 추출 패턴의 효과적인 설계에 중요하다. 높은 굴절률은 높은(highly) 멀티모드 도파처럼 작용함으로써, 두께가 LED 헤테로 구조(heterostructure)에 존재하는 모드들의 개수를 결정한다. 연마 공정을 이용함에 따라 LED 구조의 절대 두께에 걸쳐 불충분한 제어라는 결과를 낳고, 이는 결국 하나의 공정 배치(batch)에서 또 다른 공정 배치까지 LED 웨이퍼들의 전체 산출물에 영향을 준다.
또 다른 복잡한 제조 단계는, 작은 스케일의 일차(first-order) 광 결정 특징물들(features)을, 특징물들의 피치(pitch)에 대해 300nm에서 500nm의 범위로, 그리고, 홀(hole) 특징물들의 직경에 대해 200nm에서 400nm의 범위로 한정하는 단계이다. 이러한 패턴들은 현재 나노-임프린팅 또는 홀로그래피를 이용하여 한정된다. 전자의 기술은 LED 웨이퍼들 상의 이러한 작은 스케일의 특징물들에 대하여 현재 증명된 기술이 아니고, 단지 낮은 수율들이 달성된다. 또한, 이러한 기술은 적은 제조량들에 대한 높은 비용으로 인한 문제를 가진다. 후자의 리소그래피 기술은 복잡한 정렬과 안정성뿐 아니라 소량으로 인한 문제를 가진다.
그러므로, 종래의 표면이 거칠어진 LED 소자 또는 광 결정 LED 소자보다 우수하게 작동하고, 단순하고 비용 효율이 높은 방식으로 제조될 수 있는 새로운 타입의 표면 패터닝된(patterned) LED에 대한 요구가 있다.
본 발명의 제1 양상에 따르면, 발광 소자(LED)는 제1 형의 도핑(doping)을 가진 제1 반도체 물질을 포함하는 제1 층; 제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층; 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼(distal) 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고, 상기 광 발생 층에서 발생된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오고, 상기 제1 층은, 상기 제1 반도체 물질과는 다른 굴절률을 가진 물질로 둘러싸였으며, 상기 상부면으로부터 돌출되고 상기 제1 반도체 물질로 이루어진 피라미드형 또는 절두형(frustro) 피라미드형 돌출부들(protrusions)의 타일링(tiling) 배치를 더 포함하며, 상기 돌출부들의 타일링 배치와 주변 물질은 광 밴드 구조를 포함하고, 상기 돌출부들과 이들의 타일링 배치는, 상기 상부면을 통해 상기 LED 구조로부터 나오는 광이 램버시안(Lambertian) 광원으로부터 나오는 광보다 실질적으로 더욱 방향성을 갖도록 구성된다.
본 발명의 제2 양상에 따르면, 발광 소자(LED)는 제1 형의 도핑을 가진 제1 반도체 물질을 포함하는 제1 층; 제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층; 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생층에 가까운 하부면을 가지고, 상기 광 발생 층에서 발생된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오고, 상기 제1 층은, 상기 상부면에서 상기 광 발생 층을 향하여 연장되고 상기 제1 반도체 물질과는 다른 굴절률을 가진 물질을 포함하는, 상기 제1 반도체 물질 내의 역피라미드형 또는 절두형 역피라미드형 오목부들(indentations)의 타일링 배치를 더 포함하며, 상기 오목부들의 타일링 배치와 주변의 제1 반도체 물질은 광 밴드 구조를 포함하고, 상기 오목부들과 이들의 타일링 배치는, 상기 상부면을 통해 상기 LED 구조로부터 나오는 광이 램버시안 광원으로부터 나오는 광보다 실질적으로 더욱 방향성을 갖도록 구성된다.
램버시안 광원은 단위 입체각 당, 어떠한 방향에서도 그 방향과 광이 방출되는 표면에 대한 법선 사이의 각도의 코사인에 비례하는 광속(luminous flux)을 방출한다. 이것은 구형 분포를 가진 균일한 발광을 이끈다. 본 발명에 따른 구조를 포함하는 발광 소자는 방출된 광의 강화된 방향성과, 상기 소자에 의해 발생된 광이 방출된 빔으로 커플링되는 효율에서의 향상을 결합시킨다. 이것은 피라미드형 또는 절두형 피라미드형 표면 돌출부들, 또는 역피라미드형 또는 절두형 역피라미드형 오목부들의 혁신적인 타일링 배치를 통해 얻어진다.
광 타일링 배치들의 세 가지 주요 종류들인, 단거리 및 장거리 질서를 가진 광 결정들, 단거리 이행 무질서지만 장거리 질서를 가진 광 준결정들, 단거리 간격 질서지만 장거리 무질서를 가진 비정질 타일링 배치가 바람직하다. 비정질의 경우에, 인접한 피라미드형 영역 사이의 간격은 고정되는 반면, 회전 대칭은 무작위화된다.
본 발명에서, 종래의 일차 광 결정 패턴들과 비교할 때 향상된 광 추출을 제공하는 고차 피라미드형 또는 역피라미드형 광 결정 또는 준경정 패턴이 제안된다. 상기 광 결정의 신중한 디자인은 상기 소자에 의해 생성된 원거리장 광 패턴의 맞춤화를 허용한다. 구체적으로, 경사각 측벽들을 가진, 피라미드 형태의 돌출부들 또는 역피라미드 형태의 오목부들 및 그것들의 잘 정의된 타일링 배치는, 큰 격자 상수들(>1μm)를 가진 패턴들에 대해서도, 램버시안 광원에서 나오는 광보다 더 많이 평행하게 된 빔의 형태로 상기 LED로부터 광을 추출할 수 있다.
바람직하게는, 상기 피라미드형 돌출부들 또는 역피라미드형 오목부들은 1.0μm보다 큰 사이즈를 가진다. 그러나, 그것들은 1.5μm 또는 2.0μm보다 큰 사이즈 또는 2.5μm보다 큰 사이즈를 가질 수 있다. 상대적으로 큰 피라미드 또는 역피라미드 사이즈들은 제조 공차들(tolerances)을 완화하고, 상기 피라미드형 돌출부들 또는 역피라미드형 오목부들의 형성에 앞서 표면 연마가 필요하지 않다는 점을 또한 의미하는데, 이것은 그것들은 치수들이 남아있는 표면 거칠기보다 충분히 크기 때문이다.
더욱이, 상기 타일링 배치의 피치는 1.5μm보다 크지만, 피치는 2.0μm 또는 2.5μm보다 사이즈가 클 수 있고, 또는 3.0μm보다 사이즈가 클 수 있다.
많은 어플리케이션들의 경우에, 상기 돌출부들 또는 오목부들은, 광의 상당한 비율(>35%)이 수직 축에 대하여 30°반각을 가진 중앙 원뿔 내에서 추출되도록 구성되는 것이 바람직하다. 바람직하게는, 37%, 38% 또는 40% 이상이 중앙 원뿔에서 추출된다. 이것은, 프로젝션 어플리케이션들용 광원들로 종종 이용되는 좁게 연장된 광 통로들 안으로 광을 효율적이고 균일하게 커플링하는 것을 가능하게 한다.
다른 실시예에서, 상기 피라미드들 또는 역피라미드들 및 상기 타일링 패턴은, 광이 측면 방출 방식으로, 이것보다 큰 각도들에서 두드러지게 추출되도록 구성될 수 있다. 예를 들어, 광은 좁은 중앙 원뿔 내부보다는, 수직 축 주변에서 평행하게 된 링 또는 도넛 형상의 분포로 방출될 수 있다. 이 경우에, 상기 분포는 수직에 대하여 30°, 40°, 50°, 또는 60° 보다 크거나 동일한 각도들에서 중심을 가질 수 있고, 또는 표면에 대하여 60°, 50°, 40°, 또는 30° 보다 작거나 동일한 각도들에서도 이와 같다.
상기 제1 형의 도핑을 가진 상기 제1 반도체 물질은 n형으로 도핑되거나 p형으로 도핑될 수 있고, 이 경우에 상기 제2 형의 도핑을 가진 상기 제2 반도체 물질은 각각 p형으로 도핑되거나 n형으로 도핑될 것이다.
상기 제1 층은 상기 제1 반도체 물질에서 소정의 깊이에 개재된 식각 저지 물질 층을 포함할 수 있고, 이 경우에 상기 제1 반도체 물질로 형성된 상기 돌출부들은 상기 식각 저지 물질 층의 표면으로부터 연장될 것이고, 상기 역피라미드형 오목부들은 상기 식각 저지 물질 층까지 아래로 연장될 것이다.
구체적으로 바람직한 실시예에서, 상기 제1 반도체 물질은 n형으로 도핑된 GaN 또는 InGaN을 포함하고, 상기 제2 반도체 물질은 p형으로 도핑된 GaN 또는 InGaN을 포함한다. 상기 광 발생 층은 GaN-InGaN의 다중 양자 우물 구조를 포함하는 것이 바람직하다. 피라미드 직경들의 관점에서는, 고차 광 결정 치수들은 일반적으로 1.0μm에서 3.0μm의 범위이나, 이것은 파장, 원거리장 패턴, LED 두께 및 전체 GaN 헤테로 구조 내에서 상기 다중 양자 우물 구조의 위치를 포함하는 팩터들의 범위에 의존한다. 적절한 식각 저지 물질들은 AlGaN 및 InGaN을 포함한다.
광 추출을 향상시키기 위해서는, 상기 LED는, 상기 제1 층의 상부 추출 표면으로부터 멀어지는 쪽으로 전파하는 광을 반사하기 위한 광학 반사물을 더 포함하는 것이 바람직하며, 이런 방법이 아니라면 상기 광을 추출되지 않을 것이다. 상기 광학 반사물은, 상기 제2 층이 상기 광 발생 층과 상기 반사물 사이에 위치하도록 상기 제2 반도체 물질의 상기 제2 층에 인접하게 배치된다.
바람직하게는, 상기 광학 반사물은 금속 물질의 단일 층을 포함하고, 또는 이것은 다중층 유전 구조를 포함할 수 있다. 다른 실시예에서, 상기 광학 반사물은 분산 브래그 반사물(distributed Bragg reflector, DBR) 또는 전방향성 반사물(omni-directional reflector, ODR)을 포함할 수 있다.
바람직하게는, 상기 광 발생 층과 상기 광학 반사물 사이의 이격 거리는, 상기 제1 층의 상기 상부면을 향하여 전파되는 발생된 광의 양을 향상시키는 마이크로 캐비티를 포함하기 위한 것이다. 상기 마이크로 캐비티 효과는 상기 광학 반사물에서 단순한 반사에 의해 제공된 것 이상으로 추출 효율에서 훨씬 큰 향상을 가져온다. 최적의 간격은 상기 광 발생 층에서 생성된 광의 파장의 0.5배에서 0.7배 사이이다. 마이크로 캐비티가 존재하는 경우, 상기 피라미드형 돌출부들 또는 상기 역피라미드형 오목부들 및 그것들의 타일링 배치는 상기 마이크로 캐비티 효과와 최적으로 협력하여, 상기 LED로부터의 광 추출의 효율을 향상시키도록 구성된다.
본 발명의 제3 양상에 따르면, 광학 프로젝터 유닛용 광 엔진은 상기 제1 또는 제2 양상에 따른 복수의 발광 소자들을 포함한다. 상술된 발광 소자는 특히, 전면 프로젝터 및 후면 프로젝터용 광 엔진을 포함하는, 고체 상태의 광원들의 어플리케이션에 적합하다.
본 발명의 제4 양상에 따르면, 상기 제1 양상에 따른 발광 소자의 제조 방법은: 제1 형의 도핑을 가지는 제1 반도체 물질을 포함하는 제1 층, 제2 형의 도핑을 가지는 제2 반도체 물질을 포함하는 제2 층, 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고, 상기 광 발생 층에서 발생된 광은 상기 제1 층의 상부면을 통해 상기 LED 구조로부터 나오는, 발광 소자 헤테로 구조를 제공하는 단계; 소정의 타일링 배치에 대응하는 위치들에서 마스크 물질의 아일랜드들(islands)을 포함하는 식각 마스크를 상기 제1 층 상에 형성하는 단계로서, 상기 제1 층의 상부에 포토 레지스트 층을 증착하는 단계, 상기 소정의 타일링 배치에 따라 노출시킴으로써 상기 포로 레지스트 층을 패터닝하는 단계, 및 상기 소정의 타일링 배치에 대응하는 위치들에서 포토 레지스트의 아일랜드들을 남길 수 있도록, 노출되지 않은 포토 레지스트를 제거하는 단계를 포함하는, 상기 식각 마스크를 상기 제1 층 상에 형성하는 단계; 소정의 결정 평면들을 따라 소정의 깊이까지 상기 제1 반도체 물질을 이방성 습식 식각하여, 상기 마스크 물질의 아일랜드들의 바로 아래의 위치들에서 상기 제1 층의 상기 제1 반도체 물질의 피라미드형 또는 절두형 피라미드형 돌출부들을 형성하는 단계; 및 다른 굴절률을 가진 주변 물질과 결합하여 소정의 광 밴드 구조를 포함하는, 상기 피라미드형 또는 절두형 피라미드형 돌출부들의 상기 소정의 타일링 배치를 남길 수 있도록, 상기 마스크 물질의 아일랜드들을 제거하는 단계를 포함한다.
본 발명의 제5 양상에 따르면, 상기 제2 양상에 따른 발광 소자의 제조 방법은: 제1 형의 도핑을 가진 제1 반도체 물질을 포함하는 제1 층, 제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층, 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고, 상기 광 발생 층에서 생성된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오는, 발광 소자 헤테로 구조를 제공하는 단계; 소정의 타일링 배치에 대응하는 위치들에서 소실되는 마스크 물질의 아일랜드들을 포함하는 식각 마스크를 상기 제1 층 상에 형성하는 단계로서, 상기 제1 층의 상부에 포토 레지스트 층을 증착하는 단계, 상기 소정의 타일링 배치에 따라 노출시킴으로써 상기 포토 레지스트를 패터닝하는 단계, 및 상기 소정의 타일링 배치에 대응하는 위치들에서 소실된 포토 레지스트의 아일랜드들 남길 수 있도록, 노출되지 않은 포토 레지스트를 제거하는 단계를 포함하는, 상기 식각 마스크를 상기 제1 층 상에 형성하는 단계; 소정의 결정 평면들을 따라 소정의 깊이까지 상기 제1 반도체 물질을 이방성 습식 식각하여, 상기 소실된 마스크 물질의 아일랜드들의 바로 아래의 위치들에서 상기 제1 층의 상기 제1 반도체 물질에 피라미드형 또는 절두형 피라미드형 오목부들을 형성하는 단계; 및 역피라미드형 또는 절두형 역피라미드형 오목부들의 상기 소정의 타일링 배치를 상기 제1 반도체 물질에 남길 수 있도록, 남아있는 마스크 물질을 제거하는 단계를 포함하고, 상기 오목부들은 상기 주변의 제1 반도체 물질과 다른 굴절률을 가진 물질를 포함하고, 광 밴드 구조를 함께 포함한다.
상기 발광 소자 헤테로 구조 자체는 플립 칩 공정들을 포함하는, 여하한 적절한 알려진 공정에 의해 제조될 수 있다.
상기 포토 레지스트 층은 그 자체로 상기 마스크 층일 수 있고, 이 경우, 상기 마스크 물질의 아일랜드들은 상기 포토 레지스트의 아일랜드들이다. UV 리소그래프를 포함하여, 노출에 의해 상기 포토 레지스트를 패터닝하는 여하한 적절한 공정이 이용될 것이다. 상기 노출된 포토 레지스트는 적절한 현상제(developer)를 이용하여 제거되고, 상기 남아있는 노출된 포토 레지스트의 아일랜드들은 스트립핑(stripping)에 의해 제거된다. KOH, NaOH 또는 H3PO4의 용액을 포함하는, 다양한 종류의 식각액들이 이방성 습식 식각을 위해 이용될 수 있다.
다른 실시예에서, 상기 이방성 습식 식각에 대한 내식성(etch-resistant)이 있는 더 두꺼운 마스크 물질이 이용될 수 있다. 이 경우에, 추가적인 공정 단계들이 필요하다.
상기 제4 양상의 방법에서, 상기 식각 마스크를 형성하는 단계는: 상기 포토 레지스트 층을 증착하는 단계 이전에 상기 제1 층의 상부에 하드 마스크 물질 층을 증착하는 단계; 상기 포토 레지스트의 아일랜드들의 바로 아래에 하드 마스크 물질의 아일랜드들을 남길 수 있도록, 상기 포토 레지스트를 제거하는 단계 이후에 하드 마스크 물질을 제거하는 단계; 및 상기 소정의 타일링 배치에 대응하는 위치들에서 상기 하드 마스크 물질의 아일랜드들을 포함하는 상기 식각 마스크를 남길 수 있도록, 상기 남아있는 포토 레지스트의 아일랜드들을 제거하는 단계를 더 포함한다.
상기 제5 양상의 방법에서, 상기 식각 마스크를 형성하는 단계는: 상기 포토 레지스트 층을 증착하는 단계 이전에 상기 제1 층의 상부에 하드 마스크 물질 층을 증착하는 단계; 상기 소실된 포토 레지스트의 아일랜드들의 바로 아래에 소실된 하드 마스크 물질의 아일랜드들을 남길 수 있도록, 상기 포토 레지스트를 제거하는 단계 이후에 하드 마스크 물질을 제거하는 단계; 및 상기 소정의 타일링 배치에 대응되는 위치들에서 상기 소실된 하드 마스크 물질의 아일랜드들을 포함하는 상기 식각 마스크를 남길 수 있도록, 상기 남아있는 포토 레지스트 아일랜드들을 제거하는 단계를 더 포함한다.
적절한 하드 마스크 물질들은 PECVD에 의해 증착된 SiO2 또는 Si3N4 또는 스퍼터링이나 증발에 의해 증착된 금속을 포함한다. 상기 피라미드형 돌출부들이 형성되면, 상기 남아있는 하드 마스크 물질의 아일랜드들은 적절한 습식 또는 건식 식각 공정에 의해 제거된다. 이와 유사하게, 상기 역피라미드형 오목부들이 형성되면, 상기 아일랜드들을 둘러싸는 남아있는 하드 마스크 물질은 적절한 습식 또는 건식 식각 공정에 의해 제거된다.
상기 제4 양상의 방법에서, 상기 이방성 습식의 깊이는 절단형 피라미드형 또는 피라미드형 돌출부들이 형성되는지 여부 및 그것들의 사이즈를 결정할 것이다. 그러나, 상기 이방성 습식 깊이의 정확한 제어는, 식각 속도 및 식각 시간을 기반으로 하는 경우에는 어려울 것이다. 이와 유사하게, 상기 제5 양상의 방법에서, 상기 이방성 식각의 깊이는 상기 형성된 오목부들의 사이즈를 결정할 것이다. 또한, 상기 이방성 식각 깊이의 정확한 제어는, 식각 속도 및 식각 시간을 기반으로 하는 경우에는 어려울 것이다. 더욱이, 절단형 역피라미드형 오목부들을 형성하기 위하여, 식각 저지가 필요하다.
바람직하게는, 상기 발광 소자 헤테로 구조의 상기 제1 층은 상기 제1 반도체 물질에서 상기 소정의 깊이에 개재된 식각 저지 물질 층을 포함한다. 상기 제1 반도체 물질의 상기 이방성 식각은 그 후로, 상기 식각 저지 물질 층에 도달될 때까지 계속될 것이고, 이것은 상기 제조 방법의 더욱 큰 균일성과 반복성을 제공한다. 상기 제5 양상의 방법에서, 꼭대기가 평평한 역피라미드형 오목부 또는 절두형 피라미드형 오목부들의 형성을 또한 허용한다.
따라서, 본 발명은 광 결정 타입의 LED 구조의 간소화된 제조 방법을 제공하며, 여기서 저비용의 광 리소그래피 또는 이와 유사한 공정을 이용함으로써, 그리고 복잡한 연마 공정들에 대한 필요성 없이, 대형 특징물 광 결정에 대한 정의(definition)가 LED 상에 이송된다.
본 발명의 실시예들은 첨부된 도면들을 참조하여 이하에서 보다 상세하게 설명될 것이다.
도 1은 제안된 소자의 횡단면을 도시한다.
도 2A는 정사각형 격자에 배치된 피라미드들을 도시한다.
도 2B는 12겹(fold) 준결정(quasicrystal)에 배치된 피라미드들을 도시한다.
도 3은 거울 이격 거리에 대한 양자 우물의 함수로서 나타난 GaN LED의 정규화된 광도를 도시한다.
도 4A에서 4D는 발광 소자를 제조하기 위한 플립(Flip) 칩 기반의 제조 공정을 나타낸다.
도 4E에서 4I는 도 4D에 도시된 소자의 상부층의 피라미드형 광 결정 구조를 제조하기 위한 추가적인 제조 단계들을 나타낸다.
도 5A는 패터닝되지 않은 소자와 비교하여 피라미드형 광 결정 LED에 대한 30° 원뿔에서 광 추출의 향상을 도시한다.
도 5B는 패터닝되지 않은 소자와 비교하여 피라미드형 광 결정 LED에 대한 총 광 추출의 향상을 도시한다.
도 5C는 서로 다른 피라미드형 광 결정 발광 소자들에 대하여 30° 원뿔에서 광의 비율을 도시한다.
도 6A는 본 발명의 바람직한 실시예에 따른 광 결정 LED 구조에 대한 원거리 장(far-field) 패턴을 도시한다.
도 6B는 본 발명의 또 다른 바람직한 실시예에 따른 광 결정 LED 구조에 대한 원거리장 패턴을 도시한다.
도 7A는 본 발명의 제조 방법을 이용하여 형성된 고립된 피라미드의 SEM 현미경사진을 도시한다.
도 7B는 본 발명의 제조 방법을 이용하여 형성된 피라미드들의 광 준결정 배치의 SEM 현미경사진을 도시한다.
도 8A는 패터닝되지 않은 LED에 비교하였을 경우에, 종래의 광 결정 LED 및 마이크로 캐비티(micro-cavity)를 가지는 피라미드형 광 결정 LED 의 광 추출 향상 대비 광 결정 충전 분율(fill fraction)을 도시한 도면이다.
도 8B는 마이크로 캐비티를 가지는 패터닝되지 않은 LED와 마이크로 캐비티를 가지지 않는 패터닝되지 않은 LED에 비교하였을 경우에, 피라미드형 광 결정 LED의 광 추출 향상 대비 광 결정 충전 분율을 도시한 도면이다.
도 9는 패터닝되지 않은 LED에 비교하였을 경우에, 피라미드형 광 결정 LED의 광 추출 향상 대비 LED 헤테로 구조 코어(core) 두께를 도시한 도면이다.
도 10은 역(inverted) 피라미드형 소자의 횡단면을 도시한다.
도 11A에서 11D는 발광 소자를 제조하기 위한 플립 칩 기반의 제조 공정을 나타낸다.
도 11E에서 11I 또는 11J는 도 11D에 도시된 소자의 상부층의 역피라미드형 또는 절두형의(truncated) 역피라미드형 광 결정 구조를 제조하기 위한 추가적인 제조 단계들을 나타낸다.
도 12A는 패터닝되지 않은 소자와 비교하였을 경우의, 피라미드형 광 결정 LED에 대한 30° 원뿔에서 광 추출의 향상을 도시한다.
도 12B는 패터닝되지 않은 소자와 비교하였을 경우의, 피라미드형 광 결정 LED에 대한 총 광 추출의 향상을 도시한다.
도 12C는 서로 다른 피라미드형 광 결정 발광 소자들에 대한 30° 원뿔에서 광의 비율을 도시한다.
도 13은 본 발명의 바람직한 실시예에 따른 광 결정 LED 구조에 대한 원거리장 패턴을 도시한다.
도 14는 본 발명의 제조 방법을 이용하여 형성된 고립된 역피라미드의 SEM 현미경사진을 도시한다.
도 15A는 패터닝되지 않은 LED에 비교되었을 경우에, 종래의 광 결정 LED 및 마이크로 캐비티를 가지는 역피라미드형 광 결정 LED의 광 추출 향상 대비 광 결정 충전 분율의 도면이다.
도 15B는 마이크로 캐비티를 가지는 패터닝되지 않은 LED와 마이크로 캐비티를 가지지 않는 패터닝되지 않은 LED에 비교되었을 경우에, 역피라미드형 광 결정 LED의 광 추출 향상 대비 광 결정 충전 분율의 도면이다.
본 발명의 목적은 향상된 광 추출뿐 아니라 발광 소자들로부터의 맞춤식(tailored) 원거리장 방출을 제공하는데 있다. 이러한 소자들은, InGaN, InGaP, InGaAs, InP 또는 ZnO를 포함하며 그렇지만 이에 한정되는 것은 아닌, 다양한 범위의 발광 반도체 물질을 사용할 수 있다. 본 명세서는 녹색 InGaN 발광 소자들에 구현된 방향성 광 추출 기술의 구현에 초점을 맞출 것이다. 그러나, 상기 디자인은 (청색 또는 UV와 같은) 다른 방출 파장들에 대하여서도, 이러한 물질뿐 아니라 적색 파장과 황색 파장에 적합한 InGaP와 같은 다른 물질 시스템들을 이용하여, 동등하게 최적화되거나 구현될 수 있다.
본 발명의 바람직한 구현에서, 일차 광 결정 패턴들에 비해 증가된 광 추출을 제공하는 신규한 고차(high-order) 피라미드형 광 결정(photonic crystal, PC) 또는 준결정 패턴이 제안된다. 또한, 광 결정 디자인은 소자들에 의해 방출된 원거리장 광분포의 맞춤화를 허용한다. 광 결정 서브(sub) 영역들의 피라미드의 형태와 그것들의 잘 정의된 타일링(tiling) 배치는 램버시안 광원에서 나오는 광보다 더 많이 평행하게 된 빔의 형태로 상기 소자로부터 광이 추출되는 것을 가능하게 한다. 상기 소자를 제조하기 위한 단순화된 공정이 또한 상술될 것이다.
피라미드 직경이라는 관점에서 볼 때, 고차 광 결정 치수들은 사이즈가 1.0 μm보다 큰데, 사이즈가 1.5 μm 또는 2.0μm 보다 클 수도 있고, 나아가 3.0 μm, 3.5 μm 그리고 4.0 μm까지 일 수 있으나, 이에 한정되지 않는다. 이러한 사이즈는 원거리장 패턴, LED 두께, 및 GaN 헤테로 구조의 광 발생 영역 내의 양자 우물들의 위치에 따라 변동한다.
도 1은 제안된 발광 소자의 횡단면을 예시하는데, 상기 발광 소자는 주기적, 준결정적, 비정질 또는 다른 복잡하게 정렬되거나 반복되는 타일링 배치로, n형으 로 도핑된 GaN 또는 InGaN 층 밖으로 돌출된 피라미드들(101)을 포함한다. 피라미드형 타일링 배치는 트랩된 광이 광 결정의 블로치 모드들(Bloch modes) 안으로 커플링되게 하는 분산 밴드들을 제공할 수 있게 디자인된다. 광이 블로치 모드들로 커플링되면, 광 결정은 자유 공간으로 광을 커플링하는 수단을 제공한다.
도 1에 도시된 소자는 발광 헤테로 구조를 포함하는데, 상기 발광 헤테로 구조는 n-GaN 또는 InGaN 상부층(102)과 하부의 p형 GaN 또는 InGaN 층(104)를 포함하고, 다중 양자 우물(multiple quantum well, MQW) 구조(103)가 상기 층들 사이에 존재한다. p형 층(104)의 바로 아래에 반사물 층(105)이 존재하는데, 반사물 층(105)은 은과 같은 금속 반사물의 형태이거나 DBR 또는 전방향성 반사물(ODR)의 형태일 수 있다. 발광 구조는 캐리어 기판 즉, 마운트(106)에 의해 지지된다. 바람직한 실시예에서, 캐리어 기판은 금속 또는 금속 합금과 같은 높은 열전도성을 가진 전기 전도성 물질, 또는 대신에 실리콘 또는 실리콘 카바이드를 포함한다. 또 다른 바람직한 실시예에서, AlGaN, InGaN과 같은 물질들로 형성되나 이러한 물질들에 한정되지 않는 식각 저지 층(107)이 존재하는데, 식각 저지 층(107)은 피라미드들의 깊이에 대한 정확한 조절을 가능하게 한다. 상기 층은 n형 층들(101, 102) 사이에 개재된다.
본 발명에서 바람직한 광 타일링 배치들의 세 가지 주요 종류들이 있는데, 이러한 주요 종류들에서 상기 배치들은 이하의 특성들, 즉, 단거리 및 장거리 질서를 가진, 광 결정들 타일링 배치; 단거리 이행(translation) 무질서지만 장거리 질서를 가진, 준결정들 타일링 배치; 및 단거리 간격 질서와 장거리 무질서를 가진, 비정질 타일링 배치를 가진다. 비정질 배치의 경우에, 인접한 피라미드형 영역과 역피라미드형 영역 사이의 간격은 고정되는 반면, 회전 대칭은 무작위화된다.
이러한 종류들의 패터닝은 또한 상술된 타일링 배치들로 구성된, 반복되는 셀(cell)들을 포함할 수 있다. 또한, 그것들은 결함들을 가진 영역들, 다시 말해, 피라미드들과 역피라미드들이 제거되었거나, 피라미드들의 형태나 사이즈가 변형된 영역들을 포함할 수 있다. 서브 영역들은 또한 식각되지 않은 날카로운 정점(apex) 영역들을 가진 피라미드들을 포함할 수 있는데, 이는 꼭대기가 평평한(flat-top)(절두형(frustro)) 피라미드들을 초래한다.
이러한 패터닝은 수많은 파라미터들로 특징 지워질 수 있는데, 상기 파라미터들은 두 개의 인접한 피라미드들 또는 역피라미드들의 중심들이 서로 떨어져 있는 거리로 정의되는 격자의 피치(a), 및 피라미드의 결정학적으로 노출된 표면과 GaN 격자의 수평 결정 평면 사이에 형성되는 각도(θ)를 포함한다. 본 발명의 일 양상에서, 식각 저지 층(107)은 식각 깊이를 제어하기 위해 이용된다. 이것은 바닥(base)에서 피라미드 직경의 정확한 제어를 가능하게 한다. 소정의 식각 깊이(d)에 대한 피라미드들의 바닥의 직경(φ)은 다음의 수학식 2와 같다.
[수학식 2]
Figure 112009038614814-pct00002
본 발명의 주된 양상들 중 하나는 결정학적으로 정렬된 대형 특징물들을 이용하여 최대 패턴 재현 정확도뿐 아니라 완화된 위치 정확도를 제공하는 것이다.
(c-평면 GaN에 형성된) 육각형의 피라미드들 또는 역피라미드들은 일정한 패턴, 준결정적 패턴, 비정질 패턴 또는 다른 적절한 배치로 배치될 수 있다. 도 2A는 육각형의 피라미드들이 정사각형 격자에 배치되어 광 결정을 형성하는 예를 도시한다. 도 2B는 12겹의 대칭 사각-삼각 준결정 타일링으로 배치되어 광 준 결정을 형성하는 피라미드들 또는 역피라미드들을 도시한다.
본 발명의 개선된 실시예(version)는 발광 영역 아래 어딘가에 위치하여 아래쪽으로 전파되는 광을 위쪽 방향으로 반사하는 광학 반사물을 이용한다. 나아가, 발광 영역과 반사물 사이의 이격 거리는, 소위 마이크로 캐비티 효과로 인하여 위쪽으로 향한 발광을 향상시킬 수 있도록 디자인된다. 피라미드형 또는 역피라미드형 광 결정은 이어서 마이크로 캐비티 효과와 함께 최적화되어 광 추출을 향상시킨다. 2003년 4월 7일자 "Appl. Phys. Lett. 82, 14, 2221"에서 쉔(Shen)이 상술한 바와 같이, 아래의 수학식들은 양자 우물 영역들과 반사물 사이의 이격 거리의 함수로 나타나는, LED의 상부면에서 상대적 출력 세기를 나타낸다.
[수학식 3]
Figure 112009038614814-pct00003
[수학식 4]
Figure 112009038614814-pct00004
여기서, 관계된 파라미터들은 아래와 같다.
wo = 방출된 광의 진폭,
wr = 반사된 광의 진폭,
φ = 거울에서 반사로 인한 위상 변화,
φ' = 방출된 광과 반사된 광 사이의 경로 거리 차이로 인한 위상 변화로, 마이크로 캐비티와 양자 우물 사이의 이격 거리뿐 아니라 LED 물질에서 입사각과 파장에 따라 변함,
θ = 수직에 대한 방출 각.
마이크로 캐비티 효과를 설명하기 위하여, 도 3은 거울을 가진 GaN LED 소자로부터 획득된 광의 광도의 도면을 양자 우물에서 거울까지의 거리의 함수로써 도시한다. 광도는 거울을 가지지 않는 GaN LED로부터 획득된 광도를 기준으로 정규화됨으로써, 향상 정도를 나타낸다. 단순화를 위하여, 거울은 100%의 반사율을 가지는 것으로 가정한다. 반사물을 가지지 않는 평평한 베어(bare) GaN 발광 소자에 비교할 때, 대략적으로 최대 약 3.5배 많은 광이 추출됨이 명백하다. 반사물만으로의 기여에 대해서는, 이것은 마이크로 캐비티 효과로 인해 약 1.75배 많은 광이 추출된 것에 해당한다. 양자 우물들을 거울로부터 적당한 거리에 배치하는 것이 LED에서 최대 추출 효율을 얻기 위해 중요하다.
이러한 마이크로 캐비티 효과는 또한 램버시안 광원의 원거리장 방사 형태와 비교할 때 LED의 원거리장 방사 형태들에서 편차들(deviations)을 도입한다. 현재 발명의 맥락에서, 증가된 로브(lobe) 방출은 상부면 광 결정 패턴과 결합하여 최적 화될 수 있고, 그럼으로써 두 가지 추출 기술들을 개별적으로 이용하여 기대되는 것에 비해 그러한 LED로부터 향상된 광 추출 및 방향성을 가능하게 한다. 이러한 마이크로 캐비티 효과는 헤테로 구조 내의 방출의 등방성을 감소시키고, 그럼으로써, 내부적으로 광 결정에 입사하는 광이 좀더 평행하게 되도록 한다.
광 밴드 구조가 제공하는 고 종회비를 가진 특징물들과 큰 유전 상수로 인해, LED 도파 모드들을 광 밴드 구조의 분산 밴드들과 효과적으로 오버랩하고 그럼으로써 그들 사이에 강한 커플링을 허용하는 것이 가능하다. 그러나, 두꺼운 코어 LED 내의 등방성 방출의 경우에 많은 도파 모드들이 설정된다. 이 경우에, 광 결정의 분산 밴드들은 모든 트랩 모드들과 오버랩되게 디자인될 수 없다. 그러나, 마이크로 캐비티를 이용하여 광을 평행 정렬시킴으로써, 설정된 도파 모드들의 수가 줄어든다. 그 결과로써, 광 밴드 구조는 그러한 LED 내에 트랩된, 더욱 밀집되고 좀더 적은 수의 모드들을 효과적으로 추출하기 위해 최적으로 디자인될 수 있다.
본 발명의 다른 양상은 상술된 피라미드형 구조 타입의 광 밴드 구조 LED의 단순화된 제조 방법이다. 도 4A에서 4I에 가능한 제조 공정이 도시된다. 먼저, 금속 유기 화학 기상 증착(metal-organic chemical vapor deposition, MOCVD) 또는 (MBE와 같은) 다른 유사한 기술들에 의해, 격자 정합된 기판(410) 상에 n형으로 도핑된 GaN 또는 InGaN 층(401)을 성장시킨다. 이용되는 일반적인 기판들은 사파이어, GaN 및 SiC이다. 본 발명의 바람직한 실시예에서, InGaN 또는 AlGaN과 같은 물질로 형성된 식각 저지 층(409)이 n-GaN 층에 개재된다. n-GaN 또는 InGaN 층의 성장은 식각 저지 층 위의 층(408)으로 계속된다. 다중 GaN-InGaN 양자 우물들(402)이 성장되고 여기에 p형 GaN 층(403) 이 이어진다. 이 단계에서 생성되는 완성된(complete) LED 헤테로 구조 스택이 도 4A에 도시된다.
도 4B에 도시된 바와 같이, 이어서 p-GaN 층(403)의 상부에 거울(404)이 증착된다. 반사물은 스퍼터링(sputtering) 또는 증발(evaporation)에 의해 증착되는, 은 또는 금과 같은 적절한 금속층을 포함하는 금속일 수 있다. 다른 실시예에서, 반사물은 분산 궤환형 반사물(DBR) 또는 전방향성 반사물(ODR)의 형태의 유전 다중층 스택을 포함할 수 있다. 이러한 구조들은 PECVD와 같은 기술을 이용하여 스퍼터링으로 증착될 수 있다.
도 4C에 도시된 바와 같이, 이어서 도 4B의 헤테로 구조가 기판(405)에 본딩된다. 기판(405)은 바람직하게는 금속 합금인데, 이는 금속 합금이 우수한 열적 전기적 전도성을 허용하기 때문이다. 그러나, 기판(405)은 SiC 또는 Si와 같은 다른 물질들을 포함할 수 있다. 본딩 동작에 앞서, 본딩 공정을 원조하기 위하여 추가적인 층들이 거울(404) 상에 증착될 수 있다.
종래의 최종 제조 단계에서, 사파이어 기판(410)이 이어서 레이저 리프트 오프 또는 다른 유사한 기술을 이용하여 제거되어, 도 4D에 도시된 헤테로 구조를 제공한다. 비록 일반적으로 식각 저지 층이 부재하더라도, 이러한 구조는 종래의 최종 완결된 소자를 형성할 수 있다. 레이저 리프트 오프 공정은 n-GaN 층(401)의 표면을 (일반적으로 대략 50nm에서 300nm의 수준으로) 거칠게 남겨둔다. 또 다른 종래의 소자에서는, 이러한 표면은 광 추출을 향상하기 위해 더 거칠게 만들어 질 수 있다. 본 발명의 일 양상에서, 광 밴드 구조 피라미드들의 치수들은 표면 거칠기에 비해 크고, 그리하여, 패터닝에 앞서 표면을 연마할 것이 요구되지 않는다.
도 4E에서 4I는 도 4I에 도시된 바와 같은, 본 발명에 따른 소자를 제조하기 위해 필요한 추가적인 공정 단계들을 도시한다.
도 4E는 마스킹 층들의 증착을 도시한다. 구체적으로, 선택적 방법 단계가 도시되는데, 그것에 의하여, n-GaN 층(401) 안으로 소정의 패턴을 이어서 이송하기 위해 하드 마스크 층(406)이 증착된다. 이것은 PECVD에 의해 증착되는 SiO2 또는 Si3N4를 포함할 수 있고, 또는 이것은 스퍼터링 또는 증발에 의해 증착되는 금속일 수 있다. 이어서 하드 마스크(406) 상에 포토 레지스트 층(407)이 증착된다. 그러나, 일부 환경에서는, 하드 마스크 층은 생략될 수 있고, 포토 레지스트 층(407)은 n-GaN 층(401) 상으로 바로 증착된다.
피라미드형 특징물들의 큰 사이즈로 인해, 포토 레지스트(407)는 그것을 소정의 타일링 배치로 패터닝하는 데에 표준 UV 리소그래피를 이용하여 노출될 수 있다. 노출된 영역들의 가로 형태는 소정의 피라미드들의 횡단면의 형태에 대응될 수 있고, 그렇지 않으면 사각형과 같은 더 단순한 형태들일 수 있다. 노출된 포토 레지스트는 이어서 현상되어, 도 4F에 도시된 바와 같이, 피라미드들의 정점들(vertices)의 소정의 위치들에 대응하는 고립된 아일랜드들(islands) 모양의 물질을 남겨둔다. 하드 마스크(406)가 존재하는 경우라면, 이어서 RIE, ICP 또는 유사한 공정을 이용하여 하드 마스크(406)는 건식 식각된다. 이러한 단계는 도 4G에 도시된 바와 같이, 포토 레지스트(407)에서 하드 마스크(406)까지 패터닝을 전달한다. 남아있는 포토 레지스트(407)는 이어서 제거된다(stripped).
이에 이어서, 도 4H에 도시된 바와 같이, n-GaN 층(401)이 이방성 습식 식각을 이용하여 결정학적으로 습식 식각된다. GaN을 습식 식각하는 바람직한 방법은 실온에서 100℃까지의 배스(bath) 온도 범위로 1M에서 8M까지의 농도 범위에서 KOH 용액을 이용하는 것이다. 식각 시간은 약 45분 정도의 범위이다. 다른 실시예에서의 습식 식각액(etchants)은 NaOH 또는 H3PO4를 포함한다.
식각 공정으로 형성된 육각형의 피라미드들의 결정 면들은 GaN 결정의 {10-1-1} 평면들이다. 그것들은 피라미드들의 바닥과 58.4°의 각도를 형성한다. 식각 저지 층(409)의 존재는 피라미드들의 높이에 대한 정확한 조정을 가능하게 하고, 결과적으로 피라미드들의 바닥 직경의 정확한 조정도 가능하게 한다. 최종적으로, 하드 마스크(406)가 이용되는 경우라면, 하드 마스크(406)는 이어서 적절한 습식 또는 건식 식각 공정을 이용하여 제거되어, 도 4I에 도시된 최종 구조를 남긴다.
도 7A는 상기 공정으로 생성된 피라미드들 중 하나의 SEM 현미경사진을 도시한다. 이 경우에, 피라미드는 고립된 상태이고, 바람직한 제조 실시예를 이용하여 701에 나타낸 결정 {10-1-1} 면을 갖도록 형성된다. 도 7B는 이러한 피라미드들의 광 준결정 타일링의 SEM 현미경사진을 도시하는데, 이는 바람직한 제조 기술을 이용하여 n-GaN의 상부면에서 식각된 것들이다. 피라미드들은 사각형-삼각형 타일링 으로 배치되고, 도 7B에 도시된 작도 선들은 밑에 있는 타일링 사각형들과 삼각형들을 나타내고, 반면 원들은 준결정 패턴의 정점들을 강조한다.
바람직한 실시예에서, 층들(401, 409, 408)을 포함하는 복합(composite) n-GaN 상부 영역이 발광 구조 위에 위치한다. 그러므로, 광은 층(402)에서 방출되어, 영역(401)을 통해 최종적으로 탈출하기 전에 내부 다중 반사들을 경험한다.
두꺼운 n-GaN 성장 영역이 고품질의 양자 우물(QW) 층들의 형성을 위한 결함 밀도를 줄이기 위해 필요하고, 그러므로 LED의 내부 양자 효율을 향상시킨다. 제조상의 이점들을 위하여, 상부 영역(층들(401, 409, 408))은 손상되기 쉬운(fragile) 양자 우물 영역(402)에 대한 보호 층으로 작용하여, 피라미드들의 습식 식각 중의 손상을 예방하고 양자 우물 영역에서 표면 재결합을 최소화한다. 또한, 양자 우물 영역으로의 식각은, 최대 활성 발광 면적을 줄임으로써 LED의 총 광 출력에 부정적인 영향을 준다.
또한, 광학 추출 향상에 관해서, 요구되는 피라미드 치수들은 2.5μm의 피치에 중심을 가지는 약 1.75μm의 직경 정도의 수준이다. 이러한 치수들은 층(401)의 최소 두께를 제한하고, 그리하여, 피라미드들은 두꺼운 n-GaN 층에 존재하는 것이 바람직하다. 또한, 향상된 광 추출을 위하여, 식각으로 LED의 도파 영역의 총 두께를 줄이는 것은 헤테로 구조에 존재하는 트랩 모드들의 수를 감소시킨다. 이것은 광 밴드 구조들이 더 많은 비율의 트랩 모드들과 오버랩되는 것을 허용하고, 그럼으로써 도 8에 도시된 바와 같이 향상된 광 추출을 가져온다. 또한, n-GaN은 높은 전도성을 가지고, 이러한 특성은 소자로부터의 광 추출에 부정적인 영향을 줄 수 있는 광 밴드 구조의 상부면 상에 증착될 개별적인 전기 전류 확산 층들의 필요성을 최소화한다.
도 5A, 5B 및 5C는 수치적 시뮬레이션들의 결과들을 도시하는데, 일반적인 피라미드형 광 밴드 구조들을 가진 소자들의 성능을 나타낸다. z축은 반사물을 가진 패터닝되지 않은 LED에 대비한 총 추출 향상 팩터(factor)를 보여준다. 이러한 결과들은 충전 분율의 함수로서 (% 단위로) x축(501)을 따라, 그리고, 광 밴드 구조의 피치의 함수로서 (nm 단위로) y축(502)을 따라 도시된다. 충전 분율은 직경/피치*100으로 정의된다.
도 5A는 격자 상수(a)와 충전 분율의 함수로서 나타낸, 바닥 반사물을 가진 패터닝되지 않은 LED에 대비한 피라미드형 광 결정에 관한 중앙 30°원뿔에서의 추출 향상을 도시한다. 이러한 결과들은 2500nm의 피치와 75%의 충전 분율의 경우에, 그리고 d=0.6/λn~131nm의 위치에 존재하며 양자 우물 영역의 바로 아래 위치하는 최적화된 마이크로 캐비티 디자인을 가진 경우에, 5.45의 최대 향상을 보여준다. 이러한 파라미터들은 2.5μm 피치 상에 간격을 가진 약 1.9μm의 피라미드 직경들을 가진 소자에 해당한다.
시뮬레이션들은 2차원 시간 영역 유한 차분법(2D Finite Difference Time Domain method)을 이용하여 수행되었다. 이러한 시뮬레이션들은 2차원에서 3차원 시뮬레이션들로의 변환에서 공간상의 수치적 불일치를 포함하지 않으므로, 실험 결과들은 훨씬 큰 추출 값들을 제공하는 것으로 기대된다는 점이 중요하다.
도 5B는 격자 상수와 충전 분율의 함수로서 나타낸, 바닥 반사물을 가지며 패터닝되지 않은 LED에 대비한 총 추출의 향상을 도시한다. 이러한 결과들은 도 5A에 도시된 바와 같이, 최적 작동 범위가, 2500nm의 피치 및 75%의 충전 분율에서, 양자 우물들의 바로 아래에 위치한 최적화된 마이크로 캐비티 디자인을 가지고 나타나는 점을 강조한다.
마지막으로, 도 5C는 피라미드형 광 결정 구조를 가진 소자에 대해 30°원뿔에서 광의 비율을 나타낸다. 도시된 바와 같이, 소자에서 방출되는 광의 45%까지는 소자의 표면에 수직으로 30°의 반각을 가진 중앙 원뿔 내에 들어 오도록 지향시킬 수 있다. 이것은 램버시안 발광 소자에 비해 방향성 원뿔 내에 84% 더 많은 광이 들어있다는 것에 해당한다. 이와 같이 증가된 방향성은 피라미드들의 정돈된 배치뿐 아니라 피라미드들의 잘 정의된 경사각 측벽들로 인한 것이다. 경사각 측벽들은, 일정한 수직 측벽의, 식각된, 공기 로드(air rod)의 광 결정 LED들에 비해 30도 원뿔에서 대략 30% 더 많은 광을 제공한다.
도 6A 및 6B는 평면에서의 광 분포를 통한 횡단면들이며, 대표적인 원거리장 패턴들을 도시한다. 이러한 결과는 x축을 따라 원거리장 각도(601)의 함수로 도시되고, 광도(602)는 바닥 반사물을 가진 패터닝되지 않은 LED로부터의 광도에 대해 정규화된다. 원거리장 패턴은 LED 표면의 수직면에 대하여 참조된다. 도 6A는 1500nm의 격자 상수와 1120nm의 피라미드 직경을 가진 LED에 대한 원거리장 패턴을 도시하는데, 이것은 반사물과 최적화된 마이크로 캐비티를 가진 발광 소자에 비해 2.67 배 및 그보다 더 높은 총 추출 향상을 제공한다. 30°원뿔에서의 향상은 x4.57이고, 30°원뿔은 총 추출광의 40.5%를 포함한다.
도 6B는 2500nm의 격자 상수와 1870nm의 피라미드 직경을 가진 LED에 대한 원거리장 패턴을 나타내는데, 반사물과 최적화된 마이크로 캐비티를 가진 발광 소자에 비해 3.61 배 및 그보다 더 높은 총 추출 향상을 제공한다. 30°원뿔에서의 향상은 x5.45이고, 30°원뿔은 총 광의 35.8%를 포함한다. 이것은 램버시안 발광 소자에 비해 방향성 원뿔 내에 46% 더 많은 광이 들어오는 것에 해당한다.
아래의 표 1은 동일한 녹색 GaN LED가, 단순한 램버시안 방출기로서, 식각된 공기 로드들을 포함하는 일차 광 결정 LED로서, 그리고 식각된 피라미드들을 포함하는 피라미드형 광 결정 LED로서 구성될 경우에, 30°의 좁은 원뿔 각도에서 방출되는 광을 총 방출되는 광의 비율로 비교한 결과를 보여준다. 광 결정 소자들의 경우에, 30°원뿔 내에 최대 비율의 광을 추출하도록 치수들이 최적화된다. 일차 광 결정의 치수들은 350nm의 피치, 대략 210nm의 공기 로드 직경 및 약 120nm의 식각 깊이를 가지는 격자 공기 로드들을 포함하였고, 반면 피라미드형 광 결정 치수들은 상술된 바와 같다.
[표 1]
소자 종류 램버시안 LED 광결정 LED 피라미드형 광결정 LED
30° 원뿔 내에
있는 광의 비율		 24.9 34.9 45.0
표 1에 나타난 바와 같이, 더 많은 광학 구조가 이용될수록 방향성의 증가가 얻어진다.
도 8A 및 8B는 광 밴드 구조가 마이크로 캐비티 발광 소자와 함께 최적화된 경우에 획득 가능한 증가된 광 추출을 보여준다. 이 경우에, 500nm의 피치와 단순 한 반사물을 가지는 일반적인 광 결정이 동일한 피치를 가지지만 추가로 마이크로 캐비티 반사물을 가지는 피라미드형 광 결정과 비교된다. 도 8A 및 8B 모두에서, 총 광 향상(802)은 광 결정 충전 분율(801)의 함수로서 그려진다.
도 8A에서, 실선(803)은 반사물을 가지며 패터닝되지 않은 LED로부터의 출력을 기준으로 정규화되는 광 결정에 관한 총 추출 향상을 나타낸다. 점선(804)은, 반사물을 가지며 패터닝되지 않은 LED와 비교할 때, 마이크로 캐비티 및 반사물 모두를 가진 광 결정에 관한 총 광 추출 향상을 나타낸다. 도 8B는 마이크로 캐비티 효과의 결과로써 얻어지는 증가된 추출을 강조한다. 점선(805)은 마이크로 캐비티가 일체화될 때의 광 결정의 증가된 추출 효과를, 반사물 및 마이크로 캐비티를 가지며 패터닝되지 않은 LED를 기준으로 정규화시킨 것을 나타내며, 동일한 소자에 대하여 오직 반사물만을 가지며 패터닝되지 않은 LED로부터의 출력을 기준으로 정규화될 때의 결과를 보여주는 실선(803)과 비교하여 보여준다. 그리하여, 결합된 효과들로 인한 차이의 증가가 명확하게 보여진다.
도 9는 피라미드형 및 역피라미드형의 광 밴드 구조의 발광 헤테로 구조의 두께 감소의 효과를 나타낸다. 반사물을 가지며 평평한 베어 LED에 대비했을 때의 광 추출(902)의 향상이, LED 헤테로 구조 코어 두께들(901)의 변화에 대하여 나노 미터 단위로 그려진다. 헤테로 구조의 두께가 감소함에 따라, 광 추출의 양이 증가한다는 점이 명백하게 보여진다. 본 실시예의 경우에, 광 결정 패턴의 치수들과 배치(geometry)은 모든 헤테로 구조 두께 값들에 대하여 불변이고, 마이크로 캐비티 효과는 이용되지 않았다. 그리하여, 광학 추출의 경우에, 피라미드형 구조들이 헤테로 구조 안으로 식각되는 것은 LED의 유효 두께가 결과적으로 감소하기 때문에 유익하다는 점이 명백해진다.
본 발명의 또 다른 바람직한 구현에서, 신규한 고차 역피라미드형 광 결정 또는 준결정 패턴이 제안되는데, 이것은 일차 광 결정 패턴들에 비해 증가된 광 추출을 제공한다. 광 결정 디자인은 또한 소자들에 의해 방출된 원거리장 광 분포의 맞춤화를 허용한다. 광 결정 서브 영역들의 역피라미드 형태와 그것들의 잘 정의된 타일링 배치는 램버시안 광원에서 나오는 광보다 더 많이 평행하게 된 빔의 형태로 상기 소자로부터 광이 추출되는 것을 가능하게 한다. 또한, 상기 소자를 제조하기 위한 단순화된 공정이 상술될 것이다.
역피라미드 직경이라는 관점에서 볼 때에서, 고차 광 결정 치수들은 사이즈가 1.0μm 보다 큰데, 사이즈는 1.5μm 또는 2.0μm 보다 클 수도 있고, 나아가 3.0μm, 3.5μm 및 4.0μm까지 일 수 있으나, 이에 한정되지 않는다. 이것은 원거리장 패턴, LED 두께 및 GaN 헤테로 구조의 광 발생 영역 내의 양자 우물들의 위치에 따라 변동한다.
도 10은 제안된 발광 소자의 횡단면을 도시하는데, 상기 발광 소자는 주기적, 준결정적, 비정질 또는 다른 복잡하게 정렬되거나 반복된 타일링 배치로, n형으로 도핑된 GaN 또는 InGaN 층에 식각된 피라미드들(1001)을 포함한다. 역피라미드형 타일링 배치는 트랩된 광이 광 결정의 블로치 모드들 안으로 커플링되게 하는 분산 밴드들을 제공할 수 있도록 디자인된다. 광이 블로치 모드들로 커플링되면, 광 결정은 자유 공간 으로 광을 커플링하는 수단을 제공한다.
도 10에 도시된 소자는 발광 헤테로 구조를 포함하는데, 상기 발광 헤테로 구조는 n-GaN 또는 InGaN 상부층(1002) 및 하부의 p형 GaN 또는 InGaN 층(1004)을 포함하고, 다중 양자 우물(MQW) 구조(1003)가 상기 층들 사이에 존재한다. p형 층(1004) 바로 아래에 반사물 층(1005)이 존재하는데, 반사물 층(1005)은 은과 같은 금속 반사물의 형태이거나 분산 궤환형 반사물(DBR) 또는 전방향성 반사물(ODR)의 형태일 수 있다. 발광 구조는 캐리어 기판 즉, 마운트(1006)에 의해 지지된다. 바람직한 실시예에서, 캐리어 기판은 금속 또는 금속 합금과 같은 높은 열전도성을 가지는 전기적 전도성 물질, 또는 대신에 실리콘 또는 실리콘 카바이드를 포함한다.
또한, 광 결정은 결함들을 가진 영역들, 다시 말해, 역피라미드들이 제거되거나 역피라미드들의 형태나 사이즈가 변형되는 영역들 포함할 수 있다. 서브 영역들은 또한 식각되지 않은 날카로운 정점 영역들을 가진 역피라미드들을 포함할 수 있는데, 이는 꼭대기가 평평한(절두형) 역피라미드들을 초래한다.
이러한 패터닝은 수많은 파라미터들로 특징 지워질 수 있는데, 상기 파라미터들은 두 개의 인접한 역피라미드들의 중심들이 서로 떨어져 있는 거리로 정의되는 격자의 피치(a), 및 역피라미드의 결정학적으로 노출된 표면과 GaN 격자의 수평 결정 평면 사이에 형성되는 각도(θ)를 포함한다. 본 발명의 일 양상에서, 식각 저지 층(1007)은 식각 깊이를 제어하기 위해 이용된다. 이것은 바닥에서 역피라미드 직경의 정확한 제어를 가능하게 한다. 소정의 식각 깊이(d)에 대한 피라미드들의 바닥의 직경(φ)은 다음의 수학식 5와 같다.
[수학식 5]
Figure 112009038614814-pct00005
본 발명의 다른 양상은 상술된 역피라미드 타입의 광 밴드 구조 LED의 단순화된 제조 방법이다. 도 11A에서 11J에 가능한 제조 공정의 두 가지 변형들이 도시된다. 먼저, 금속 유기 화학 기상 증착(MOCVD) 또는 (MBE와 같은) 다른 유사한 기술들에 의해, 격자 정합된 기판(1110) 상에 n형으로 도핑된 GaN 또는 InGaN 층(1101)을 성장시킨다. 이용되는 일반적인 기판들은 사파이어, GaN 및 SiC이다. 본 발명의 특정 실시예에서, InGaN 또는 AlGaN과 같은 물질로부터 형성된 식각 저지 층(409)은 n-GaN 층에 개재된다. n-GaN 또는 InGaN 층의 성장은 식각 저지 층 위의 층(1108)으로 계속된다. 다중 GaN-InGaN 양자 우물들(1102)이 성장되고 여기에 p형 GaN 층(1103)이 이어진다. 이 단계에서 생성되는 완성된 LED 헤테로 구조 스택이 도 11A에 도시된다.
도 11B에 도시된 바와 같이, 이어서 p-GaN 층(1103)의 상부에 거울(1104)이 증착된다. 반사물은 스퍼터링 또는 증발에 의해 증착되는, 은 또는 금과 같은 적절한 금속 층을 포함하는 금속일 수 있다. 다른 실시예에서, 반사물은 분산 궤환형 반사물(DBR) 또는 전방향성 반사물(ODR)의 형태의 유전체 다중층 스택을 포함할 수 있다. 이러한 구조들은 PECVD와 같은 기술들을 이용하여 스퍼터링으로 증착될 수 있다.
도 11C에 도시된 바와 같이, 이어서 도 11B의 헤테로 구조가 기판(1105)에 본딩된다. 기판(1105)은 바람직하게는 금속 합금인데, 이는 금속 합금이 우수한 열적 전기적 전도성을 허용하기 때문이다. 그러나, 기판(1105)은 SiC 또는 Si와 같은 다른 물질들을 포함할 수 있다. 본딩 동작에 앞서, 본딩 공정을 원조하기 위하여 추가적인 층들이 거울(1104) 상에 증착될 수 있다.
종래의 최종 제조 단계에서, 사파이어 기판(1110)은 이어서 레이저 리프트 오프 또는 다른 유사한 기술을 이용하여 제거되어, 도 11D에 도시된 헤테로 구조를 제공한다. 비록 일반적으로 식각 저지 층이 부재하더라도, 이러한 구조는 종래의 최종 완결된 소자를 형성할 수 있다. 레이저 리프트 오프 공정은 n-GaN 층(1101)의 표면을 (일반적으로 대략 50nm에서 300nm의 수준으로) 거칠게 남겨둔다. 또 다른 종래의 소자에서, 이러한 표면은 광 추출을 향상시키기 위해 더 거칠게 만들어질 수 있다. 본 발명의 일 양상에서, 광 밴드 구조 피라미드들의 치수들은 표면 거칠기에 비해 크고, 그리하여 패터닝에 앞서 표면을 연마할 것이 요구되지 않는다.
도 11E에서 11I 또는 11J는 도 11I 및 11J에 도시된 바와 같은, 본 발명에 따른 최종 소자를 제조하기 위해 필요한 추가적인 공정 단계들을 도시한다. 그 최종 단계가 도 11I에 도시된 공정의 실시예의 경우에는 선행하는 단계들인 도 11A 내지 11H에서 식각 저지 층(1109)이 없지만, 도 11J에 도시된 소자를 이끄는 공정의 실시예의 경우에는 식각 저지 층(1109)이 존재한다.
도 11E는 마스킹 층들의 증착을 도시한다. 구체적으로, 선택적 방법 단계가 도시되고, 그것에 의하여, n-GaN 층(1101) 안으로 소정의 패턴을 이어서 이송하기 위해 하드 마스크 층(1106)이 증착된다. 이것은 PECVD에 의해 증착되는 SiO2 또는 Si3N4를 포함할 수 있고, 또는 이것은 스퍼터링 또는 증발에 의해 증착되는 금속일 수 있다. 이어서 하드 마스크(1106) 상에 포토 레지스트 층(1107)이 증착된다. 그러나, 일부 환경들에서, 하드 마스크 층은 생략될 수 있고, 포토 레지스트 층(1107)은 n-GaN 층(1101) 상으로 바로 증착된다.
역피라미드형 특징물들의 큰 사이즈로 인해, 포토 레지스트(1107)는 그것을 소정의 타일링 배치로 패터닝하기 위한 표준 UV 리소그래피를 이용하여 노출될 수 있다. 노출된 영역들의 가로 형태는 소정의 역피라미드들의 횡단면의 형태에 대응할 수 있고, 그렇지 않으면 사각형과 같은 더 단순한 형태들일 수 있다. 노출된 포토 레지스트는 이어서 현상되어, 도 11F에 도시된 바와 같이, 역피라미드들의 정점들의 소정의 위치들에 대응하는 고립된 아일랜드들 모양의 물질을 남겨둔다. 하드 마스크(1106)가 존재하는 경우라면, 이어서 RIE, ICP 또는 유사한 공정을 이용하여 하드 마스크(1106)는 건식 식각된다. 이러한 단계는 도 11G에 도시된 바와 같이, 포토 레지스트(1107)에서 하드 마스크(1106)까지 패터닝을 전달한다. 남아있는 포토 레지스트(1107)는 이어서 제거된다.
이에 이어서, 도 11H에 도시된 바와 같이, n-GaN 층(1101)이 이방성 습식 식각을 이용하여 결정학적으로 습식 식각된다. GaN을 습식 식각하는 바람직한 방법은 실온에서 100℃까지의 배스 온도 범위로 1M에서 8M까지의 농도 범위에서 KOH 용액을 이용하는 것이다. 식각 시간은 약 45분 정도의 범위이다. 대체 가능한 습식 에천트들에는 NaOH 또는 H3PO4가 포함된다. 식각 공정으로 형성되는 육각형의 역피라미드들의 결정 면들은 GaN 결정의 {10-1-1} 평면들이다. 그것들은 피라미드들의 바닥과 58.4°의 각도를 형성한다. 최종적으로, 하드 마스크(1106)가 이용되는 경우라면, 하드 마스크(1106)는 이어서 적절한 습식 또는 건식 식각 공정을 이용하여 제거되어, 도 11I에 도시된 최종 구조를 남긴다.
역피라미드들의 절대적 치수들은, 식각된 하드 마스크 영역들의 치수들에 의해 주로 결정될 것이다. 하드 마스크의 주변부들이 식각 저지 장벽을 제공할 것이고, GaN의 상부면(c-평면)이 아래쪽으로 식각되어 역피라미드들을 형성하는 것을 허용한다. 역피라미드의 명목 직경은, 식각된 하드 마스크 영역의 주변 상의 어떤 두 개의 점들 사이에 해당하는 거리 중 최대 거리와 동일해질 것이다. 부차적으로, 역피라미드의 직경은 또한 서로 다른 결정 평면들의 선택적인 식각율, 그리고, 결과적으로 총 식각 시간에 의해 결정된다.
또 다른 실시예에서, 식각 저지 층(1109)이 층들(1101, 1108) 사이의 n형으로 도핑된 물질 형태로 개재되어 존재한다. 식각 저지 층은, 비록 다른 적절한 물질들이 이용될 수 있지만, AlGaN, InGaN과 같은 물질을 포함한다. 식각 저지층(1109)의 존재는 절두형의 역피라미드들(역 절두형 피라미드들)의 형성을 허용하고, 또한 피라미드형 구조의 높이의 정확한 제어를 허용하며, 반면에 식각 시간은 역피라미드들의 절대 직경을 결정한다. 도 11J는 식각 및 하드 마스크 제거 후의 최종 구조를 도시한다. 도 11 J에 삽입된 도면은 절두형의 역피라미드 구조의 확 대된 평면도를 보여준다.
도 14는 상기 공정에 의해 생성된 역피라미드들 중 하나의 SEM 현미경사진을 도시한다. 이 경우에, 피라미드는 고립된 상태이고, 바람직한 제조 실시예를 이용하여 701에 나타낸 결정 {10-1-1} 면으로 형성된다.
바람직한 실시예에서, 층들(1101, 1109, 1108)을 포함하는 복합 n-GaN 상부 영역이 발광 구조 위에 위치한다. 그러므로, 광은 층(1102)에서 방출되어, 영역(1101)을 통해 최종적으로 탈출하기 전에 내부 다중 반사들을 경험한다.
두꺼운 n-GaN 성장 영역은 고품질의 양자 우물(QW) 층들의 형성을 위한 결함 밀도를 줄이기 위해 필요하고, 그러므로 LED의 내부 양자 효율을 향상시킨다. 제조상의 이점들을 위하여, 상부 영역(층들(1101, 1109, 1108))은 손상되기 쉬운 양자 우물 영역(1102)에 대한 보호 층으로 작용하여, 역피라미드들의 습식 식각 중의 손상을 예방하고, 양자 우물 영역에서 표면 재결합을 최소화한다. 또한, 양자 우물 안으로의 식각은, 최대 활성 발광 면적을 줄임으로써 LED의 총 광 출력에 부정적인 영향을 준다.
또한, 광학 추출 향상에 관해서, 요구되는 역피라미드 치수들은 2.5μm의 피치에 중심을 가지는 약 1.75μm의 직경 정도의 수준이다. 이러한 치수들은 층(1101)의 최소 두께를 제한하고, 그리하여, 역피라미드들은 두꺼운 n-GaN 층에 존재하는 것이 바람직하다. 또한, 향상된 광 추출에 위하여, 식각으로 LED에서 도파 영역의 총 두께를 줄이는 것은 헤테로 구조에 존재하는 트랩 모드들의 수를 감소시킨다. 이것은 광 밴드 구조들이 더 많은 비율의 트랩 모드들과 오버랩되는 것 을 허용하고, 그럼으로써 도 15에 도시된 바와 같이 향상된 광 추출을 가져온다. 또한, n-GaN은 높은 전도성을 가지고, 이러한 특성은 소자로부터의 광 추출에 부정적인 영향을 줄 수 있는 광 밴드 구조의 상부면 상에 증착될 개별적인 전기 전류 확산 층들의 필요성을 최소화한다.
도 12A, 12B 및 12C는 수치적 시뮬레이션들의 결과들을 도시하는데, 일반적인 역피라미드형 광 밴드 구조 소자들의 성능을 나타낸다. z축은 반사물을 가진 패터닝되지 않은 LED에 대비한 총 추출 향상 팩터를 보여준다. 이러한 결과들은 광 밴드 구조의 피치의 함수로서 (nm 단위로) y축(1202)을 따라 도시된다. 충전 분율은 직경/피치*100으로 정의된다.
도 12A는 격자 상수(a)와 충전 분율의 함수로 나타낸, 바닥 반사물을 가진 패터닝되지 않은 LED에 대비한 역피라미드형 광 결정에 관한 중앙 30°원뿔에서의 추출 향상을 도시한다. 이러한 결과들은 1500nm의 피치와 100%의 충전 분율의 경우에, 그리고 d=0.6/λn~131nm의 위치에 존재하며 양자 우물 영역의 바로 아래에 위치하는 최적화된 마이크로 캐비티 디자인을 가진 경우에, 4.90의 최대 향상을 보여준다. 이러한 파라미터들은 1.5μm 피치 상에 간격을 가진 약 1.5μm의 역피라미드 직경들을 가진 소자에 해당한다.
시뮬레이션들은 상기 피라미드형인 경우와 같이, 2차원 시간 영역 유한 차분법을 이용하여 수행되었고, 그리하여, 이 경우의 실험적인 결과들은 훨씬 큰 추출 값들을 제공하는 것으로 기대된다.
도 12B는 격자 상수와 충전 분율의 함수로서 나타낸, 바닥 반사물을 가지며 패터닝되지 않은 LED에 대비한 총 추출의 향상을 도시한다. 이러한 결과들은 도 12A에 도시된 바와 같이, 최적 작동 범위가, 1500nm의 피치 및 100%의 충전 분율에서, 양자 우물들의 바로 아래에 위치한 최적화된 마이크로 캐비티 디자인을 가지고 나타나는 점을 강조한다.
마지막으로, 도 12C는 역피라미드형 광 결정 구조를 가진 소자에 대해 30°원뿔에서 광 비율을 나타낸다. 도시된 바와 같이, 소자에서 방출되는 광의 39%까지는 소자의 표면에 수직으로 30°의 반각을 가진 중앙 원뿔 내에 들어오도록 지향시킬 수 있다. 이것은 램버시안 발광 소자에 비해 방향성 원뿔 내에 57% 더 많은 광이 들어있다는 것에 해당한다. 이와 같이 증가된 방향성은 역피라미드들의 정돈된 배치뿐 아니라 역피라미드들의 잘 정의된 경사각 측벽들로 인한 것이다. 경사각 측벽들은, 일정한 수직 측벽의, 식각된, 공기 로드의 광 결정 LED들에 비해 30도 원뿔에서 대략 15% 더 많은 광을 제공한다.
도 13은 역피라미드형 구조에 대한 평면에서의 광 분포를 통한 횡단면이고, 대표적인 원거리장 패턴을 도시한다. 이러한 결과는 x축을 따라 원거리장 각도(1301)의 함수로서 도시되고 나타내며, 광도(1302)는 바닥 반사물을 가진 패터닝되지 않은 LED로부터의 광도에 대해 정규화된다. 원거리장 패턴은 LED 표면의 수직면에 대하여 참조된다. 도 13은 1500nm의 격자 상수와 1500nm의 피라미드 직경을 가진 LED에 대한 원거리장 패턴을 도시하는데, 이것은 반사물과 최적화된 마이크로 캐비티를 가진 발광 소자에 비해 2.98 배 및 그보다 더 높은 총 추출 향상을 제공한다. 30°원뿔에서의 향상은 x4.85이고, 30°원뿔은 총 추출광의 38.6%을 포 함한다.
아래의 표 2는 동일한 녹색 GaN LED가, 단순한 램버시안 방출기로서, 식각된 공기 로드들을 포함하는 일차 광 결정 LED로서, 그리고 식각된 역피라미드들을 포함하는 역피라미드형 광 결정 LED로서 구성될 경우에, 30°의 좁은 원뿔 각도에서 방출되는 광을 총 방출되는 광의 비율로 비교한 결과를 보여준다. 광 결정 소자들의 경우에, 30°원뿔 내에 최대 비율의 광을 추출할 수 있도록 치수들이 최적화되었다. 일차 광 결정의 치수들은 350nm의 피치, 대략 210nm의 공기 로드 직경 및 약 120nm의 식각 깊이를 가지는 격자 공기 로드들을 포함하였고, 반면 역피라미드형 광 결정 치수들은 상술된 바와 같다.
[표 2]
소자 종류 램버시안 LED 광결정 LED 피라미드형 광결정 LED
30°원뿔 내에 있는 광의 비율 24.9 34.9 38.6
표 2에 나타난 바와 같이, 더 많은 광학 구조가 이용될수록 방향성의 증가가 얻어진다.
도 15A 및 15B는 광 밴드 구조가 마이크로 캐비티 발광 소자와 함께 최적화된 경우에 획득 가능한 증가된 광 추출을 보여준다. 이 경우에, 500nm의 피치와 단순한 반사물을 가진 일반적인 광 결정이, 동일한 피치를 가지지만 추가로 마이크로 캐비티 반사물을 가지는 역피라미드형 광 결정과 비교된다. 도 15A 및 15B 모두에서, 총 광 향상(1502)은 광 결정 충전 분율(1501)의 함수로서 그려진다.
도 15A에서, 실선(1503)은 반사물을 가지며 패터닝되지 않은 LED로부터의 출 력을 기준으로 정규화되는 광 결정에 대한 총 추출 향상을 나타낸다. 점선(1504)은, 반사물을 가지며 패터닝되지 않은 LED와 비교할 때, 마이크로 캐비티 및 반사물 모두를 가진 광 결정에 관한 총 광 추출 향상을 나타낸다. 도 15B는 마이크로 캐비티 효과의 결과로써 얻어지는 증가된 추출을 강조한다. 점선(1505)은 마이크로 캐비티가 일체화될 때의 광 결정의 증가된 추출 효과를, 반사물 및 마이크로 캐비티를 가지며 패터닝되지 않은 LED를 기준으로 정규화시킨 것을 나타내며, 동일한 소자에 대하여 오직 반사물만을 가지며 패터닝되지 않은 LED로부터의 출력을 기준으로 정규화될 때의 결과를 보여주는 실선(1503)과 비교하여 보여준다. 그리하여, 결합된 효과들로 인한 차이의 증가가 명백하게 보여진다.
본 기술분야에서 통상의 지식을 가진 자는, 본 발명이 매우 효율적이고 방향성을 가진 발광 소자들이 실현되도록 함으로써, 상기 발광 소자들을 현재 존재하는 광원들에 대한 대체적인 (고체 상태) 광원들로서 실용적이도록 만들 수 있다는 것을 이해할 것이다. 본 발명은 피라미드형 돌출부과 역피라미드형 식각부 및 그것들의 타일링 배치의 신중한 디자인에 대한 것으로, 이것은 효율적인 광 커플링을 위해 최적화될 수 있는 광 밴드 구조를 이끌고, 상기 소자로부터 방출된 광의 전파 및 원거리장 특성들을 제어하는 것을 허용한다. 상기 소자의 실용성은 상기 소자들을 제조하기 위한 단순한 패터닝 및 식각 공정의 제공에 의해 더욱 향상되고, 이것은 더 종래의 소자들을 제조하기 위한 기존의 기술들을 보강하는 데에 손쉽게 이용될 수 있다.

Claims (34)

  1. 발광 소자(light-emitting device, LED)로서,
    제1 형의 도핑(doping)을 가진 제1 반도체 물질을 포함하는 제1 층;
    제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층; 및
    상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고,
    상기 제1 층은 상기 광 발생 층에서 먼(distal) 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고,
    상기 광 발생 층에서 발생된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오고,
    상기 제1 층은상기 상부면으로부터 돌출되고 상기 제1 반도체 물질로 이루어진 피라미드형 또는 절두형(frustro) 피라미드형 돌출부들(protrusions)의 타일링(tiling) 배치를 더 포함하며, 상기 돌출부들의 타일링 배치와 상기 돌출부들을 둘러싸고 상기 제1 반도체 물질과는 다른 굴절률을 갖는 주변 물질은 광 밴드 구조(photonic band structure)를 형성하고,
    상기 돌출부들에 관한 복수의 파라미터들과 상기 돌출부들의 타일링 배치는, 상기 상부면을 통해 상기 LED 구조로부터 나오는 광이 램버시안(Lambertian) 광원으로부터 나오는 광보다 더욱 방향성을 갖도록 선택되는 것을 특징으로 하는 LED.
  2. 발광 소자(LED)로서,
    제1 형의 도핑을 가진 제1 반도체 물질을 포함하는 제1 층;
    제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층; 및
    상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고,
    상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생층에 가까운 하부면을 가지고,
    상기 광 발생 층에서 발생된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오고,
    상기 제1 층은 상기 제1 반도체 물질 내에 상기 상부면으로부터 상기 광 발생 층을 향하여 연장되는 역피라미드형 또는 절두형 역피라미드형 오목부들(indentations)의 타일링 배치를 더 포함하며,상기 제1 반도체 물질 내의 상기 오목부들의 타일링 배치와 상기 오목부들 내의 상기 제1 반도체 물질과는 다른 굴절률을 가진 주변 물질은 광 밴드 구조를 형성하고,상기 오목부들에 관한 복수의 파라미터들과 상기 오목부들의 타일링 배치는, 상기 상부면을 통해 상기 LED 구조로부터 나오는 광이 램버시안 광원으로부터 나오는 광보다 더욱 방향성을 갖도록 선택되는 것을 특징으로 하는 LED.
  3. 제1항 또는 제2항에 있어서,
    상기 타일링 배치는 광 결정(photonic crystal), 광 준결정(photonic quasicrystal), 또는 비정질 타일링 패턴을 포함하는 것을 특징으로 하는 LED.
  4. 제3항에 있어서,
    상기 타일링 배치는 광 결정, 광 준결정, 또는 비정질 타일링 패턴으로 구성된 반복되는 셀들을 포함하는 것을 특징으로 하는 LED.
  5. 제1항 또는 제2항에 있어서,
    상기 타일링 배치는 결함(defect)을 포함하는 것을 특징으로 하는 LED.
  6. 제1항 또는 제2항에 있어서,
    상기 돌출부들 또는 상기 오목부들은 상기 상부면 상에서 1.0μm보다 큰 직경을 가지는 것을 특징으로 하는 LED.
  7. 제1항 또는 제2항에 있어서,
    상기 돌출부들 또는 상기 오목부들은 상기 상부면 상에서 1.5μm보다 큰 직경을 가지는 것을 특징으로 하는 LED.
  8. 제1항 또는 제2항에 있어서,
    상기 돌출부들 또는 상기 오목부들은 상기 상부면 상에서 2.0μm보다 큰 직경을 가지는 것을 특징으로 하는 LED.
  9. 제1항 또는 제2항에 있어서,
    상기 돌출부들 또는 상기 오목부들은 상기 상부면 상에서 2.5μm보다 큰 직경을 가지는 것을 특징으로 하는 LED.
  10. 제1항 또는 제2항에 있어서,
    상기 타일링 배치의 피치(pitch)는 1.5μm보다 큰 것을 특징으로 하는 LED.
  11. 제1항 또는 제2항에 있어서,
    상기 타일링 배치의 피치는 2.0μm보다 큰 것을 특징으로 하는 LED.
  12. 제1항 또는 제2항에 있어서,
    상기 타일링 배치의 피치는 2.5μm보다 큰 것을 특징으로 하는 LED.
  13. 제1항 또는 제2항에 있어서,
    상기 타일링 배치의 피치는 3.0μm보다 큰 것을 특징으로 하는 LED.
  14. 제1항 또는 제2항에 있어서,
    상기 제2 반도체 물질의 상기 제2 층에 인접하게 배치된 광학 반사물을 더 포함하여, 상기 제2 층이 상기 광 발생 층과 상기 반사물 사이에 위치하는 것을 특징으로 하는 LED.
  15. 제14항에 있어서,
    상기 광 발생 층과 상기 광학 반사물 사이에 마이크로 캐비티가 배치되고,
    상기 광 발생 층과 상기 광학 반사물 사이의 이격 거리는, 상기 마이크로 캐비티가 상기 제1 층의 상기 상부면을 향하여 전파되는 발생된 광의 양을 향상시키도록 결정되는 것을 특징으로 하는 LED.
  16. 제15항에 있어서,상기 돌출부들 또는 상기 오목부들에 관한 상기 복수의 파라미터들과 상기 돌출부들 또는 상기 오목부들의 타일링 배치는 상기 마이크로 캐비티 효과와 결합하여, 상기 LED로부터의 광 추출 효율을 추가적으로 향상시키도록 선택되는 것을 특징으로 하는 LED.
  17. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 35% 이상은 표면 법선에 대하여 30°반각을 가진 원뿔 내에 있는 것을 특징으로 하는 LED.
  18. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 37% 이상은 표면 법선에 대하여 30°반각을 가진 원뿔 내에 있는 것을 특징으로 하는 LED.
  19. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 38% 이상은 표면 법선에 대하여 30°반각을 가진 원뿔 내에 있는 것을 특징으로 하는 LED.
  20. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 40% 이상은 표면 법선에 대하여 30°반각을 가진 원뿔 내에 있는 것을 특징으로 하는 LED.
  21. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 분포는 상기 상부면에 대하여 60°보다 작거나 60°와 동일한 각도에 중심을 두는 것을 특징으로 하는 LED.
  22. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 분포는 상기 상부면에 대하여 50°보다 작거나 50°와 동일한 각도에 중심을 두는 것을 특징으로 하는 LED.
  23. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 분포는 상기 상부면에 대하여 40°보다 작거나 40°와 동일한 각도에 중심을 두는 것을 특징으로 하는 LED.
  24. 제1항 또는 제2항에 있어서,
    상기 상부면을 통해 상기 LED 구조로부터 나오는 광의 분포는 상기 상부면에 대하여 30°보다 작거나 30°와 동일한 각도에 중심을 두는 것을 특징으로 하는 LED.
  25. 제1항 또는 제2항에 있어서,
    상기 제1 층은 상기 제1 반도체 물질에서 제1 깊이에 개재된 식각 저지 물질 층을 포함하여, 상기 제1 반도체 물질로 형성된 돌출부들이 상기 식각 저지 물질 층의 표면으로부터 연장되거나, 상기 제1 반도체 물질의 상기 오목부들이 오직 상기 식각 저지 물질 층의 표면까지만 연장되는 것을 특징으로 하는 LED.
  26. 제1항 또는 제2항에 있어서,
    상기 제1 반도체 물질은 n형으로 도핑된 GaN을 포함하고, 상기 제2 반도체 물질은 p형으로 도핑된 GaN을 포함하는 것을 특징으로 하는 LED.
  27. 제1항에 따른 돌출부들(projections)을 가지는 제1 층을 포함하는 발광 소자(LED)의 제조 방법으로서,
    제1 형의 도핑을 가지는 제1 반도체 물질을 포함하는 제1 층, 제2 형의 도핑을 가지는 제2 반도체 물질을 포함하는 제2 층, 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고, 상기 광 발생 층에서 발생된 광은 상기 제1 층의 상부면을 통해 상기 LED 구조로부터 나오는, 발광 소자 헤테로 구조(heterostructure)를 제공하는 단계;
    상기 돌출부들의 타일링 배치에 대응하는 위치들에서 마스크 물질의 아일랜드들(islands)을 포함하는 식각 마스크를 상기 제1 층 상에 형성하는 단계로서, (a)상기 제1 층의 상부에 포토 레지스트 층을 증착하는 단계, (b)상기 타일링 배치에 따라 상기 포토 레지스트 층을 노출시킴으로써 상기 포토 레지스트 층을 패터닝하는 단계, 및 (c)상기 타일링 배치에 대응하는 위치들에서 포토 레지스트의 아일랜드들을 남길 수 있도록, 상기 포토 레지스트 층의 노출되지 않은 부분을 제거하는 단계를 포함하는, 상기 식각 마스크를 상기 제1 층 상에 형성하는 단계;
    선택된 결정 평면들을 따라 제1 깊이까지 상기 제1 반도체 물질을 이방성 습식 식각하여, 상기 마스크 물질의 아일랜드들의 바로 아래의 위치들에서 상기 제1 층의 상기 제1 반도체 물질의 피라미드형 또는 절두형 피라미드형 돌출부들을 형성하는 단계; 및
    상기 피라미드형 또는 절두형 피라미드형 돌출부들의 상기 타일링 배치를 남길 수 있도록, 상기 마스크 물질의 아일랜드들을 제거하는 단계를 포함하고,
    상기 제1 반도체 물질의 상기 돌출부들과 상기 돌출부들을 둘러싸고 상기 제1 반도체 물질과는 다른 굴절률을 가진 주변 물질은 광 밴드 구조를 형성하는 것을 특징으로 하는 LED의 제조 방법.
  28. 제27항에 있어서,
    상기 식각 마스크를 형성하는 단계는:
    상기 포토 레지스트 층을 증착하는 단계 이전에 상기 제1 층의 상부에 하드 마스크 물질 층을 증착하는 단계;
    상기 포토 레지스트의 아일랜드들의 바로 아래에 하드 마스크 물질의 아일랜드들을 남길 수 있도록, 상기 포토 레지스트 층의 노출되지 않은 부분을 제거하는 단계 이후에 상기 포토 레지스트의 아일랜드들을 상기 하드 마스크 물질 층에 대한 식각 마스크로 이용하여 상기 하드 마스크 물질 층을 식각하는 단계; 및
    상기 타일링 배치에 대응하는 위치들에서 상기 하드 마스크 물질의 아일랜드들을 포함하는 상기 식각 마스크를 남길 수 있도록, 남아있는 상기 포토 레지스트의 아일랜드들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 LED의 제조 방법.
  29. 제2항에 따른 오목부들을 가진 제1 층을 포함하는 발광 소자의 제조 방법으로서,
    제1 형의 도핑을 가진 제1 반도체 물질을 포함하는 제1 층, 제2 형의 도핑을 가진 제2 반도체 물질을 포함하는 제2 층, 및 상기 제1 층과 상기 제2 층 사이에 배치된 광 발생 층을 포함하고, 상기 제1 층은 상기 광 발생 층에서 먼 상부면 및 상기 광 발생 층에 가까운 하부면을 가지고, 상기 광 발생 층에서 생성된 광은 상기 제1 층의 상기 상부면을 통해 상기 LED 구조로부터 나오는, 발광 소자 헤테로 구조를 제공하는 단계;
    상기 오목부들의 타일링 배치에 대응하는 위치들에서 마스크 물질이 제거된 식각 마스크를 상기 제1 층 상에 형성하는 단계로서, (a)상기 제1 층의 상부에 포토 레지스트 층을 증착하는 단계, (b)상기 타일링 배치에 따라 상기 포토 레지스트 층을 노출시킴으로써 상기 포토 레지스트 층을 패터닝하는 단계, 및 (c)상기 타일링 배치에 대응하는 위치들에서 상기 포토 레지스트 층이 제거되도록, 상기 포토 레지스트 층의 노출되지 않은 부분을 제거하는 단계를 포함하는, 상기 식각 마스크를 상기 제1 층 상에 형성하는 단계;
    선택된 결정 평면들을 따라 제1 깊이까지 상기 제1 반도체 물질을 이방성 습식 식각하여, 상기 마스크 물질이 제거된 위치들에서 상기 제1 층의 상기 제1 반도체 물질 내에 역피라미드형 또는 절두형 역피라미드형 오목부들을 형성하는 단계; 및
    상기 역피라미드형 또는 절두형 역피라미드형 오목부들의 상기 타일링 배치를 상기 제1 반도체 물질 내에 남길 수 있도록, 남아있는 마스크 물질을 제거하는 단계를 포함하고,
    상기 제1 반도체 물질 내의 상기 오목부들과 상기 오목부들 내의 상기 제1 반도체 물질과 다른 굴절률을 가진 주변 물질은 광 밴드 구조를 형성하는 것을 특징으로 하는 LED의 제조 방법.
  30. 제29항에 있어서,
    상기 식각 마스크를 형성하는 단계는,
    상기 포토 레지스트 층을 증착하는 단계 이전에 상기 제1 층의 상부에 하드 마스크 물질 층을 증착하는 단계;
    상기 포토 레지스트 층이 제거된 위치의 바로 아래에 하드 마스크 물질이 제거되도록, 상기 포토 레지스트 층의 노출되지 않은 부분을 제거하는 단계 이후에, 상기 포토 레지스트 층의 남아있는 부분을 상기 하드 마스크 물질 층에 대한 식각 마스크로 이용하여 상기 하드 마스크 물질 층을 식각하는 단계; 및
    상기 타일링 배치에 대응되는 위치들에서 하드 마스크 물질이 제거된 상기 식각 마스크를 남길 수 있도록, 상기 포토 레지스트 층의 남아있는 부분을 제거하는 단계를 더 포함하는 것을 특징으로 하는 LED의 제조 방법.
  31. 제27항 내지 제30항 중 어느 하나의 항에 있어서,
    상기 발광 소자 헤테로 구조의 상기 제1 층은 상기 제1 반도체 물질의 상기 제1 깊이에 개재된 식각 저지 물질 층을 포함하는 것을 특징으로 하는 LED의 제조 방법.
  32. 제31항에 있어서,
    상기 제1 깊이는 상기 발광 소자의 두께에 기초하여 결정되는 것을 특징으로 하는 LED의 제조 방법.
  33. 제31항에 있어서,
    상기 제1 깊이는 절두형 피라미드형 돌출부 또는 절두형 역피라미드형 오목부의 형태에 대응되는 것을 특징으로 하는 LED의 제조 방법.
  34. 제27항 내지 제30항 중 어느 하나의 항에 있어서,
    상기 발광 소자 헤테로 구조를 제공하는 단계는,
    제1 기판 상에 상기 제1 층, 상기 광 발생 층, 상기 제2 층을 적층하는 단계;
    상기 제2 층과 제2 기판을 접합하여 제1 구조물을 형성하는 단계; 및
    상기 제1 구조물을 플립핑하고 상기 제1 기판을 제거하여 상기 발광 소자 헤테로 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 LED의 제조 방법.
KR1020097013252A 2006-11-28 2007-11-27 피라미드형 광 결정 발광 소자 KR101281504B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/564,213 US7700962B2 (en) 2006-11-28 2006-11-28 Inverted-pyramidal photonic crystal light emitting device
US11/564,207 US7615398B2 (en) 2006-11-28 2006-11-28 Pyramidal photonic crystal light emitting device
US11/564,213 2006-11-28
US11/564,207 2006-11-28
PCT/GB2007/004521 WO2008065373A1 (en) 2006-11-28 2007-11-27 Pyramidal photonic crystal light emitting device

Publications (2)

Publication Number Publication Date
KR20090099537A KR20090099537A (ko) 2009-09-22
KR101281504B1 true KR101281504B1 (ko) 2013-07-03

Family

ID=39126629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097013252A KR101281504B1 (ko) 2006-11-28 2007-11-27 피라미드형 광 결정 발광 소자

Country Status (4)

Country Link
KR (1) KR101281504B1 (ko)
HK (1) HK1138432A1 (ko)
TW (1) TWI342629B (ko)
WO (1) WO2008065373A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI459593B (zh) * 2009-06-19 2014-11-01 Fu Der Lai 發光二極體增加發光效率之結構
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
GB2487917B (en) 2011-02-08 2015-03-18 Seren Photonics Ltd Semiconductor devices and fabrication methods
CN102299243A (zh) * 2011-09-14 2011-12-28 青岛理工大学 一种薄膜倒装光子晶体led芯片及其制造方法
EP2597687B1 (en) * 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device
CN104103727A (zh) * 2013-04-09 2014-10-15 江苏稳润光电有限公司 一种提高量子效率的led芯片及其制备方法
KR102200075B1 (ko) * 2014-12-22 2021-01-11 엘지이노텍 주식회사 자외선 발광소자 및 조명시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218179A1 (en) 2002-04-23 2003-11-27 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
US20050285136A1 (en) 2004-03-24 2005-12-29 Chen Ou Light-emitting device
US20050285132A1 (en) 2004-06-28 2005-12-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US7509012B2 (en) * 2004-09-22 2009-03-24 Luxtaltek Corporation Light emitting diode structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030218179A1 (en) 2002-04-23 2003-11-27 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
US20050285136A1 (en) 2004-03-24 2005-12-29 Chen Ou Light-emitting device
US20050285132A1 (en) 2004-06-28 2005-12-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element

Also Published As

Publication number Publication date
WO2008065373A1 (en) 2008-06-05
TW200847482A (en) 2008-12-01
TWI342629B (en) 2011-05-21
KR20090099537A (ko) 2009-09-22
HK1138432A1 (en) 2010-08-20

Similar Documents

Publication Publication Date Title
US7700962B2 (en) Inverted-pyramidal photonic crystal light emitting device
US7615398B2 (en) Pyramidal photonic crystal light emitting device
EP2220696B1 (en) Led with enhanced light extraction
EP1526583B1 (en) Photonic crystal light emitting device
KR101468348B1 (ko) 광전자 반도체 칩 및 이의 제조 방법
KR101897481B1 (ko) 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스
KR100736623B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101281504B1 (ko) 피라미드형 광 결정 발광 소자
TWI636584B (zh) 發光二極體組件、包括該發光二極體組件的發光二極體、及微光學多層結構
TWI467805B (zh) 具寬視角的發光二極體及其製造方法
US20120068214A1 (en) Optoelectronic device and method for manufacturing the same
JP5646503B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
TWI476957B (zh) 發光二極體的製備方法
CN102420281B (zh) 光电元件及其制造方法
KR20080028292A (ko) 경사진 측벽 반사면을 갖는 ⅲ―니트라이드계 ｌｅｄ 구조및 그 제조방법
JP2012094752A (ja) 光電素子及びその製造方法
TW202404069A (zh) 反射器光電子器件
TWI496322B (zh) 發光二極體
KR20240036114A (ko) 광전자 장치 및 광전자 반도체 디바이스
TW202209713A (zh) 發光裝置、包括多個該裝置的像素、像素矩陣及相關製造方法
KR100987358B1 (ko) 포토닉 크리스탈 구조가 형성된 발광 소자 및 그 제조 방법
KR101643213B1 (ko) 광전소자 및 그 제조방법
Chao et al. LED-fabrication independent light extraction enhancement structure on back-side of sapphire substrate with large area auto-cloned photonics crystals
KR20130009315A (ko) 발광소자 및 그 제조방법
JP2012142473A (ja) 光電素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee