JP5763789B2 - 光電素子及びその製造方法 - Google Patents

光電素子及びその製造方法 Download PDF

Info

Publication number
JP5763789B2
JP5763789B2 JP2013553761A JP2013553761A JP5763789B2 JP 5763789 B2 JP5763789 B2 JP 5763789B2 JP 2013553761 A JP2013553761 A JP 2013553761A JP 2013553761 A JP2013553761 A JP 2013553761A JP 5763789 B2 JP5763789 B2 JP 5763789B2
Authority
JP
Japan
Prior art keywords
layer
transition
pore structure
pore
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013553761A
Other languages
English (en)
Other versions
JP2014507069A (ja
Inventor
▲揚▼鴻志
謝明▲勲▼
許明▲チィ▼
Original Assignee
晶元光▲電▼股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光▲電▼股▲ふん▼有限公司 filed Critical 晶元光▲電▼股▲ふん▼有限公司
Publication of JP2014507069A publication Critical patent/JP2014507069A/ja
Application granted granted Critical
Publication of JP5763789B2 publication Critical patent/JP5763789B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体構造と基板との間に位置する緩衝スタック層構造を有する光電素子に関する。
発光ダイオードは、半導体素子に幅広く使用されている光源である。従来の白熱電球又は蛍光灯管に比べ、発光ダイオードは、省電力及び使用寿命が比較的長いという特徴を有するので、従来の光源の代わりに、各種の分野、例えば、交通標識、バックライトモジュール、街灯照明、医療設備などの産業に幅広く応用されている。
発光ダイオードによる光源の応用及び発展に伴い、輝度への要求はますます高まっている。如何にその発光効率を上げて輝度を向上させるかは、産業界が共同努力する重要な方向になっている。
本発明の目的は、半導体構造と基板との間に位置する緩衝スタック層構造を有する光電素子を提供することにある。
光電素子であって、基板及び基板に位置する遷移(transition)スタック層を含み、遷移スタック層は、少なくとも、第一遷移層及び第二遷移層を含み、第一遷移層は、基板に位置し、且つ、第一遷移層の内部には、第一細孔(pore)構造を有し、第二遷移層は、内部に第二細孔構造を有し、且つ第一遷移層に位置し、そのうち、第一細孔構造及び第二細孔構造は、それぞれ、幅及び密度を有し、且つ、第一細孔構造の幅又は密度は、第二細孔構造の幅又は密度とは異なる、光電素子が提供される。
本発明の実施例による光電素子の原理を示す図である。 本発明の実施例による光電素子の原理を示す図である 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の製造方法を示す図である。 本発明の実施例による光電素子の構造を示す図である。 本発明の実施例による光電素子の構造を示す図である。 本発明の実施例による光電素子の構造を示す図である。 本発明の実施例において走査型電子顕微鏡(Scanning Electron Microscopy、SEM)による図である。 本発明の実施例において走査型電子顕微鏡による図である。 本発明の実施例において走査型電子顕微鏡による図である。 本発明の実施例において走査型電子顕微鏡による図である。
本発明の説明をより詳しく且つ完全にするために、次の記載及び図1乃至図6の図示、説明を参照する。
光線が光学的に高密度媒質(optically denser medium)から光学的に低密度媒質(optically thinner medium)に進入するとき、界面の所の屈折率の差により光の取り出し効率が悪くなる可能性がある。よって、本願では、屈折率の漸変(gradual change)を達成し得る遷移スタック層を提案し、これにより、光の取り出し効率を向上させる。図1A〜図1Bに例示するように、図1Aは、細孔を有する遷移スタック層を示す図であり、遷移スタック層102中の細孔のサイズ又は密度を調整することにより、光の取り出し効率を大幅に向上させることができる。そのうち、屈折率nは、次の式、即ち、n(z)=1*m+2.4*(1-m)により調整することができ、そのうち、zは、遷移スタック層の成長方向を表し、mは、細孔の密度であり、pは、遷移スタック層中の細孔である。図1Bは、細孔の密度対遷移スタック層の屈折率の関係を示す図である。例えば、遷移スタック層102の材料がGaNである時に、遷移スタック層102中の細孔の密度を調整することにより、屈折率を元の「n=2.5」から「n=1.9〜1に近いもの」に変えることができる。
上述の理論により、図2A〜図2Fに例示するように、本発明の第一実施例による光電素子の製造方法は、次のようである。即ち、図2A〜図2Bに示すように、法線方向Nを有する基板101の第一表面1011に第一遷移層1021を成長させる。
その後、図2Bに示すように、第一遷移層1021に第二遷移層1022を成長させ、そのうち、第一遷移層1021と第二遷移層1022とは、一緒に、遷移スタック層102と称されてもよい。そのうち、遷移スタック層102は、電気化学エッチング、異方性エッチング、例えば、誘導結合プラズマ(inductive coupling plasma、ICP)のドライエッチング、或いは、シュウ酸(oxalic acid)、水酸化カリウム又はリン酸硫酸溶液などの単一(成分)溶液又は混合溶液を用いてウェットエッチングを行うことにより、第一遷移層1021が少なくとも一つの第一細孔構造p1を含み、且つ、第二遷移層1022が少なくとも一つの第二細孔構造p2を含むことができるようにさせる。そのうち、第一細孔構造p1及び第二細孔構造p2は、細孔(pore、void、bore)、針穴(pinhole)、又は、少なくとも2つの細孔構造が互いに連結されて形成する網状細孔構造(porous structure)であってよく、その形成方法は、本出願人の第099132135号、第099137445号及び第099142035号の台湾特許出願を参照することができ、また、これらの出願の内容は本出願に援用する。
そのうち、上述の第一細孔構造p1及び第二細孔構造p2は、それぞれ、幅を有し、そのうち、幅とは、細孔構造が表面に平行する方向における最大のサイズ(値)を指し、且つ、第一細孔構造p1及び第二細孔構造p2の幅の値は、異なる。一実施例では、第一細孔構造p1の幅は、第二細孔構造p2の幅よりも大きい。
そのうち、上述の第一細孔構造p1及び第二細孔構造p2は、それぞれ、密度を有し、且つ、第一細孔構造p1及び第二細孔構造p2の密度の値は、異なる。一実施例では、第一細孔構造p1の密度は、第二細孔構造p2の密度よりも大きい。
本実施例では、遷移スタック層102の材料は、Ga、Al、In、As、P、N、及びSiからなるグループから選択された1種又は1種以上の元素を含む。
一実施例では、第一細孔構造p1及び第二細孔構造p2中の細孔又は網状細孔の幅は、10nm〜2000nm、又は100nm〜2000nm、又は300nm〜2000nm、又は500nm〜2000nm、又は800nm〜2000nm、又は1000nm〜2000nm、又は1300nm〜2000nm、又は1500nm〜2000nm、又は1800nm〜2000nmであってもよい。
他の実施例では、第一細孔構造p1及び第二細孔構造p2は、複数の細孔又は網状細孔群を有してもよい。そのうち、複数の細孔の平均幅は、10nm〜2000nm、又は100nm〜2000nm、又は300nm〜2000nm、又は500nm〜2000nm、又は800nm〜2000nm、又は1000nm〜2000nm、又は1300nm〜2000nm、又は1500nm〜2000nm、又は1800nm〜2000nmであってもよい。一実施例では、上述の複数の細孔又は網状細孔群の平均間隔(ピッチ)は、10nm〜2000nm、又は100nm〜2000nm、又は300nm〜2000nm、又は500nm〜2000nm、又は800nm〜2000nm、又は1000nm〜2000nm、又は1300nm〜2000nm、又は1500nm〜2000nm、又は1800nm〜2000nmであってもよい。
上述の複数の細孔又は網状細孔群が形成する孔隙率Φ(porosity)は、細孔又は網状細孔群の総体積VVと全体の体積VTとの商(割り算の結果)、即ち、Φ=VV/VTと定義され、そのうち、全体の体積VTは、第一遷移層1021又は第二遷移層1022の総体積である。本実施例では、第一細孔構造p1及び第二細孔構造p2の孔隙率Φは、5%〜90%、又は10%〜90%、又は20%〜90%、又は30%〜90%、又は40%〜90%、又は50%〜90%、又は60%〜90%、又は70%〜90%、又は80%〜90%であってもよい。
図2Cに示すように、他の実施例では、第一遷移層1021中の複数の第一細孔構造p1は、規則なアレー構造であってもよく、且つこの複数の第一細孔構造p1は、同じサイズを有し、第一フォトニック結晶(photonic crystal)構造を形成する。第二遷移層1022中の複数の第二細孔構造p2は、規則なアレー構造であってもよく、且つこの複数の第二細孔構造p2は、同じサイズを有し、第二フォトニック結晶構造を形成する。本実施例では、上述の第一フォトニック結晶細孔構造及び第二フォトニック結晶細孔構造は、応力を減少させ、光線の反射及び散乱の効果を向上させることができる。一実施例では、上述の第一細孔構造p1及び第二細孔構造p2の細孔の幅は、異なる。他の実施例では、上述の第一細孔構造p1の幅は、第二細孔構造p2よりも大きい。
続いて、図2Dに示すように、上述の第二遷移層1022に第一半導体層103、能動層104及び第二半導体層105を継続して成長させる。
最後に、図2Eに示すように、第二半導体層105及び基板101にそれぞれ電極106、107を形成し、垂直型光電素子100を形成する。
他の実施例では、図2Fに示すように、上述の能動層104及び第二半導体層105の一部をエッチングして一部の第一半導体層103を露出させた後に、第一半導体層103及び第二半導体層105にそれぞれ電極106、107を形成し、水平型光電素子100を形成する。上述の電極106、107の材料は、Cr、Ti、Ni、Pt、Cu、Au、Al、又はAgなどの金属材料から選択されてもよい。
上述の第一遷移層1021又は第二遷移層1022中の第一細孔構造p1及び第二細孔構造p2は、中空構造で且つ屈折率を有し、空気レンズとされてもよく、光線が光電素子100において伝播し複数の細孔又は網状細孔群に入った時に、複数の細孔又は網状細孔群の内外部の材料の屈折率の差(例えば、半導体層の屈折率が約2〜3の間であり、空気の屈折率が1である。)により、光線は、複数の細孔又は網状細孔群の処に進行方向を変えて光電素子から離れることができるので、光の取り出し効率を向上させることができる。また、複数の細孔又は網状細孔群は、散乱中心(scattering center)とされてもよく、これにより、光子の進行方向を変え且つ全反射を低減することができる。細孔密度の増加により、上述の機能及び効果をより一層向上させることができる。また、一実施例では、第一細孔構造p1の幅が第二細孔構造p2よりも大きいので、その後のエピタキシャル成長を容易に行わせ、より良いエピタキシャル品質を得ることができる。
本発明の他の実施例では、遷移スタック層102は、n型(n-type)不純物添加層であってもよく、且つ第一細孔構造p1及び第二細孔構造p2は、電気化学エッチングにより生成されてもよい。電気化学エッチングにより生成された細孔又はその密度の値は、遷移スタック層102のキャリア濃度に関連するので、同じ電気化学エッチング条件の下で、キャリア濃度が比較的低い場合は、比較的小さいエッチング細孔又は密度を得ることができる。よって、上述の第一遷移層1021及び第二遷移層1022のキャリア濃度を調整することにより、異なる幅又は密度の第一細孔構造p1及び第二細孔構造p2を製造することができる。一実施例では、遷移スタック層102に添加の不純物の濃度は、1E15〜1E19cm-3、又は1E16〜1E19cm-3、又は1E17〜1E19cm-3、又は1E18〜1E19cm-3、又は5X1E18〜1E19cm-3、又は5X1E17〜1E19cm-3、又は5X1E17〜1E18cm-3であってもよい。
一実施例では、第二遷移層1022に接続層(図示せず)を成長させてもよく、そのうち、この接続層は、不純物非故意添加層(unintentional doped layer)又は不純物未添加層(undoped layer)である。接続層の成長温度は、800〜1200℃であってもよく、圧力範囲は、100〜700mbarであってもよく、その調整は、遷移スタック層102の細孔のサイズ及び密度にあわせて行われる。これにより、遷移スタック層102に対して横向きの修補及び癒合を行い、遷移スタック層102と接続層との界面に近い細孔の幅又は密度を小さくさせ、そして、継続して接続層を成長させることができる。
図3A〜図3Cに例示するように、本発明の他の実施例による光電素子の構造を示しており、図3A〜図3Bに示すように、遷移スタック層102は、第三遷移層1023又は第四遷移層1024を更に含んでもよい。図3Cに示すように、素子の実際の設計に応じて、n層の遷移層1021〜102nを含んでもよく、これにより、より良い光学的効果又は応力低減の効果を達成することができる。本実施例では、遷移スタック層102中の各層の遷移層は、少なくとも一つの細孔構造を含み、それは、細孔(pore、void、bore)、針穴(pinhole)、又は、少なくとも2つの細孔構造が互いに連結されて形成する網状細孔構造(porous structure)であってもよく、その形成方法、材料、サイズ及びその他の特性は、上述の実施例と同じであるため、ここでは、その説明を省略する。
図3Aに示すように、第一遷移層1021、第二遷移層1022及び第三遷移層1023は、それぞれ、少なくとも一つの細孔構造p1、p2及びp3を含む。一実施例では、各層中の細孔構造p1、p2及びp3は、同じ又は異なるサイズを有する。一実施例では、各層中の細孔構造の幅又は密度の関係は、p1>p2>p3である。他の実施例では、各層中の細孔構造の幅又は密度の関係は、p1>p2且つp3>p2である。他の実施例では、各層中の細孔構造の幅又は密度の関係は、p1<p2且つp3<p2である。
図4A〜図5Bは、本発明の上述の実施例において形成された遷移スタック層102の走査型電子顕微鏡(Scanning Electron Microscopy、SEM)による図である。図4A〜図4Bに示すように、本発明の他の実施例において形成された遷移スタック層102の走査型電子顕微鏡(Scanning Electron Microscopy、SEM)による図を示している。図4Aに示すように、遷移スタック層102は、第一遷移層1021、第二遷移層1022及び第三遷移層1023を含み、そのうち、第二遷移層1022中の細孔の幅又は密度は、第一遷移層1021及び第三遷移層1023よりも小さい。図4Bに示すように、遷移スタック層102の上面図を示しており、そのうち、第三遷移層1023中の複数細孔の平均間隔は、約20〜100nmである。本実施例では、遷移スタック層102中の第一遷移層1021、第二遷移層1022及び第三遷移層1023の細孔の幅又は密度の変化を用いて、異なる屈折率を生成させ、DBR(Distributed Bragg Reflector)反射層の効果を持たせることができる。
図5A〜図5Bに示すように、本発明の他の実施例において形成された遷移スタック層102の走査型電子顕微鏡(Scanning Electron Microscopy、SEM)による図を示している。図5Aに示すように、遷移スタック層102は、第一遷移層1021、第二遷移層1022及び第三遷移層1023を含み、そのうち、第二遷移層1022中の細孔の幅又は密度は、第一遷移層1021及び第三遷移層1023よりも大きい。図5Bに示すように、遷移スタック層102の上面図を示しており、そのうち、第三遷移層1023中の複数の細孔の平均間隔は、約20〜100nmである。本実施例では、遷移スタック層102中の第一遷移層1021、第二遷移層1022及び第三遷移層1023の細孔の幅又は密度の変化により、異なる屈折率を生成させ、DBR反射層の効果を持たせることができる。
具体的に、光電素子100は、発光ダイオード(LED)、フォトダイオード(photo diode)、フォトレジスタ(photo resister)、レーザー(laser)、赤外線エミッタ(infrared emitter)、有機発光ダイオード(organic light-emitting diode)及び太陽電池(solar cell)のうちの少なくとも一つを含む。基板101は、成長及び/又は載置のベースである。候補としては、導電性基板又は不導電性基板、透光性基板又は不透光性基板を含んでもよい。そのうち、導電性基板の材料は、Ge、GaAs、InP、SiC、Si、LiAlO2、ZnO、GaN、AlN、又は金属であってもよい。透光性基板の材料は、サファイア(Sapphire)、LiAlO2、ZnO、GaN、ガラス、ダイヤモンド、CVDダイヤモンド、ダイヤモンドライクカーボン(Diamond-Like Carbon;DLC)、スピネル(spinel、MgAl2O4)、Al2O3、SiOX及びLiGaO2であってもよい。
上述の第一半導体層103及び第二半導体層105は、互いに少なくとも二つの部分の電気特性、極性又は不純物添加物が異なる、又は、それぞれ電子及び正孔を提供するための半導体材料の単層又は多層(「多層」とは、二層又は二層以上を指す。以下は同様。)であり、その電気特性の選択は、p型、n型、及びi型のうちの少なくとも任意の二つの組み合わせであってもよい。能動層104は、第一半導体層103及び第二半導体層105の間に位置し、電気エネルギー及び光エネルギーの間の変換が発生し得る又は誘発され得る領域である。電気エネルギーから光エネルギーへ(変換又は誘発により)は、例えば、発光ダイオード、液晶ディスプレイ、有機発光ダイオードであり、光エネルギーから電気エネルギーへ(変換又は誘発により)は、例えば、太陽電池、フォトダイオードである。上述の第一半導体層103、能動層104及び第二半導体層105の材料は、Ga、Al、In、As、P、N及びSiからなるグループから選択された1種又は1種以上の元素を含む。
本発明の他の実施例による光電素子100は、発光ダイオードであり、その発光スペクトルは、半導体の単層又は多層の物理又は化学的要素を変えることにより調整することができる。常用の材料は、例えば、AlGaInP系、AlGaInN系、ZnO系などである。能動層104の構造は、例えば、シングルヘテロ構造(single heterostructure;SH)、ダブルヘテロ構造(double heterostructure;DH)、ダブルサイドダブルヘテロ構造(double-side double heterostructure;DDH)、又は多重量子井戸戸(multi-quantum well;MQW)である。また、量子井戸の対(ペア)数を調整することにより、発光の波長を変更することもできる。
本発明の一実施例では、第一半導体層103及び遷移スタック層102、又は、遷移スタック層102及び基板101の間は、選択的に緩衝層(buffer layer、図示せず)を含んでもよい。この緩衝層は、2種類の材料系の間にあり、基板の材料系を半導体の材料系に“遷移”させる。発光ダイオードの構造について言えば、一方、緩衝層は、2種類の材料の間の格子不整合を低減するための材料層である。他方、緩衝層は、2種類の材料又は2つの分離構造としての単層、多層又は構造を結合するためのものであってもよく、その使用可能な材料は、例えば、有機材料、無機材料、金属、及び半導体などであり、その使用可能な構造は、例えば、反射層、熱伝導層、導電層、オーミック接触(ohmic contact)層、変形抵抗層、応力解放(stress release)層、応力調整(stress adjustment)層、接合(bonding)層、波長変換層、及び機械的固定構造などである。
第二半導体層105には、更に選択的に接触層(図示せず)を形成してもよい。接触層は、能動層104から離れる第二半導体層105の一方側に設置される。具体的に、接触層は、光学的層、電気学的層、又はその二者の組み合わせであってもよい。光学的層は、能動層104からの、又は、能動層104に進入する電磁輻射又は光線を変更することができる。ここでいう「変更」とは、電磁輻射又は光の少なくとも1種の光学的特性を変えることを指し、前述の特性は、周波数、波長、強度、通過量、効率、色温度、演色評価数(rendering index)、ライトフィールド(light field)、及び視野角(angle of view)を含むが、これらに限定されない。電気学的層は、接触層の任意の一組の相対する側の間の電圧、抵抗、電流、容量のうちの少なくとも一つの数値、密度、分布に変化をもたらす又は変化の趨勢(トレンド)を持たせることができる。接触層の構成材料は、酸化物、導電酸化物、透明酸化物、50%又はそれ以上の透過率を有する酸化物、金属、相対透光性金属、50%又はそれ以上の透過率を有する金属、有機質、無機質、蛍光物、りん光物、セラミック、半導体、不純物添加半導体、及び不純物未添加半導体のうちの少なくとも一つを含む。実際の応用では、接触層の材料は、酸化インジウムスズ、酸化カドミウムスズ、酸化アンチモンスズ、酸化インジウム亜鉛、酸化亜鉛アルミニウム、及び酸化亜鉛スズのうちの少なくとも一つを含む。相対透光性金属の場合、その厚さは、好ましくは、0.005μm〜0.6μmである。
以上、本発明の好ましい実施形態を説明したが、本発明はこの実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術の範囲に属する。
101 基板
102 遷移スタック層
103 第一半導体層
104 能動層
105 第二半導体層
106、107 電極

Claims (10)

  1. 光電素子であって、
    基板と、
    前記基板に位置する遷移スタック層と、
    前記遷移スタック層に位置する発光スタック層と、を含み、
    前記遷移スタック層は、反射構造であり、少なくとも、第一遷移層及び第二遷移層を含み、
    前記第一遷移層は、前記基板に位置し、内部に第一細孔構造を有し、
    前記第二遷移層は、前記第一遷移層に位置し、内部に第二細孔構造を有し、
    前記第一細孔構造及び前記第二細孔構造は、それぞれ、幅及び密度を有し、前記第一細孔構造の幅又は密度は、前記第二細孔構造の幅又は密度とは異なり、
    前記遷移スタック層は、第一型添加層であり、
    前記第一遷移層及び前記第二遷移層の不純物の添加濃度は異なる、光電素子。
  2. 請求項1に記載の光電素子であって、
    前記光電素子は、複数の前記第一細孔構造及び複数の前記第二細孔構造を含み、
    前記複数の第一細孔構造及び前記複数の第二細孔構造は、互いに連結されて一つ又は複数の網状細孔群を形成し、及び/又は、前記複数の第一細孔構造及び前記複数の第二細孔構造は、規則なアレー構造を成し、前記複数の第一細孔構造及び前記複数の第二細孔構造の平均間隔は、10nm〜2000nmであり、孔隙率は、5%〜90%である、光電素子。
  3. 請求項1に記載の光電素子であって、
    前記発光スタック層は、第一半導体層、能動層、及び第二半導体層を含み、
    前記第一半導体層、前記能動層、及び前記第二半導体層の材料は、Ga、Al、In、As、P、N、及びSiからなるグループから選択される1種又は1種以上の元素を含む、光電素子。
  4. 請求項1に記載の光電素子であって、
    前記第一型添加層は、不純物の添加濃度が1E15〜1E19cm-3であるn型不純物添加層である、光電素子。
  5. 請求項1に記載の光電素子であって、
    前記第一細孔構造及び前記第二細孔構造は、フォトニック結晶構造である、光電素子。
  6. 請求項1に記載の光電素子であって、
    前記遷移スタック層に形成される接続層を更に含み、
    前記接続層は、不純物非故意添加層(unintentional doped layer)又は不純物未添加層(undoped layer)である、光電素子。
  7. 請求項1に記載の光電素子であって、
    前記遷移スタック層は、前記第二遷移層に形成される第三遷移層を更に含み、
    前記第三遷移層は、内部に少なくとも一つの第三細孔構造を有し、前記第三細孔構造は、幅及び密度を有し、前記第一細孔構造の幅又は密度、並びに、前記第二細孔構造の幅又は密度は、前記第三細孔構造の幅又は密度とは異なる、光電素子。
  8. 光電素子を製造する方法であって、
    基板を提供し、
    第一遷移層を前記基板に形成し、
    少なくとも一つの第一細孔構造を前記第一遷移層内に形成し、
    第二遷移層を前記第一遷移層に形成し、
    少なくとも一つの第二細孔構造を前記第二遷移層内に形成し、及び
    前記第一遷移層及び前記第二遷移層を含む遷移スタック層に位置する発光スタック層を形成するステップを含み、
    前記第一細孔構造及び前記第二細孔構造は、それぞれ、幅及び密度を有し、前記第一細孔構造の幅又は密度は、前記第二細孔構造の幅又は密度とは異なり、
    前記遷移スタック層は、第一型添加層であり、
    前記第一遷移層及び前記第二遷移層の不純物の添加濃度は異なり、
    前記第一遷移層及び前記第二遷移層を含む前記遷移スタック層は、反射構造である、方法。
  9. 請求項8に記載の方法であって、
    前記第一遷移層及び前記第二遷移層に前記第一細孔構造及び前記第二細孔構造をそれぞれ形成するステップは、電気化学エッチング、電気化学エッチング、異方性ドライエッチング、又は異方性ウェットエッチングを含む、方法。
  10. 請求項8に記載の方法であって、
    前記第一細孔構造及び前記第二細孔構造は、電気化学エッチングにより形成され、
    前記第一型添加層は、不純物の添加濃度が1E15〜1E19cm-3であるn型不純物添加層である、方法。
JP2013553761A 2011-02-18 2011-02-18 光電素子及びその製造方法 Active JP5763789B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/071105 WO2012109797A1 (zh) 2011-02-18 2011-02-18 光电元件及其制造方法

Publications (2)

Publication Number Publication Date
JP2014507069A JP2014507069A (ja) 2014-03-20
JP5763789B2 true JP5763789B2 (ja) 2015-08-12

Family

ID=46671927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553761A Active JP5763789B2 (ja) 2011-02-18 2011-02-18 光電素子及びその製造方法

Country Status (6)

Country Link
US (1) US20130334555A1 (ja)
JP (1) JP5763789B2 (ja)
KR (1) KR101550117B1 (ja)
CN (1) CN103339747A (ja)
DE (1) DE112011104913T5 (ja)
WO (1) WO2012109797A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631782B2 (en) 2018-01-26 2023-04-18 Cambridge Enterprise Limited Method for electrochemically etching a semiconductor structure
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2529394A4 (en) 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
WO2014004261A1 (en) * 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
TWI575776B (zh) 2013-05-24 2017-03-21 晶元光電股份有限公司 具有高效率反射結構之發光元件
CN104218128B (zh) * 2013-05-31 2018-12-14 晶元光电股份有限公司 具有高效率反射结构的发光元件
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
CN105449057B (zh) * 2015-11-11 2017-12-26 厦门乾照光电股份有限公司 一种集成多孔状反射层的发光二极管

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP2006313771A (ja) * 2005-05-06 2006-11-16 Showa Denko Kk Iii族窒化物半導体素子用エピタキシャル基盤
JP4933193B2 (ja) * 2005-08-11 2012-05-16 キヤノン株式会社 面発光レーザ、該面発光レーザにおける二次元フォトニック結晶の製造方法
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 GaN 웨이퍼의 제조방법
JP5250999B2 (ja) * 2006-06-08 2013-07-31 ソニー株式会社 面発光型半導体レーザ
US8174025B2 (en) * 2006-06-09 2012-05-08 Philips Lumileds Lighting Company, Llc Semiconductor light emitting device including porous layer
TWI396297B (zh) * 2007-01-24 2013-05-11 Tera Xtal Technology Corp 發光二極體結構及其製造方法
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector
US20100200881A1 (en) * 2007-06-28 2010-08-12 Kyocera Corporation Light Emitting Element and Illumination Device
US8525200B2 (en) * 2008-08-18 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with non-metallic reflector
JP2010251698A (ja) * 2009-03-27 2010-11-04 Furukawa Electric Co Ltd:The 面発光レーザ素子、面発光レーザアレイ素子、面発光レーザ装置、光源装置、および光モジュール
EP2529394A4 (en) * 2010-01-27 2017-11-15 Yale University Conductivity based selective etch for gan devices and applications thereof
TWI501421B (zh) 2010-09-21 2015-09-21 Epistar Corp 光電元件及其製造方法
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN102104060B (zh) * 2010-11-15 2013-03-20 王楚雯 一种半导体结构及其形成方法
TWI419367B (zh) 2010-12-02 2013-12-11 Epistar Corp 光電元件及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11651954B2 (en) 2017-09-27 2023-05-16 Cambridge Enterprise Ltd Method for porosifying a material and semiconductor structure
US11631782B2 (en) 2018-01-26 2023-04-18 Cambridge Enterprise Limited Method for electrochemically etching a semiconductor structure

Also Published As

Publication number Publication date
DE112011104913T5 (de) 2013-12-24
US20130334555A1 (en) 2013-12-19
CN103339747A (zh) 2013-10-02
KR20140030135A (ko) 2014-03-11
WO2012109797A1 (zh) 2012-08-23
JP2014507069A (ja) 2014-03-20
KR101550117B1 (ko) 2015-09-03

Similar Documents

Publication Publication Date Title
JP5763789B2 (ja) 光電素子及びその製造方法
TWI419367B (zh) 光電元件及其製造方法
TWI451597B (zh) 光電元件及其製造方法
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
TWI501421B (zh) 光電元件及其製造方法
US9070827B2 (en) Optoelectronic device and method for manufacturing the same
US8946736B2 (en) Optoelectronic device and method for manufacturing the same
TWI431810B (zh) 光電元件及其製造方法
CN102544287B (zh) 光电元件及其制造方法
TWI618264B (zh) 光電元件及其製造方法
CN102420281B (zh) 光电元件及其制造方法
CN102623580B (zh) 光电元件及其制造方法
TWI495155B (zh) 光電元件及其製造方法
JP2012094752A (ja) 光電素子及びその製造方法
KR101643213B1 (ko) 광전소자 및 그 제조방법
KR20120040426A (ko) 광전 소자 및 그 제조 방법
JP2012142473A (ja) 光電素子及びその製造方法
JP6128758B2 (ja) 発光素子の製造方法
KR101435512B1 (ko) 혼성 구조를 갖는 발광다이오드
US20140167097A1 (en) Optoelectronic device and method for manufacturing the same
KR20130139581A (ko) 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150611

R150 Certificate of patent or registration of utility model

Ref document number: 5763789

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250