CN102544287B

CN102544287B - 光电元件及其制造方法

Info

Publication number: CN102544287B
Application number: CN201010582456.5A
Authority: CN
Inventors: 郭得山; 柯淙凯
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2010-12-10
Filing date: 2010-12-10
Publication date: 2016-06-22
Anticipated expiration: 2030-12-10
Also published as: CN102544287A

Abstract

本发明公开一种光电元件及其制造方法，该光电元件包含：一基板，具有一表面，并具有一与表面垂直的法线方向；多个第一晶种柱，位于基板的表面上并与表面接触，并裸露出部分基板的表面；一第一保护层，位于第一晶种柱的侧壁及基板的裸露表面之上；一第一缓冲层，位于多个第一晶种柱之上，其中第一缓冲层具有一第一表面及一与第一表面相对的第二表面，且第一表面与多个第一晶种柱直接接触；及至少一第一孔洞结构，位于多个第一晶种柱、基板的表面及第一缓冲层的第一表面之间，其中，至少一第一孔洞结构具有一宽度与一高度，其中宽度为第一孔洞结构于平行表面方向的最大尺寸，高度为第一孔洞结构于平行法线方向的最大尺寸，其中高度与宽度的比值介于1/5～3。

Description

光电元件及其制造方法

技术领域

本发明涉及一种具有形成在半导体层内的孔洞结构的光电元件。

背景技术

发光二极管是半导体元件中一种被广泛使用的光源。相比较于传统的白炽灯泡或荧光灯管，发光二极管具有省电及使用寿命较长的特性，因此逐渐取代传统光源，而应用于各种领域，如交通号志、背光模块、路灯照明、医疗设备等产业。

随着发光二极管光源的应用与发展对于亮度的需求越来越高，如何增加其发光效率以提高其亮度，便成为产业界所共同努力的重要方向。

发明内容

本发明的目的在于提供一种光电元件以及其制作方法，以解决上述问题。

为达上述目的，本发明提供一种光电元件，其包含：一基板，具有一表面，并具有一与表面垂直的法线方向；多个第一晶种柱，位于基板的表面上并与表面接触，并裸露出部分基板的表面；一第一保护层，位于第一晶种柱的侧壁及基板的裸露表面之上；一第一缓冲层，位于多个第一晶种柱之上，其中第一缓冲层具有一第一表面及一与第一表面相对的第二表面，且第一表面与多个第一晶种柱直接接触；及至少一第一孔洞结构，位于多个第一晶种柱、基板的表面及第一缓冲层的第一表面之间，其中，至少一第一孔洞结构具有一宽度与一高度，其中宽度为第一孔洞结构于平行表面方向的最大尺寸，高度为第一孔洞结构于平行法线方向的最大尺寸，其中高度与宽度的比值介于1/5～3。

附图说明

图1A～图1D以及图1F分别是本发明实施例的光电元件的制作工艺示意图；

图1E是依本发明实施例所形成第一孔洞的扫描式电子显微镜(ScanningElectronMicroscopy，SEM)图；

图2是本发明光电半导体元件的剖面示意图；及

图3A～图3F是本发明实施例的光电元件的制作工艺示意图。

主要元件符号说明

基板101、201、301

第一晶种层102、202、302

保护层103、203

第一孔洞104、204

第一缓冲层105、205

第一半导体层106、210

有源层107、211

第二半导体层108、212

电极109、110、213、214

第二晶种层206

第二孔洞208

第二缓冲层209

抗蚀刻层303

薄膜金属层304

具体实施方式

为了使本发明的叙述更加详尽与完备，请参照下列描述并配合图1A至图3F的图示。如图1A～图1F所例示，依据本发明的第一实施例的光电元件的制造方法简述如下：如图1A所示，在一基板101的第一表面1011成长一第一晶种层102，其中基板具有一法线方向N。

之后，如图1B所示，将第一晶种层102蚀刻成为多个形成在基板101的第一表面1011上的第一晶种柱1021。在本实施例中，上述第一晶种柱1021是通过电化学蚀刻、各向异性蚀刻，例如感应耦合等离子体(inductivecouplingplasma，ICP)的干蚀刻或使用草酸、氢氧化钾、或磷酸硫酸溶液等单一溶液或混合溶液的湿蚀刻，使之包含至少一个孔洞结构，例如为孔洞(pore，void，bore)、针孔(pinhole)，或至少两个孔洞结构可相互连结形成一网状孔洞结构(porousstructure)，其形成的一种方法可参阅本案申请人的第099132135号中国台湾专利申请案，并援引其为本申请案的一部分。

之后，如图1C所示，披覆一保护层103于上述第一晶种柱1021的表面及裸露出的基板第一表面之上，其中包含披覆于第一晶种柱1021的侧壁的第一保护层1031，披覆于相间的第一晶种柱1021所裸露出的基板第一表面1011上的第二保护层1032，及披覆于第一晶种柱1021的顶面的第三保护层1033。在一实施例中，保护层103采用旋转涂布玻璃的方式形成(SOG，spinonglasscoating)，保护层103的材料可为SiO₂、HSQ(HydrogenSilesquioxane)和MSQ(Methylsequioxane)等以Silsequioxane为基材的聚合物(Polymer)。

之后，移除上述第三保护层1033后，继续成长一第一缓冲层105，其中第一缓冲层105会沿着上述多个第一晶种柱1021的顶面以外延侧向成长(EpitaxialLateralOvergrowth，ELOG)的方式同时侧向及往上成长，如图1D所示，在生长上述第一缓冲层105的同时，会在两相邻第一晶种柱1021、基板101及第一缓冲层105之间形成至少一个第一孔洞104。在本实施例中，因为第一保护层1031覆盖第一晶种柱1021的侧壁，因此可以有效控制第一缓冲层105生长的方向性与空间成长优先性。在本实施例中，第一晶种层102或第一缓冲层105可为一非故意掺杂层或一未掺杂层，或为一n型掺杂层。

在一实施例中，第一孔洞104的宽度可介于50nm～600nm，或50nm～500nm，或50nm～400nm，或50nm～300nm，或50nm～200nm，或50nm～100nm。第一孔洞104的高度可介于0.5μm～2μm，或0.5μm～1.8μm，或0.5μm～1.6μm，或0.5μm～1.4μm，或0.5μm～1.2μm，或0.5μm～1μm，或0.5μm～0.8μm。此外，在一实施例中，第一孔洞可具有一高宽比(高度与宽度的比值)介于1/5～3，或1/5～2，或1/5～1，或1/5～1/2，或1/5～1/3，或1/5～1/4。在一实施例中，在两相邻第一晶种柱1021与基板101之间可形成多个第一孔洞104。在另一实施例中，因多个第一晶种柱1021可为一规则阵列结构，因此上述多个第一孔洞104也可为一规则阵列结构。

图1E显示依本发明实施例所形成的第一孔洞104的扫描式电子显微镜(ScanningElectronMicroscopy，SEM)图，如图1E所示，此多个第一孔洞104可为彼此独立的单独第一孔洞1041，或此单独第一孔洞1041可相互连结，形成一个或多个网状第一孔洞群1042。

其中上述多个第一孔洞104的平均宽度W_x可介于50nm～600nm，或50nm～500nm，或50nm～400nm，或50nm～300nm，或50nm～200nm，或50nm～100nm。上述多个第一孔洞104的平均高度H_x可介于0.5μm～2μm，或0.5μm～1.8μm，或0.5μm～1.6μm，或0.5μm～1.4μm，或0.5μm～1.2μm，或0.5μm～1μm，或0.5μm～0.8μm。在一实施例中，上述多个第一孔洞104的平均间距可介于10nm～1.5μm，或30nm～1.5μm，或50nm～1.5μm，80nm～1.5μm，或1μm～1.5μm，或1.2μm～1.5μm。此外，在一实施例中，上述多个第一孔洞104可具有一平均高宽比(平均高度与平均宽度的比值)介于1/5～3，或1/5～2，或1/5～1，或1/5～1/2，或1/5～1/3，或1/5～1/4。上述多个第一孔洞104形成的孔隙度Φ(porosity)定义为第一孔洞104总体积V_V除以整体体积其中整体体积V_T为第一孔洞104总体积加上第一晶种层102体积。在本实施例中，孔隙度Φ可介于5％-90％，或10％-90％，或20％-90％，或30％-90％，或40％-90％，或50％-90％，或60％-90％，或70％-90％，或80％-90％。

接着，如图1F所示，在上述第一缓冲层105之上继续成长第一半导体层106、一有源层107与一第二半导体层108后，蚀刻部分上述有源层107与一第二半导体层108以露出部分第一半导体层106后，在第一半导体层106及第二半导体层108之上形成两电极109、110以形成一光电元件100。上述电极109、110材料可选自：铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或银(Ag)等金属材料的单一组成或合金或叠层的组合。

在本实施例中，因上述第一孔洞104为一中空结构，此第一孔洞104具有一折射率，适可作为空气透镜，当光线在光电元件100中行进至第一孔洞104时，由于第一孔洞104内外部材料折射率的差异(例如，缓冲层的折射率约介于2～3之间，空气的折射率为1)，光线将会在第一孔洞104处改变方向，而增加光摘出效率。另外，第一孔洞104也可作为一散射中心(scatteringcenter)以改变光子的行进方向并且减少全反射。通过第一孔洞104密度的增加，可更增加上述功效。

如图2所例示，是说明本发明的第二实施例的光电元件的剖面示意图。本实施例的制作工艺与第一实施例大致相同，详细流程请参照第一实施例，在此不再赘述。在本实施例中包含一基板201，形成于基板201上的多个第一晶种柱2021，并披覆一第一保护层2031于第一晶种柱2021的侧壁，及一第二保护层2032披覆于相间的第一晶种柱2021所裸露出的基板第一表面2011上。在一实施例中，第一保护层2031及第二保护层2032采用旋转涂布玻璃的方式形成(SOG，spinonglasscoating)。第一保护层2031及第二保护层2032的材料可为SiO₂、HSQ(HydrogenSilesquioxane)和MSQ(Methylsequioxane)等以Silsequioxane为基材的聚合物(Polymer)。

之后，沿着上述多个第一晶种柱2021的顶面以外延侧向成长(EpitaxialLateralOvergrowth，ELOG)的方式同时侧向及往上成长一第一缓冲层205，并在两相邻第一晶种柱2021、基板201及第一缓冲层205之间形成至少一个第一孔洞204。在本实施例中，因为第一保护层2031覆盖第一晶种柱2021的侧壁，因此可以有效控制第一缓冲层205生长的方向性与空间成长优先性。在本实施例中，第一缓冲层205可为一非故意掺杂层或一未掺杂层，或为一n型掺杂层。

之后，在第一缓冲层205上形成多个第二晶种柱2061，并披覆一第三保护层2071于第一晶种柱2021的侧壁，及一第四保护层2072披覆于相间的第一晶种柱2021所裸露出的第一缓冲层的第一表面2051上。在一实施例中，第一保护层2031、第二保护层2032、第三保护层2071及第四保护层2072采用旋转涂布玻璃的方式形成(SOG，spinonglasscoating)，材料可为SiO₂、HSQ(HydrogenSilesquioxane)和MSQ(Methylsequioxane)等以Silsequioxane为基材的聚合物(Polymer)。

之后，沿着上述多个第二晶种柱2061的顶面以外延侧向成长(EpitaxialLateralOvergrowth，ELOG)的方式同时侧向及往上成长一第二缓冲层209，并在两相邻第二晶种柱2061、第一缓冲层205及第二缓冲层209之间形成至少一个第二孔洞208。在本实施例中，因为第三保护层2071覆盖第二晶种柱2061的侧壁，因此可以有效控制第二缓冲层209生长的方向性与空间成长优先性。在本实施例中，第二缓冲层209可为一非故意掺杂层或一未掺杂层，或为一n型掺杂层。

在一实施例中，第一孔洞204、第二孔洞208的宽度可介于50nm～600nm，或50nm～500nm，或50nm～400nm，或50nm～300nm，或50nm～200nm，或50nm～100nm。第一孔洞204、第二孔洞208的高度可介于0.5μm～2μm，或0.5μm～1.8μm，或0.5μm～1.6μm，或0.5μm～1.4μm，或0.5μm～1.2μm，或0.5μm～1μm，或0.5μm～0.8μm。此外，在一实施例中，第一孔洞204、第二孔洞208可分别具有一高宽比(高度与宽度的比值)介于1/5～3，或1/5～2，或1/5～1，或1/5～1/2，或1/5～1/3，或1/5～1/4。。

在一实施例中，上述第一孔洞204的体积几乎等于上述第二孔洞208。在另一实施例中，上述第一孔洞204的体积大于上述第二孔洞208。

在一实施例中，在两相邻第一晶种柱2021与基板201之间可形成多个第一孔洞204。在另一实施例中，因多个第一晶种柱2021可为一规则阵列结构，因此上述多个第一孔洞204也可为一规则阵列结构。在另一实施例中，此多个第一孔洞204可为一单独第一孔洞，或此单独第一孔洞可相互连结，形成一个或多个网状第一孔洞群。

其中上述多个第一孔洞204的平均宽度W_x可介于50nm～600nm，或50nm～500nm，或50nm～400nm，或50nm～300nm，或50nm～200nm，或50nm～100nm。上述多个第一孔洞204的平均高度H_x可介于0.5μm～2μm，或0.5μm～1.8μm，或0.5μm～1.6μm，或0.5μm～1.4μm，或0.5μm～1.2μm，或0.5μm～1μm，或0.5μm～0.8μm。在一实施例中，上述多个第一孔洞204的平均间距可介于10nm～1.5μm，或30nm～1.5μm，或50nm～1.5μm，80nm～1.5μm，或1μm～1.5μm，或1.2μm～1.5μm。此外，在一实施例中，上述多个第一孔洞204可具有一平均高宽比(平均高度与平均宽度的比值)介于1/5～3，或1/5～2，或1/5～1，或1/5～1/2，或1/5～1/3，或1/5～1/4。上述多个第一孔洞204形成的孔隙度Φ(porosity)定义为第一孔洞204总体积V_V除以整体体积其中整体体积V_T为第一孔洞204总体积加上第一晶种柱2021体积。在本实施例中，孔隙度Φ可介于5％-90％，或10％-90％，或20％-90％，或30％-90％，或40％-90％，或50％-90％，或60％-90％，或70％-90％，或80％-90％。

在一实施例中，在两相邻第二晶种柱2061与第二缓冲层205之间可形成多个第二孔洞208。在另一实施例中，因多个第二晶种柱2061可为一规则阵列结构，因此上述多个第二孔洞208也可为一规则阵列结构。在另一实施例中，此多个第二孔洞208可为一单独第二孔洞，或此单独第二孔洞可相互连结，形成一个或多个网状第二孔洞群。

其中上述多个第二孔洞208的平均宽度W_x可介于50nm～600nm，或50nm～500nm，或50nm～400nm，或50nm～300nm，或50nm～200nm，或50nm～100nm。上述多个第二孔洞208的平均高度H_x可介于0.5μm～2μm，或0.5μm～1.8μm，或0.5μm～1.6μm，或0.5μm～1.4μm，或0.5μm～1.2μm，或0.5μm～1μm，或0.5μm～0.8μm。在一实施例中，上述多个第二孔洞208的平均间距可介于10nm～1.5μm，或30nm～1.5μm，或50nm～1.5μm，80nm～1.5μm，或1μm～1.5μm，或1.2μm～1.5μm。此外，在一实施例中，上述多个第二孔洞208可具有一平均高宽比(平均高度与平均宽度的比值)介于1/5～3，或1/5～2，或1/5～1，或1/5～1/2，或1/5～1/3，或1/5～1/4。上述多个第二孔洞208形成的孔隙度Φ(porosity)定义为第二孔洞208总体积V_V除以整体体积其中整体体积V_T为第二孔洞208总体积加上第二晶种柱2061体积。在本实施例中，孔隙度Φ可介于5％-90％，或10％-90％，或20％-90％，或30％-90％，或40％-90％，或50％-90％，或60％-90％，或70％-90％，或80％-90％。

在上述第二缓冲层209之上继续成长第一半导体层210、一有源层211与一第二半导体层212后，蚀刻部分上述有源层211与一第二半导体层212以露出部分第一半导体层210后，在第一半导体层210及第二半导体层212之上形成两电极213、214以形成一光电元件200。上述电极213、214材料可选自：铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)、或银(Ag)等金属材料的单一组成或合金或叠层的组合。

在本实施例中，因上述第一孔洞204及第二孔洞208为中空结构。此第一孔洞204及第二孔洞208具有一折射率，可作为空气透镜，当光线在光电元件200中行进至第一孔洞204及第二孔洞208时，由于第一孔洞204及第二孔洞208内外部材料折射率的差异(例如，缓冲层的折射率约介于2～3之间，空气的折射率为1)，光线将会在204及第二孔洞208处改变方向，而增加光摘出效率。另外，204及第二孔洞208也可作为一散射中心(scatteringcenter)以改变光子的行进方向并且减少全反射。通过204及第二孔洞208密度的增加，可更增加上述功效。

在另一实施例中，在上述第二缓冲层209与第一半导体层210更可选择性的依上述实施例的相同制作工艺形成一第三晶种柱(未显示)及一第三缓冲层(未显示)，并在第二缓冲层209与第三晶种柱(未显示)之间形成至少一第三孔洞(未显示)而更增加上述增加光摘出效率的功效。在一实施例中，上述第一孔洞204、第二孔洞208及第三孔洞(未显示)的体积几乎相同。在另一实施例中，上述第一孔洞204的体积大于上述第二孔洞208，且上述第二孔洞208体积大于上述第三孔洞(未显示)。

在另一实施例中，可依上述实施例的相同制作工艺，依序形成第四孔洞(未显示)、第五孔洞(未显示)等，且第一孔洞至第五孔洞的体积可逐渐变小。

如第3A～图3F所例示，将更详细说明上述第一实施例中将第一半导体层102蚀刻成为多个第一半导体柱1021的一种方法。如图3A所示，在一基板301的第一表面3011成长一第一晶种层302。

之后，如图3B所示，在第一半导体层302之上成长一抗蚀刻层303，材料可为二氧化硅(SiO₂)。并在抗蚀刻层303之上继续形成一薄膜金属层304，此薄膜金属层304材质可以为镍，且薄膜金属层304的厚度介于500至2000nm间。

之后，如图3C所示，对此薄膜金属层304进行热处理，此热处理温度可介于750-900℃，使薄膜金属层304形成一规则或不规则排列的多个纳米级金属颗粒3041。

如图3D所示，以上述多个纳米级金属颗粒3041作为掩模，对抗蚀刻层303进行各向异性蚀刻，例如进行一感应耦合等离子体(inductivecouplingplasma，ICP)，将抗蚀刻层303形成多个纳米抗蚀刻柱3031。

如图3E～图3F所示，泡入摄氏100℃的硝酸蚀刻液中进行酸蚀刻，将残留的金属颗粒3041移除。接着以上述多个抗蚀刻柱3031作为掩模对第一晶种层302进行干蚀刻以形成多个第一晶种柱3021。最后，将多个抗蚀刻柱3031移除。

具体而言，光电元件100、200为发光二极管(LED)、光电二极管(photodiode)、光敏电阻(photoresister)、激光(laser)、红外线发射体(infraredemitter)、有机发光二极管(organiclight-emittingdiode)及太阳能电池(solarcell)中至少其一。

基板101、201为一成长、承载基础。候选材料其一包含但不限于锗(Ge)、砷化镓(GaAs)、铟化磷(InP)、蓝宝石(Sapphire)、碳化硅(SiC)、硅(Si)、铝酸锂(LiAlO₂)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、金属、玻璃、复合材料(Composite)、钻石、CVD钻石、与类钻碳(Diamond-LikeCarbon；DLC)、尖晶石(spinel，MgAl₂O₄)、氧化铝(Al₂O₃)、氧化硅(SiO_X)及镓酸锂(LiGaO₂)等。

上述第一半导体层106、210及第二半导体层108、212彼此中至少二个部分的电性、极性或掺杂物相异、或者分别用以提供电子与空穴的半导体材料单层或多层(「多层」指二层或二层以上，以下同。)，其电性选择可以为p型、n型、及i型中至少任意二者的组合。有源层107、211位于第一半导体层106、210及第二半导体层108、212之间，为电能与光能可能发生转换或被诱发转换的区域。电能转变或诱发光能者如发光二极管、液晶显示器、有机发光二极管；光能转变或诱发电能者如太阳能电池、光电二极管。上述第一晶种层102、202，第一缓冲层105、205，第二晶种层206，第二缓冲层209，第一半导体层106、210，有源层107、211及第二半导体层108、212包含一种或一种以上的元素选自镓(Ga)、铝(Al)、铟(In)、砷(As)、磷(P)、氮(N)以及硅(Si)所构成群组。

依据本发明的另一实施例的光电元件100、200是一发光二极管，其发光频谱可以通过改变半导体单层或多层的物理或化学要素进行调整。常用的材料如磷化铝镓铟(AlGaInP)系列、氮化铝镓铟(AlGaInN)系列、氧化锌(ZnO)系列等。转换部的结构如：单异质结构(singleheterostructure；SH)、双异质结构(doubleheterostructure；DH)、双侧双异质结构(double-sidedoubleheterostructure；DDH)、或多层量子井(multi-quantμmwell；MQW)。再者，调整量子井的对数也可以改变发光波长。

在本发明的一实施例中，第一晶种层102、202与基板101、201间尚可选择性地包含一过渡层(未显示)。此过渡层介于两种材料系统之间，使基板的材料系统”过渡”至半导体系统的材料系统。对发光二极管的结构而言，一方面，过渡层是例如缓冲层(bufferlayer)等用以降低两种材料间晶格不匹配的材料层。另一方面，过渡层也可以是用以结合两种材料或两个分离结构的单层、多层或结构，其可选用的材料如：有机材料、无机材料、金属、及半导体等；其可选用的结构如：反射层、导热层、导电层、欧姆接触(ohmiccontact)层、抗形变层、应力释放(stressrelease)层、应力调整(stressadjustment)层、接合(bonding)层、波长转换层、及机械固定构造等。

第二半导体层108、212上更可选择性地形成一接触层(未显示)。接触层设置于第二半导体层108、212远离有源层107、211的一侧。具体而言，接触层可以为光学层、电学层、或其二者的组合。光学层可以改变来自于或进入有源层107、211的电磁辐射或光线。在此所称的「改变」是指改变电磁辐射或光的至少一种光学特性，前述特性包含但不限于频率、波长、强度、通量、效率、色温、演色性(renderingindex)、光场(lightfield)、及可视角(angleofview)。电学层可以使得接触层的任一组相对侧间的电压、电阻、电流、电容中至少其一的数值、密度、分布发生变化或有发生变化的趋势。接触层的构成材料包含氧化物、导电氧化物、透明氧化物、具有50％或以上穿透率的氧化物、金属、相对透光金属、具有50％或以上穿透率的金属、有机质、无机质、荧光物、磷光物、陶瓷、半导体、掺杂的半导体、及无掺杂的半导体中至少其一。在某些应用中，接触层的材料为氧化铟锡、氧化镉锡、氧化锑锡、氧化铟锌、氧化锌铝、与氧化锌锡中至少其一。若为相对透光金属，其厚度约为0.005μm～0.6μm。

以上各附图与说明虽仅分别对应特定实施例，然而，各个实施例中所说明或揭露的元件、实施方式、设计准则、及技术原理除在彼此显相冲突、矛盾、或难以共同实施之外，吾人当可依其所需任意参照、交换、搭配、协调、或合并。

虽然本发明已说明如上，然而其并非用以限制本发明的范围、实施顺序、或使用的材料与制作工艺方法。对于本发明所作的各种修饰与变更，皆不脱本发明的精神与范围。

Claims

1.一种光电元件，包含：

基板，具有一表面，并具有一与该表面垂直的法线方向；

多个第一晶种柱，位于该基板的该表面上并与该表面接触，并裸露出部分该基板的该表面；

第一保护层，位于该第一晶种柱的侧壁及该基板的该裸露表面之上；

第一缓冲层，位于该多个第一晶种柱之上，其中该第一缓冲层具有一第一表面及一与该第一表面相对的第二表面，且该第一表面与该多个第一晶种柱直接接触；及

多个第一孔洞结构，位于该多个第一晶种柱、该基板的该表面及该第一缓冲层的第一表面之间，其中，该些第一孔洞结构可相互连结或形成一个或多个网状第一孔洞群，该多个第一孔洞结构中的每一个孔洞结构均具有一宽度与一高度，其中该宽度为该第一孔洞结构于平行该表面方向的最大尺寸，该高度为该第一孔洞结构于平行该法线方向的最大尺寸，其中该多个第一孔洞结构的平均高度与平均宽度的比值介于1/5～3。

2.一种光电元件，包含：

基板，具有一表面，并具有一与该表面垂直的法线方向；

多个第一孔洞结构，位于该多个第一晶种柱、该基板的该表面及该第一缓冲层的第一表面之间，其中，该些第一孔洞结构可相互连结或形成一个或多个网状第一孔洞群，该多个第一孔洞结构中的每一个孔洞结构均具有一宽度与一高度，其中该宽度为该第一孔洞结构于平行该表面方向的最大尺寸，该高度为该第一孔洞结构于平行该法线方向的最大尺寸，其中该多个第一孔洞结构的平均高度介于0.5μm～2μm，及/或该多个第一孔洞结构的平均宽度介于50nm～600nm。

3.如权利要求1或2所述的光电元件，其中该多个第一孔洞结构其平均间距介于孔隙度介于5％-90％。

4.如权利要求1或2所述的光电元件，还包含第一半导体层、有源层及第二半导体层形成于该第一缓冲层的第二表面之上。

5.如权利要求1或2所述的光电元件，还包含多个第二晶种柱，位于该第一缓冲层的第二表面之上，并裸露出部分该第二表面；

第二保护层，位于该第二晶种柱的侧壁及该第一缓冲层的该裸露第二表面之上；

第二缓冲层，位于该多个第二晶种柱之上，其中该第二缓冲层具有一第一表面及一与该第一表面相对的第二表面，且该第一表面与该多个第二晶种柱直接接触；及

至少一第二孔洞结构，位于该多个第二晶种柱、该第一缓冲层的该第二表面及该第二缓冲层的第一表面之间，且其中该第二孔洞结构的高度与宽度的比值介于1/5～3，或其中该高度介于0.5μm～2μm，及/或该宽度介于50nm～600nm，且其中该第一缓冲层或该第二缓冲层可为一非故意掺杂层或一未掺杂层或为一n型掺杂层。

6.如权利要求5所述的光电元件，其中该光电元件包含多个该第二孔洞结构；其中该些第二孔洞结构可彼此独立；或可相互连结；或形成一个或多个网状第二孔洞群；或呈一规则阵列，且该些第二孔洞结构其平均间距介于孔隙度介于5％-90％，且其中该第一孔洞结构的体积等于或大于该第二孔洞结构的体积。

7.如权利要求5所述的光电元件，其中该第一保护层或该第二保护层的材料可为SiO₂、HSQ(HydrogenSilsesquioxane)或MSQ(Methylsilsesquioxane)以Silsesquioxane为基材的聚合物。

8.一种制造一光电元件的方法，包含下列步骤：

提供一基板，具有一表面并具有一与该表面垂直的法线方向；

形成一第一晶种层于该基板的该表面上；

图案化该第一晶种层，形成多个第一晶种柱并裸露出该基板的部分该表面；

覆盖一第一保护层于该多个第一晶种柱的侧壁及该基板的该裸露表面之上；

形成一第一缓冲层于该多个第一晶种柱之上，其中该第一缓冲层具有一第一表面及一与该第一表面相对的第二表面，且该第一表面与该多个第一晶种柱直接接触；及

形成多个第一孔洞结构，位于该多个第一晶种柱、该基板的该表面及该第一缓冲层的第一表面之间，其中，该多个第一孔洞结构可相互连结或形成一个或多个网状第一孔洞群，该多个第一孔洞结构的每一个均具有一宽度与一高度，其中该宽度为该第一孔洞结构于平行该表面方向的最大尺寸，该高度为该第一孔洞结构于平行该法线方向的最大尺寸，其中该多个第一孔洞结构的平均高度与平均宽度的比值介于1/5～3。

9.一种制造一光电元件的方法，包含下列步骤：

形成一第一晶种层于该基板的该表面上；

形成多个第一孔洞结构，位于该多个第一晶种柱、该基板的该表面及该第一缓冲层的第一表面之间，其中，该多个第一孔洞结构可相互连结或形成一个或多个网状第一孔洞群，该多个第一孔洞结构的每一个均具有一宽度与一高度，其中该宽度为该第一孔洞结构于平行该表面方向的最大尺寸，该高度为该第一孔洞结构于平行该法线方向的最大尺寸，其中该多个第一孔洞结构的平均高度介于0.5μm～2μm，及或该多个第一孔洞结构的平均宽度介于50nm～600nm。

10.如权利要求8或9所述的方法，其中该图案化该第一晶种层的步骤包含：

形成一抗蚀刻层于该第一晶种层上；

形成一薄膜金属层于该抗蚀刻层上；

加热该薄膜金属层使之成为多个金属颗粒；

以该多个金属颗粒作为掩模，对该抗蚀刻层进行各向异性蚀刻以形成一图案；

去除该多个金属颗粒；及

以该图案化抗蚀刻层作为掩模，干蚀刻该第一晶种层。

11.如权利要求8或9所述的方法，其中该多个第一孔洞结构其平均间距介于孔隙度介于5％-90％。

12.如权利要求8或9所述的方法，还包含形成一第一半导体层、一有源层及一第二半导体层于该第一缓冲层的第二表面之上。

13.如权利要求8或9所述的方法，还包含形成多个第二晶种柱，在该第一缓冲层的第二表面之上，并裸露出部分该第二表面；

覆盖一第二保护层于该第二晶种柱的侧壁及该第一缓冲层的该裸露第二表面之上；

形成一第二缓冲层，在该多个第二晶种柱之上，其中该第二缓冲层具有一第一表面及一与该第一表面相对的第二表面，且该第一表面与该多个第二晶种柱直接接触；及

形成至少一第二孔洞结构，位于该多个第二晶种柱、该第一缓冲层的该第二表面及该第二缓冲层的第一表面之间，其中该至少一第二孔洞结构具有一宽度与一高度，其中该宽度为该第二孔洞结构于平行该表面方向的最大尺寸，该高度为该第二孔洞结构于平行该法线方向的最大尺寸，且其中该高度与宽度的比值介于1/5～3，或其中该高度介于0.5μm～2μm，及或该宽度介于50nm～600nm，且其中该第一缓冲层或该第二缓冲层可为一非故意掺杂层或一未掺杂层或为一n型掺杂层。

14.如权利要求13所述的方法，其中该些第二孔洞结构可彼此独立；或可相互连结；或形成一个或多个网状第二孔洞群；或呈一规则阵列，且该些第二孔洞结构其平均间距介于孔隙度介于5％-90％，且其中该第一孔洞结构的体积等于或大于该第二孔洞结构的体积。

15.如权利要求13所述的方法，其中该第一保护层或该第二保护层采用旋转涂布玻璃的方式形成。