CN117219706A - 制造微型元件的方法 - Google Patents

制造微型元件的方法 Download PDF

Info

Publication number
CN117219706A
CN117219706A CN202310668435.2A CN202310668435A CN117219706A CN 117219706 A CN117219706 A CN 117219706A CN 202310668435 A CN202310668435 A CN 202310668435A CN 117219706 A CN117219706 A CN 117219706A
Authority
CN
China
Prior art keywords
gallium nitride
layer
micro
epitaxial structure
based epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310668435.2A
Other languages
English (en)
Inventor
陈立宜
吕晓富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikro Mesa Technology Co Ltd
Original Assignee
Mikro Mesa Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikro Mesa Technology Co Ltd filed Critical Mikro Mesa Technology Co Ltd
Publication of CN117219706A publication Critical patent/CN117219706A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

一种制造微型元件的方法包含：制备氮化镓基磊晶结构包含p型氮化镓层、在p型氮化镓层上的n型氮化镓层以及在n型氮化镓层上的未掺杂氮化镓层；形成光阻层于氮化镓基磊晶结构上，使未掺杂氮化镓层接触光阻层；图案化光阻层；经由经图案化的光阻层对氮化镓基磊晶结构执行等离子蚀刻工艺，直至经图案化的光阻层被完全去除，使得多个凸台形成于经蚀刻的氮化镓基磊晶结构上，其中些凸台的高度至少为1.0μm；以及继续执行等离子蚀刻工艺，直至未掺杂氮化镓层被完全去除，且经蚀刻的氮化镓基磊晶结构被切割成多个微型元件。借此，一次等离子蚀刻工艺即可在微型元件制造过程中完全去除光阻层，无需使用任何现有习知的光阻剥离剂。

Description

制造微型元件的方法
技术领域
本揭露是有关于一种制造微型元件的方法。
背景技术
本节中的陈述仅提供与本揭露相关的背景信息，并不一定构成现有技术。
作为光源，发光二极管(Light-emitting diode,LED)具有许多优点，包括低能耗、长寿命、小尺寸和快速开关。因此，传统照明，例如白炽灯，逐渐被LED灯取代。LED的特性也适用于显示器上的应用。近年来，对使用微型发光元件，或者具体来说，微型发光二极管(micro LED)的显示器的研究变得流行。由微型发光二极管制成的商业照明应用几乎触手可及。
在微型发光二极管的制作过程中，通常使用光阻层作为遮罩，且在微型发光二极管制作完成后通过光阻去除工艺去除光阻层。光阻去除过程中产生的化学物质主要包括水、残留的光阻剥离剂、光阻以及反应后产生的其他物质，对环境造成很大的负担。传统光阻剥离剂的成分通常比较复杂，大部分由四到六种化学物质组成，回收难度大，因此难以取得合理的经济效益。
发明内容
有鉴于此，本揭露的一目的在于提出一种可有解决上述问题的制造微型元件的方法。
为了达到上述目的，依据本揭露的一实施方式，一种制造微型元件的方法包含：制备附着在基材上的氮化镓基磊晶结构，氮化镓基磊晶结构包含p型氮化镓层、在p型氮化镓层上的n型氮化镓层以及在n型氮化镓层上的未掺杂氮化镓层；形成光阻层于氮化镓基磊晶结构上，使未掺杂氮化镓层接触光阻层；图案化光阻层以暴露未掺杂氮化镓层的部位；经由经图案化的光阻层对氮化镓基磊晶结构执行等离子蚀刻工艺，直至经图案化的光阻层被完全去除，使得多个凸台形成于经蚀刻的氮化镓基磊晶结构上，其中凸台的高度至少为1.0μm；以及继续执行等离子蚀刻工艺，直至未掺杂氮化镓层被完全去除以暴露n型氮化镓层，且经蚀刻的氮化镓基磊晶结构被切割成多个微型元件。
在一些实施方式中，光阻层的厚度在2μm至8μm的范围。
在一些实施方式中，氮化镓基磊晶结构与光阻层相对于等离子蚀刻工艺的蚀刻选择比在1.5至0.3的范围。
在一些实施方式中，蚀刻选择比在1至0.5的范围。
在一些实施方式中，等离子蚀刻工艺包含ICP-RIE蚀刻工艺。
在一些实施方式中，等离子蚀刻工艺中使用的蚀刻气体包含Cl2、SF6、NF3、Br2、I2以及BCl3中的至少一者。
在一些实施方式中，蚀刻气体进一步包含Ar、N2以及O2中的至少一者。
在一些实施方式中，在形成光阻层前，氮化镓基磊晶结构经由金属层附着在基材上并以p型氮化镓层接触金属层。继续执行等离子蚀刻工艺暴露金属层的部位。
在一些实施方式中，金属层经由粘合层固定至基材。
在一些实施方式中，金属层的厚度小于1μm。
在一些实施方式中，制造微型元件的方法进一步包含：将金属层蚀刻成分别位于所述多个微型元件下方的多个金属垫。
在一些实施方式中，多个凸台的高度大于1.5μm。
在一些实施方式中，多个微型元件的高度大于1.0μm。
在一些实施方式中，在继续执行等离子蚀刻工艺后，n型氮化镓层的厚度大于p型氮化镓层的厚度。
以上所述仅是用以阐述本揭露所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本揭露的具体细节将在下文的实施方式及相关附图中详细介绍。
附图说明
为让本揭露的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图2为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图3为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图4为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图5为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图6A为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图6B为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图7为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图8为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图9为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图10为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
图11为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。
【主要元件符号说明】
110：生长基材
120：氮化镓基磊晶结构
120’：经蚀刻的氮化镓基磊晶结构
120a：凸台
120”：微型元件
121：未掺杂氮化镓层
122：p型氮化镓层
123：主动层
124：n型氮化镓层
130：光阻层
130’：经图案化的光阻层
200,400：基材
210,310：金属层
210’,310’：金属垫
410：粘合层
具体实施方式
以下将以附图揭露本揭露的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本揭露。也就是说，在本揭露部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有习知惯用的结构与元件在附图中将以简单示意的方式绘示。
在各个实施方式中，参考附图进行描述。然而，某些实施方式可以在没有这些具体细节中的一个或多个的情况下实施，或者与其他已知的方法和配置相结合。在以下描述中，阐述了许多具体细节，例如具体配置、尺寸和工艺等，以便提供对本揭露的透彻理解。在其他情况下，没有特别详细地描述公知的半导体工艺和制造技术以免不必要地模糊本揭露。贯穿本说明书对“一个实施方式”、“一些实施方式”等的引用意味着结合该实施方式描述的特定特征、结构、配置或特性被包括在本揭露的至少一个实施方式中。因此，贯穿本说明书各处出现的短语“在一个实施方式中”、“根据一些实施方式”等不一定指代本揭露的相同实施方式。此外，可以在一个或多个实施方式中以任何合适的方式组合特定特征、结构、配置或特性。
如本文所用，术语“微型”元件、“微型”p-n二极管或“微型”发光二极管可指代根据本揭露的实施方式的某些装置或结构的描述性尺寸。如本文所用，术语“微型”元件或结构可意指1至100μm的尺度。然而，应当理解，本揭露的实施方式不一定如此受限，并且实施方式的某些方面可以适用于更大的、并且可能更小的尺度。
本揭露的实施方式描述了一种在基材上形成诸如微型发光二极管(micro LED)的微型元件的方法。基材可以是载体基材或接收基材。例如，接收基板可以是但不限于显示基板。
请参照图1。图1为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图1所示，氮化镓基磊晶结构120形成于生长基材110上。氮化镓基磊晶结构120由氮化镓(Gallium nitride,GaN)形成。氮化镓基磊晶结构120可能没有完全发挥作用。举例来说，诸如阳极或阴极之类的接触可能尚未形成。为了简洁起见并且不混淆本揭露的实施方式，以下描述关于氮化镓基磊晶结构120作为氮化镓p-n二极管层在生长基材110上根据现有习知异质生长条件生长。
在一些实施方式中，生长基材110可包含任何适合基材，例如但不限于硅、SiC、GaAs、GaN和蓝宝石(Al2O3)。
举例来说，在一些实施方式中，生长基材110为蓝宝石。尽管蓝宝石相对于氮化镓具有更大的晶格常数和热膨胀系数失配，但蓝宝石的成本仍然相当低，应用广泛，而且其透明度与激光剥离(Laser lift-off,LLO)技术兼容。在一些其他实施方式中，氮化镓基磊晶结构120的生长基材110也可以采用碳化硅(SiC)等其他材料。与蓝宝石一样，碳化硅基材可能是透明的。多种生长技术可用于氮化镓基磊晶结构120的生长，例如金属有机化学气相沉积(Metalorganic Chemical Vapor Deposition,MOCVD)。
如图1所示，氮化镓基磊晶结构120可包含p型氮化镓层122、主动层123、n型氮化镓层124以及未掺杂氮化镓层121。在一些实施方式中，n型氮化镓层124可以掺杂有诸如硅的施体(donor)，而p型氮化镓层122可以掺杂有诸如镁的受体(acceptor)。可以使用各种替代的p-n二极管配置来形成氮化镓基磊晶结构120。同样，可以利用简单的p-n接触结或各种单量子阱(Single quantum well,SQW)或多量子阱(Multiple quantum well,MQW)配置来形成主动层123。此外，可以适当地包含各种缓冲层。
在一些实施方式中，生长基材110可具有在100μm至400μm的范围的厚度。在一些实施方式中，未掺杂氮化镓层121可具有在3μm至5μm的范围的厚度。在一些实施方式中，n型氮化镓层124可具有在0.1μm至5μm的范围的厚度。在一些实施方式中，主动层123可具有在100nm至400nm的范围的厚度。在一些实施方式中，p型氮化镓层122可具有在100nm至1μm的范围的厚度。
请参照图2。图2为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图2所示，氮化镓基磊晶结构120和生长基材110的组合被转移到其上设置有金属层210的基材200(即，基材200是接收基材)。具体来说，在将前述组合转移到基材200上之后，氮化镓基磊晶结构120置于金属层210上，且p型氮化镓层122接触金属层210。
请参照图3。图3为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图3所示，生长基材110从氮化镓基磊晶结构120去除。可以通过合适的方法去除生长基材110，例如化学剥离或激光剥离(LLO)。
请参照图4。图4为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图4所示，光阻层130形成于氮化镓基磊晶结构120上，且以未掺杂氮化镓层121接触光阻层130。在一些实施方式中，光阻层130的厚度在2μm至8μm的范围。
请参照图5。图5为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图5所示，光阻层130被图案化。在一些实施方式中，经图案化的光阻层130’暴露未掺杂氮化镓层121的一些部位。在一些其他实施方式中，经图案化的光阻层130’可具有凹陷。凹陷在经图案化的光阻层130’的一侧，并向氮化镓基磊晶结构120延伸而没有到达未掺杂氮化镓层121。
请参照图6A。图6A为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图6A所示，等离子蚀刻工艺经由经图案化的光阻层130’对氮化镓基磊晶结构120执行，直至经图案化的光阻层130’被完全去除，使得多个凸台120a形成于经蚀刻的氮化镓基磊晶结构120’上。在一些实施方式中，凸台120a的高度至少为1.0μm。在一些实施方式中，如图6A所示，n型氮化镓层124被蚀刻，但未被蚀刻穿而暴露出主动层123，使得凸台120a由经蚀刻的未掺杂氮化镓层121与经蚀刻的n型氮化镓层124组成，且凸台120a的高度小于经蚀刻的未掺杂氮化镓层121的顶面与主动层123的顶面之间的距离，但本揭露并不以此为限。
在一些实施方式中，氮化镓基磊晶结构120与光阻层130相对于等离子蚀刻工艺的蚀刻选择比(etch selectivity)在1.5至0.3的范围，但本揭露并不以此为限。蚀刻选择比是指氮化镓基磊晶结构120可以被交换以消耗单位厚度的光阻层130的蚀刻深度。
举例来说，在一些实施方式中，氮化镓基磊晶结构120与光阻层130相对于等离子蚀刻工艺的蚀刻选择比在1至0.5的范围，且光阻层130的厚度在3μm至7μm的范围。通过上述配置，等离子蚀刻工艺完全去除光阻层130后，可以获得高度在1.5μm至5.0μm的范围内的凸台120a。此外，高度大于1.5μm的凸台120a可让后续形成的微型元件120”(参见图7)具有更大的高度。举例来说，微型元件120”的高度可以大于1.0μm。不仅如此，高度大于1.5μm的凸台120a还可以使得等离子蚀刻工艺中的蚀刻面(即经蚀刻的氮化镓基磊晶结构120’的上表面)距离主动层123更远，以增加上覆层(即n型氮化镓层124)对主动层123的保护作用。
需要指出的是，如果光阻层130的厚度太小(例如小于2μm)，则可能无法制作出高度大于1.0μm的凸台120a。此外，若光阻层130的厚度过大(例如大于8μm)，则在蚀刻时凸台120a的轮廓可能难以控制。
在一些实施方式中，如前所述，光阻层130的厚度在2μm至8μm的范围。
在一些实施方式中，等离子蚀刻工艺包含ICP-RIE蚀刻工艺，但本揭露并不以此为限。在一些实施方式中，凸台120a的高度至少为1.0μm。
在一些实施方式中，等离子蚀刻工艺中使用的蚀刻气体可包含Cl2、SF6、NF3、Br2、I2以及BCl3中的至少一者。在一些实施方式中，为了灵活地地调整蚀刻率以及减少缺陷，蚀刻气体可进一步包含Ar、N2以及O2中的至少一者。
在一些实施方式中，蚀刻选择比可通过灵活地调整ICP-RIE蚀刻工艺的射频(Radio frequency,RF)功率、DC偏压或蚀刻气体类型中的至少一者来改变。
请参照图6B。图6B为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。在一些实施方式中，如图6B所示，在进行等离子蚀刻工艺直至经图案化的光阻层130’被完全去除后，未掺杂氮化镓层121被蚀刻，但未被蚀刻穿而暴露出n型氮化镓层124，使得凸台120a由经蚀刻的未掺杂氮化镓层121构成，且凸台120a的高度小于未掺杂氮化镓层121的厚度。
请参照图7。图7为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图7所示，等离子蚀刻工艺被继续执行，直至未掺杂氮化镓层121被完全去除以暴露n型氮化镓层124，且经蚀刻的氮化镓基磊晶结构120’被切割成多个微型元件120”。换句话说，经蚀刻的氮化镓基磊晶结构120’暴露出金属层210的部位。此外，很明显图5至图7显示连续执行一次等离子蚀刻工艺的连续阶段。
在一些实施方式中，未掺杂氮化镓层121可以在经蚀刻的氮化镓基磊晶结构120’被切割成多个微型元件120”之前被完全去除。在一些实施方式中，经蚀刻的氮化镓基磊晶结构120’可以在未掺杂氮化镓层121被完全去除之前被切割成多个微型元件120”。
在一些实施方式中，在进行等离子蚀刻工艺直至未掺杂氮化镓层121被完全去除之后，n型氮化镓层124的厚度大于p型氮化镓层122的厚度。借此，n型氮化镓层124可以具有足够的厚度以增加对主动层123的保护作用。
请参照图8。图8为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。如图8所示，金属层210被蚀刻成分别位于微型元件120”下方的多个金属垫210’。
在一些实施方式中，金属层210的厚度小于1μm。借此，可以避免由金属层210形成的金属垫210’被蚀刻过度污染。
请参照图9。图9为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。在一些实施方式中，图1所示的中间阶段可以紧接在图9所示的中间阶段之后。如图9所示，金属层310形成于氮化镓基磊晶结构120上，且金属层310接触p型氮化镓层122。
请参照图10。图10为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。在一些实施方式中，图9所示的中间阶段可以紧接在图10所示的中间阶段之后。如图10所示，金属层310、氮化镓基磊晶结构120和生长基材110的组合转移到其上提供有粘合层410的基材400上(亦即，基材400为载体基材)，使得金属层310与粘合层410接触。
请参照图11。图11为绘示根据本揭露一实施方式的制造微型元件的方法的中间阶段的截面示意图。在一些实施方式中，图10所示的中间阶段可以依序跟随在分别类似于图3、图4、图5、图6A(或图6B)、图7与图8所示的中间阶段之后，以获得图11所示的中间阶段。如图11所示，金属层310被蚀刻成分别位于微型元件120”下方的多个金属垫310’。
需要指出的是，附着有金属垫310’的微型元件120”随后可以从基材400大量转移到另一基材(例如，接收基材)。
由以上对于本揭露的具体实施方式的详述，可以明显地看出，在本揭露的制造微型元件的方法中，通过适当调整光阻层和氮化镓基磊晶结构的厚度及其相对于等离子蚀刻工艺的蚀刻选择比，一次等离子蚀刻工艺即可在微型元件制造过程中完全去除光阻层。亦即，无需使用任何现有习知的光阻剥离剂，就可以通过等离子蚀刻工艺完全去除光阻层。
虽然本揭露已以实施方式揭露如上，然其并不用以限定本揭露，任何熟习此技艺者，在不脱离本揭露的精神和范围内，当可作各种的更动与润饰，因此本揭露的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种制造微型元件的方法，其特征在于，包含：
制备附着在基材上的氮化镓基磊晶结构，该氮化镓基磊晶结构包含p型氮化镓层、在该p型氮化镓层上的n型氮化镓层以及在该n型氮化镓层上的未掺杂氮化镓层；
形成光阻层于该氮化镓基磊晶结构上，使该未掺杂氮化镓层接触该光阻层；
图案化该光阻层以暴露该未掺杂氮化镓层的部位；
经由经图案化的该光阻层对该氮化镓基磊晶结构执行等离子蚀刻工艺，直至经图案化的该光阻层被完全去除，使得多个凸台形成于经蚀刻的该氮化镓基磊晶结构上，其中所述多个凸台的高度至少为1.0μm；以及
继续执行该等离子蚀刻工艺，直至该未掺杂氮化镓层被完全去除以暴露该n型氮化镓层，且经蚀刻的该氮化镓基磊晶结构被切割成多个微型元件。
2.如权利要求1所述的制造微型元件的方法，其特征在于，该光阻层的厚度在2μm至8μm的范围。
3.如权利要求1所述的制造微型元件的方法，其特征在于，该氮化镓基磊晶结构与该光阻层相对于该等离子蚀刻工艺的蚀刻选择比在1.5至0.3的范围。
4.如权利要求3所述的制造微型元件的方法，其特征在于，该蚀刻选择比在1至0.5的范围。
5.如权利要求1所述的制造微型元件的方法，其特征在于，该等离子蚀刻工艺包含ICP-RIE蚀刻工艺。
6.如权利要求1所述的制造微型元件的方法，其特征在于，该等离子蚀刻工艺中使用的蚀刻气体包含Cl2、SF6、NF3、Br2、I2以及BCl 3中的至少一者。
7.如权利要求6所述的制造微型元件的方法，其特征在于，该蚀刻气体进一步包含Ar、N2以及O2中的至少一者。
8.如权利要求1所述的制造微型元件的方法，其特征在于，在该形成该光阻层前，该氮化镓基磊晶结构经由金属层附着在该基材上并以该p型氮化镓层接触该金属层，且该继续执行该等离子蚀刻工艺暴露该金属层的部位。
9.如权利要求8所述的制造微型元件的方法，其特征在于，该金属层经由粘合层固定至该基材。
10.如权利要求8所述的制造微型元件的方法，其特征在于，该金属层的厚度小于1μm。
11.如权利要求8所述的制造微型元件的方法，其特征在于，进一步包含：
将该金属层蚀刻成分别位于所述多个微型元件下方的多个金属垫。
12.如权利要求1所述的制造微型元件的方法，其特征在于，所述多个凸台的该高度大于1.5μm。
13.如权利要求1所述的制造微型元件的方法，其特征在于，所述多个微型元件的高度大于1.0μm。
14.如权利要求1所述的制造微型元件的方法，其特征在于，在该继续执行该等离子蚀刻工艺后，该n型氮化镓层的厚度大于该p型氮化镓层的厚度。
CN202310668435.2A 2022-06-12 2023-06-07 制造微型元件的方法 Pending CN117219706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/806,499 2022-06-12
US17/806,499 US20230402565A1 (en) 2022-06-12 2022-06-12 Method of manufacturing micro devices

Publications (1)

Publication Number Publication Date
CN117219706A true CN117219706A (zh) 2023-12-12

Family

ID=89046843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310668435.2A Pending CN117219706A (zh) 2022-06-12 2023-06-07 制造微型元件的方法

Country Status (3)

Country Link
US (1) US20230402565A1 (zh)
CN (1) CN117219706A (zh)
TW (1) TW202349745A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113769B1 (fr) * 2020-09-03 2023-03-24 Commissariat Energie Atomique Procede de gravure d’une couche de materiau iii-n

Also Published As

Publication number Publication date
US20230402565A1 (en) 2023-12-14
TW202349745A (zh) 2023-12-16

Similar Documents

Publication Publication Date Title
US10553747B2 (en) Method of selectively transferring semiconductor device
US8507357B2 (en) Method for lift-off of light-emitting diode substrate
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
US8629534B2 (en) Semiconductor structure having low thermal stress
EP1858090A2 (en) Light emitting diode having multi-pattern structure
TW201706452A (zh) 利用化學腐蝕的方法剝離生長襯底的方法
US20100001375A1 (en) Patterned Substrate for Hetero-epitaxial Growth of Group-III Nitride Film
TWI401823B (zh) 發光二極體元件的製造方法
TW201933632A (zh) 照明結構及製造發光裝置之方法
KR20100055283A (ko) 반도체 발광소자 및 그 제조방법
KR20120092325A (ko) 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
KR20100035846A (ko) 발광 소자 및 그 제조방법
US20100187558A1 (en) Semiconductor light emitting device and method of fabricating the same
KR100762004B1 (ko) 질화물계 발광 다이오드 소자의 제조방법
CN117219706A (zh) 制造微型元件的方法
WO2009146583A1 (en) Semiconductor wafer, semiconductor device and methods for manufacturing semiconductor wafer and device
KR102059133B1 (ko) GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
US20120168797A1 (en) Light emitting diode chip and method for manufacturing the same
US20090302336A1 (en) Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
KR20100093977A (ko) 반도체 발광소자 및 그 제조방법
CN102623582A (zh) 发光二极管芯片的制作方法
US8415179B2 (en) Method for manufacturing light emitting diode
KR100814463B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법
KR101316121B1 (ko) 수직형 발광 다이오드의 제조방법
US20120161175A1 (en) Vertical structure light emitting diode and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination