CN1374683A - Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件 - Google Patents

Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件 Download PDF

Info

Publication number
CN1374683A
CN1374683A CN02106903A CN02106903A CN1374683A CN 1374683 A CN1374683 A CN 1374683A CN 02106903 A CN02106903 A CN 02106903A CN 02106903 A CN02106903 A CN 02106903A CN 1374683 A CN1374683 A CN 1374683A
Authority
CN
China
Prior art keywords
mask
iii
compound semiconductor
facet
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02106903A
Other languages
English (en)
Inventor
仓本大
砂川晴夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1374683A publication Critical patent/CN1374683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种III－V族化合物半导体外延层,其上部区具有倾斜角至多为100秒并且/或者其扭转角至多为100秒的晶体结构。用掩模外延生长该层,其中该掩模满足如下等式(1):h≥(w/2)tan θ ……(1)其中“θ”是在外延生长时的III－V族化合物半导体层刻面结构的基角;“h”是掩模的厚度;“w”是掩模下层的开口宽度,并且该开口宽度被限定在与基底层表面和刻面结构的侧面垂直的平面所包含的方向上。

Description

III-V族化合物半导体晶体结构及其外延生长方法和半导体器件
发明所属领域
本发明涉及III-V族化合物半导体晶体结构、该III-V族化合物半导体晶体结构的外延生长方法和在III-V族化合物半导体衬底上的半导体器件。
相关技术说明
人们希望在包含相同的大块半导体晶体的基材或衬底上生长外延层，来作为外延层，其中基材与外延层在物理特性如晶格常数和热膨胀系数方面相同。这导致外延层晶体缺陷的减少并且还提高了外延层的质量。
以氮化镓为基的大块晶体具有高的氮分解(dissociation)压力。因此，一般难以制备大尺寸的以氮化镓为基的大块晶体的晶片。以氮化镓为基的大块晶体在大约30-90cm2/Vs的范围内由于较高的杂质浓度而一般具有低的电子迁移性。
本发明人已经用一种常规方法制备出以氮化镓为基的大块晶体，此方法在未决公开的日本专利申请No.11-251253中公开。图1A至1E是按在该常规方法中所包含的步骤顺序显示的包含氮化镓基底层的半导体衬底的部分剖视正面图。
参考图1A，将厚度为1.2微米的GaN膜112形成在蓝宝石衬底111的(0001)晶面上。在GaN膜112的表面上形成一SiO2膜。对该SiO2膜执行光刻处理和接下来的湿腐蚀处理，以形成氧化硅掩模114。氧化硅掩模114覆盖GaN膜112的表面。GaN膜112表面的未被覆盖部分是生长区113。生长区113是宽度为5微米的条带状。氧化硅掩模114也是宽度为2微米的条带状。条带状生长区113和氧化硅掩模114具有纵向的方向<11-20>。
参考图1B，通过氢化物汽相外延生长(HVPE)法在生长区113上生长GaN膜115。HVPE法采用了作为V族源材料的氯化镓(GaCl)和氨。氯化镓(GaCl)是通过将作为III族元素的镓与氯化氢(HCl)反应而产生的。用二氯甲硅烷(SiH2C12)作为n型掺杂剂。衬底111被设置在生长室内。在氢气氛中将温度升高至1000℃的生长温度。在温度稳定在生长温度后，以20cc/min的流速提供氯化氢(HCl)5分钟，从而在生长区113生长GaN膜115，其中GaN膜115具有(1-101)刻面的结构。
参考图1C至图1E，一直持续地馈送二氯甲硅烷(SiH2C12)作为n型掺杂剂，以进一步生长GaN膜115，直到GaN膜115的厚度达到100微米。基于(1-101)-刻面的晶体生长的使得GaN膜115在掩模114上侧向生长。这就是所谓的外延侧向过生长。该生长方法允许得到大小为2英寸的无裂缝的晶片。所得到的晶片的错位密度减小，并且掺杂浓度为5E17/cm3，迁移性为大约800cm2/V。
即使通过使用外延过度生长法减小了错位密度，但错位密度仍然达到了1E7/cm3。该错位密度意味着GaN膜具有棱镜形状的微晶结构，其包含了大量的棱镜形状的微晶粒。该棱镜形状的微晶结构具有向晶体结构的c轴的倾斜，而在其c平面上的扭转。因此，GaN膜具有镶嵌晶体结构，其一般会造成电气和光学特性的劣化。
可以通过使用X射线来测量倾斜角和扭转角。如果不使用外延侧向过生长法而将厚度为1.2微米的单GaN膜生长在蓝宝石衬底上的低温缓冲层上，则所测量的GaN膜的倾斜角为324秒，而所测得的扭转角是1188秒。如果用外延侧向过生长法而将厚度为140微米的GaN膜生长在蓝宝石衬底上，则所测量的GaN膜倾斜角为180秒，而所测得的扭转角是208秒。
使用外延侧向过生长法带来了以氮化镓为基的层的晶体质量的提高。但是，基于氮化镓的半导体层的晶体结构的倾斜角和扭转角仍然要大于在氮化镓基层生长于GaAs衬底或InP衬底上时的情况。
为了进一步改进半导体器件的电气和光学特性，希望进一步减小基于氮化镓的半导体层的晶体结构的倾斜角和扭转角。
发明概述
因此，本发明的目的是提供一种能够克服上述问题的形成III-V族化合物半导体层的新型方法。
本发明的又一个目的是提供一种形成具有高度完美的晶体结构的III-V族化合物半导体层的新型方法。
本发明的又一个目的是提供一种能够克服上述问题的新型的III-V族化合物的半导体层。
本发明的又一个目的是提供一种具有高度完美的晶体结构的III-V族化合物的半导体层。
本发明的又一个目的是提供一种包含能够克服上述问题的III-V族化合物半导体层的新型的半导体器件。
本发明的又一个目的是提供一种包含具有高度完美晶体结构的III-V族化合物半导体的新型半导体器件。
本发明的又一个目的是提供一种具有上表面的新型半导体衬底，该上表面包含能够克服上述问题的III-V族化合物半导体层。
本发明的又一个目的是提供一种具有上表面的新型半导体衬底，该上表面包含具有高度完美的晶体结构的III-V族化合物的半导体层。
本发明提供了一种形成III-V族化合物半导体层的方法。该方法包括如下步骤：
在具有晶体结构的基底层上用掩模执行III-V族化合物半导体层的外延生长，其中该掩模满足如下等式(1)：
h≥(w/2)tanθ           ------(1)
其中“θ”是在外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面都垂直的平面所包含的方向上。
本发明还提供了一种III-V族化合物半导体外延层，其上部区具有倾斜角至多为100秒并且/或者其扭转角至多为100秒的晶体结构。
本发明的上述目的、特征和优点将从下面的说明中显而易见。
附图的说明
下面将参照附图详细说明根据本发明的优选实施例。
图1A至1E是按在该常规方法中所包含的步骤顺序显示的包含氮化镓基底层的半导体衬底的部分剖视正面图。
图2是说明在作为刻面起始的外延侧向过生长之一的氢化物汽相外延过程中用常规的掩模在GaN外延层中错位的传播的机理的示意图。
图3A是说明在作为刻面起始的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第一实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图3B是说明在作为刻面起始的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第二实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图3C是说明在作为刻面启动的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第三实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图3D是说明在作为刻面启动的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第四实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图3E是说明在作为刻面启动的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第五实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图3F是说明在作为刻面启动的外延侧向过生长之一的氢化物汽相外延过程中用根据本发明第六实施例的改进的掩模在GaN外延层中错位的传播的机理的示意图。
图4A至4E是按根据本发明第一实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图5A至5D是按根据本发明第二实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图6A至6F是按根据本发明第三实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图7A至7F是按根据本发明第四实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图8A至8E是按根据本发明第五实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图9A至9E是按根据本发明第六实施例的新形成方法中所包含的步骤顺序显示的半导体衬底的部分剖视正面图。
图10是根据本发明第七实施例的半导体激光器件的剖视正面图。
优选实施例的说明
本发明的第一实施例是一种形成III-V族化合物半导体层的方法。该方法包括如下步骤：在具有晶体结构的基底层上用掩模执行III-V族化合物半导体层的外延生长，其中该掩模满足如下等式(1)：
h≥(w/2)tanθ              ------(1)
其中“θ”是在外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面垂直的平面所包含的方向上。
优选III-V族化合物半导体层包括含有III族元素的氮化物半导体。
还优选基底层与III-V族化合物半导体层具有相同的类型晶体结构。
还优选掩模的开口为条带状，其纵向在自基底层的[1-100]起-10度至+10度范围内。
还优选掩模的开口为条带状，其纵向在自基底层的[11-20]起-10度至+10度范围内。
还优选III-V族化合物半导体层是通过汽相外延生长的。
还优选III-V族化合物半导体层生长直到III-V族化合物半导体层的厚度变得比掩模的厚度“h”大，从而掩模被完全埋在III-V族化合物半导体层内。
还优选包括如下步骤：在衬底上形成基本为平面的基底层；和在外延生长之前，在基本上平整的表面上形成掩模。
还优选刻面结构的基角被限定为在刻面结构和基底层基本上平整的面之间所夹的角度。
还优选形成掩模的步骤还包括如下步骤：在衬底上形成基本为平面的掩模材料层；和有选择地去除掩模材料层以形成掩模。
还优选形成掩模的步骤还包括如下步骤：在基底层的基本平整的表面上形成第一掩模材料层；在第一掩模材料层上形成第二掩模材料层；在第二掩模材料层上有选择地形成抗蚀剂掩模；利用抗蚀剂掩模有选择地去除第二掩模材料层；去除抗蚀剂掩模；以及用第二掩模材料层作为掩模，有选择地去除第一掩模材料层，以形成包含第一和第二掩模材料层的组合的掩模。
还优选包括如下步骤：在衬底上形成掩模；以及在外延生长之前，有选择地在衬底上和在掩模的开口中形成基底层。
还优选刻面结构的基角被限定为在刻面结构和基底层的基底侧之间包含的角度。
还优选包括如下步骤：在衬底上形成基本为平面的基底层；在基本为平整的表面上形成掩模；有选择地去除基底层以形成在掩模下具有侧壁的基底层图形，然后从基底层图形的侧壁进行外延生长，从而在外延生长期间在掩模的开口处形成刻面结构。
还优选刻面结构的基角被限定为在刻面的面与刻面结构的基底侧之间所夹的角度。
还优选包括如下步骤：在完成外延生长之后去除基底层。
还优选掩模的厚度“h”比其开口宽度“w”的一半大。
本发明的第二方面是一种III-V族化合物半导体外延层，其上部区具有倾斜角至多为100秒的晶体结构。
还优选上部区的晶体结构的扭转角度至多为50秒。
还优选III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
本发明的第三方面是一种III-V族化合物半导体外延层，其上部区具有扭转角至多为50秒的晶体结构。
还优选上部区的晶体结构的倾斜角至多为100秒。
还优选III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
本发明的第四方面是一种半导体层叠结构，其包括：具有晶体结构的基底层；在基底层上延伸的掩模，并且该掩模具有至少一个开口，该开口在基底层的表面上进一步限定了至少一个生长区；和直接地设置在至少生长区上的III-V族化合物半导体外延层并且，该III-V族化合物半导体外延层完全地掩埋该掩模，其中III-V族化合物半导体外延层包括沿基本平行于III-V族化合物半导体外延层厚度方向延伸的错位，并且在III-V族化合物半导体层的刻面结构的刻面上，该错位基本上垂直于厚度方向并且被所述掩模的侧壁终止。
优选该掩模满足下式(1)：
h≥(w/2)tanθ         ------(1)
其中“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面都垂直的平面所包含的方向上。
还优选III-V族化合物半导体层包括含有III族元素的氮化物半导体。
还优选基底层具有与III族化合物的半导体层相同类型的晶体结构。
还优选掩模的开口为条带状，其纵向在自基底层的[1-100]起-10度至+10度范围内。
还优选掩模的开口为条带状，其纵向在自基底层的[11-20]起-10度至+10度范围内。
还优选掩模的厚度“h”大于其开口宽度“w”的一半。
本发明的第五方面是一种半导体层叠结构，包括：具有晶体结构的基底层；在基底层上的掩模，该掩模具有至少一个由侧壁限定的开口，并且该至少一个开口还限定了该基底层的表面的至少一个生长区；以及一III-V族化合物半导体外延层，其直接设置在至少生长区上，并且该III-V族化合物半导体外延层完全地掩埋该掩模，其中掩模满足下式(1)：
h≥(w/2)tanθ            ------(1)
其中“θ”是在外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面垂直的平面所包含的方向上。
还优选III-V族化合物半导体外延层包括沿基本平行于III-V族化合物半导体外延层厚度方向延伸的错位，并且在III-V族化合物半导体层的刻面结构的刻面上，该错位基本上垂直于厚度方向并且被所述掩模的侧壁终止。
还优选III-V族化合物半导体层包括含有III族元素的氮化物半导体。
还优选基底层具有与III族化合物的半导体层相同类型的晶体结构。
还优选掩模的开口为条带状，其纵向在自基底层的[1-100]起-10度至+10度范围内。
还优选掩模的开口为条带状，其纵向在自基底层的[11-20]起-10度至+10度范围内。
还优选掩模的厚度“h”大于其开口宽度“w”的一半。
本发明的第六方面是一种衬底结构，其包括：衬底；在衬底上的具有晶体结构的基底层；在基底层上的掩模，并且该掩模具有至少一个由侧壁限定的开口，该至少一个开口在基底层的表面上进一步限定了至少一个生长区；以及直接地设置在至少生长区上的III-V族化合物半导体外延层，并且III-V族化合物半导体外延层完全地掩埋该掩模，其中III-V族化合物半导体外延层包括沿基本平行于III-V族化合物半导体外延层厚度的方向延伸的错位，并且在III-V族化合物半导体层的刻面结构的刻面上，该错位基本上垂直于厚度方向并且被所述掩模的侧壁终止。
优选该掩模满足下式(1)：
h≥(w/2)tanθ             ------(1)
其中“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面垂直的平面所包含的方向上。
还优选III-V族化合物半导体层包括含有III族元素的氮化物半导体。
还优选基底层具有与III族化合物的半导体层相同类型的晶体结构。
还优选掩模的开口为条带状，其纵向在自基底层的[1-100]起-10度至+10度范围内。
还优选掩模的开口为条带状，其纵向在自基底层的[11-20]起-10度至+10度范围内。
还优选掩模的厚度“h”大于其开口宽度“w”的一半。
本发明的第七方面是一种衬底结构，其包括：衬底；在衬底上的具有晶体结构的基底层；在基底层上的掩模，并且该掩模具有至少一个由侧壁限定的开口，该至少一个开口在基底层的表面上进一步限定了至少一个生长区；以及直接地设置在至少生长区上的III-V族化合物半导体外延层，并且III-V族化合物半导体外延层完全地掩埋该掩模，其中该掩模满足下式(1)：
h≥(w/2)tanθ    ------(1)
其中“θ”是在外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与基底层表面和刻面结构的侧面都垂直的平面所包含的方向上。
还优选III-V族化合物半导体外延层包括沿基本平行于III-V族化合物半导体外延层厚度方向延伸的错位，并且在III-V族化合物半导体层的刻面结构的刻面上，该错位基本上垂直于厚度方向并且被所述掩模的侧壁终止。
还优选III-V族化合物半导体层包括含有III族元素的氮化物半导体。
还优选基底层具有与III族化合物的半导体层相同类型的晶体结构。
还优选掩模的开口为条带状，其纵向在自基底层的[1-100]起-10度至+10度范围内。
还优选掩模的开口为条带状，其纵向在自基底层的[11-20]起-10度至+10度范围内。
还优选掩模的厚度“h”大于其开口宽度“w”的一半。
本发明的第八方面是一种半导体器件，其包含至少III-V族化合物半导体外延层，其上部区具有倾斜角至多为100秒的晶体结构。
还优选上部区的晶体结构的扭转角度至多为50秒。
还优选III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
本发明的第九方面是一种半导体器件，其包含至少III-V族化合物半导体外延层，该半导体外延层的上部区具有扭转角至多为50秒的晶体结构。
还优选上部区的晶体结构的倾斜角至多为100秒。
还优选III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
以刻面为起始的外延侧向过生长已公知为一种III-V族化合物半导体层的选择性侧向生长，其利用具有至少一个开口的掩模。其中在生长过程中在掩模的开口中形成刻面结构。该以刻面为出发点的外延侧向过生长在例如1999 Applied Physics 68(1999年应用物理68)，第7卷，第774-779页中披露。III-V族化合物半导体层可以是含有III族元素的氮化物半导体层，其可以称为III族元素的氮化物半导体。
刻面结构代表了在晶体生长过程中一个由多个刻面形成作为晶体生长面的晶体结构。刻面的方向取决于具有晶体结构的基底层的晶体生长面的方向、III-V族化合物半导体层在刻面起始的外延侧向生长时的一个或多个生长条件、刻面起始的外延侧向生长所使用的掩模的厚度、以及掩模开口的宽度。
考虑到方向、生长条件、掩模的厚度以及掩模开口的宽度，待被获得的刻面结构是可设计的。换句话说，为了达到获取所需的或意图中的刻面结构或刻面方向的目的，可以恰当地确定出底层的晶体生长面的方向、III-V族化合物半导体层在刻面起始的外延侧向生长时的生长条件、以及掩模的厚度和掩模开口的宽度。
当具有预定厚度并且具有至少一个有预定宽度的开口的掩模被形成于含有晶体结构的基底层上面之后，通过为III-V族化合物半导体或III族元素的氮化物半导体提供源材料，就可执行III-V族化合物半导体或III族元素的氮化物半导体的刻面起始的外延侧向生长。这些源材料可被以汽相的形式提供。刻面起始的外延侧向生长可通过一个有效的汽相生长方法(如：氢化物汽相外延和金属有机汽相外延)而得到实现。
众所周知，刻面起始的外延侧向生长能够有效地减少由其产生的III-V族化合物半导体层或III族元素的氮化物半导体层的错位密度，在这种方法中，III-V族化合物半导体层或III族元素的氮化物半导体层中错位传播方向的变化可能发生在掩模的上方而不是掩模开口的上方。这种错位减少机理在1999年的《应用物理68》第7卷，第774-779页中也披露过。
至少含有一个开口的掩模被提供用于定义底层的生长区域。在刻面起始的外延侧向生长中，III-V族化合物半导体层或III族元素的氮化物半导体层从由掩模定义的底层的生长区域开始生长。掩模厚度的范围约为10纳米至2微米。由于掩模的作用只是用于定义底层的生长区域，所以掩模的厚度需达到最小厚度。因而掩模开口的宽度远远大于其厚度。在日本未决专利公报No.31319271中对这些内容作过阐述。
通过利用改进型掩模来提高刻面起始的外延侧向生长，就可实现本发明的上述内容。本发明使用了一种远厚于传统使用掩模的掩模来进行刻面起始的外延侧向生长。例如，该掩模的厚度满足公式(1)：
h≥(W/2)tanθ            ————(1)
其中，“θ”是III-V族化合物半导体层在外延生长时的刻面结构的基角；“h”是掩模的厚度；“w”是掩模底层的开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于基底层的表面和刻面结构的侧面的一个平面之内。刻面结构现在是指两个倾斜的刻面，它们被相互粘合在一起，从而形成了刻面结构的顶部，而且刻面结构的基底侧由掩模开口的宽度来定义。
如果上述公式得到满足，这就意味着掩模的顶部高于刻面结构的顶部，这样就使掩模的侧壁挡住了错位的水平传播，其中在掩模上方的III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域内，晶体结构的倾斜角和扭转角都被减小。底层具有错位，它基本上沿垂直于底层表面的方向传播或延伸。底层错位的垂直传播被掩模底部所终止，而底层错位的其它的垂直传播则被允许从掩模的开口通过。
通过使用掩模，就可使底层中的错位在刻面起始的外延侧向生长时进一步沿着基本垂直的方向经过掩模的开口垂直延伸入基底层上方的III-V族化合物半导体层或III族元素的氮化物半导体层。如上所述，III-V族化合物半导体层或III族元素的氮化物半导体层从由掩模开口定义的生长区域开始生长。在始于生长区域的外延生长期间，刻面结构被一次形成。刻面结构具有一个由掩模的开口宽度或生长区域所定义的基底侧。刻面结构具有两个倾斜的刻面，它们被相互粘合在一起以形成刻面结构的顶部。
在III-V族化合物半导体层或III族元素的氮化物半导体层中，错位进一步沿基本垂直的方向从基层的生长区域穿过掩模的开口。当这些错位到达刻面结构的刻面上时，错位的传播方向将从基本垂直的方向变化为基本水平的方向，该方向基本上平行于底层的表面。但是，由于掩模的顶部高于刻面结构的顶部，所以沿基本水平方向传播的错位被掩模的侧壁挡住或终止，由此使错位的传播基本上不能进入掩模上方的III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域。结果，III-V族化合物半导体层或III族元素的氮化物半导体层在掩模上方的上部区域的晶体结构的倾斜角和扭转角不仅被掩模底部而且被掩模侧壁大大减小。
在现有技术中，错位仅被掩模的底部终止，而且穿过掩模开口进一步传播的错位最多被允许到达III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域或顶部表面。因此，人们期望能够进一步减小III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域的晶体结构的倾斜角和扭转角。
但是，根据本发明所述，在底层中传播的错位被掩模的底部终止，同时，穿过掩模开口进一步在III-V族化合物半导体层或III族元素的氮化物半导体层中传播的错位也被掩模的侧壁终止，由此使错位的传播不能进一步到达III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域或顶部表面。因此，III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域的晶体结构的倾斜角和扭转角极大地减小。
根据本发明所述，倾斜角和扭转角是表征晶体结构完美程度的重要指标，甚至在现有技术中，只有错位是表征晶体结构完美程度的重要指标。在现有技术中，对III-V族化合物半导体层或III族元素的氮化物半导体层的晶体完美程度的评估也完全取决于错位密度。而根据本发明所述，作为比较，对III-V族化合物半导体层或III族元素的氮化物半导体层的晶体完美程度的评估将取决于倾斜角和/或扭转角。已经开发出来用于减少化合物半导体外延层晶体中错位密度的传统技术，但是，这些传统技术不能提高因晶轴的倾斜和扭转而造成的镶嵌式晶体结构。
本发明找出了镶嵌式晶体结构对晶体的电气和光学特性的影响。本发明能够实现III-V族化合物半导体层或III族元素的氮化物半导体层的镶嵌式缩减晶体结构，尤其是在上部区域或上表面。就是说，本发明通过利用满足由上述公式(1)所代表的上述特定结构条件的改进型掩模进行刻面起始的外延侧向生长，就以可达到使由此生长出来的III-V族化合物半导体层或III族元素的氮化物半导体层的上部区域或上表面的晶体结构的晶轴的倾斜角和扭转角减小到所需程度的目的。
III-V族化合物半导体层或III族元素的氮化物半导体层上部区域或上表面的所需的减少镶嵌的晶体结构对位于上部区域或上表面之上的半导体器件来说是较好的。如果这种半导体器件是一个半导体发光器件(如：半导体激光器件)，则可以预期，这种半导体激光器件的内部损失和驱动电流可以得到明显的减小，从而大大地提高了这种半导体激光器件的使用寿命。
通过以下对错位传播机理的说明，本发明与现有技术的不同之处将被更好地体现出来。
图2的示意图显示了当利用常规掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线代表了刻面结构的各个刻面。
GaN外延底层2利用金属有机汽相外延而生长于蓝宝石衬底1之上。由SiO2制成的带有开口的常规掩模4被置于GaN外延底层上。利用作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长，将GaN外延层3生长在GaN外延底层和常规掩模4的上面。GaN外延底层2具有错位，它垂直地沿与GaN外延底层的厚度方向平行的方向传播。
如(1)所示，错位在GaN外延底层2中的传播受到了常规掩模4的底部的阻挡或阻止。常规掩模4的开口允许错位从底层进一步垂直传播。
就是说，在GaN外延底层2中垂直延伸的错位穿过常规掩模4的开口沿基本垂直的方向进一步传播入位于GaN外延底层2之上的GaN外延层3中。如上所述，GaN外延层3从由常规掩模4的开口所定义出来的生长区域开始生长。在从生长区域开始的外延生长期间，刻面结构被一次形成。刻面结构具有一个由掩模开口的宽度或生长区域所定义出来的基底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2的生长区域穿过常规掩模4的开口传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于GaN外延底层2的表面。
但是，由于常规掩模4的顶部远低于刻面结构的顶部，所以错位沿基本水平方向的传播会进一步改变成垂直于错位的水平方向的方向。即，有一些错位进一步沿平行于厚度的方向传播并且朝向GaN外延层3的上表面。从而使GaN外延层3的上部区域或上表面的错位密度低于GaN外延底层2的错位密度。因此，GaN外延层3的上部区域或上表面就具有不希望出现的镶嵌状晶体结构。所以，期望将几乎全部错位的传播都阻挡住。
根据本发明，倾斜角和扭转角是用于表征晶体结构完美程度或者是用于估计有多少镶嵌状晶体结构被改进的重要指标。晶轴的倾斜角由晶轴与C轴之间的倾斜角度定义。倾斜角可以通过测得的从晶体结构的(0002)面反射的X射线的跟踪(locking)曲线的半宽度而被计算出来。扭转角可利用从晶体结构的(10-10)面反射的X射线并通过掠射衍射法(GID法)而被计算出来。这种GID法在1999年出版的日本应用物理杂志第38卷，第611页中有说明。
本发明的发明人对通过刻面起始的外延侧向生长而形成的传统GaN层115的倾斜角和扭转角进行了测量，并且图1A至1E显示出了GaN底层112在蓝宝石衬底111上的倾斜角和扭转角。传统GaN层115的厚度为140微米。对传统的GaN层115来说，所测得的倾斜角为180秒、扭转角为208秒。对GaN底层112来说，所测得的倾斜角为324秒、扭转角为1188秒。利用常规掩模114通过刻面起始的外延侧向生长而产生的传统GaN层115的倾斜角和扭转角小于GaN底层112。但是，传统GaN层115的倾斜角和扭转角大于GaAs衬底和InP衬底的倾斜角和扭转角。本发明的发明人尝试将传统GaN层115的厚度最大增至550微米，该层也是利用常规掩模114通过刻面起始的外延侧向生长而生成的。此时，所测得的倾斜角为90秒，而测得的扭转角为184秒。对利用常规掩模114通过刻面起始的外延侧向生长而生成的传统GaN层115来说，增加其厚度只能减小倾斜角。
本发明的发明人还尝试利用常规掩模执行两次刻面起始的外延侧向生长。第一次刻面起始的外延侧向生长利用第一常规掩模来执行，由此在GaN底层上生长出一个厚度为40微米的第一GaN外延层。在第一GaN外延层上提供了一个由SiO2制成的第二常规掩模。第二次刻面起始的外延侧向生长是利用第二常规掩模来执行的，由此在第一GaN外延层上生长出一个厚度为70微米的第二GaN外延层。所测得的第二GaN外延层的倾斜角为133秒。所测得的第二GaN外延层的扭转角也为133秒。此倾斜角和扭转角低于传统的倾斜角和扭转角。但是，还需要进一步减小倾斜角和扭转角。
在上述情况下，本发明的发明人对掩模的结构作出了改进，进而实现了本发明的目标。
图3A的示意图显示了当利用根据本发明第一实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面。
GaN外延底层2利用金属有机汽相外延被生长于蓝宝石衬底1之上。由SiO2制成的带有开口的改进型掩模5被置于GaN外延底层2上。
GaN外延层3利用作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长而被生长在GaN外延底层和改进型掩模5的上面。GaN外延底层2具有错位，它垂直地沿与GaN外延底层的厚度方向平行的方向传播。
如(1)所示，错位在GaN外延底层2中的传播受到了改进型掩模5的底部的阻挡或阻止。改进型掩模5的开口允许错位从底层进一步垂直传播。
就是说，在GaN外延底层2中垂直延伸的错位穿过改进型掩模5的开口，沿基本垂直的方向进一步传播入位于GaN外延底层2之上的GaN外延层3中。如上所述，GaN外延层3从由改进型掩模5的开口所定义出来的生长区域开始生长。在从生长区域开始的外延生长期间，刻面结构被一次形成。刻面结构具有一个由掩模开口的宽度或生长区域所定义出来的底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2的生长区域穿过改进型掩模5的开口传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于GaN外延底层2的表面。
改进型掩模5满足以下公式(1)：
h≥(w/2)tanθ          ————(1)
其中，“θ”是III-V族化合物半导体层在外延生长时的刻面结构的基角；“h”是掩模的厚度；“w”是掩模的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于底层表面和刻面结构的侧面的一个平面之内。就是说，掩模开口的宽度被定义于这样的方向之中，该方向既平行于底层表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。掩模开口的宽度的确定取决于掩模的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模5的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模5的侧壁挡住或阻止，如(2)所示。这样就使错位的传播基本上不会进入位于改进型掩模5上方的GaN外延底层2的上部区域。结果，位于改进型掩模5上方的GaN外延底层2的上部区域的晶体结构的倾斜角和扭转角不仅被改进型掩模5的底部还会被改进型掩模5的侧壁大大减小。
在上述第一实施例中，GaN被选择作为III族元素的氮化物半导体层的一个例子。也可选择InxAlyGa1-x-yN(X≥0，Y≥0，X+Y≤1)作为III族元素的氮化物半导体层。例如：可以选择GaN、AlGaN或InAlGaN。
掩模开口的形状是可选的。条形、直角形、圆形以及椭圆形都可作为掩模开口的形状。最好采用条形作为掩模开口的形状以简化刻面结构的信息。掩模条形开口的纵向范围最好在从III族元素的氮化物半导体层的[11-20]开始的-10度至+10度之间。在这种情况下，刻面结构具有一个(1-101)侧面。掩模条形开口的纵向范围也可在从III族元素的氮化物半导体层的[11-22]开始的-10度至+10度之间。在这种情况下，刻面结构具有一个(11-22)侧面。
在第一实施例中，GaN被选择作为底层的可用晶体材料的一个例子。也可采用任何允许在其上进行晶体生长的其它晶体材料。底层可以由一个具有晶体结构的衬底构成，例如，蓝宝石衬底、硅衬底、SiC衬底、硅酸镧镓(langaside：La3Ga5SiO14)衬底、铝衬底或GaAs衬底。底层也可由位于上述这些衬底之一上的一个III族元素的氮化物半导体层构成，此III族元素的氮化物半导体层可以由GaN、AlN或AlGaN制成。底层还可由一个用GaN、AlN或AlGaN制成的III族元素的氮化物半导体层构成。
图3B的示意图显示了当利用根据本发明第二实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面表面。
一个由SiO2制成的带有开口的改进型掩模6被设置于一蓝宝石衬底上。GaN外延底层2被有选择性地形成在蓝宝石衬底上以及改进型掩模6的开口中。通过作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长，将一GaN外延层3形成于GaN外延底层之上。GaN外延底层2的错位沿一个方向垂直传播，该方向平行于GaN外延底层厚度方向。
GaN外延底层2中的错位传播入GaN外延层3。即，在GaN外延底层2中垂直延伸的错位沿基本垂直的方向进一步传播入GaN外延层3。在始于生长区域的外延生长期间，刻面结构被一次形成。刻面结构具有一个由掩模的开口宽度或生长区域所定义的底侧。刻面结构具有两个倾斜的刻面，它们被相互粘合在一起以形成刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此水平方向基本上平行于蓝宝石衬底1的表面。
改进型掩模6满足以下公式(1)：
h≥(w/2)tanθ            ————(1)
其中，“θ”是刻面结构的基角；“h”是改进型掩模6的厚度；“w”是改进型掩模6的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于蓝宝石衬底1的表面和刻面结构的侧面的一个平面之内。就是说，改进型掩模6开口的宽度被定义于这样的方向之中，该方向既平行于蓝宝石衬底1的表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。改进型掩模6开口的宽度的确定取决于改进型掩模6的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模6的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模6的侧壁挡住或阻止。这样就使错位的传播基本上不会进入位于改进型掩模6上方的GaN外延层3的上部区域。结果，掩模上方的GaN外延层3的上部区域的晶体结构的倾斜角和扭转角就会被改进型掩模6的侧壁大大减小。
图3C的示意图显示了当利用根据本发明第三实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面表面。
利用金属有机汽相外延技术将一个GaN外延底层2生长在蓝宝石衬底1上。在GaN外延底层2上置有一个由SiO2制成的带有开口的改进型掩模7。通过作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长技术，将一个GaN外延层3形成于GaN外延底层和改进型掩模7之上。GaN外延底层2的错位沿一个方向垂直传播，该方向平行于GaN外延底层厚度的方向。
在GaN外延底层2中的错位传播被改进型掩模7的底部的阻挡或终止。改进型掩模7的开口允许错位进一步从底层2开始垂直传播。
就是说，在GaN外延底层2中垂直延伸的错位穿过改进型掩模7的开口沿基本垂直的方向进一步传播入位于GaN外延底层2之上的GaN外延层3中。如上所述，GaN外延层3从由改进型掩模7的开口所定义出来的生长区域开始生长。在从生长区域开始的外延生长期间，刻面结构被一次形成。该刻面结构具有一个由掩模的开口宽度或生长区域所定义出来的底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2的生长区域穿过改进型掩模7的开口而传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于GaN外延底层2的表面。
改进型掩模7满足以下公式(1)：
h≥(w/2)tanθ       ————(1)
其中，“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是改进型掩模7的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于底层2的表面和刻面结构的侧面的一个平面之内。就是说，改进型掩模7的开口宽度被定义于这样的方向之中，该方向既平行于底层2表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。改进型掩模7的开口宽度的确定取决于掩模的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模7的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模7的侧壁挡住或阻止，这样就使错位的传播基本上不会进入位于改进型掩模7上方的GaN外延层3的上部区域。结果，位于掩模上方的GaN外延层3的上部区域的晶体结构的倾斜角和扭转角不仅被改进型掩模7的底部还会被改进型掩模7的侧壁大大减小。
图3D的示意图显示了当利用根据本发明第四实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面表面。
利用金属有机汽相外延技术将一个GaN外延底层2生长在一蓝宝石衬底1上。在GaN外延底层2上设置带有开口的改进型掩模8。此改进型掩模8由一个双层结构组成。例如，改进型掩模8可由一个下掩模层8-1为SiO2而上掩模层8-2为SiN的双层结构组成。通过作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长技术，将一个GaN外延层3形成于GaN外延底层和改进型掩模8之上。GaN外延底层2的错位沿一个方向垂直传播，该方向平行于GaN外延底层的厚度方向。
在GaN外延底层2中的错位传播被改进型掩模8的底部的阻挡或终止。改进型掩模8的开口允许错位进一步从底层2开始垂直传播。
就是说，在GaN外延底层2中垂直延伸的错位穿过改进型掩模8的开口沿基本垂直的方向进一步传播入位于GaN外延底层2之上的GaN外延层3中。如上所述，GaN外延层3从由改进型掩模8的开口所定义出来的生长区域开始生长。在从生长区域开始的外延生长期间，刻面结构被一次形成。该刻面结构具有一个由掩模的开口宽度或生长区域所定义出来的底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2的生长区域穿过改进型掩模8的开口传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于GaN外延底层2的表面。
改进型掩模8满足以下公式(1)：
h≥(w/2)tanθ         ————(1)
其中，“θ”是刻面结构的基角；“h”是改进型掩模8的厚度；“w”是改进型掩模8的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于底层2的表面和刻面结构的侧面的一个平面之内。就是说，改进型掩模8的开口宽度被定义于这样的方向之中，该方向既平行于底层2表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。改进型掩模8开口宽度的确定取决于掩模的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模8的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模8的侧壁挡住或阻止，这样就使错位的传播基本上不会进入位于改进型掩模8上方的GaN外延层3的上部区域。结果，位于掩模上方的GaN外延层3的上部区域的晶体结构的倾斜角和扭转角不仅被改进型掩模8的底部还会被改进型掩模8的侧壁大大减小。
图3E的示意图显示了当利用根据本发明第五实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面表面。
利用金属有机汽相外延技术，将GaN外延底层2生长在一蓝宝石衬底1上。在GaN外延底层2上设置有一带有开口的由SiO2制成的改进型掩模9。GaN外延底层2利用改进型掩模9被有选择性地除去，从而使GaN外延底层2只保留于改进型掩模9的下面，而且蓝宝石衬底1的表面被部分暴露。剩余GaN外延底层2的侧壁也成为生长区域。一个GaN外延层3通过作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长技术，从剩余GaN外延底层2的侧壁和蓝宝石衬底1开始生长，从而使GaN外延层3在GaN外延底层和改进型掩模9的上面生长。GaN外延层3的下部区域的错位沿一个方向垂直传播，该方向平行于GaN外延底层的厚度方向。
在改进型掩模9之下的GaN外延层3的下部区域中传播的错位沿基本垂直的方向穿过改进型掩模9的开口，进一步传播入GaN外延层3下部区域上面的上部区域。在GaN外延层3的下部区域之上的外延生长期间，刻面结构被一次形成。该刻面结构具有一个由掩模的开口宽度或生长区域所定义出来的底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3的上部区域中，错位进一步沿基本垂直的方向从其下部区域穿过改进型掩模9的开口传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于蓝宝石衬底1的表面。
改进型掩模9满足以下公式(1)：
h≥(w/2)tanθ          ————(1)
其中，“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是改进型掩模9的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于蓝宝石衬底1的表面和刻面结构的侧面的一个平面之内。就是说，改进型掩模9的开口宽度被定义于这样的方向之中，该方向既平行于蓝宝石衬底1表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。改进型掩模9开口宽度的确定取决于掩模的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模9的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模9的侧壁挡住或阻止，这样就使错位的传播基本上不会进入位于改进型掩模9上方的GaN外延层3的上部区域。结果，位于掩模上方的GaN外延层3的上部区域的晶体结构的倾斜角和扭转角不仅被改进型掩模9的底部还会被改进型掩模9的侧壁大大减小。
图3F的示意图显示了当利用根据本发明第六实施例所述的改进型掩模进行作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长期间，错位在GaN外延层中传播的机理。图中的箭头代表了错位传播的轨迹。虚线则代表了刻面结构的刻面表面。
利用金属有机汽相外延技术将一个GaN外延底层2生长在一蓝宝石衬底1上。在GaN外延底层2上设置有一用SiO2制成并带有开口的改进型掩模10。通过作为刻面起始的外延侧向生长的一种的氢化物汽相外延生长技术，将一个GaN外延层3形成于GaN外延底层和改进型掩模10之上。GaN外延底层2的错位沿一个方向垂直传播，该方向平行于GaN外延底层的厚度方向。
GaN外延底层2中的错位传播被改进型掩模10的底部的阻挡或终止。改进型掩模10的开口允许错位进一步从底层2开始垂直传播。
就是说，在GaN外延底层2中垂直延伸的错位穿过改进型掩模10的开口沿基本垂直的方向进一步传播入位于GaN外延底层2之上的GaN外延层3中。如上所述，GaN外延层3从由改进型掩模10的开口所定义出来的生长区域开始生长。在从生长区域开始的外延生长期间，刻面结构被一次形成。刻面结构具有一个由掩模的开口宽度或生长区域所定义出来的底侧。刻面结构具有两个倾斜的刻面，它们被粘合在一起，从而形成了刻面结构的顶部。
在GaN外延层3中，错位进一步沿基本垂直的方向从GaN外延底层2的生长区域穿过改进型掩模10的开口传播。当这些错位到达刻面结构的刻面之上时，错位的传播方向被从基本垂直的方向改变为基本水平的方向，此方向基本上平行于GaN外延底层2的表面。
改进型掩模10满足以下公式(1)：
h≥(w/2)tanθ         ————(1)
其中，“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是改进型掩模10的底层开口宽度，而且开口宽度被定义于一个方向之中，该方向包含在同时垂直于底层2的表面和刻面结构的侧面的一个平面之内。即，改进型掩模10的开口宽度被定义于这样的方向之中，该方向既平行于底层2表面的法向矢量也平行于刻面结构的侧面的另一个法向矢量。改进型掩模10开口宽度的确定取决于掩模的厚度和刻面角“θ”。掩模开口的宽度最好至少为3微米。改进型掩模10的顶部高于刻面结构的顶部，则水平传播的错位在刻面结构的刻面上转向时会被改进型掩模10的侧壁挡住或阻止，这样就使错位的传播基本上不会进入位于改进型掩模10上方的GaN外延层3的上部区域。结果，位于掩模上方的GaN外延层3的上部区域的晶体结构的倾斜角和扭转角不仅被改进型掩模10的底部还会被改进型掩模10的侧壁大大减小。第一实施例：
本发明第一实施例的主题思想已经参考图3A得到说明，上述说明着重于这样一些机理，即，如何利用改进型掩模挡住或阻止错位的传播。以下将参考附图4A至4F对本发明的第一实施例再次进行更加详细的说明。图4A至4F是处于本发明第一实施例所述的新颖的形成方法中所涉及到的顺序步骤之中的半导体衬底的局部截面剖视图。
参考图4A，制备具有(0001)面的蓝宝石衬底11。蓝宝石衬底11的(0001)面得到清洗。一个厚度为1.5微米的GaN底层12利用金属有机汽相外延技术被生长在蓝宝石衬底11的(0001)面上。金属有机汽相外延的执行顺序如下。首先，蓝宝石衬底11在由氢气和氮气组成的环境下被加热至1050℃。加热处理持续约10分钟。加热之后，蓝宝石衬底11的温度下降至500℃。然后，三甲基镓(TMG)被以10微摩尔/分钟的流速提供，并且氨气(NH3)被4000cc/分钟的流速提供，由此在蓝宝石衬底11的(0001)面上形成了一层厚度为30纳米的GaN层。在提供氨气、氢气和氮气期间，蓝宝石衬底11的温度最高升至1050℃。当蓝宝石衬底11稳定在1050℃之后，三甲基镓(TMG)被以40微摩尔/分钟的流速提供，由此生长出了厚度为1.5微米的GaN底层12。
参考图4B，利用硅烷(SiH4)和氧气(O2)通过热化学汽相淀积法在GaN底层12上淀积一个厚度为4微米的SiO2薄膜。此热化学汽相淀积在以下条件下执行。温度为430℃。氮气(N2)被用作载体气体。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压为4E-3atm。将一个抗蚀剂膜涂覆在SiO2薄膜13上。对抗蚀剂膜进行曝光及其后续处理，以形成一个具有条形开口的抗蚀剂图形。利用CF4气体或Cl2气体执行反应离子腐蚀过程，以对SiO2薄膜进行有选择性的腐蚀，从而在SiO2薄膜13中形成条形开口14。结果，带有条形开口14的SiO2掩模13就被制备出来，其中，条形开口14由SiO2掩模13的垂直侧壁定义。条形开口14的轴向为GaN底层12的[11-20]。条形开口14的宽度为2微米。条形开口14被以7微米的恒定间隔对准。
参考图4C、4D和4E，通过提供氯化镓(GaCl)和NH3并利用带有条形开口14的SiO2掩模13，就可利用氢化物汽相外延(HVPE)在GaN底层12上生长出GaN层15。氢化物汽相外延(HVPE)是刻面起始的外延侧向生长的一种。氢化物汽相外延(HVPE)的执行顺序如下。蓝宝石衬底11被置于一氢化物汽相外延系统的生长室中。当供应氢气和氨气并且当温度被最多升至1020℃期间，氨气的供应在温度到达600℃时开始。
当生长区域的温度变得稳定后，开始供应GaCl以用于生长GaN薄膜15，其中，HCl的分压为5.3E-3atm。而NH3的分压则为0.26atm。在初始的生长过程中，GaN层15从由掩模13的开口14所定义的GaN底层12的生长区域开始生长。刻面结构被形成在生长区域之上以及掩模13的开口14之中，刻面结构具有图4C所示的(1-102)侧面。外延生长持续进行，掩模13上具有刻面结构的GaN层15如图4D所示。外延生长仍然持续进行，刻面结构的尺寸不断增大，相邻的两个刻面结构合并在一起。外延生长仍然持续进行，并且GaN层15变得具有图4E所示的刻面结构。外延生长持续5个小时，从而形成了厚度为200微米的GaN外延层15。
当GaN外延层15的外延生长完成后，温度通过提供NH3气体和氢气而被降低。当温度下降至约600℃时，NH3气体的供应被终止。然后，温度继续降低至常温，从而在取出衬底之前使生长室中所使用的气体被氮气替换。
然后，GaN外延层15在干涉显微镜下得到观察。可以确认，GaN外延层15具有一个平整度很高的表面。还可以确认，GaN外延层15呈现出n型导电特性，并且在常温下的载流子浓度为1E16cm-3。还可以确认，GaN外延层15的霍尔迁移率为800cm2/Vs。GaN外延层15表面的腐蚀坑密度利用磷酸盐溶液得到测量。所测得的腐蚀坑密度不超过5E6cm-2。GaN外延层15的表面晶轴的倾斜角和扭转角可通过前面所述的X射线衍射法来测量。可以确认，其扭转角为50秒，倾斜角为100秒。第二实施例：
本发明第二实施例的主要方面已经参考图3B得到说明，上述说明着重于这样一些机理，即，如何利用改进型掩模挡住或阻止错位的传播。以下将参考附图对本发明的第二实施例再次进行更加详细的说明。图5A至5D是处于本发明第二实施例所述的新颖形成方法中所涉及到的顺序步骤之中的半导体衬底的局部截面剖视图。
参考图5A，带有(0001)面的蓝宝石衬底21被制备出来。蓝宝石衬底21的(0001)面得到清洗。
参考图5B，利用硅烷(SiH4)和氧气(O2)通过热化学汽相淀积法在蓝宝石衬底21的(0001)面上淀积一个厚度为4微米的SiO2薄膜。此热化学汽相淀积在以下条件下执行。温度为430℃。氮气(N2)被用作载体气体。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压为4E-3atm。在SiO2薄膜22上覆盖抗蚀剂薄膜。执行抗蚀剂薄膜的曝光及其后续处理，以形成一个具有条形开口的抗蚀剂图案。执行湿腐蚀过程，以用于对SiO2薄膜22进行有选择性的腐蚀，从而在SiO2薄膜22中形成条形开口23。结果，带有条形开口23的SiO2掩模22就被制备出来，其中，条形开口23由SiO2掩模22的倾斜侧壁所定义。条形开口23的轴向为蓝宝石衬底21的[1-100]。条形开口23在SiO2掩模22上的底层宽度为2微米。条形开口23被以12微米的恒定间隔对准。上述湿腐蚀过程利用稀释的氟酸溶液被执行约14分钟。
参照图5C，通过一种金属有机物汽相外延法，在SiO2掩模22的开口23内的蓝宝石衬底21的(0001)面上和SiO2掩模22上生长了一层60纳米厚的GaN非晶层。这种金属有机物蒸汽外延法的操作如下：将蓝宝石衬底21在氢气气氛中加热到1070℃，这样进行大约10分钟的热处理。热处理之后，蓝宝石衬底21的温度降低至500℃，以10微摩尔/分钟和4000cc/分钟的流速分别将三甲基镓(TMG)和氨气(NH3)供给蓝宝石衬底21，从而在SiO2掩模22的开口23内的蓝宝石衬底21的(0001)面上和SiO2掩模22上生长了一层60纳米厚的GaN非晶层。在GaN非晶层24生长完成之后，将温度降低至常温将衬底21从生长室中取出。
参照图5D，利用具有条形开口23的SiO2掩模22，通过一种氢化物汽相外延法(HVPE)在掩模22和衬底21上生成了GaN层25。氢化物汽相外延法(HVPE)是一种由晶面开始的外延侧向过度生长。氢化物汽相外延法(HVPE)的操作如下：将蓝宝石衬底21放入氢化物汽相外延系统的一个生长室中。在通入氢气的过程中，该过程约为40分钟，将温度升高到1020℃，其中当温度达到约600℃时，开始通入分压为0.15atm的氨气。在这个升温过程中，上述的非晶GaN层24的大部分都蒸发了，而其剩余部分则成为单晶GaN基层26。
在生长区的温度变得稳定之后，开始提供GaCl以生长GaN薄膜25，其中GaCl的提供是在HCl的分压为2E-3atm的条件下保持30分钟，然后把HCl的分压增加到1E-2atm的条件下进行的，由此生长GaN薄膜25。在初始生长阶段，GaN层25从作为掩模22的开口23内的生长区的剩余单晶GaN基层26外延生长。在生长区和掩模22的开口23内形成了刻面结构。外延生长继续进行，其中在掩模22上生长了具有刻面结构的GaN层25。外延生长再继续进行，刻面结构尺寸增大，相邻的两个刻面结构变得相连。外延生长再继续进行，GaN层25变成一个平滑表面。6个小时的外延生长形成了450微米厚的GaN外延层25。
在GaN外延层25的外延生长结束之后，通入氨气和氢气使温度降低。当温度降低至约600℃时，停止通入NH3气。将温度进一步降低至常温，在取出衬底前，用氮气代替生长室内所用的气体。
用一种抛光方法去除衬底21，由此便获得了单层结构的GaN外延层25。
然后用一台干涉显微镜对GaN外延层25进行观察。证实了GaN外延层25确实具有高度平滑的表面。还证实了GaN外延层25显示出n型导电性，常温下的载流子浓度为8E17/cm3。此外还证实了GaN外延层25的霍尔迁移率为300cm2/Vs。在GaN外延层25的底面上形成一层钝化膜之后，用一种以磷酸盐为基的溶液测量GaN外延层25的表面腐蚀坑密度。测得的腐蚀坑密度不大于5E6/cm2。对GaN外延层25表面的(0002)面进行X射线衍射分析，证实了X射线衍射的半宽为100秒，这就意味着倾斜角为100秒。第三实施例
本发明的第三实施例的主要方面已经结合图3C进行了描述，尤其集中描述了如何用经改进的掩模阻挡或终止错位的机理。下面将结合附图对根据本发明的第三实施例进行再次详细描述。图6A至6F为根据本发明第三实施例的新形成方法所涉及的顺序步骤排列的半导体衬底的局部剖视的正面图。
参照图6A，制备具有一个(111)面的硅衬底31。清洁硅衬底31的(111)面。利用金属有机物汽相外延法在硅衬底31的(111)面上生长0.4微米厚的AlN基层32。这种金属有机物汽相外延法的操作如下：将硅衬底31在氢气和氮气气氛中加热至1050℃，在此温度下进行约10分钟的热处理。经过热处理之后，将硅衬底31的温度降低到500℃，然后将三甲基铝(TMA)和氨气(NH3)分别以50微摩尔/分钟和5000cc/分钟的流速通入，从而在硅衬底31的(111)面上形成了0.4微米厚的AlN层。在通入氨气、氢气和氮气的过程中，硅衬底31的温度被降至500℃。
参照图6B，利用硅烷(SiH4)和氧(O2)，通过热化学汽相淀积在AlN基层32上淀积4微米厚的SiO2薄膜33。热化学汽相淀积在以下条件中进行。温度为500℃。氮气(N2)被用作载气。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压为4E-3atm。在SiO2薄膜33上涂覆了一层抗蚀剂膜34。对抗蚀剂膜34进行暴露和后续处理，以形成具有条形开口35-1的抗蚀剂图形34。抗蚀剂图形34的条形开口35-1的纵向为AlN基层32的[1-100]晶向。条形开口35-1的宽度为2微米。这些条形开口35按照恒定的间距10微米排列。
参照图6C，通过利用以氢氟酸为基的腐蚀剂和用于选择性腐蚀SiO2薄膜33的抗蚀剂图形34，进行湿法腐蚀过程，由此在SiO2薄膜33上形成了条形开口35-2。因此，就得到了一个具有条形开口35-2的SiO2掩模36，其中的条形开口35由SiO2掩模36的斜的侧壁确定。SiO2掩模36的条形开口35-2在SiO2掩模36底部的宽度为2微米。然后去除所用的抗蚀剂图形34。
参照图6D，6E和6F，通过供给氯化镓(GaCl)和NH3，利用具有条形开口35-2的SiO2掩模36，采用一种氢化物汽相外延法(HVPE)在AlN基层32上生长了GaN层37。这种氢化物汽相外延法(HVPE)是一种晶面开始的外延侧向过度生长。氢化物汽相外延法(HVPE)的操作如下：将硅衬底31放入氢化物汽相外延系统的一个生长室。在通入氢气和氨气的过程中，将温度升高到1000℃，其中，当温度升高至600℃时，开始通入氨气，氨气的分压为0.3atm。
当生长区的温度达到稳定之后，开始通入GaCl以生成GaN膜37，其中HCl的分压为1.5E-2atm。在初始生长阶段，GaN层37从掩模36的开口35-2确定的AlN基层32的生长区处外延生长。刻面结构在生长区上和掩模36的开口35-2内形成。外延生长继续进行，其中在掩模36上生长了具有刻面结构的GaN层37，如图6E所示。外延生长再继续进行，刻面结构尺寸增大，随后相邻的两个刻面结构变得相连。外延生长再继续进行，GaN层37变成一个平滑的表面，如图6F所示。65小时的外延生长形成了600微米厚的GaN外延层37。
在GaN外延层37的生长结束之后，通入NH3气、氢气和氮气使温度降低。当温度降至约600℃时，停止通入NH3气。进一步降低温度直至常温，在取出衬底前用氮气代替生长室内所用的气体。
利用硝酸和氢氟酸的混合溶液去除硅衬底31，由此便获得了单层结构的GaN外延层37。
然后用一台干涉显微镜对GaN外延层37进行观察。证实了GaN外延层37具有高度平滑的表面。还证实了GaN外延层37显示出n型导电性，常温下的载流子浓度为5E16/cm3。此外还证实了GaN外延层37的霍尔迁移率为700cm2/Vs。用一种以磷酸盐为基的溶液测量GaN外延层37的表面腐蚀坑密度。测得的腐蚀坑密度不大于6E6/cm2。对GaN外延层37表面的(0002)面进行X射线衍射分析，证实了X射线衍射的半宽为100秒，这就意味着倾斜角为100秒。
在该实施例中，硅衬底被用于生长GaN外延层37。任何其他可用于生长GaN外延层37的材料都可以被选做衬底材料，如硅酸镧镓(La3Ga5SiO14)衬底、SiC衬底、厚度不超过100纳米的薄金属衬底和GaAs衬底。第四实施例
本发明的第四实施例的主要方面已经结合图3D进行了描述，尤其集中描述了如何用经改进的掩模阻挡或终止错位的机理。下面将结合附图对根据本发明的第四实施例进行再次详细描述。图7A至7F为根据本发明第四实施例的新形成方法所涉及的顺序步骤排列的半导体衬底的局部剖视的正面图。
参照图7A，制备具有一个(1000)面的蓝宝石衬底41。清洁蓝宝石衬底41的(1000)面。利用金属有机物汽相外延法在蓝宝石衬底41的(1000)面上生长2微米厚的GaN基层42。这种金属有机物汽相外延法的操作如下：将蓝宝石衬底41在一种仅包括氢气的气氛或另一种包括氢气和氮气的气氛中加热至1050℃，在此温度下进行约10分钟的热处理。经过热处理之后，将蓝宝石衬底41的温度降低到500℃，然后将三甲基镓(TMG)和氨气(NH3)分别以10微摩尔/分钟和4000cc/分钟的流速通入，从而在蓝宝石衬底41的(1000)面上形成了30纳米厚的GaN层。在通入氨气、氢气和氮气的过程中，蓝宝石衬底41的温度被升至1050℃。在蓝宝石衬底41的温度1050℃变稳定之后，将三甲基镓(TMG)以40微摩尔/分钟的流速通入，从而生长出2微米厚的GaN基层42。
参照图7B，利用硅烷(SiH4)和氧气(O2)，通过热化学汽相淀积在GaN基层42上淀积2微米厚的SiO2膜43。热化学汽相淀积在以下条件中进行。温度为500℃。氮气(N2)被用作载气。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压为4E-3atm。利用硅烷(SiH4)和氨气(NH3)，通过等离子体增强型化学汽相淀积在SiO2膜43上淀积2微米厚的SiN膜44。结果就在GaN基层42上形成了SiO2膜43和SiN膜44的分层结构。等离子体增强型化学汽相淀积在以下条件中进行。温度为300℃。硅烷(SiH4)的流速为175cc/分钟。氨气(NH3)的流速为100cc/分钟。等离子体增进型化学汽相淀积系统的淀积室的内部压力为130Pa。在SiN膜44淀积结束之后，把内部压力增至普通压力，并用氮气替换淀积室中所用的气体，然后从淀积室中取出衬底41。
参照图7C，在SiN膜44上涂覆了一层抗蚀剂膜。对抗蚀剂膜进行曝光和后续处理，以形成一种具有条形开口的抗蚀剂图形。用CF4气体进行活性离子腐蚀过程，以便有选择性地只腐蚀SiN膜44，从而在SiN膜44内形成多个条形开口45-1。条形开口45由SiN膜44的垂直侧壁确定。条形开口45-1的纵向相对于GaN基层42的[1-100]取向倾斜了10度。条形开口45-1的宽度为1微米。各条形开口45-1以恒定的间距6微米排列。
参照图7D，利用一种以氢氟酸为基的腐蚀剂进行湿法腐蚀过程，以便只是选择性地腐蚀SiO2膜43，从而在SiO2膜43内形成多个条形开口45-2。这些条形开口45-2由SiO2膜43的斜侧壁确定。条形开口45-2的纵向相对于GaN基层42的[1-100]取向倾斜了10度。条形开口45-2在SiO2膜43底部的宽度为2微米。各条形开口45-2以恒定的间距6微米排列。SiN膜44的条形开口45-1与SiO2膜43的条形开口45-2共同形成了双层掩模的条形开口45，这个双层掩模包括SiO2膜层43和SiN膜层44。所用的抗蚀剂图形46被去除。
参照图7E，利用包括SiO2膜层43和SiN膜层44、并具有条形开口45的双层掩模，通过供给氯化镓(GaCl)和NH3，采用氢化物汽相外延法(HVPE)在GaN基层42上生长一层GaN层47。这种氢化物汽相外延法(HVPE)是一种从晶面开始的外延侧向过度生长。氢化物汽相外延法(HVPE)的操作如下：将蓝宝石衬底41放入氢化物汽相外延系统的一个生长室。在通入氢气和氨气的过程中，将温度升高到1040℃，其中，当温度升高至600℃时开始通入氨气，氨气的分压为0.4atm。
当生长区的温度达到稳定后，开始通入GaCl以生成GaN膜47，其中HCl的分压为5E-3atm。在初始生长过程中，包括SiO2膜层43和SiN膜层44的双层掩模的开口45确定了GaN基层42的生长区，GaN层47从各生长区外延生长。在生长区上和双层掩模的开口45内形成了刻面结构。外延生长继续进行，其中具有刻面结构的GaN层47在双层掩模上生成。外延生长再继续进行，刻面结构的尺寸增大，随后相邻的两个刻面结构变得相连。外延生长再继续进行，GaN层47变成一个平滑的表面，如图7F所示。10个小时的外延生长形成了400微米厚的GaN外延层47。
在GaN外延层47的生长结束之后，通入NH3气、氢气和氮气使温度降低。当温度降至约600℃时，停止通入NH3气。进一步降低温度直至常温，在取出衬底前用氮气代替生长室内所用的气体。
然后用一台干涉显微镜对GaN外延层47进行观察。证实了GaN外延层47具有高度平整的表面。还证实了GaN外延层47为n型导电性，常温下的载流子浓度为8E15/cm3。此外还证实了GaN外延层47的霍尔迁移率为900 cm2/Vs。在衬底41的底面上形成一层钝化膜之后，用一种以磷酸盐为基的溶液测量GaN外延层47的表面腐蚀坑密度。测得的腐蚀坑密度不大于4E6/cm2。对GaN外延层47表面的(0002)面进行X射线衍射分析，证实了X射线衍射的半宽为90秒，这就意味着倾斜角为90秒。
在该实施例中，用湿法腐蚀技术选择性去除SiO2膜层43。但是，也可以用CF4气体对SiO2膜层43进行活性离子腐蚀，以在SiO2膜层43上形成具有垂直侧壁的条形开口45-2，以便随后对SiO2膜层43的垂直侧壁进行湿法腐蚀。第五实施例
本发明的第五实施例的主要方面已经结合图3E进行了描述，尤其集中描述了如何用经改进的掩模阻挡或终止错位的机理。根据本发明的第三实施例将结合附图再次详细描述。图8A至8E为根据本发明第五实施例的新形成方法所涉及的顺序步骤排列的半导体衬底的局部剖视的正面图。
参照图8A，制备具有一个(0001)面的蓝宝石衬底51。清洁蓝宝石衬底51的(0001)面。用一种金属有机物汽相外延技术在蓝宝石衬底51的(0001)面上生长成1微米厚的GaN层52。这种金属有机物汽相外延法的操作如下：将蓝宝石衬底51在氢气和氮气气氛中加热至1050℃，然后进行约10分钟的热处理。经过热处理之后，将蓝宝石衬底51的温度降低到500℃，然后将三甲基镓(TMG)和氨气(NH3)分别以10微摩尔/分钟和4000cc/分钟的流速通入，从而在蓝宝石衬底51的(0001)面上生长了25纳米厚的GaN层。在通入氨气、氢气和氮气的过程中，蓝宝石衬底51的温度升高到1030℃。当蓝宝石衬底51的温度稳定在1030℃之后，以40微摩尔/分钟的流速通入三甲基镓(TMG)，从而生成了1微米厚的GaN基层52。
参照图8B，利用硅烷(SiH4)和氧气(O2)，通过热化学汽相淀积在GaN基层52上淀积4微米厚的SiO2薄膜53。热化学汽相淀积在以下条件中进行。温度为500℃。氮气(N2)被用作载气。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压为4E-3atm。在SiO2薄膜53上涂覆了一层抗蚀剂膜。对抗蚀剂膜进行曝光和后续处理，以形成一种具有多个条形开口的抗蚀剂图形。利用一种以氢氟酸为基的腐蚀剂进行湿法腐蚀过程，以便只是选择性地腐蚀SiO2膜43，从而在SiO2膜53内形成多个条形开口54-1。因此，获得了具有条形开口54-1的SiO2掩模53，其中的条形开口54-1由SiO2掩模53的斜侧壁确定。条形开口54-1的纵向为GaN基层52的[1-100]晶向。条形开口54-1的宽度为2微米。各条形开口54以恒定的间距12微米排列。
参照图8C，具有条形开口54-1的SiO2掩模53被用作一个对GaN基层52进行选择性湿法腐蚀的掩模，所用的腐蚀剂包括一种磷酸和一种硫酸，它们的比为1∶1，从而GaN基层52被选择性地去除，并且SiO2掩模53的底部区域部分也被去除。因此，在GaN基层52内形成了条形开口54-2，其中的条形开口54-2由GaN基层52的斜侧壁55确定。GaN基层52只保留在SiO2掩模53下，并且蓝宝石衬底51有部分表面是裸露的。上述的湿法腐蚀是在约240℃的温度下进行的。
参照图8D，利用具有条形开口54-1的SiO2掩模53，通过供给氯化镓(GaCl)和NH3，采用氢化物汽相外延法(HVPE)，从GaN基层52的侧壁55上长出了一层GaN层55。这种氢化物汽相外延法(HVPE)是一种从晶面开始的外延侧向过度生长。氢化物汽相外延法(HVPE)的操作如下：将蓝宝石衬底51放入氢化物汽相外延系统的一个生长室。在通入氢气和氨气的过程中，将温度升高到1000℃，其中，当温度升高至600℃时开始通入氨气，氨气的分压为0.4atm。
当生长区的温度达到稳定后，开始通入GaCl以生成GaN膜55，其中HCl的分压为5E-3atm。在初始生长过程中，GaN层55从掩模53下的GaN基层52的侧壁处开始外延生长。在掩模53的开口54-1内形成了刻面结构，从而形成了具有如图8D所示的刻面结构的GaN层56。外延生长继续进行，其中生长出了在掩模53之上的具有刻面结构的GaN层56。外延生长再继续进行，刻面结构的尺寸增大，随后相邻的两个刻面结构变得相连。外延生长再继续进行，从而形成了如图8E所示拥有一个平滑表面的GaN层57。65个小时的外延生长生成了300微米厚的GaN外延层57。
在GaN外延层57的生长结束之后，通入NH3气和氢气使温度降低。当温度降至约600℃时，停止通入NH3气。进一步降低温度直至常温，在取出衬底前用氮气代替生长室内所用的气体。用一种激光剥落技术去除蓝宝石衬底51，从而获得具有单层结构的GaN外延层57。
然后用一台干涉显微镜对GaN外延层57进行观察。证实了GaN外延层57具有高度平滑的表面。还证实了GaN外延层57为n型导电性，常温下的载流子浓度为1E16/cm3。此外还证实了GaN外延层57的霍尔迁移率为800cm2/Vs。用一种以磷酸盐为基的溶液测量GaN外延层57的表面腐蚀坑密度。测得的腐蚀坑密度不大于4E6/cm2。对GaN外延层57表面的(0002)面进行X射线衍射分析，证实了X射线衍射的半宽为110秒，这就意味着倾斜角为110秒。
在该实施例中，硅衬底被用来生长GaN外延层37。其它可获得的、能用来生长GaN外延层37的材料都可被选作衬底材料，如硅酸镧镓(La3Ga5SiO14)衬底，SiC衬底和GaAs衬底。第六实施例
本发明的第六实施例的主要方面已经结合图3F进行了描述，尤其集中描述了如何用经改进的掩模阻挡或终止错位的机理。根据本发明的第六实施例将结合附图再次详细描述。图9A至9E为根据本发明第六实施例的新形成方法所涉及的顺序步骤排列的半导体衬底的局部剖视的正面图。
参照图9A，制备具有一个(0001)面的蓝宝石衬底61。清洁蓝宝石衬底61的(0001)面。用一种金属有机物汽相外延技术在蓝宝石衬底61的(0001)面上生长成2微米厚的GaN基底层62。这种金属有机物汽相外延法的操作如下：将蓝宝石衬底61在氢气和氮气气氛中加热至1050℃，然后进行约10分钟的热处理。经过热处理之后，将蓝宝石衬底61的温度降低到500℃，然后将三甲基镓(TMG)和氨气(NH3)分别以10微摩尔/分钟和4000cc/分钟的流速通入，从而在蓝宝石衬底61的(0001)面上生成了30纳米厚的GaN层。在通入氨气、氢气和氮气的过程中，蓝宝石衬底61的温度升高到1050℃。当蓝宝石衬底61的温度稳定在1050℃之后，以40微摩尔/分钟的流速通入三甲基镓(TMG)，从而生成了2微米厚的GaN基层62。
参照图9B，利用硅烷(SiH4)和氧气(O2)，通过热化学汽相淀积在GaN基层62上淀积4微米厚的SiO2薄膜63。热化学汽相淀积在以下条件中进行。温度从350℃逐渐升高到600℃。氮气(N2)被用作载气。硅烷(SiH4)的分压为4E-4atm。氧气(O2)的分压从8E-3atm逐渐降低至8E-4atm。在SiO2薄膜63上涂覆了一层抗蚀剂膜。对抗蚀剂膜进行曝光和后续处理，以形成一种具有多个条形开口的抗蚀剂图形。进行一种湿法腐蚀过程，以便只是选择性地腐蚀SiO2膜63，从而在SiO2膜63内形成多个条形开口64。因此，获得了具有条形开口64的SiO2掩模63，其中的条形开口64由SiO2掩模63倒转的斜侧壁确定。条形开口64的纵向相对于GaN基层62的[11-20]取向倾斜了10度。条形开口64在SiO2掩模63底部的宽度为1.5微米。各条形开口64以恒定的间距5微米排列。对SiO2掩模63的腐蚀速率从SiO2掩模63的上部区域到其下部区域逐渐增加，大约有3倍的差别，因此，条形开口64具有倒转的斜侧壁，如图9C所示。
参照图9D，利用具有条形开口64的SiO2掩模63，通过供给氯化镓(GaCl)和NH3，采用金属有机物汽相外延法(MOVPE)，在GaN基层62上长出了一层GaN层65。这种金属有机物汽相外延法(MOVPE)是一种从晶面开始的外延侧向过度生长。金属有机物汽相外延法(MOVPE)的操作如下：将蓝宝石衬底61放入金属有机物汽相外延系统的一个生长室。在通入氢气和氨气的过程中，将温度升高到1050℃，其中，当温度升高至约600℃时以5000cc/分钟的流速开始通入氨气。
当生长区的温度达到稳定后，以40微摩尔/分钟的流速开始通入三甲基镓(TMG)，持续5分钟，以生成GaN层65。在初始生长过程中，GaN层65从由掩模63的开口64确定的GaN基层62的生长区处开始外延生长。在生长区上和掩模63的开口64内形成了刻面结构。
参照图9E，外延生长继续进行，其中生长出掩模63之上的具有刻面结构的GaN层65。外延生长再继续进行，刻面结构的尺寸增大，随后相邻的两个刻面结构变得相连。三甲基镓(TMG)的流速增加到150微摩尔/分钟，同时开始以1E-4cc/分钟的流速加入硅烷(SiH4)气体作为n型掺杂气体，外延生长再继续进行，从而GaN层65形成了一个平滑表面。20个小时的外延生长生成了100微米厚的GaN外延层65。
在GaN外延层65的生长结束之后，通入NH3气和氢气使温度降低。当温度降至约600℃时，停止通入NH3气。进一步降低温度直至常温，在取出衬底前用氮气代替生长室内所用的气体。用一种激光照射技术去除蓝宝石衬底61，从而获得具有单层结构的GaN外延层65。
然后用一台干涉显微镜对GaN外延层65进行观察。证实了GaN外延层65具有高度平滑的表面。还证实了GaN外延层65为n型导电性，常温下的载流子浓度为1E186/cm3。此外还证实了GaN外延层65的霍尔迁移率为200cm2/Vs。用一种以磷酸盐为基的溶液测量GaN外延层65的表面腐蚀坑密度。测得的腐蚀坑密度不大于5E6/cm2。对GaN外延层65表面的(0002)面进行X射线衍射分析，证实了X射线衍射的半宽为100秒，这就意味着倾斜角为100秒。评估
下文中的表1列出了上述的第一至第六实施例中掩模的厚度“h”，掩模的开口宽度“w”以及掩模上的GaN外延层的厚度。
表1
  掩模的厚度“h”(μm)   掩模的开口宽度“w”(μm) GaN外延层厚度(μm)
    Ex.1     4     2     200
    Ex.2     4     2     450
    Ex.3     4     2     600
Ex.4     2(SiO2)2(SiN) 2 400
    Ex.5     4     2     300
    Ex.6     4     1.5     100
在第一至第六实施例中，掩模都满足等式(1)：
h≥(w/2)tanθ                     ------(1)
其中“θ”是GaN外延层的刻面结构的基角；“h”是掩模的厚度；“w”是掩模底部的开口宽度，并且开口宽度是定义为这样的一个方向：这个方向被包括在一个垂直于基底层的表面和刻面结构的侧面的平面内。
下文中的表2列出了上述的第一至第六实施例中，GaN外延层倾斜角、扭转角、错位密度以及上部区域的霍尔迁移率。
表2
    倾斜角(秒)     扭转角(秒)  错位(cm-2)   霍尔迁移率(cm2/Vs)
    Ex.1     100     50     5E6     800
    Ex.2     100     -     5E6     300
    Ex.3     100     -     6E6     700
    Ex.4     90     -     4E6     900
    Ex.5     110     -     4E6     800
    Ex.6     100     -     5E6     2800
  ABLEG.     175138     -     -     -
    ELO.     前180后360     -     -     -
 PENDEO.(1)     264176     -     -     -
 PENDEO.(2)     205205     -     -     -
 PENDEO.(3)     176176     -     -     -
ABLEG：Matsushita Electric(松下电器)；I.Kodouchi HI等人，2000，Applied Physics Letters(应用物理报告)，第76卷，第3768页
ELO：UCSB；P.Fini等人，2000，Applied Physics Letters(应用物理报告)，第75卷，第1706页
PENDEO：Sony(索尼公司)；S.Tomiya等人，2000，Applied PhysicsLetters(应用物理报告)，第77卷，第636页
第一至第六实施例的倾斜角比现有技术得到的倾斜角小得多。这就意味着使用上述的各种满足等式(1)的掩模对于减小倾斜角和扭转角是有效的。
在上述的第一至第六实施例中，掩模的开口的形状是条形的。但是掩模的形状可以是多样的。长方形、圆形和橄榄形都可作为掩模的开口的形状，但掩模的开口最好是条形的以便形成刻面结构。第七实施例
下面将结合附图对根据本发明的第七实施例进行更详细的描述。图10是根据本发明的第七实施例的一半导体激光器件的横截面正视图，其中的半导体器件被设置在与以第一实施例相同的方法制备的衬底结构上，只是在氢化物汽相外延法中通入了二氯硅烷作为n型掺杂。准备了一种n型GaN衬底141，它的掺杂浓度为5E17cm-2。这种n型GaN衬底141的倾斜角为90秒，扭转角为45秒。这种n型GaN衬底141的电子迁移率为1000cm2/Vs。
n型GaN衬底141被放入低压金属有机物化学汽相淀积系统的一个淀积室内。淀积室的低压为200hPa。进行低压金属有机物化学汽相淀积，以便在n型GaN衬底141上形成下述的多层结构。三甲基镓(TMG)，三甲基铝(TMA)和三甲基铟(TMI)分别被用作镓(Ga)，铝(Al)和铟(In)的原材料。
在1050℃的温度下，利用低压金属有机物化学汽相淀积法在n型GaN衬底141上淀积了一层n型覆层142，其中n型覆层142包括一层1.2微米厚的掺杂了Si的n型Al0.1Ga0.9N层，其中Si的掺杂浓度为4E17cm-3。在1050℃的温度下，通过低压金属有机物化学汽相淀积法在n型覆层142上淀积了一层n型光密封层143，其中n型光密封层143包括一层0.1微米厚的掺杂了Si的n型GaN层，其中Si的掺杂浓度为4E17cm-3。在780℃的温度下，通过低压金属有机物化学汽相淀积法在n型光密封层143上淀积了一多量子阱层144，其中的多量子阱层144包括4纳米厚的三层相互交迭的In0.2Ga0.8N阱层和6纳米厚的Si掺杂的n型In0.05Ga0.95N势垒层，其中Si的浓度为5E18cm-3。
在1050℃的温度下，通过低压金属有机物化学汽相淀积法在多量子井层144上淀积了一层覆盖层145，其中，覆盖层145包括一层掺杂了Mg的p型Al0.2Ga0.8N层。在覆盖层145上淀积了一层p型的光密封层146，其中的p型光密封层146包括一层0.1微米厚的掺杂了Mg的p型GaN层，其中Mg的浓度为2E17cm-3。
在1050℃的温度下，通过低压金属有机物化学汽相淀积法在p型光密封层146上淀积了一层p型覆层147，其中p型覆层147包括一层0.5微米厚的掺杂了Mg的p型Al0.1Ga0.9N层，其中Mg的浓度为2E17cm-3。在1050℃的温度下，通过低压金属有机物化学汽相淀积法在p型覆层147上淀积了一层p型接触层148，其中的p型接触层148包括一层0.1微米厚的掺杂了Mg的p型-GaN层，其中Mg的浓度为2E17cm-3。
用一种干法腐蚀技术对p型接触层148和p型覆层147进行选择性腐蚀，从而形成一种平台型结构。在这个平台型结构的顶壁、侧壁和底部上形成一层SiO2绝缘膜149。在SiO2绝缘膜149上涂覆一层抗蚀剂膜。然后这层抗蚀剂膜经过曝光和后续处理被定型。该抗蚀剂图形被用作选择性去除SiO2绝缘膜149的掩模，这样台式结构的顶部就暴露出来，从而形成一种2微米宽的脊形结构。
在n型GaN衬底141的底部形成一个n型电极150，其中的n型电极150由包括一层Ti层和一层Al层的分层结构组成。在台式结构的顶部或p型接触层148的上表面上形成了一个p型电极151。
然后将该器件劈开以形成一个500微米长的空穴。对这个激光器件的I-L特性进行测量。证实了门限电流值为25mA，电流密度为2.5KA/cm2。还证实了斜度效率为1.1W/A。
在第七个实施例中，根据本发明的第一实施例制备的衬底被用来制成半导体激光器件。任何其它根据本发明的第二至第六实施例制备的衬底也可用来制成半导体激光器件，只要衬底的表面区域或上部区域含有扭转角不大于50秒或倾斜角不大于100秒的III-V族化合物半导体即可。对比实例1：
把与第七个实施例具有相同结构的激光器件形成于如图1A到1E所述的传统GaN衬底上。该对比实例1与第七个实施例相同，只是所用的衬底与第七实施例不同。该对比实例1中所用的传统衬底的倾斜角为180秒，扭转角为210秒。这个激光器件也被劈开以形成一个500微米长的空穴。对这个激光器件的I-L特性进行测量。证实了门限电流值为34mA，电流密度为3.4kA/cm2。还证实了斜度效率为0.8W/A。对比实例1中的激光器件的门限电流和斜度效率都小于本发明的第七
实施例中的激光器件。
本发明的发明人考虑到本发明的第七实施例中的激光器件的性能的提高是由内部损耗降低引起的，因此，根据斜度效率对空穴长度的依赖性，测量了内部损耗。测量内部损耗的方法已经是现成的。证实了对比实例1中的激光器件的内部损耗为29m-1，而本发明的第七实施例中的激光器件的内部损耗为10m-1。衬底表面或上部区域的晶体完整性的改善减少了内部损耗。门限电流值和斜度效率很大程度上取决于内部损耗。内部损耗的降低导致门限电流的减小以及斜度效率的增大，从而也减小了高输出激光二极管所必需的驱动电流。驱动电流的减小延长了激光二极管的寿命。
本发明的第七实施例与实例1的对比表明内部损耗降低使激光二极管的性能提高。本发明的第一到第六实施例表明倾斜角和扭转角都显著减小。倾斜角和扭转角意味着GaN层含有微晶晶粒，它们的取向与真正的理想晶体结构略有不同。
日本的未决专利公开公报No.11-251253公开了通过大量减少衬底中的刃形错位，可以大大改善激光二极管的性能。刃形错位使晶粒略微倾斜，这就引起激活层或光波导中的光散射，从而导致波导损耗。
在本发明的第七实施例中，激光二极管的改进也是通过减少内部损耗或波导损耗以及减少光散射而实现的。根据本发明，倾斜角和扭转角的减小主要是由这一事实造成的，即：由于从晶面开始的外延的侧向的过度生长和更少的错位延伸到掩模的上部区域，绝大部分的错位被经改进的掩模阻挡或终止。而不是通过减少刃形错位和略微倾斜的晶粒来改善激光二极管的性能。
在日本未决专利公开公报No.11-251253所公开的现有技术中，刃形错位的发展方向在掩模上的上部区域从垂直方向变为水平方向，以及象单原子层，即所谓的额外的平行于掩模的平面这样的其它晶体层，被插入掩模的上部区域。插入的额外平面的晶体结构具有镶嵌晶体结构，该结构的倾斜角和扭转角都很大。
但根据本发明，额外平面被插入掩模的开口内的晶体结构内，并且形成了错位环，但只在掩模的开口内，晶体缺陷并没有延伸到掩模上的上部区域，并且掩模上的上部区域已经减小了倾斜角和扭转角。
尽管结合了一些优选的实施例对本发明进行了描述，要注意的是这些实施例仅仅用作解释本发明，而并不限定本发明的范围。对于本领域内的技术人员而言，在看完本发明说明书之后，很明显地知道还可对本发明作大量的修改和替代工作。显然可以理解，所有的这类修改和替代都在本发明所附的权利要求的范围和精神内。

Claims (57)

1.一种形成III-V族化合物半导体层的方法，包括如下步骤：
在具有晶体结构的基底层上用掩模执行III-V族化合物半导体层的外延生长，其中所述掩模满足如下等式(1)：
h≥(w/2)tanθ            ------(1)
其中“θ”是在所述外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是所述掩模的厚度；“w”是所述掩模下层的开口宽度，并且所述开口宽度被限定在与所述基底材料表面和所述刻面结构的所述侧面都垂直的平面所包含的方向上。
2.如权利要求1所述的方法，其中，所述III-V族化合物半导体层包括含有III族元素的氮化物半导体。
3.如权利要求1所述的方法，其中，所述基底材料与所述III-V族化合物半导体层具有相同类型的晶体结构。
4.如权利要求1所述的方法，其中，所述掩模的所述开口为条带状，其纵向在自所述基底材料的[1-100]起-10度至+10度范围内。
5.如权利要求1所述的方法，其中，所述掩模的所述开口为条带状，其纵向在自基底材料的[11-20]起-10度至+10度范围内。
6.如权利要求1所述的方法，其中，所述III-V族化合物半导体层是通过汽相外延生长的。
7.如权利要求1所述的方法，其中，所述III-V族化合物半导体层生长直到所述III-V族化合物半导体层的厚度变得比所述掩模的厚度“h”大，从而所述掩模被完全埋在所述III-V族化合物半导体层内。
8.如权利要求1所述的方法，还包括如下步骤：
在衬底上形成基本为平面的层状的所述基底材料；和
在所述外延生长之前，在所述基本平整的衬底上形成所述掩模。
9.如权利要求8所述的方法，其中，所述刻面结构的所述基角被限定为在所述刻面结构的刻面和所述基底材料的所述基本上平整的面之间所夹的角度。
10.如权利要求8所述的方法，其中，形成所述掩模的所述步骤还包括如下步骤：
在所述基本平整的基底材料的表面上形成掩模材料层；和
有选择地去除所述掩模材料层以形成所述掩模。
11.如权利要求8所述的方法，其中，所述形成所述掩模的步骤还包括如下步骤：
在所述基本平整的基底材料的表面上形成第一掩模材料层；
在所述第一掩模材料层上形成第二掩模材料层；
在所述第二掩模材料层上有选择地形成抗蚀剂掩模；
用所述抗蚀剂掩模有选择地去除所述第二掩模材料层；
去除所述抗蚀剂掩模；以及
用所述第二掩模材料层作为掩模，有选择地去除所述第一掩模材料层，以形成包含所述第一和第二掩模材料层的组合的掩模。
12.如权利要求1所述的方法，还包括如下步骤：
在衬底上形成所述掩模；以及
在所述外延生长之前，有选择地在所述衬底上和在所述掩模的所述开口中形成层状的基底材料。
13.如权利要求12所述的方法，其中，所述刻面结构的基角被限定为在所述刻面结构的面和所述刻面结构的基底侧之间所夹的角度。
14.如权利要求1所述的方法，还包括如下步骤：
在衬底上形成基本为平面的层状的所述基底材料；
在所述基本为平整的表面上形成所述掩模；
有选择地去除所述基底材料以形成在所述掩模下的具有侧壁的基底层图形，然后从基底层图形的侧壁进行外延生长，从而在所述外延生长期间在所述掩模的所述开口处形成所述刻面结构。
15.如权利要求13所述的方法，其中，所述刻面结构的基角被限定为在刻面的面与所述刻面结构的基底侧之间所夹的角度。
16.如权利要求1所述的方法，还包括如下步骤：在完成所述外延生长之后去除所述基底材料。
17.如权利要求1所述的方法，其中，所述掩模的厚度“h”比其所述开口宽度“w”的一半大。
18.一种III-V族化合物半导体外延层，其上部区具有倾斜角至多为100秒的晶体结构。
19.如权利要求18所述的III-V族化合物半导体外延层，其中，所述上部区的所述晶体结构的扭转角度至多为50秒。
20.如权利要求18所述的III-V族化合物半导体外延层，其中，所述III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
21.一种III-V族化合物半导体外延层，其上部区具有扭转角至多为50秒的晶体结构。
22.如权利要求21所述的III-V族化合物半导体外延层，其中，所述上部区的所述晶体结构的倾斜角至多为100秒。
23.如权利要求21所述的III-V族化合物半导体外延层，其中，所述III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
24.一种半导体层状结构，其包括：
具有晶体结构的基底材料；
在所述基底材料上的掩模，并且所述掩模具有至少一个开口，所述至少一个开口在所述基底材料的表面上进一步限定了至少一个生长区；和
直接地设置在所述至少生长区上的III-V族化合物半导体外延层，并且所述III-V族化合物半导体外延层完全地掩埋所述掩模，
其中，所述III-V族化合物半导体外延层包括沿基本平行于所述III-V族化合物半导体外延层厚度方向延伸的错位，并且在所述III-V族化合物半导体层的刻面结构的刻面上，所述错位基本上垂直于所述厚度方向并且被所述掩模的侧壁终止。
25.如权利要求24所述的半导体层状结构，其中，所述掩模满足下式(1)：
h≥(w/2)tanθ         ------(1)
其中“θ”是刻面结构的基角；“h”是掩模的厚度；“w”是掩模下层的开口宽度，并且该开口宽度被限定在与所述基底材料表面和所述刻面结构的侧面都垂直的平面所包含的方向上。
26.如权利要求24所述的半导体层状结构，其中，所述III-V族化合物半导体层包括含有III族元素的氮化物半导体。
27.如权利要求24所述的半导体层状结构，其中，所述基底材料具有与所述III族化合物的半导体层相同类型的晶体结构。
28.如权利要求24所述的半导体层状结构，其中，所述掩模的开口为条带状，其纵向在自所述基底材料的[1-100]起-10度至+10度范围内。
29.如权利要求24所述的半导体层状结构，其中，所述掩模的开口为带状，其纵向在自所述基底材料的[11-20]起-10度至+10度范围内。
30.如权利要求24所述的半导体层状结构，其中，所述掩模的厚度“h”大于其所述开口宽度“w”的一半。
31.一种半导体层叠结构，包括：
具有晶体结构的基底材料；
在所述基底材料上的掩模，所述掩模具有至少一个由侧壁限定的开口，并且所述至少一个开口还限定了所述基底材料的表面的至少一个生长区；以及
一III-V族化合物半导体外延层，其直接设置在所述至少一个生长区上，并且所述III-V族化合物半导体外延层完全地掩埋所述掩模，
其中所述掩模满足下式(1)：
h≥(w/2)tanθ        ------(1)
其中“θ”是在外延生长时的III-V族化合物半导体层刻面结构的基角；“h”是所述掩模的厚度；“w”是所述掩模下层的开口宽度，并且所述开口宽度被限定在与所述基底材料表面和所述刻面结构的侧面都垂直的平面所包含的方向上。
32.如权利要求31所述的半导体层状结构，其中，所述III-V族化合物半导体外延层包括沿基本平行于所述III-V族化合物半导体外延层厚度方向延伸的错位，并且在所述III-V族化合物半导体层的所述刻面结构的刻面上，所述错位基本上垂直于所述厚度方向并且被所述掩模的侧壁终止。
33.如权利要求31所述的半导体层状结构，其中，所述III-V族化合物半导体层包括含有III族元素的氮化物半导体。
34.如权利要求31所述的半导体层状结构，其中，所述基底材料具有与所述III族化合物的半导体层相同类型的晶体结构。
35.如权利要求31所述的半导体层状结构，其中，所述掩模的所述开口为条带状，其纵向在自所述基底材料的[1-100]起-10度至+10度范围内。
36.如权利要求31所述的半导体层状结构，其中，所述掩模的所述开口为条带状，其纵向在自所述基底材料的[11-20]起-10度至+10度范围内。
37.如权利要求31所述的半导体层状结构，其中，所述掩模的厚度“h”大于其所述开口宽度“w”的一半。
38.一种衬底结构，其包括：
衬底；
在所述衬底上的具有晶体结构的基底层；
在所述基底层上的掩模，并且所述掩模具有至少一个由侧壁限定的开口，所述至少一个开口在所述基底层的表面上进一步限定了至少一个生长区；以及
直接地设置在至少生长区上的III-V族化合物半导体外延层，并且所述III-V族化合物半导体外延层完全地掩埋所述掩模，
其中所述III-V族化合物半导体外延层包括沿基本平行于所述III-V族化合物半导体外延层厚度的方向延伸的错位，并且所述错位基本上垂直于所述厚度方向，并且被所述掩模的侧壁终止。
39.如权利要求38所述的衬底结构，其中，所述掩模满足下式(1)：
h≥(w/2)tanθ       ------(1)
其中“θ”是所述刻面结构的基角；“h”是所述掩模的厚度；“w”是所述掩模下层的开口宽度，并且所述开口宽度被限定在与所述基底层的所述表面和所述刻面结构的侧面垂直的平面所包含的方向上。
40.如权利要求38所述的衬底结构，其中，所述III-V族化合物半导体层包括含有III族元素的氮化物半导体。
41.如权利要求38所述的衬底结构，其中，所述基底层具有与所述III族化合物的半导体层相同类型的晶体结构。
42.如权利要求38所述的衬底结构，其中，所述掩模的所述开口为条带状，其纵向在自所述基底层的[1-100]起-10度至+10度范围内。
43.如权利要求38所述的衬底结构，其中，所述掩模的所述开口为条带状，其纵向在自所述基底层的[11-20]起-10度至+10度范围内。
44.如权利要求38所述的衬底结构，其中，所述掩模的厚度“h”大于其所述开口宽度“w”的一半。
45.一种衬底结构，其包括：
衬底；
在所述衬底上的具有晶体结构的基底层；
在所述基底层上的掩模，并且所述掩模具有至少一个由侧壁限定的开口，所述至少一个开口在所述基底层的表面上进一步限定了至少一个生长区；以及
直接地设置在所述至少一个生长区上的III-V族化合物半导体外延层，并且所述III-V族化合物半导体外延层完全地掩埋所述掩模，
其中所述掩模满足下式(1)：
h≥(w/2)tanθ           ------(1)
其中“θ”是在所述外延生长时的所述III-V族化合物半导体层刻面结构的基角；“h”是所述掩模的厚度；“w”是所述掩模下层的开口宽度，并且所述开口宽度被限定在与所述基底层表面和所述刻面结构的侧面都垂直的平面所包含的方向上。
46.如权利要求45所述的衬底结构，其中，所述III-V族化合物半导体外延层包括沿基本平行于所述III-V族化合物半导体外延层厚度方向延伸的错位，并且在所述刻面结构的刻面上，所述错位基本上垂直于所述厚度方向，并且被所述掩模的侧壁终止。
47.如权利要求45所述的衬底结构，其中，所述III-V族化合物半导体层包括含有III族元素的氮化物半导体。
48.如权利要求45所述的衬底结构，其中，所述基底层具有与所述III族化合物的半导体层相同类型的晶体结构。
49.如权利要求45所述的衬底结构，其中，所述掩模的开口为条带状，其纵向在自所述基底层的[1-100]起-10度至+10度范围内。
50.如权利要求45所述的衬底结构，其中，所述掩模的开口为条带状，其纵向在自所述基底层的[11-20]起-10度至+10度范围内。
51.如权利要求45所述的衬底结构，其中，所述掩模的厚度“h”大于其所述开口宽度“w”的一半。
52.一种半导体器件，其包含至少III-V族化合物半导体外延层，所述半导体外延层的上部区具有倾斜角至多为100秒的晶体结构。
53.如权利要求52所述的半导体器件，其中，所述上部区的晶体结构的扭转角度至多为50秒。
54.如权利要求52所述的半导体器件，其中，所述III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
55.一种半导体器件，其包含至少III-V族化合物半导体外延层，该半导体外延层的上部区具有扭转角至多为50秒的晶体结构。
56.如权利要求55所述的半导体器件，其中，所述上部区的晶体结构的倾斜角至多为100秒。
57.如权利要求55所述的半导体器件，其中，所述III-V族化合物半导体外延层包括含有III族元素的氮化物半导体。
CN02106903A 2001-03-07 2002-03-06 Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件 Pending CN1374683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001063688A JP2002270516A (ja) 2001-03-07 2001-03-07 Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
JP63688/2001 2001-03-07

Publications (1)

Publication Number Publication Date
CN1374683A true CN1374683A (zh) 2002-10-16

Family

ID=18922635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02106903A Pending CN1374683A (zh) 2001-03-07 2002-03-06 Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件

Country Status (5)

Country Link
US (1) US6809351B2 (zh)
EP (1) EP1239062A2 (zh)
JP (1) JP2002270516A (zh)
KR (1) KR20020071787A (zh)
CN (1) CN1374683A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397651C (zh) * 2006-01-26 2008-06-25 中国科学院上海微系统与信息技术研究所 一种用于氮化镓外延生长的图形化衬底材料
CN101685824A (zh) * 2008-09-26 2010-03-31 住友电气工业株式会社 氮化镓基外延晶片及外延晶片的制作方法
CN1988113B (zh) * 2005-12-22 2011-07-13 弗赖贝格化合物原料有限公司 选择性遮蔽iii-n层和制备独立的iii-n层或器件的方法
CN102341893A (zh) * 2009-03-05 2012-02-01 三菱电机株式会社 碳化硅半导体装置的制造方法
CN103456771A (zh) * 2013-07-26 2013-12-18 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3912117B2 (ja) * 2002-01-17 2007-05-09 ソニー株式会社 結晶成長方法、半導体発光素子及びその製造方法
US6890785B2 (en) * 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
US6986693B2 (en) 2003-03-26 2006-01-17 Lucent Technologies Inc. Group III-nitride layers with patterned surfaces
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP4457576B2 (ja) * 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7276423B2 (en) * 2003-12-05 2007-10-02 International Rectifier Corporation III-nitride device and method with variable epitaxial growth direction
JP4600641B2 (ja) * 2004-01-27 2010-12-15 日立電線株式会社 窒化物半導体自立基板及びそれを用いた窒化物半導体発光素子
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
DE102004048454B4 (de) * 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
CN101061571B (zh) * 2004-11-24 2010-05-05 住友化学株式会社 半导体层叠基板、其制造方法以及发光元件
US8605769B2 (en) * 2004-12-08 2013-12-10 Sumitomo Electric Industries, Ltd. Semiconductor laser device and manufacturing method thereof
JP2006210795A (ja) * 2005-01-31 2006-08-10 Sanyo Electric Co Ltd 化合物半導体発光素子
GB2438567B (en) * 2005-03-22 2010-06-23 Sumitomo Chemical Co Free-standing substrate, method for producing the same and semiconductor light-emitting device
JP2006269773A (ja) * 2005-03-24 2006-10-05 Univ Meijo ｐ型ＡｌＧａＮ半導体層、ＡｌＧａＮ系半導体発光素子、ＡｌＧａＮ系半導体受光素子、及びｐ型ＡｌＧａＮ半導体層の形成方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
JP2006339534A (ja) * 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
WO2007014294A2 (en) 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
RU2315135C2 (ru) * 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2007123496A1 (en) * 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
US7952109B2 (en) * 2006-07-10 2011-05-31 Alcatel-Lucent Usa Inc. Light-emitting crystal structures
US7266257B1 (en) 2006-07-12 2007-09-04 Lucent Technologies Inc. Reducing crosstalk in free-space optical communications
KR100773555B1 (ko) 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP2008053665A (ja) * 2006-08-28 2008-03-06 Kanagawa Acad Of Sci & Technol 半導体基板の製造方法、半導体基板の製造装置及び半導体基板
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP5043472B2 (ja) * 2007-02-28 2012-10-10 学校法人上智学院 Ｉｉｉ族窒化物半導体微細柱状結晶の製造方法およびｉｉｉ族窒化物構造体
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7759689B2 (en) * 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
KR101002336B1 (ko) 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
KR101101133B1 (ko) 2008-06-03 2012-01-05 삼성엘이디 주식회사 질화물 단결정 성장 방법 및 질화물 반도체 발광소자제조방법
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
JP5132524B2 (ja) * 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
TWI398558B (zh) * 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP5195613B2 (ja) * 2009-04-23 2013-05-08 日立電線株式会社 窒化物半導体自立基板の製造方法
US8450190B2 (en) * 2010-03-23 2013-05-28 Academia Sinica Fabrication of GaN substrate by defect selective passivation
US9093395B2 (en) * 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
US8592298B2 (en) * 2011-12-22 2013-11-26 Avogy, Inc. Fabrication of floating guard rings using selective regrowth
KR101867999B1 (ko) 2011-10-31 2018-06-18 삼성전자주식회사 Ｉｉｉ-ｖ족 물질층을 형성하는 방법, ｉｉｉ-ｖ족 물질층을 포함하는 반도체 소자 및 그 제조방법
JP2013207055A (ja) * 2012-03-28 2013-10-07 Hitachi Cable Ltd 窒化ガリウム基板の製造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US20140158976A1 (en) 2012-12-06 2014-06-12 Sansaptak DASGUPTA Iii-n semiconductor-on-silicon structures and techniques
JP2014156388A (ja) * 2013-01-16 2014-08-28 Panasonic Corp 窒化物半導体積層構造およびそれを製造する方法
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
JP6103241B2 (ja) * 2013-11-20 2017-03-29 ソニー株式会社 発光素子
US9601565B2 (en) * 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
WO2019199144A1 (ko) * 2018-04-13 2019-10-17 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JP3114809B2 (ja) * 1989-05-31 2000-12-04 富士通株式会社 半導体装置
EP0631299A4 (en) 1993-01-13 1997-05-14 Sumitomo Chemical Co SEMICONDUCTOR EPITAXIAL SUBSTRATE.
KR0162865B1 (ko) * 1995-03-09 1999-02-01 김은영 반도체 패턴 측면의 에피성장율 조절방법
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3349931B2 (ja) * 1997-10-30 2002-11-25 松下電器産業株式会社 半導体レーザ装置の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3196833B2 (ja) * 1998-06-23 2001-08-06 日本電気株式会社 Ｉｉｉ−ｖ族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000101194A (ja) 1998-09-22 2000-04-07 Sanyo Electric Co Ltd 半導体層の形成方法ならびに半導体素子の製造方法
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
KR100319889B1 (ko) * 1999-06-23 2002-01-10 윤종용 이방성 패시트를 갖는 물질막을 구비하는 반도체 장치 및 그 제조 방법
EP1192646B1 (en) * 1999-06-25 2008-08-13 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
JP2001048694A (ja) 1999-08-02 2001-02-20 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶ウエハ及びＧａＡｓ液相エピタキシャルウエハ
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988113B (zh) * 2005-12-22 2011-07-13 弗赖贝格化合物原料有限公司 选择性遮蔽iii-n层和制备独立的iii-n层或器件的方法
TWI411711B (zh) * 2005-12-22 2013-10-11 Freiberger Compound Mat Gmbh Iii-ｎ層上罩覆材料之形成方法和至少部份罩覆iii-ｎ層之成長方法以及無支撐iii-ｎ層之製造方法及其半導體裝置
CN100397651C (zh) * 2006-01-26 2008-06-25 中国科学院上海微系统与信息技术研究所 一种用于氮化镓外延生长的图形化衬底材料
CN101685824A (zh) * 2008-09-26 2010-03-31 住友电气工业株式会社 氮化镓基外延晶片及外延晶片的制作方法
CN101685824B (zh) * 2008-09-26 2013-03-27 住友电气工业株式会社 氮化镓基外延晶片及外延晶片的制作方法
CN102341893A (zh) * 2009-03-05 2012-02-01 三菱电机株式会社 碳化硅半导体装置的制造方法
US8569106B2 (en) 2009-03-05 2013-10-29 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
CN103456771A (zh) * 2013-07-26 2013-12-18 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法
CN103456771B (zh) * 2013-07-26 2016-12-28 上海北车永电电子科技有限公司 半导体器件中实现载流子寿命控制的结构及其制造方法

Also Published As

Publication number Publication date
EP1239062A2 (en) 2002-09-11
US20020168844A1 (en) 2002-11-14
JP2002270516A (ja) 2002-09-20
KR20020071787A (ko) 2002-09-13
US6809351B2 (en) 2004-10-26

Similar Documents

Publication Publication Date Title
CN1374683A (zh) Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件
CN1194385C (zh) 第三族氮化物半导体器件和其半导体层的生产方法
CN1202557C (zh) 基于氮化物的化合物半导体晶体衬底结构及其制造方法
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1175473C (zh) GaN单晶衬底及其制造方法
CN1159750C (zh) 氮化物半导体的生长方法
CN1225032C (zh) Ⅲ族类氮化物半导体器件及其制造方法
CN1219314C (zh) Ⅲ族氮化物制造的半导体衬底及其制造工艺
CN1106045C (zh) 氮化物半导体发光器件
CN1241272C (zh) 氮化物半导体器件及其制造方法
CN1268046C (zh) 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件
CN1254869C (zh) 氮化物半导体元件
CN101040409A (zh) 半导体激光器件及其制造方法
CN1677778A (zh) 氮化物半导体激光元件和氮化物半导体元件
CN1734247A (zh) Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法和ⅲ－ⅴ族氮化物系半导体
CN1933105A (zh) 半导体装置及其制造方法
CN1665085A (zh) 半导体激光元件
CN1707890A (zh) 氮化物半导体发光元件
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1863944A (zh) 半导体晶体的制造方法和半导体发光元件
CN1776927A (zh) 半导体发光元件
CN100341115C (zh) Ⅲ族氮化物半导体晶体的制造方法、基于氮化镓的化合物半导体的制造方法、基于氮化镓的化合物半导体、基于氮化镓的化合物半导体发光器件、以及使用半导体发光器件的光源
CN1744301A (zh) 蓝宝石基板、外延基板及半导体装置
CN101043121A (zh) 氮化物类半导体发光元件及其制造方法
CN1790762A (zh) 氮化物半导体发光器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication