CN103456771B - 半导体器件中实现载流子寿命控制的结构及其制造方法 - Google Patents

Abstract

本发明涉及半导体器件领域，公开了一种半导体器件中实现载流子寿命控制的结构及其制造方法。本发明中，该半导体器件中实现载流子寿命控制的结构包括半导体衬底、绝缘介质层、和半导体外延层；该绝缘介质层位于半导体衬底和半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且岛状绝缘介质块的直径小于3μm；在半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。该半导体器件中实现载流子寿命控制的结构的生产涉及的设备和工艺都是传统半导体生产工程中常用的技术，与统的半导体生产线兼容性更好，容易在半导体生产线上实施，具有更低的生产成本。

Description

半导体器件中实现载流子寿命控制的结构及其制造方法

技术领域

本发明涉及半导体器件领域，特别涉及一种半导体器件中实现载流子寿命控制的技术。

背景技术

近年来高压半导体功率器件技术发展很快，已成为电力电子领域最重要的大功率主流器件之一。快速回复二极管作为电力电子控制电路中的关键器件，其重要性也日益增加。快速回复二极管在保证低的导通压降的同时，还需要满足低的开关损耗。为了达到此目的，需要在二极管的阳极进行寿命控制。传统的寿命控制技术包括使用电子或中子进行辐照，也包括使用重金属例如Pt等元素进行扩散。

使用电子或中子进行辐照的工艺需要特殊的注入设备，这些设备价格昂贵，且维护成本高。在传统的半导体生产线上，对此类设备没有其它需要，因此传统的半导体生产线并不具备此类设备，无法进行电子或中子辐照工艺。

由于重金属污染对半导体器件影响非常严重，因此使用重金属扩散进行寿命控制的生产线，则需要对重金属的污染实行特别管控，这些管控对半导体生产线带来更高的成本。传统的半导体制造厂通常也不具备重金属扩散的生产能力。

因此，寿命控制技术给传统半导体生产线带来极大的挑战。

本发明的发明人发现，无论是辐照方案还是重金属扩散方案，最大的缺点都是给半导体生产线带来成本上或者管理上的负担，因此传统的半导体生产线并不具备这些设备。由于这个原因，目前传统的半导体生产线通常并不具备寿命控制的技术能力。

发明内容

本发明的目的在于提供一种半导体器件中实现载流子寿命控制的结构及其制造方法，涉及的设备和工艺都是传统半导体生产工程中常用的技术，与传统的半导体生产线兼容性更好，容易在半导体生产线上实施，具有更低的生产成本。

为解决上述技术问题，本发明的实施方式公开了一种半导体器件中实现载流子寿命控制的结构，包括半导体衬底、绝缘介质层和半导体外延层；

该绝缘介质层位于该半导体衬底和该半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且该岛状绝缘介质块的直径小于3μm；

在该半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

本发明的实施方式还公开了一种半导体器件中实现载流子寿命控制的结构的制造方法，包括以下步骤：

提供半导体衬底；

生成绝缘介质层，该绝缘介质层位于半导体衬底和半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且岛状绝缘介质块的直径小于3μm；

生成半导体外延层，在该半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

本发明实施方式与现有技术相比，主要区别及其效果在于：

本发明中，半导体外延层和绝缘介质层的界面处具有因晶格不匹配而形成的缺陷，这些缺陷能起到载流子寿命控制的作用，而绝缘介质层的岛状绝缘介质块会影响缺陷的分布。在传统的载流子寿命控制技术中，辐照方案需要传统半导体生产线不具备的特殊设备，而重金属方案需要对重金属污染进行特别监控的半导体生产线，两者都会极大地增加生产成本。本发明提出的载流子寿命控制技术涉及的设备和工艺都是传统半导体生产工程中常用的技术，与同传统的半导体生产线兼容性更好，容易在半导体生产线上实施，具有更低的生产成本。

进一步地，绝缘介质层中的岛状绝缘介质块表面粗糙，能够在半导体外延层中形成更多的缺陷，增强载流子寿命的控制程度。

进一步地，对绝缘介质层的表面进行粗糙化处理，能够在后续半导体外延层中形成更多的缺陷，增强载流子寿命控制的程度。

附图说明

图1是本发明第一实施方式中一种半导体器件中实现载流子寿命控制的结构的结构示意图；

图2是本发明第二实施方式中一种半导体器件中实现载流子寿命控制的结构的制造方法的流程示意图；

图3是本发明第三实施方式中硅衬底的示意图；

图4是本发明第三实施方式中在硅衬底上淀积氧化物介质层后的器件截面图；

图5是本发明第三实施方式中使用光刻工艺对岛状绝缘层进行定义时的器件截面图；

图6是本发明第三实施方式中蚀刻工艺后形成岛状氧化物介质块后的器件截面图；

图7是本发明第三实施方式中进行单晶硅外延层生长后的器件截面图；

图8是本发明第三实施方式中对多晶硅外延层进行掺杂后形成阳极掺杂成的器件截面图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明第一实施方式涉及一种半导体器件中实现载流子寿命控制的结构。图1是该半导体器件中实现载流子寿命控制的结构的结构示意图。

具体地说，如图1所示，该半导体器件中实现载流子寿命控制的结构包括半导体衬底、绝缘介质层和半导体外延层。

该绝缘介质层位于半导体衬底和半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且岛状绝缘介质块的直径小于3μm。

在该半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

在本实施方式中，优选地，上述岛状绝缘介质块的直径小于1μm。

此外，可以理解，在本发明的其它实施方式中，绝缘介质层的厚度可以在小于3μm的其它范围。

在本实施方式中，上述绝缘介质层的厚度在10nm到3μm之间，上述半导体外延层的厚度在1μm到50μm之间。

此外，可以理解，该半导体外延层的厚度也可以是其它范围。

在本实施方式中，上述半导体衬底为硅衬底，绝缘介质层为氧化硅，且半导体外延层为单晶硅。

此外，可以理解，在本发明的其它实施方式中，该半导体衬底可以是硅以外的其他半导体材料，如氮化镓、砷化镓、碳化硅等。该绝缘介质层可以是氧化硅以外的其它绝缘材料、如氮化硅等。该半导体外延层可以是单晶硅以外的其它半导体材料，如锗硅、氮化镓、砷化镓、碳化硅等。

在本实施方式中，上述绝缘介质层中的岛状绝缘介质块的表面是粗糙的。

该绝缘介质层中的岛状绝缘介质块表面粗糙，可以在半导体外延层中形成更多的缺陷，增强载流子寿命的控制程度。

本发明中，半导体外延层和绝缘介质层的界面处具有因晶格不匹配而形成的缺陷，这些缺陷能起到载流子寿命控制的作用，而绝缘介质层的岛状绝缘介质块会影响缺陷的分布。在传统的载流子寿命控制技术中，辐照方案需要传统半导体生产线不具备的特殊设备，重金属方案需要对重金属污染进行特别监控的半导体生产线，两者都会极大地增加生产成本。本发明提出的载流子寿命控制技术涉及的设备和工艺都是传统半导体生产工程中常用的技术，与传统的半导体生产线兼容性更好，容易在半导体生产线上实施，具有更低的生产成本。

本发明第二实施方式涉及一种半导体器件中实现载流子寿命控制的结构的制造方法。图2是该半导体器件中实现载流子寿命控制的结构的制造方法的流程示意图。

如图2所示，该半导体器件中实现载流子寿命控制的结构的制造方法包括以下步骤：

在步骤101中，提供半导体衬底。

此后进入步骤102，生成绝缘介质层，该绝缘介质层位于半导体衬底和半导体外延层之间，且该绝缘介质层由多个岛状绝缘介质块组成，且该岛状绝缘介质块的直径小于3μm。

进一步地，本步骤还包括以下子步骤：

使用等离子增强化学气相沉淀法在半导体衬底上生成该绝缘介质层；

使用干法蚀刻对该绝缘介质层的表面进行粗糙化处理；

利用光刻和蚀刻工艺形成该绝缘介质层中的所述岛状绝缘介质块。

此外，可以理解，在本发明的其它实施方式中，绝缘介质层可以通过除等离子增强化学气相沉淀法以外的其它化学气相沉淀的方式生成，也可以通过高温氧化半导体衬底或者其它介质层形成方式来实现。绝缘介质层表面的粗糙化处理还可以通过湿法腐蚀的工艺实现。绝缘介质层的岛状绝缘介质块可以通过光刻和蚀刻以外的其它方式实现。

对绝缘介质层的表面进行粗糙化处理，能够在后续半导体外延层中形成更多的缺陷，增强载流子寿命控制的程度。

进一步地，在使用干法蚀刻对绝缘介质层的表面进行粗糙化处理的子步骤中，通过控制上述绝缘介质层表面的形貌，控制该半导体外延层中缺陷的密度和分布。

此外，可以理解，该绝缘介质层表面的形貌包括表面的粗糙度、毛刺等。

进一步地，在使用等离子增强化学气相沉淀法在半导体衬底上生成绝缘介质层的子步骤中，通过改变该绝缘介质层的材料类型，控制该半导体外延层中缺陷的密度和类型。

进一步地，在利用光刻和蚀刻工艺形成绝缘介质层中的岛状绝缘介质块的子步骤中，通过控制上述岛状绝缘介质块的大小、厚度、以及分布控制该半导体外延层中缺陷的密度和分布。

此后进入步骤103，生成半导体外延层，在该半导体外延层与绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

进一步地，在该步骤中，可以通过调整半导体外延层形成时的工艺条件，控制该半导体外延层中缺陷的密度。

此外，可以理解，形成半导体外延层的工艺条件包括温度、反应气体比例、反应气体流速等。

进一步地，在步骤103之后，还包括以下步骤：

对半导体外延层进行热处理。

进一步地，在此步骤中，通过调整半导体外延层形成后的热过程，控制半导体外延层中缺陷的密度。

此后，结束本流程。

本实施方式是与第一实施方式相对应的方法实施方式，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

本发明第三实施方式涉及一种二极管中实现载流子寿命控制的结构的制造方法。

本实施方式通常实施于硅材料上，如图3所示。但是本技术方案不局限于硅材料，其它半导体材料例如氮化镓，砷化镓，碳化硅也适用。

在本实施方式中，首先要在硅衬底上生长一层氧化物介质层（即绝缘介质层），此氧化物介质层可以通过高温氧化硅衬底的方式来实现，也可以通过化学气相沉积的方式或其它介质层形成方式来实现，如图4所示。氧化物介质层的厚度可以在几十纳米到几个微米之间。

氧化物介质层表面的形貌对缺陷的形成会起到重要作用，因此根据器件特性的需要，选择不同的氧化物介质层形成方案。在一个应用实例中，可以控制PECVD（Plasma Enhanced Chemical Vapor Deposition，等离子增强型化学气相沉积）的温度，使得化学气体反应的温度在100度到400度之间。也可以同时调节形成氧化物的化学气体成分的相对比例，例如改变硅烷同笑气的相对比例，通常在1：1到1：5之间。其它还可以通过调节反应气体的流速，等离子体的功率等参数进行调节。通过调节PECVD的不同参数，可以形成不同的表面粗糙度，从而影响后续外延层中缺陷的形成。

在氧化物介质层沉积完成后，还可以通过湿法腐蚀或者干法蚀刻的工艺，对氧化物介质层表面进行粗糙化处理，目的是为了在后续外延层中形成更多的缺陷，增强载流子寿命控制的程度。在一个应用实例中，使用干法蚀刻的方式对氧化物表面进行粗糙化处理。在此应用实例中，先在氧化物表面沉积一层光刻胶，光刻胶的厚度在10纳米到100纳米之间，之后通过此光刻胶对氧化物进行表面粗糙化处理，通过调整干法蚀刻的气体，增加含C的气体成分，减少含O的气体成分，蚀刻的气体同光刻胶有机物产生反应，会生成有机反应物生成物，此有机反应生成物会随机均匀的分布在氧化物表面，形成纳米级别尺寸的类似与“草状”的粗糙形貌，此粗糙形貌有利于后续外延过程中的缺陷生成，起到控制载流子寿命的作用。

在形成氧化物介质层之后，进行光刻以及蚀刻工艺，其目的是为了形成岛状的氧化物介质层结构（即由多个岛状氧化物介质块组成的氧化物介质层），岛状氧化物介质块（即岛状绝缘介质块）的分布以及密度会影响缺陷形成的分布。如图5所示，使用光刻工艺对岛状氧化物介质块进行定义，两个光阻之间的区域为将形成的岛状氧化物介质块。然后对氧化物介质层进行蚀刻，蚀刻工艺后形成的岛状氧化物介质块如图6所示。

在形成岛状氧化物介质块之后，再使用外延生长的方式，在氧化物介质层构成的岛状氧化物介质块之间进行外延生长，如图7所示。外延生长会形成单晶硅，但是在单晶硅外延层同氧化物介质层界面处会形成缺陷，这些缺陷会起到载流子寿命控制的作用。半导体外延层生长的厚度取决于器件的需求，半导体外延层的厚度通常在1微米到50微米之间。

在完成单晶硅外延层之后，即可使用常规的二极管制作技术实行二极管制造。在实施方式中，如图8所示，即使用B注入，在表面形成一层P型掺杂的发射极。发射级掺杂层（即阳极掺杂层）的深度通常在外延层界面附近，也可以深于外延层界面或者浅于外延层界面。

此外，可以理解，本发明提供的技术方案不局限于二极管，对于其它需要使用寿命控制的半导体器件同样适用。

需要说明的是，在本专利的权利要求和说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

虽然通过参照本发明的某些优选实施例，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (13)

1.一种半导体器件中实现载流子寿命控制的结构，其特征在于，包括半导体衬底、绝缘介质层和半导体外延层；

所述绝缘介质层位于所述半导体衬底和所述半导体外延层之间，且所述绝缘介质层由多个分离的岛状绝缘介质块组成，且所述岛状绝缘介质块的直径小于3μm，所述绝缘介质层中的岛状绝缘介质块的表面是粗糙的；

在所述半导体外延层与所述绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

2.根据权利要求1所述的半导体器件中实现载流子寿命控制的结构，其特征在于，所述岛状绝缘介质块的直径小于1μm。

3.根据权利要求2所述的半导体器件中实现载流子寿命控制的结构，其特征在于，所述绝缘介质层的厚度在10nm到3μm之间。

4.根据权利要求3所述的半导体器件中实现载流子寿命控制的结构，其特征在于，所述半导体外延层的厚度在1μm到50μm之间。

5.根据权利要求4所述的半导体器件中实现载流子寿命控制的结构，其特征在于，所述半导体衬底为硅衬底，所述绝缘介质层为氧化硅，且所述半导体外延层为单晶硅。

6.一种半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，包括以下步骤：

提供半导体衬底；

生成绝缘介质层，所述绝缘介质层位于所述半导体衬底和半导体外延层之间，且所述绝缘介质层由多个分离的岛状绝缘介质块组成，且所述岛状绝缘介质块的直径小于3μm，所述绝缘介质层中的岛状绝缘介质块的表面是粗糙的；

生成半导体外延层，在所述半导体外延层与所述绝缘介质层的交界面处具有因晶格不匹配而形成的缺陷。

7.根据权利要求6所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述生成半导体外延层的步骤之后，还包括以下步骤：

对所述半导体外延层进行热处理。

8.根据权利要求7所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，所述生成绝缘介质层的步骤还包括以下子步骤：

使用等离子增强化学气相沉淀法在半导体衬底上生成所述绝缘介质层；

使用干法蚀刻对所述绝缘介质层的表面进行粗糙化处理；

利用光刻和蚀刻工艺形成所述绝缘介质层中的岛状绝缘介质块。

9.根据权利要求8所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述使用干法蚀刻对所述绝缘介质层的表面进行粗糙化处理的子步骤中，通过控制所述绝缘介质层表面的形貌，控制所述半导体外延层中缺陷的密度和分布。

10.根据权利要求8所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述使用等离子增强化学气相沉淀法在半导体衬底上生成所述绝缘介质层的子步骤中，通过改变所述绝缘介质层的材料类型，控制所述半导体外延层中缺陷的密度和类型。

11.根据权利要求8所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述利用光刻和蚀刻工艺形成所述绝缘介质层中的岛状绝缘介质块的子步骤中，通过控制所述岛状绝缘介质块的大小、厚度、以及分布，控制所述半导体外延层中缺陷的密度和分布。

12.根据权利要求6所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述生成半导体外延层的步骤中，通过调整半导体外延层形成时的工艺条件，控制所述半导体外延层中缺陷的密度。

13.根据权利要求7所述的半导体器件中实现载流子寿命控制的结构的制造方法，其特征在于，在所述对半导体外延层进行热处理的步骤中，通过调整半导体外延层形成后的热过程，控制所述半导体外延层中缺陷的密度。