DE102020204097A1 - Siliziumcarbid-Epitaxiewafer, Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers und Leistungswandler - Google Patents

Siliziumcarbid-Epitaxiewafer, Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers und Leistungswandler Download PDF

Info

Publication number
DE102020204097A1
DE102020204097A1 DE102020204097.4A DE102020204097A DE102020204097A1 DE 102020204097 A1 DE102020204097 A1 DE 102020204097A1 DE 102020204097 A DE102020204097 A DE 102020204097A DE 102020204097 A1 DE102020204097 A1 DE 102020204097A1
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide epitaxial
epitaxial layer
epitaxial wafer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020204097.4A
Other languages
English (en)
Inventor
Masashi Sakai
Yoichiro Mitani
Takuyo Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020204097A1 publication Critical patent/DE102020204097A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Siliziumcarbid-Epitaxiewafer (20) umfasst ein Siliziumcarbid-Substrat (1) und auf dem Siliziumcarbid-Substrat (1) ausgebildete Siliziumcarbid-Epitaxieschichten (12, 13). Jede der Siliziumcarbid-Epitaxieschichten (12, 13) weist einen Dreieck-Defekt (30) auf. Die Siliziumcarbid-Epitaxieschichten (12, 13) weisen jeweils eine Stufe (31) innerhalb des Dreieck-Defekts (30) in der Oberflächenmorphologie des Dreieck-Defekts (30) auf.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf einen Siliziumcarbid-Epitaxiewafer.
  • Beschreibung der Hintergrundtechnik
  • Siliziumcarbid (SiC) hat eine größere Bandlücke als Silizium (Si) und weist im Vergleich zu Silizium überlegene physikalische Eigenschaften wie etwa eine elektrische Feldstärke bei einem dielektrischen Durchbruch, Sättigungselektronengeschwindigkeit und Wärmeleitfähigkeit auf. Siliziumcarbid hat ausgezeichnete Eigenschaften als Material für eine Halbleitervorrichtung. Da eine Siliziumcarbid nutzende Halbleitervorrichtung einen Leistungsverlust signifikant reduzieren und die Größe der Halbleitervorrichtung reduzieren kann, kann insbesondere eine Energieeinsparung während einer Stromversorgungs-Leistungsumwandlung realisiert werden. Dementsprechend hat Siliziumcarbid als Halbleitermaterial, das zum Realisieren einer kohlenstoffarmen Gesellschaft im Hinblick auf die Verbesserung der Leistungsfähigkeit elektrischer Fahrzeuge oder Steigerung der Funktionen von Solarzellensystemen und dergleichen nützlich ist, Aufmerksamkeit erregt.
  • Um eine Siliziumcarbid nutzende Halbleitervorrichtung herzustellen, wird zunächst ein Film, dessen Störstellenkonzentration mit hoher Genauigkeit gesteuert wird, mittels eines Verfahrens einer chemischen Gasphasenabscheidung (CVD-Verfahren) unter Verwendung einer Anlage für epitaktisches Wachstum von Siliziumcarbid auf einem Siliziumcarbid-Substrat epitaktisch aufgewachsen. Auf den so gebildeten Film wird als Epitaxieschicht verwiesen. Zu dieser Zeit wird das Siliziumcarbid-Substrat auf eine hohe Temperatur von etwa 1500°C oder höher geheizt. Die Epitaxieschicht kann in eine Schicht vom n-Typ ausgebildet werden, indem zum Beispiel einem Gas für epitaktisches Wachstum Stickstoff zugesetzt wird. Ein Wafer mit einer auf einem Siliziumcarbid-Substrat ausgebildeten Epitaxieschicht wird Siliziumcarbid-Epitaxiewafer genannt, und eine Vorrichtung, die ferner einen in einem Siliziumcarbid-Epitaxiewafer ausgebildeten Elementbereich aufweist, wird Siliziumcarbid-Halbleitervorrichtung genannt.
  • Eine Siliziumcarbid-Halbleitervorrichtung wird hergestellt, indem verschiedene Prozesse auf einem Siliziumcarbid-Epitaxiewafer durchgeführt werden. Falls der Siliziumcarbid-Epitaxiewafer Defekte aufgrund von Störungen während einer Züchtung bzw. eines Wachstums des Siliziumcarbid-Substrats und der Siliziumcarbid-Epitaxieschicht aufweist, zeigt sich in der Siliziumcarbid-Halbleitervorrichtung lokal ein Teilbereich, der nicht imstande ist, eine hohe Spannung zu halten, und ein Leckstrom wird erzeugt. Da die Siliziumcarbid-Halbleitervorrichtung, in der ein Leckstrom erzeugt wird, wahrscheinlich ein defektes Produkt ist, reduziert eine Zunahme der Dichte solcher Teilbereiche, die nicht imstande sind, hohe Spannungen zu halten, die Rate defektfreier Produkte zur Zeit der Herstellung der Siliziumcarbid-Halbleitervorrichtung. Defekte, die die Rate defektfreier Produkte reduzieren, sind in erster Linie Defekte aufgrund eines Mangels an kristallografischer Einheitlichkeit des Siliziumcarbid-Epitaxiewafers. Beispielsweise werden solche Defekte hervorgerufen, da die Periodizität der atomaren Anordnung im Kristall entlang der Kristallwachstumsrichtung lokal unvollkommen ist. Als einer von mit solchen Stapeldefekten einhergehenden Stromleckagedefekten sind ein Carrot-Defekt und ein Dreieck-Defekt, die durch Siliziumcarbid-Epitaxiewachstum hervorgerufen werden, bekannt.
  • Siliziumcarbid-Kristalle umfassen eine Vielzahl von Kristalltypen (Polytypen), die sich in der Periodizität der atomaren Anordnung entlang der c-Achse unterscheiden, selbst wenn die Kristalle das gleiche Kristallgitter mit hexagonalen, dicht gepackten Strukturen und der gleichen stöchiometrischen Zusammensetzung wie ein Si:C-Verhältnis von 1:1 aufweisen. Die physikalischen Eigenschaften der Kristalle sind durch ihre Periodizitäten definiert. Gegenwärtig zieht unter dem Gesichtspunkt einer Vorrichtungsanwendung der Typ, der der 4H-Typ genannt wird, die meiste Aufmerksamkeit auf sich. Um den gleichen Kristalltyp epitaktisch aufzuwachsen, wird die Oberfläche des Siliziumcarbid-Substrats auf einer Ebene eingerichtet, die aus einer bestimmten Ebenenorientierung des Kristalls geneigt ist, und wird in eine Oberfläche bearbeitet, die zum Beispiel um 8° oder 4° in der <11-20>-Richtung aus der (0001)-Ebene geneigt ist. Es ist bekannt, dass ein Siliziumcarbid-Substrat eine Threading-Screw-Dislocation bzw. -Versetzung (TSD) oder eine Basal-Plane-Versetzung (BPD) als Kristalldefekt aufweist. Man hat festgestellt, dass eine TSD während eines Siliziumcarbid-Epitaxiewachstums in einen Stromleckdefekt wie etwa einen Carrot-Defekt oder einen Dreieck-Defekt umgewandelt wird. Einige von TSDs werden in Stromleckdefekte umgewandelt, und ein Großteil der TSDs wird direkt in die Siliziumcarbid-Epitaxieschicht übernommen. Da viele TSDs in dem Siliziumcarbid-Substrat vorhanden sind, ist es daher erforderlich, die Umwandlung von TSDs in Stromleckdefekte zu unterdrücken.
  • Die offengelegte japanische Patentanmeldung Nr. 2018-6384 offenbart ein Verfahren zum Aufwachsen einer Siliziumcarbid-Epitaxieschicht, indem eine Vorrichtungsbetriebsschicht bis 5 µm oder mehr und 10 µm oder weniger ausgebildet wird, dann eine Defektreduzierungsschicht bei einer Reduzierung des C/Si-Verhältnisses innerhalb des Bereichs von 0,1 oder mehr und 0,3 oder weniger gebildet wird und das C/Si-Verhältnis wieder auf das C/Si-Verhältnis zur Zeit des Wachstums der Vorrichtungsbetriebsschicht zurückgeführt und die Vorrichtungsbetriebsschicht aufgewachsen wird. Die Vorrichtungsbetriebsschicht ist eine Schicht, der Epitaxieschicht, welche eine Pufferschicht ausschließt und als Vorrichtung arbeitet. Die offengelegte japanische Patentanmeldung Nr. 2018-6384 offenbart, dass dies Defekte wie etwa Dreieck-Defekte und Carrot- oder Kometen-Defekte reduziert, die in der Mitte der Vorrichtungsbetriebsschicht erzeugt werden.
  • Wenn das C/Si-Verhältnis geändert wird, ändert sich die Aufnahmemenge an Stickstoff, der mit den Kohlenstoffstellen von Siliziumcarbid im Wettbewerb steht. Aus diesem Grund ändert sich, wenn das C/Si-Verhältnis in der Mitte der Vorrichtungsbetriebsschicht wie in der offengelegten japanischen Patentanmeldung Nr. 2018-6384 geändert wird, die Aufnahmemenge an Stickstoffatomen, welche die Trägerkonzentration bestimmt, so dass die Trägerkonzentration innerhalb der Vorrichtungsbetriebsschicht ungleichmäßig wird.
  • Außerdem wird, unmittelbar nachdem das C/Si-Verhältnis geändert wird, die Aufnahme an Stickstoffatomen instabil, was die elektrischen Charakteristikien der Vorrichtung beeinflusst und die Ausbeute reduziert.
  • ZUSAMMENFASSUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, Carrot-Defekte und Dreieck-Defekte zu reduzieren, die in der Mitte einer Vorrichtungsbetriebsschicht in einem Siliziumcarbid-Epitaxiewafer hervorgerufen werden, ohne ein C/Si-Verhältnis in der Mitte einer Vorrichtungsbetriebsschicht zu ändern.
  • Der Siliziumcarbid-Epitaxiewafer gemäß der vorliegenden Erfindung enthält ein Siliziumcarbid-Substrat und eine Siliziumcarbid-Epitaxieschicht. Die Siliziumcarbid-Epitaxieschicht ist auf dem Siliziumcarbid-Substrat ausgebildet. Die Siliziumcarbid-Epitaxieschicht weist einen Dreieck-Defekt und eine Stufe innerhalb des Dreieck-Defekts in der Oberflächenmorphologie des Dreieck-Defekts auf.
  • Gemäß der vorliegenden Erfindung kann in einem Siliziumcarbid-Epitaxiewafer eine Verzerrung in der Siliziumcarbid-Epitaxieschicht reduziert werden, und Carrot-Defekte und Dreieck-Defekte, die von der Siliziumcarbid-Epitaxieschicht hervorgerufen werden, können ohne Ändern des C/Si-Verhältnisses in der Mitte der Vorrichtungsbetriebsschicht reduziert werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Schnittansicht, die eine Struktur eines Siliziumcarbid-Epitaxiewafers gemäß einer ersten bevorzugten Ausführungsform zeigt;
    • 2 ist eine Schnittansicht, die einen Hauptteil einer Anlage für epitaktisches Wachstum von Siliziumcarbid zeigt;
    • 3 ist eine Fotografie von in dem Siliziumcarbid-Epitaxiewafer gemäß der ersten bevorzugten Ausführungsform vorhandenen Dreieck-Defekten, die mit einem Gerät zur optischen Auswertung von Oberflächendefekten betrachtet wurden;
    • 4 ist ein Diagramm, das Ergebnisse zum Vergleichen der Anzahlen von Carrot-Defekten und Dreieck-Defekten im Siliziumcarbid-Epitaxiewafer gemäß der ersten bevorzugten Ausführungsform und einem Siliziumcarbid-Epitaxiewafer gemäß einem Vergleichsbeispiel zeigt;
    • 5 ist ein Diagramm, das eine Ätzzeitabhängigkeit der Anzahl von Carrot-Defekten und der Anzahl von Dreieck-Defekten des Siliziumcarbid-Epitaxiewafers gemäß der ersten bevorzugten Ausführungsform zeigt;
    • 6 ist eine Schnittansicht, die eine Struktur eines Siliziumcarbid-Epitaxiewafers gemäß einer zweiten bevorzugten Ausführungsform zeigt; und
    • 7 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems zeigt, für das ein Leistungswandler gemäß einer dritten bevorzugten Ausführungsform verwendet wird.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <A. Erste bevorzugte Ausführungsform>
  • 1 ist eine Schnittansicht, die eine Konfiguration eines Siliziumcarbid-Epitaxiewafers 20 gemäß einer ersten bevorzugten Ausführungsform zeigt. Der Siliziumcarbid-Epitaxiewafer 20 umfasst ein Siliziumcarbid-Substrat 1 und eine auf dem Siliziumcarbid-Substrat 1 ausgebildete Siliziumcarbid-Epitaxieschicht 11. Das Siliziumcarbid-Substrat 1 ist von einem n-Typ und weist einen niedrigen Widerstand auf. Die Hauptoberfläche des Siliziumcarbid-Substrats 1 weist einen Off-Winkel in der <11-20>-Richtung von der (0001)-Ebene auf. Der Off-Winkel beträgt etwa 5° oder weniger.
  • Die Siliziumcarbid-Epitaxieschicht 11 umfasst eine erste Siliziumcarbid-Epitaxieschicht 12, die auf dem Siliziumcarbid-Substrat 1 ausgebildet ist, und eine zweite Siliziumcarbid-Epitaxieschicht 13, die auf der ersten Siliziumcarbid-Epitaxieschicht 12 ausgebildet ist. Die erste Siliziumcarbid-Epitaxieschicht 12 und die zweite Siliziumcarbid-Epitaxieschicht 13 haben den gleichen Leitfähigkeitstyp wie derjenige des Siliziumcarbid-Substrats 1 und sind konkret vom n-Typ.
  • 2 ist eine Schnittansicht, die eine schematische Konfiguration eines Züchtungs- bzw. Wachstumsofens 10 zeigt, der ein Hauptteil einer Anlage für epitaktisches Wachstum von Siliziumcarbid ist, die zum Herstellen des Siliziumcarbid-Epitaxiewafers 20 genutzt wird. Der Wachstumsofen 10 enthält einen Drehtisch 2, einen Waferhalter 3, ein Suszeptor 5 und eine Induktionsheizspule 4. Der scheibenförmige Waferhalter 3 ist auf dem Drehtisch 2 platziert und dreht mit einer konstanten Geschwindigkeit zusammen mit dem Drehtisch 2. Eine Vielzahl von Wafertaschen 6 wird auf der Oberfläche des Waferhalters 3 ausgebildet, indem ein Senkbohrprozess durchgeführt wird, und die Siliziumcarbid-Substrate 1 werden in den Wafertaschen 6 platziert. Der Drehtisch 2 und der Waferhalter 3 sind im Suszeptor 5 angeordnet und werden zusammen mit dem Suszeptor 5 induktiv geheizt.
  • Ein Wachstumsgas wird in den Suszeptor 5 zugeführt. Ein Pfeil A in 2 zeigt den Strom des Wachstumsgases an. Als das Wachstumsgas können SiH4-Gas (Silangas), das Siliziumatome enthält, und C3H8-Gas (Propangas), das Kohlenstoffatome enthält, genutzt werden. Ein H2 enthaltendes Trägergas wird genutzt. Die Wachstumstemperatur beträgt zum Beispiel 1450°C oder mehr und 1700°C oder weniger, und der Wachstumsdruck beträgt zum Beispiel 1 × 103 Pa oder mehr und 5 × 104 Pa oder weniger. Nötigenfalls kann gleichzeitig mit dem Wachstumsgas ein Stickstoffgas für eine Störstellendotierung vom n-Typ zugeführt werden, oder ein AI, B oder Be enthaltendes organometallisches Material für eine Störstellendotierung vom p-Typ kann zugeführt werden. Ferner kann HCl oder Dichlorsilan genutzt werden, um die Wachstumsrate zu erhöhen.
  • Beschrieben wird ein Verfahren zum Ausbilden der Siliziumcarbid-Epitaxieschicht 11 auf dem Siliziumcarbid-Substrat 1 unter Verwendung des Wachstumsofens 10. Zuerst wird das Siliziumcarbid-Substrat 1 außerhalb des Suszeptors 5 in der Wafertasche 6 des Waferhalters 3 platziert. Der Waferhalter 3, auf dem das Siliziumcarbid-Substrat 1 platziert ist, wird auf dem im Suszeptor 5 vorgesehenen Drehtisch 2 platziert.
  • Als Nächstes wird das Innere des Suszeptors 5 drucklos gemacht. Elektrische Leistung wird dann der um die äußere Peripherie des Suszeptors 5 gewickelten Induktionsheizspule 4 zugeführt. Indem man der Induktionsheizspule 4 elektrische Leistung zuführt, werden der Suszeptor 5 und der Drehtisch 2 induktiv geheizt. Wenn der Suszeptor 5 und der Drehtisch 2 induktiv geheizt werden, wird auch der drucklos gemachte Raum im Suszeptor 5 durch Strahlungswärme von der Innenwand und dergleichen des Suszeptors 5 geheizt.
  • Das gleiche Material wird für den Waferhalter 3, den Drehtisch 2 und den Suszeptor 5 verwendet. Das Siliziumcarbid-Substrat 1 wird durch Strahlungswärme von der Innenwand und dergleichen des Suszeptors 5 und Wärmeleitung vom Waferhalter 3 geheizt. Wenn der Drehtisch 2 U-förmig ist, wird das Siliziumcarbid-Substrat 1 auch durch Strahlungswärme von einem seitlichen Teilbereich des Drehtisches 2 geheizt. Wenn das Siliziumcarbid-Substrat 1 eine gewünschte Temperatur erreicht, wird in den Suszeptor 5 ein Wachstumsgas zugeführt. Um eine Epitaxieschicht auf dem Siliziumcarbid-Substrat 1 auszubilden, ist es notwendig, das in den Suszeptor 5 zugeführte Wachstumsgas oder dergleichen auf dem Siliziumcarbid-Substrat 1 zu zersetzen, so dass das Siliziumcarbid-Substrat 1 auf etwa 1500°C aufgeheizt wird.
  • Wachstumsgase umfassen SiH4-Gas, C3H8-Gas und H2-Gas. Wenn es notwendig ist, die elektrischen Charakteristiken der auf dem Siliziumcarbid-Substrat 1 ausgebildeten Siliziumcarbid-Epitaxieschicht 11 einzustellen, wird bei Bedarf zusammen mit einem Wachstumsgas Trimethylaluminium-(TMA)-Gas als Dotierstoff vom p-Typ oder N2-Gas als Dotierstoff vom n-Typ zugeführt. In dieser bevorzugten Ausführungsform wurde zusammen mit dem Wachstumsgas N2-Gas zugeführt. Da der Suszeptor 5 so aufgebaut ist, dass er gleichzeitig mit der Zufuhr eines Wachstumsgases oder dergleichen evakuiert wird, ist der Suszeptor 5 immer mit dem frischen Wachstumsgas oder dergleichen gefüllt. Da das Siliziumcarbid-Substrat 1 auf etwa 1500°C oder höher geheizt wird, wird das in den Suszeptor 5 zugeführte Wachstumsgas auf dem Siliziumcarbid-Substrat 1 zersetzt, und eine Epitaxieschicht kann auf dem Siliziumcarbid-Substrat 1 ausgebildet werden.
  • Für den Waferhalter 3, den Drehtisch 2 und den Suszeptor 5 wird das gleiche Material verwendet. In dieser bevorzugten Ausführungsform wird als Material für den Waferhalter 3, den Drehtisch 2 und den Suszeptor 5 mit Siliziumcarbid beschichtetes Graphit verwendet. Dies verhält sich so, da, wenn auf dem Siliziumcarbid-Substrat 1 eine Epitaxieschicht gebildet wird, das Siliziumcarbid-Substrat 1 bis auf etwa 1500°C oder höher geheizt werden muss und der Erwärmung standhalten können muss.
  • Falls der Waferhalter 3, der Drehtisch 2 und der Suszeptor 5 nur aus Graphit geschaffen sind, besteht eine Möglichkeit, dass Graphit während der Ausbildung einer Epitaxieschicht Staub erzeugt. Falls die Epitaxieschicht mit den von Graphit erzeugten feinen Teilchen ausgebildet wird, die auf dem Siliziumcarbid-Substrat 1 platziert werden, wächst beginnend von der Stelle, wo die feinen Teilchen platziert werden, ein Kristall anormal, und Kristalldefekte treten in der Epitaxieschicht auf. Auf der anderen Seite wird, wenn mit Siliziumcarbid beschichtetes Graphit als Material für den Waferhalter 3, den Drehtisch 2 und den Suszeptor 5 verwendet wird, die Erzeugung von Staub von Graphit durch den Siliziumcarbidfilm unterdrückt. Auch wird eine Diffusion von Metallverunreinigungen von Graphit unterdrückt. Es ist vorzuziehen, dass die Metallverunreinigungen nicht diffundieren, weil die Metallverunreinigungen Kristalldefekte in der Epitaxieschicht erzeugen und die elektrischen Charakteristiken der Halbleitervorrichtung beeinflussen. Deshalb ist es vorzuziehen, für den Waferhalter 3, den Drehtisch 2 und den Suszeptor 5 mit Siliziumcarbid beschichtetes Graphit zu verwenden.
  • Alternativ dazu kann mittels eines CVD-Verfahrens oder eines Sinterverfahrens erzeugtes Siliziumcarbid-Material genutzt werden. Zusätzlich zu Siliziumcarbid kann als Beschichtungsmaterial eine TaC- oder CVD-Kohlenstoffbeschichtung genutzt werden. Als Nächstes lässt man H2-Gas als Trägergas mit einem konstanten Volumenstrom strömen, um den Druck im Wachstumsofen 10 auf 1 × 103 Pa oder mehr und 5 × 104 Pa oder weniger einzustellen. Danach werden SiH4-Gas, C3H8-Gas und N2-Gas in den Wachstumsofen 10 zugeführt, um auf dem Siliziumcarbid-Substrat 1 die erste Siliziumcarbid-Epitaxieschicht 12 auszubilden. Bevor die erste Siliziumcarbid-Epitaxieschicht 12 gebildet wird, kann das Siliziumcarbid-Substrat 1 bei 1500°C oder höher geheizt werden, während man nur H2-Gas strömen lässt, wodurch an der Oberfläche des Siliziumcarbid-Substrats 1 anhaftende Siliziumcarbid-Teilchen entfernt werden. Dies macht es möglich, einen Siliziumcarbid-Epitaxiewafer mit wenigen epitaktischen Defekten zu erhalten.
  • Nach einem Aufwachsen der ersten Siliziumcarbid-Epitaxieschicht 12 bis zu einer vorbestimmten Dicke wird die Oberfläche der ersten Siliziumcarbid-Epitaxieschicht 12 geätzt. In dieser bevorzugten Ausführungsform wird die Zufuhr von SiH4-Gas, C3H8-Gas und N2-Gas als Wachstumsgase gestoppt, und die Oberfläche der ersten Siliziumcarbid-Epitaxieschicht 12 wird geätzt, während man nur H2-Gas als Trägergas strömen lässt. Zu dieser Zeit sind der Volumenstrom von H2-Gas und der Druck während des Ätzprozesses die gleichen wie jene während des Wachstums der ersten Siliziumcarbid-Epitaxieschicht 12. Dies hält die Kontinuität des Gasstroms im Wachstumsofen 10 aufrecht und kann daher die Erzeugung von Staub infolge der Luftstromfluktuation des Gases im Wachstumsofen 10 unterdrücken. In dieser bevorzugten Ausführungsform wird die Zufuhr des Wachstumsgases gestoppt, und eine Ätzung wird mit H2-Gas durchgeführt. Die Ätzung kann jedoch während einer Zufuhr des Wachstumsgases durchgeführt werden. In diesem Fall werden epitaktisches Wachstum und Ätzung zur gleichen Zeit durchgeführt. Es ist jedoch nur notwendig, die Volumenströme von SiH4-Gas, C3H8-Gas und N2-Gas als Wachstumsgase so einzustellen, um die Ätzung das Wachstum dominieren zu lassen.
  • Der Ätzbetrag der ersten Siliziumcarbid-Epitaxieschicht 12 kann eingestellt werden, indem der Volumenstrom, der Druck, die Temperatur oder dergleichen von H2-Gas als Trägergas geändert werden. In dieser bevorzugten Ausführungsform wurde der Ätzbetrag der ersten Siliziumcarbid-Epitaxieschicht 12 auf etwa 50 nm festgelegt. Der Ätzbetrag beträgt wünschenswerterweise 1 nm oder mehr und 100 nm oder weniger. Falls der Ätzbetrag geringer als 1 nm ist, kann die Verzerrung der ersten Siliziumcarbid-Epitaxieschicht 12 nicht ausreichend beseitigt werden, was nicht vorzuziehen ist. Falls auf der anderen Seite der Ätzbetrag 100 nm übertrifft, ist dies unter dem Gesichtspunkt der Produktivität nicht vorzuziehen, da der Ätzbetrag als Betrag zur Beseitigung einer Verzerrung ausreicht und die Zeit der Ätzbearbeitung zu lang ist. Da die in der ersten Siliziumcarbid-Epitaxieschicht 12 erzeugte Verzerrung in Abhängigkeit von der Wachstumsbedingung und der Dicke der ersten Siliziumcarbid-Epitaxieschicht 12 oder dem Kristallzustand des Siliziumcarbid-Substrats 1 variieren kann, ist jedoch der Ätzbetrag nicht auf den obigen Bereich beschränkt.
  • Das Verhältnis (C/Si-Verhältnis) der Anzahl an C-Atomen, die im C3H8-Gas enthalten sind, und der Anzahl von Si-Atomen, die im SiH4-Gas enthalten sind, kann das gleiche wie das C/Si-Verhältnis der ersten Epitaxieschicht oder von diesem verschieden sein.
  • Der Volumenstrom des Trägergases (H2) wurde so festgelegt, dass er der gleiche ist, wenn die erste Siliziumcarbid-Epitaxieschicht 12 gebildet wird und wenn die erste Siliziumcarbid-Epitaxieschicht 12 geätzt wird. Falls der Volumenstrom stark fluktuiert, kann aufgrund von Luftstromfluktuationen eine Stauberzeugung auftreten. Daher ist es unter dem Gesichtspunkt der Ausbeute vorzuziehen, den Volumenstrom des Trägergases konstant zu halten. Der Volumenstrom des Trägergases kann jedoch verschieden sein, wenn die erste Siliziumcarbid-Epitaxieschicht 12 gebildet wird und wenn die erste Siliziumcarbid-Epitaxieschicht 12 geätzt wird.
  • In dieser bevorzugten Ausführungsform wird die Verzerrung der Oberflächenschicht der ersten Siliziumcarbid-Epitaxieschicht 12 beseitigt, indem mit H2-Gas geätzt wird; aber ein anderes Verfahren, das die Verzerrung der ersten Siliziumcarbid-Epitaxieschicht 12 beseitigen kann, kann genutzt werden. Beispielsweise kann die Oberfläche der ersten Siliziumcarbid-Epitaxieschicht 12 mittels eines Verfahrens wie etwa eines chemischmechanischen Polierens (CMP), einer Flüssigphase-Ätzung oder Gasphase-Ätzung unter Verwendung eines Gases auf Halogenbasis geätzt werden.
  • Als Nächstes wird die zweite Siliziumcarbid-Epitaxieschicht 13 gebildet, indem die Volumenströme von SiH4-Gas, C3H8-Gas und N2-Gas allmählich erhöht werden. Die Volumenströme des SiH4-Gases, des C3H8-Gases und des N2-Gases können hier die gleichen wie jene, wenn die erste Siliziumcarbid-Epitaxieschicht 12 gebildet wird, oder von jenen verschieden sein.
  • Während die Siliziumcarbid-Epitaxieschicht 11 dicker wird, nimmt die in der Siliziumcarbid-Epitaxieschicht 11 akkumulierte Verzerrung zu. Wenn die Dicke die kritische Filmdicke übersteigt, werden Versetzungen eingebracht, um die Verzerrung abzuschwächen. Folglich werden Carrot-Defekte oder Dreieck-Defekte erzeugt. In dieser bevorzugten Ausführungsform wird jedoch, wie oben beschrieben wurde, eine Ätzung durchgeführt, wenn ein Epitaxiewachstum bis zu einer gewissen Dicke durchgeführt ist, und das Epitaxiewachstum wird erneut durchgeführt. Dies kann eine Verzerrung in der Siliziumcarbid-Epitaxieschicht 11 und von der Siliziumcarbid-Epitaxieschicht 11 hervorgerufene Carrot-Defekte und Dreieck-Defekte reduzieren.
  • 3 zeigt ein Bild, das erhalten wird, indem ein im Siliziumcarbid-Epitaxiewafer 20 enthaltener Dreieck-Defekt nach der Ausbildung der zweiten Siliziumcarbid-Epitaxieschicht 13 mit einem Gerät zur optischen Auswertung von Oberflächendefekten betrachtet wird. Wie man aus 3 ersehen kann, ist innerhalb eines Dreieck-Defekts 30 eine Stufe 31 ausgebildet. Bezug nehmend auf 3 verläuft eine Richtung des Stufenverlaufs eines epitaktischen Wachstums von der linken zur rechten Seite der Zeichnungsfläche. Eine Spitze 32 und eine Basis 33 des Dreieck-Defekts 30 sind in der Stufenverlaufsrichtung ausgerichtet.
  • Die Stufe 31 wird als Folge einer Ätzung während eines epitaktischen Wachstums erzeugt. Die Richtung der Kante der Stufe 31 ist senkrecht zur Stufenverlaufsrichtung. Mit anderen Worten ist die Kante der Stufe 31 parallel zur Basis 33 des Dreieck-Defekts 30. Ferner ist die Oberfläche der zweiten Siliziumcarbid-Epitaxieschicht 13 auf der linken Seite der Stufe 31, das heißt, ein Teilbereich vor der Stufe 31 entlang der Stufenverlaufsrichtung, niedriger als die Oberfläche der zweiten Siliziumcarbid-Epitaxieschicht 13 auf der rechten Seite der Stufe 31, das heißt, der rechte Teilbereich nach der Stufe 31 entlang der Stufenverlaufsrichtung.
  • Ein Siliziumcarbid-Epitaxiewafer, der ohne Durchführen der Ätzung der ersten Siliziumcarbid-Epitaxieschicht 12 und der Ausbildung der zweiten Siliziumcarbid-Epitaxieschicht 13 erhalten wurde, wurde als Vergleichsbeispiel vorbereitet und mit dem Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform verglichen. Die Dicke der ersten Siliziumcarbid-Epitaxieschicht 12 im Siliziumcarbid-Epitaxiewafer des Vergleichsbeispiels ist gleich der Summe der Dicke der ersten Siliziumcarbid-Epitaxieschicht 12 und der Dicke der zweiten Siliziumcarbid-Epitaxieschicht 13 im Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform. Im Siliziumcarbid-Epitaxiewafer des Vergleichsbeispiels ist innerhalb des Dreieck-Defekts in der Oberflächenmorphologie des Dreieck-Defekts keine Stufe ausgebildet. Außerdem sind die Wachstumsanlage, die im Vergleichsbeispiel verwendet wurde, und die Bedingungen zum Ausbilden der ersten Siliziumcarbid-Epitaxieschicht 12 die gleichen wie jene in der ersten bevorzugten Ausführungsform.
  • 4 zeigt die Ergebnisse einer Auswertung der Anzahlen von Carrot-Defekten und Dreieck-Defekten unter Verwendung des Geräts zur optischen Auswertung von Oberflächendefekten in Bezug auf den Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform und den Siliziumcarbid-Epitaxiewafer des Vergleichsbeispiels. Um die Einflüsse einer Ortsabhängigkeit in den Ingots zu eliminieren, wurde diese Auswertung unter einem Positionsabgleich in den jeweiligen Ingots durchgeführt. Aus 4 kann man ersehen, dass der Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform verglichen mit dem Siliziumcarbid-Epitaxiewafer des Vergleichsbeispiels sowohl Carrot-Defekte als auch Dreieck-Defekte signifikant reduziert hat.
  • 5 zeigt die Ergebnisse einer Überprüfung der Ätzzeitabhängigkeit der Anzahl von Carrot-Defekten und der Anzahl von Dreieck-Defekten im Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform. Die Untersuchung wurde für eine Ätzzeit von bis zu 40 Min. ausgeführt. Es wurde bestätigt, dass jeder Defekt tendenziell abnimmt, während die Ätzzeit zunimmt. Da die Oberflächenrauigkeit der Siliziumcarbid-Epitaxieschicht 11 zunimmt, während die Ätzzeit zunimmt, ist jedoch die Ätzzeit vorzugsweise 5 Min. oder länger und 30 Min. oder kürzer.
  • <B. Zweite bevorzugte Ausführungsform>
  • In der ersten bevorzugten Ausführungsform wurde die Oberfläche im Prozess zum Ausbilden der Siliziumcarbid-Epitaxieschicht 11 einmal geätzt. Gemäß der Untersuchung durch die vorliegenden Erfinder ist es vorzuziehen, die Anzahl an Ätzungen entsprechend der Dicke der Siliziumcarbid-Epitaxieschicht 11 zu bestimmen. Konkreter ist es vorzuziehen, eine Ätzung jedes Mal durchzuführen, wenn die Siliziumcarbid-Epitaxieschicht 11 bis zu 2 µm oder mehr und 20 µm oder weniger, bevorzugter 5 µm oder mehr und 15 µm oder weniger, ausgebildet ist. Falls die Dicke der Siliziumcarbid-Epitaxieschicht 11, die vor einer Ätzung wächst, größer als die obige ist, werden zur Abschwächung einer Verzerrung der Siliziumcarbid-Epitaxieschicht 11 Versetzungen eingebracht und bewirken das Auftreten von Carrot-Defekten und Dreieck-Defekten, was nicht vorzuziehen ist. Falls die Dicke der vor einer Ätzung aufgewachsenen Siliziumcarbid-Epitaxieschicht 11 kleiner als die obige ist, erfolgt ferner eine Ätzung häufig, was nicht vorzuziehen ist, da die Produktivität abnimmt.
  • In der zweiten bevorzugten Ausführungsform wird ein über zwei Ätzungen hergestellter Siliziumcarbid-Epitaxiewafer beschrieben. 6 ist eine Schnittansicht eines Siliziumcarbid-Epitaxiewafers 40 gemäß der zweiten bevorzugten Ausführungsform. Der Siliziumcarbid-Epitaxiewafer 40 umfasst ein Siliziumcarbid-Substrat 1 und eine auf dem Siliziumcarbid-Substrat 1 ausgebildete Siliziumcarbid-Epitaxieschicht 11. Die Siliziumcarbid-Epitaxieschicht 11 umfasst eine erste Siliziumcarbid-Epitaxieschicht 12, eine zweite Siliziumcarbid-Epitaxieschicht 13, die auf der ersten Siliziumcarbid-Epitaxieschicht 12 ausgebildet ist, und eine auf der zweiten Siliziumcarbid-Epitaxieschicht 13 ausgebildete dritte Siliziumcarbid-Epitaxieschicht 14. Der Siliziumcarbid-Epitaxiewafer 40 ist von dem Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform insofern verschieden, als der Siliziumcarbid-Epitaxiewafer 40 die dritte Siliziumcarbid-Epitaxieschicht 14 enthält.
  • Der Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform wird erhalten, indem auf dem Siliziumcarbid-Substrat 1 die erste Siliziumcarbid-Epitaxieschicht 12 ausgebildet wird, dann ein Ätzprozess einmal durchgeführt wird und danach die zweite Siliziumcarbid-Epitaxieschicht 13 ausgebildet wird. Im Gegensatz dazu wird der Siliziumcarbid-Epitaxiewafer 40 erhalten, indem ein Ätzprozess und ein epitaktisches Wachstum nach der Ausbildung der ersten Siliziumcarbid-Epitaxieschicht 12 zweimal wiederholt werden. Das heißt, wie in der ersten bevorzugten Ausführungsform wird der Siliziumcarbid-Epitaxiewafer 40 erhalten, indem die zweite Siliziumcarbid-Epitaxieschicht 13 ausgebildet wird, dann ein Ätzprozess durchgeführt wird und danach die dritte Siliziumcarbid-Epitaxieschicht 14 gebildet wird.
  • Die für epitaktisches Wachstum genutzte Wachstumsanlage und die Wachstumsbedingungen für den Siliziumcarbid-Epitaxiewafer 40 sind die gleichen wie jene für den Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform. Man beachte, dass die Gesamtdicke der Siliziumcarbid-Epitaxieschicht 11 in den Siliziumcarbid-Epitaxiewafern 20 und 40 auf die gleiche Dicke, 30 µm, festgelegt wurde. Die gesamte Ätzzeit wurde ebenfalls auf die gleiche Zeit, 30 Min., festgelegt.
  • In der ersten bevorzugten Ausführungsform wurde eine Ätzung nur einmal durchgeführt, wenn die Dicke der Siliziumcarbid-Epitaxieschicht 11 von der Oberfläche des Siliziumcarbid-Substrats 1 aus 15 µm erreichte, wohingegen in der zweiten bevorzugten Ausführungsform eine Ätzung zu jedem der Zeitpunkte durchgeführt wurde, zu denen die Dicke der Siliziumcarbid-Epitaxieschicht 11 von der Oberfläche des Siliziumcarbid-Substrats 1 aus 10 µm und 20 µm erreichte. Als Ergebnis davon, dass der Siliziumcarbid-Epitaxiewafer 40 aus der Wachstumsanlage herausgenommen wurde und die Anzahlen von Carrot-Defekten und Dreieck-Defekten unter Verwendung eines Geräts zur optischen Auswertung von Oberflächendefekten ausgewertet wurden, wurden die Anzahlen von Carrot-Defekten und Dreieck-Defekten nahezu die gleichen wie jene in dem Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform.
  • Gemäß der obigen Beschreibung werden die Ätzung der Siliziumcarbid-Epitaxieschicht 11 und die anschließende Ausbildung der Siliziumcarbid-Epitaxieschicht 11 zweimal wiederholt; aber die Ätzung und die Ausbildung können für eine beliebige Anzahl, dreimal oder mehr, wiederholt werden. Wenn die Ätzung der Siliziumcarbid-Epitaxieschicht 11 und die anschließende Ausbildung der Siliziumcarbid-Epitaxieschicht 11 eine Vielzahl von Malen wiederholt werden, werden innerhalb eines Dreieck-Defekts 30 in der Oberflächenmorphologie des Dreieck-Defekts 30 in der Siliziumcarbid-Epitaxieschicht 11 Stufen 31 ausgebildet, die zahlenmäßig der Anzahl an Ätzungen entsprechen. Unter dem Gesichtspunkt der Produktivität ist es wünschenswert, eine Ätzung jedes Mal durchzuführen, wenn die Siliziumcarbid-Epitaxieschicht 11 bis auf 15 µm ausgebildet ist. Falls sich jedoch die Wachstumsanlage oder die Bedingungen des epitaktischen Wachstums unterscheiden, kann sich auch die Verzerrung der Siliziumcarbid-Epitaxieschicht 11 unterscheiden. Daher ist die erforderliche Anzahl an Ätzungen nicht auf die in dieser bevorzugten Ausführungsform beschriebene Anzahl beschränkt.
  • Das Verfahren zum Herstellen der Siliziumcarbid-Epitaxiewafer 20 und 40, die in den ersten und zweiten bevorzugten Ausführungsformen beschrieben wurden, kann von Kristalldefekten des Siliziumcarbid-Substrats 1 herrührende Carrot-Defekte oder Dreieck-Defekte reduzieren. Jedoch enthält das Siliziumcarbid-Substrat 1 viele Kristalldefekte wie etwa eine Threading-Edge-Dislocation bzw. -Versetzung (TED), Threading-Screw-Versetzung (TSD) oder Basal-Plane-Versetzung (BPD), von denen Carrot-Defekte oder Dreieck-Defekte herrühren. Dementsprechend ist es stochastisch schwierig, Dreieck-Defekte stabil zu eliminieren. Außerdem gibt es eine große Anzahl an Staubteilchen im Wachstumsofen 10, und Dreieck-Defekte, die von Staubteilchen herrühren, die auf das Siliziumcarbid-Substrat 1 gefallen sind, werden gebildet. Dies macht es schwierig, von Staubteilchen herrührende Dreieck-Defekte stabil zu eliminieren. Aus diesen Gründen ist es gegenwärtig schwierig, einen Siliziumcarbid-Epitaxiewafer ohne Dreieck-Defekt stabil herzustellen. Daher ist unter der Annahme, dass der Siliziumcarbid-Epitaxiewafer 20 gemäß der ersten bevorzugten Ausführungsform und der Siliziumcarbid-Epitaxiewafer 40 gemäß der zweiten bevorzugten Ausführungsform Dreieck-Defekte aufweisen, jeder Siliziumcarbid-Epitaxiewafer dadurch gekennzeichnet, dass eine Stufe innerhalb eines Dreieck-Defekts in der Oberflächenmorphologie des Dreieck-Defekts ausgebildet ist.
  • Wie oben beschrieben wurde, umfassen die Siliziumcarbid-Epitaxiewafer 20 und 40 der ersten und zweiten bevorzugten Ausführungsformen jeweils das Siliziumcarbid-Substrat 1 und die auf dem Siliziumcarbid-Substrat 1 ausgebildete Siliziumcarbid-Epitaxieschicht 11. Die Siliziumcarbid-Epitaxieschicht 11 weist den Dreieck-Defekt 30 und die Stufe 31 innerhalb des Dreieck-Defekts 30 in der Oberflächenmorphologie des Dreieck-Defekts 30 auf. Der Umstand, dass die Siliziumcarbid-Epitaxieschicht 11 die Stufe 31 innerhalb des Dreieck-Defekts 30 in der Oberflächenmorphologie des Dreieck-Defekts 30 aufweist, bedeutet, dass während der Ausbildung der Siliziumcarbid-Epitaxieschicht 11 eine Ätzung durchgeführt wurde. Diese Ätzung schwächt eine Verzerrung in der Siliziumcarbid-Epitaxieschicht 11 ab und reduziert daher Carrot-Defekte oder Dreieck-Defekte, die in der Siliziumcarbid-Epitaxieschicht 11 erzeugt werden.
  • Ferner sind in den Siliziumcarbid-Epitaxiewafern 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen die Spitze 32 und die Basis 33 des Dreieck-Defekts 30 in der Stufenverlaufsrichtung ausgerichtet, wenn die Siliziumcarbid-Epitaxieschicht 11 ausgebildet ist, und die Kante der Stufe 31 ist parallel zur Basis 33. Die Tatsache, dass die Kante der Stufe 31 zur Basis 33 parallel ist, zeigt, dass eine Ätzung während des epitaktischen Wachstums durchgeführt wurde und dass die Stufe 31 nicht durch Polierkratzer oder dergleichen, die auf dem Siliziumcarbid-Substrat 1 existieren, vorher hervorgerufen wurde. Diese Ätzung schwächt eine Verzerrung in der Siliziumcarbid-Epitaxieschicht 11 ab und reduziert daher in der Siliziumcarbid-Epitaxieschicht 11 erzeugte Carrot-Defekte oder Dreieck-Defekte.
  • Ferner ist in jedem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ein Teilbereich vor der Stufe der Oberfläche der Siliziumcarbid-Epitaxieschicht 11 entlang der Stufenverlaufsrichtung niedriger als ein Teilbereich nach der Stufe, wenn die Siliziumcarbid-Epitaxieschicht 11 ausgebildet ist. Dies bedeutet, dass die Oberflächenschicht der Siliziumcarbid-Epitaxieschicht 11, die eine Verzerrung enthält, während des epitaktischen Wachstums entfernt wurde. Dies reduziert in der Siliziumcarbid-Epitaxieschicht 11 erzeugte Carrot-Defekte oder Dreieck-Defekte.
  • Das Verfahren zum Herstellen jedes der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen umfasst ein Vorbereiten des Siliziumcarbid-Substrats 1, ein Ausbilden der ersten Siliziumcarbid-Epitaxieschicht 12 auf dem Siliziumcarbid-Substrat 1 bis zu einer Dicke von 5 µm oder mehr und 15 µm oder weniger, ein Ätzen der ersten Siliziumcarbid-Epitaxieschicht 12 bis zu einer Dicke von 5 nm oder mehr und 100 nm oder weniger und, nach der Ätzung, ein Ausbilden der zweiten Siliziumcarbid-Epitaxieschicht 13 auf der ersten Siliziumcarbid-Epitaxieschicht 12. Wie oben beschrieben wurde, schwächt eine Ätzung während des epitaktischen Wachstums eine Verzerrung in der ersten Siliziumcarbid-Epitaxieschicht 12 ab und kann daher durch die Verzerrung hervorgerufene Carrot-Defekte und Dreieck-Defekte reduzieren.
  • <C. Dritte bevorzugte Ausführungsform>
  • In der dritten bevorzugten Ausführungsform werden die auf den Siliziumcarbid-Epitaxiewafern 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ausgebildeten Halbleitervorrichtungen jeweils für einen Leistungswandler verwendet. Obgleich die Halbleitervorrichtung nicht auf einen spezifischen Leistungswandler beschränkt ist, wird im Folgenden als die dritte Ausführungsform ein Beispiel einer Anwendung für einen Dreiphasen-Inverter beschrieben.
  • 7 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems zeigt, für das der Leistungswandler gemäß der dritten bevorzugten Ausführungsform verwendet wird.
  • Das in 7 dargestellte Leistungsumwandlungssystem umfasst eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt dem Leistungswandler 200 DC-Leistung bereit. Die Stromversorgung 100 kann von verschiedenen Komponenten, zum Beispiel einem DC-System, einer Solarzelle, einer Speicherbatterie oder einer Gleichrichterschaltung oder einem mit einem AC-System verbundenen AC/DC-Wandler, gebildet werden. Alternativ dazu kann die Stromversorgung 100 von einem DC/DC-Wandler gebildet werden, der von einem DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Der Leistungswandler 200 ist ein zwischen die Stromversorgung 100 und die Last 300 geschalteter Dreiphasen-Inverter, wandelt die von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Wie in 7 dargestellt ist, enthält der Leistungswandler 200 eine Hauptumwandlungsschaltung 201, die DC-Leistung in AC-Leistung umwandelt und die AC-Leistung abgibt, und eine Ansteuerungsschaltung 202, die ein Ansteuerungssignal abgibt, das jedes Schaltelement der Hauptumwandlungsschaltung 201 ansteuert, und eine Steuerschaltung 203, die an die Ansteuerungsschaltung 202 ein Steuersignal zum Steuern der Ansteuerungsschaltung 202 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der mittels vom Leistungswandler 200 bereitgestellter AC-Leistung angetrieben wird. Man beachte, dass die Last 300 nicht auf eine spezifische Anwendung beschränkt ist und ein an verschiedenen elektrischen Vorrichtungen montierter Elektromotor ist. Beispielsweise wird die Last 300 als Elektromotor für ein Hybridfahrzeug oder ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage verwendet.
  • Im Folgenden werden die Details des Leistungswandlers 200 beschrieben. Die Hauptumwandlungsschaltung 201 enthält ein Schaltelement und eine Reflux-Diode (nicht dargestellt). Wenn das Schaltelement eingeschaltet ist, wandelt die Hauptumwandlungsschaltung 201 von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Obgleich es verschiedene spezifische Schaltungskonfigurationen der Hauptumwandlungsschaltung 201 gibt, ist die Hauptumwandlungsschaltung 201 gemäß dieser bevorzugten Ausführungsform eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und enthält sechs Schaltelemente und sechs Reflux-Dioden, die mit den jeweiligen Schaltelementen antiparallel verbunden sind. Die auf einem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den oben beschriebenen ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung wird für jedes Schaltelement und/oder jede Reflux-Diode der Hauptumwandlungsschaltung 201 verwendet. Sechs Schaltelemente sind zu je zwei Schaltelementen in Reihe geschaltet, um obere und untere Arme auszubilden, und jeder der oberen und unteren Arme bildet je eine Phase (U-Phase, V-Phase oder W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse der oberen und unteren Arme, das heißt, die drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, sind mit der Last 300 verbunden.
  • Die Ansteuerungsschaltung 202 erzeugt ein Ansteuerungssignal zum Ansteuern des Schaltelements der Hauptumwandlungsschaltung 201 und stellt das Ansteuerungssignal der Steuerelektrode des Schaltelements der Hauptumwandlungsschaltung 201 bereit. Konkreter werden gemäß einem Steuersignal von einer (später zu beschreibenden) Steuerschaltung 203 ein Ansteuerungssignal zum Einschalten des Schaltelements und ein Ansteuerungssignal zum Ausschalten des Schaltelements an die Steuerelektrode jedes Schaltelements abgegeben. Wenn das Schaltelement auf EIN gehalten wird, ist das Ansteuerungssignal ein Spannungssignal (EIN-Signal), das gleich der Schwellenspannung des Schaltelements oder höher ist. Wenn das Schaltelement auf AUS gehalten wird, ist das Ansteuerungssignal ein Spannungssignal (AUS-Signal), das gleich der Schwellenspannung des Schaltelements oder niedriger ist.
  • Die Steuerschaltung 203 steuert das Schaltelement der Hauptumwandlungsschaltung 201, um so der Last 300 eine gewünschte Leistung bereitzustellen. Konkreter wird basierend auf der der Last 300 bereitzustellenden Leistung die Zeit (Ein-Zeit), während der jedes Schaltelement der Hauptumwandlungsschaltung 201 eingeschaltet sein soll, berechnet. Beispielsweise kann die Hauptumwandlungsschaltung 201 mittels einer PWM-Steuerung gesteuert werden, die die Ein-Zeit des Schaltelements gemäß der abzugebenden Spannung moduliert. Ein Steuerungsbefehl (Steuersignal) wird dann an die Ansteuerungsschaltung 202 abgegeben, um zu jedem Zeitpunkt ein EIN-Signal an das Schaltelement abzugeben, das eingeschaltet sein soll, und ein AUS-Signal an das Schaltelement abzugeben, das ausgeschaltet sein soll. Gemäß diesem Steuersignal gibt die Ansteuerungsschaltung 202 ein EIN-Signal oder ein AUS-Signal als Ansteuerungssignal an die Steuerelektrode jedes Schaltelements ab.
  • Im Leistungswandler gemäß dieser bevorzugten Ausführungsform ist die Ausbeute verbessert, da die in irgendeinem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung als das Schaltelement der Hauptumwandlungsschaltung 201 verwendet wird.
  • In dieser bevorzugten Ausführungsform wurde das Beispiel beschrieben, in welchem die auf jedem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung für den Dreiphasen-Inverter mit zwei Niveaus verwendet wird. Diese Halbleitervorrichtung kann für verschiedene Arten von Leistungswandlern verwendet werden. In dieser bevorzugten Ausführungsform wurde der Leistungswandler mit zwei Niveaus beispielhaft dargestellt. Jedoch kann ein Leistungswandler mit drei Niveaus oder mehr Niveaus verwendet werden. Wenn einer einphasigen Last Leistung bereitgestellt wird, kann die auf jedem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung für einen Einphasen-Inverter verwendet werden. Wenn einer DC-Last oder dergleichen Leistung bereitgestellt wird, ist es außerdem möglich, die auf jedem der Siliziumcarbid-Epitaxiewafer 20 und 40 gemäß den ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung für einen DC/DC-Wandler oder AC/DC-Wandler zu verwenden.
  • Der Leistungswandler, für den die auf jedem der Siliziumcarbid-Epitaxiewafer 20 und 40 der ersten und zweiten bevorzugten Ausführungsformen ausgebildete Halbleitervorrichtung verwendet wird, ist nicht auf den Fall beschränkt, in dem die oben beschriebene Last ein Elektromotor ist. Beispielsweise kann dieser Leistungswandler als Stromversorgungsvorrichtung für eine Elektroerodiermaschine, eine Laserbearbeitungsmaschine, eine Kocheinrichtung mit Induktionsheizung oder ein System zur kontaktlosen Leistungseinspeisung verwendet werden. Außerdem kann der Leistungswandler als Leistungskonditionierer für ein System zur Erzeugung von Solarenergie oder ein Leistungsspeichersystem verwendet werden.
  • Man beachte, dass in der vorliegenden Erfindung die jeweiligen bevorzugten Ausführungsformen frei kombiniert und innerhalb des Umfangs der Erfindung nach Bedarf modifiziert und weggelassen werden können.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2018006384 [0006, 0007]

Claims (5)

  1. Siliziumcarbid-Epitaxiewafer (20, 40), aufweisend: ein Siliziumcarbid-Substrat (1); und eine Siliziumcarbid-Epitaxieschicht (11), die auf dem Siliziumcarbid-Substrat (1) ausgebildet ist, wobei die Siliziumcarbid-Epitaxieschicht (11) einen Dreieck-Defekt (30) und eine Stufe (31) innerhalb des Dreieck-Defekts (30) in einer Oberflächenmorphologie des Dreieck-Defekts (30) aufweist.
  2. Siliziumcarbid-Epitaxiewafer (20, 40) nach Anspruch 1, wobei eine Spitze (32) und eine Basis (33) des Dreieck-Defekts (30) in einer Stufenverlaufsrichtung während einer Ausbildung der Siliziumcarbid-Epitaxieschicht (11) ausgerichtet werden, und eine Kante der Stufe (31) zur Basis (33) parallel ist.
  3. Siliziumcarbid-Epitaxiewafer (20, 40) nach Anspruch 1 oder 2, wobei ein Teilbereich vor der Stufe (31) einer Oberfläche der Siliziumcarbid-Epitaxieschicht (11) entlang der Stufenverlaufsrichtung niedriger ist als ein Teilbereich nach der Stufe (31).
  4. Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers (20, 40), wobei das Verfahren aufweist: Vorbereiten eines Siliziumcarbid-Substrats (1); Ausbilden einer ersten Siliziumcarbid-Epitaxieschicht (12) auf dem Siliziumcarbid-Substrat (1) bis zu einer Dicke von 5 µm oder mehr und 15 µm oder weniger; Ätzen der ersten Siliziumcarbid-Epitaxieschicht (12) bis zu einer Dicke 5 nm oder mehr und 100 nm oder weniger; und nach dem Ätzen, Ausbilden einer zweiten Siliziumcarbid-Epitaxieschicht (13) auf der ersten Siliziumcarbid-Epitaxieschicht (12).
  5. Leistungswandler (200), aufweisend: eine Hauptumwandlungsschaltung (201), die eine auf dem Siliziumcarbid-Epitaxiewafer (20, 40) nach einem der Ansprüche 1 bis 3 ausgebildete Halbleitervorrichtung aufweist und eingespeiste Leistung umwandelt und abgibt; eine Ansteuerungsschaltung (202), die an die Halbleitervorrichtung ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung abgibt; und eine Steuerschaltung (203), die an die Ansteuerungsschaltung (202) ein Steuersignal zum Steuern der Ansteuerungsschaltung (202) abgibt.
DE102020204097.4A 2019-04-05 2020-03-30 Siliziumcarbid-Epitaxiewafer, Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers und Leistungswandler Pending DE102020204097A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-072654 2019-04-05
JP2019072654A JP2020170816A (ja) 2019-04-05 2019-04-05 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置

Publications (1)

Publication Number Publication Date
DE102020204097A1 true DE102020204097A1 (de) 2020-10-08

Family

ID=72518764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020204097.4A Pending DE102020204097A1 (de) 2019-04-05 2020-03-30 Siliziumcarbid-Epitaxiewafer, Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers und Leistungswandler

Country Status (4)

Country Link
US (1) US20200321437A1 (de)
JP (1) JP2020170816A (de)
CN (1) CN111799321A (de)
DE (1) DE102020204097A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022153918A1 (de) * 2021-01-15 2022-07-21
CN113345798B (zh) * 2021-06-01 2022-07-12 中科汇通(内蒙古)投资控股有限公司 一种SiC基片外延制备GaN的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6037671B2 (ja) * 2012-06-19 2016-12-07 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2014175412A (ja) * 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP6311384B2 (ja) * 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
EP3266907A4 (de) * 2015-03-03 2018-10-24 Showa Denko K.K. Sic-epitaxialwafer und verfahren zur herstellung des sic-epitaxialwafers
EP3330415A4 (de) * 2015-07-29 2019-03-20 Showa Denko K.K. Verfahren zur herstellung eines epitaktischen siliciumcarbid-einkristallwafers
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
CN105826186B (zh) * 2015-11-12 2018-07-10 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN109155239B (zh) * 2016-05-20 2023-04-21 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
US11320388B2 (en) * 2016-08-31 2022-05-03 Showa Denko K.K. SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP7017021B2 (ja) * 2016-08-31 2022-02-08 富士電機株式会社 炭化珪素半導体基体、炭化珪素半導体基体の結晶軸合わせ方法および炭化珪素半導体装置の製造方法
WO2018043171A1 (ja) * 2016-08-31 2018-03-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6931995B2 (ja) * 2016-12-28 2021-09-08 昭和電工株式会社 ＳｉＣウェハの欠陥測定方法、標準サンプル及びＳｉＣエピタキシャルウェハの製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
WO2018185916A1 (ja) * 2017-04-06 2018-10-11 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、ＳｉＣエピタキシャルウエハの製造方法、ＳｉＣデバイス及び電力変換装置
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
JP7163587B2 (ja) * 2018-02-07 2022-11-01 富士電機株式会社 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
JP7023882B2 (ja) * 2019-02-04 2022-02-22 株式会社東芝 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置
JP7148427B2 (ja) * 2019-02-06 2022-10-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2020202289A (ja) * 2019-06-10 2020-12-17 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
CN111799321A (zh) 2020-10-20
JP2020170816A (ja) 2020-10-15
US20200321437A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
DE112011103569B4 (de) Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus
DE102015202131B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE102007047231A1 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE60200261T2 (de) Kristall einer Verbindung und Verfahren zur deren Herstellung
DE112016004194T5 (de) Epitaxiales substrat aus siliciumcarbid und siliciumcarbid-halbleitereinrichtung
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102014205466B4 (de) Einkristall-4H-SiC-Substrat und Verfahren zu seiner Herstellung
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE102020204097A1 (de) Siliziumcarbid-Epitaxiewafer, Verfahren zum Herstellen eines Siliziumcarbid-Epitaxiewafers und Leistungswandler
JP6264768B2 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP6448419B2 (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
DE112016004430T5 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Vorrichtung zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats
DE112015002906B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112016004127T5 (de) Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
JP6841321B2 (ja) ＳｉＣエピタキシャルウエハの製造方法
DE102017201744B4 (de) Verfahren zum Herstellen eines Siliziumkarbid-Epitaxialwafers, Verfahren zum Herstellen einer Siliziumkarbid-Halbleiteranordnung und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE102020202321B4 (de) Epitaktischer SiC-Wafer und dessen Verwendung in einer Halbleitervorrichtung und in einem Leistungswandler
DE112017006972T5 (de) Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
US10329689B2 (en) Silicon carbide epitaxial wafer and process for producing same
DE112017006965T5 (de) Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
EP3112504A1 (de) Herstellungsverfahren für einen epitaktischen siliciumcarbidwafer
DE102015218218B4 (de) Verfahren zur Herstellung eines gebondeten SiC-Wafers
WADA et al. High-Quality 6-inch SiC Epitaxial Wafer “EpiEra”

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication