JP2000101194A - 半導体層の形成方法ならびに半導体素子の製造方法 - Google Patents
半導体層の形成方法ならびに半導体素子の製造方法Info
- Publication number
- JP2000101194A JP2000101194A JP26778098A JP26778098A JP2000101194A JP 2000101194 A JP2000101194 A JP 2000101194A JP 26778098 A JP26778098 A JP 26778098A JP 26778098 A JP26778098 A JP 26778098A JP 2000101194 A JP2000101194 A JP 2000101194A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- gan
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体ウエハの広い領域において格子欠陥の
少ない高品質な半導体層を薄い層厚で形成する方法を提
供することである。 【解決手段】 サファイア基板１上に、アンドープのＡ
ｌＧａＮからなるバッファ層２およびアンドープのＧａ
Ｎ層３を順に形成し、さらにこの上に、ＳｉＯ2膜４か
らなるストライプ状パターンを形成する。続いてＳｉＯ
2 膜４上およびＧａＮ層３上にアンドープのＧａＮ層６
を再成長させた後、ＧａＮ層６の表面を研磨する。
少ない高品質な半導体層を薄い層厚で形成する方法を提
供することである。 【解決手段】 サファイア基板１上に、アンドープのＡ
ｌＧａＮからなるバッファ層２およびアンドープのＧａ
Ｎ層３を順に形成し、さらにこの上に、ＳｉＯ2膜４か
らなるストライプ状パターンを形成する。続いてＳｉＯ
2 膜４上およびＧａＮ層３上にアンドープのＧａＮ層６
を再成長させた後、ＧａＮ層６の表面を研磨する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＮ（窒化ガリ
ウム）、ＡｌＮ（窒化アルミニウム）もしくはＩｎＮ
（窒化インジウム）またはこれらの混晶等のIII −Ｖ族
窒化物系半導体（以下、窒化物系半導体と呼ぶ）からな
る化合物半導体層の形成方法および半導体素子の製造方
法に関する。
ウム）、ＡｌＮ（窒化アルミニウム）もしくはＩｎＮ
（窒化インジウム）またはこれらの混晶等のIII −Ｖ族
窒化物系半導体（以下、窒化物系半導体と呼ぶ）からな
る化合物半導体層の形成方法および半導体素子の製造方
法に関する。
【０００２】
【従来の技術】近年、青色または紫色の光を発する発光
ダイオード、半導体レーザ素子等の半導体発光素子とし
て、ＧａＮ系半導体発光素子の実用化が進んできてい
る。ＧａＮ系半導体発光素子の製造の際には、ＧａＮか
らなる基板が存在しないため、サファイア（Ａｌ
2 Ｏ3 ）等の絶縁性基板上に各層をエピタキシャル成長
させている。
ダイオード、半導体レーザ素子等の半導体発光素子とし
て、ＧａＮ系半導体発光素子の実用化が進んできてい
る。ＧａＮ系半導体発光素子の製造の際には、ＧａＮか
らなる基板が存在しないため、サファイア（Ａｌ
2 Ｏ3 ）等の絶縁性基板上に各層をエピタキシャル成長
させている。
【０００３】しかしながら、ＧａＮ系半導体発光素子で
は、ＧａＮおよびサファイア基板の格子定数の違いか
ら、サファイア基板上に成長したＧａＮ系半導体結晶に
は、通常、１０9 個／ｃｍ2 程度の格子欠陥が存在す
る。このような格子欠陥はサファイア基板の表面からＧ
ａＮ系半導体層へ伝播する。この格子欠陥のために、サ
ファイア基板上のＧａＮ系半導体層からなる半導体発光
素子では、素子特性および信頼性の劣化が生じる。
は、ＧａＮおよびサファイア基板の格子定数の違いか
ら、サファイア基板上に成長したＧａＮ系半導体結晶に
は、通常、１０9 個／ｃｍ2 程度の格子欠陥が存在す
る。このような格子欠陥はサファイア基板の表面からＧ
ａＮ系半導体層へ伝播する。この格子欠陥のために、サ
ファイア基板上のＧａＮ系半導体層からなる半導体発光
素子では、素子特性および信頼性の劣化が生じる。
【０００４】格子欠陥による素子特性および信頼性の劣
化の問題を解決する方法として、半導体層を横方向に成
長させるラテラル成長法が提案されている。図４は従来
のラテラル成長法を説明するための模式的工程断面図で
ある。
化の問題を解決する方法として、半導体層を横方向に成
長させるラテラル成長法が提案されている。図４は従来
のラテラル成長法を説明するための模式的工程断面図で
ある。
【０００５】図４（ａ）に示すように、サファイア基板
１１上にアンドープのＡｌＧａＮバッファ層１２および
アンドープのＧａＮ層１３を順に連続的に成長させる。
ＧａＮ層１３には上下方向に延びる格子欠陥１５が存在
する。このＧａＮ層１３上に、ストライプ状のＳｉＯ2
膜１４を形成する。
１１上にアンドープのＡｌＧａＮバッファ層１２および
アンドープのＧａＮ層１３を順に連続的に成長させる。
ＧａＮ層１３には上下方向に延びる格子欠陥１５が存在
する。このＧａＮ層１３上に、ストライプ状のＳｉＯ2
膜１４を形成する。
【０００６】次に、図４（ｂ）に示すように、ストライ
プ状のＳｉＯ2 膜１４間に露出したＧａＮ層１３上にア
ンドープのＧａＮ層１６を再成長させる。この場合、Ｇ
ａＮ層１６は図中の矢印Ｙの方向へ再成長し、これに伴
い、格子欠陥１５もＹ方向へ延びる。
プ状のＳｉＯ2 膜１４間に露出したＧａＮ層１３上にア
ンドープのＧａＮ層１６を再成長させる。この場合、Ｇ
ａＮ層１６は図中の矢印Ｙの方向へ再成長し、これに伴
い、格子欠陥１５もＹ方向へ延びる。
【０００７】ＧａＮ層１６をさらに再成長させると、Ｇ
ａＮ層１６が図中の矢印Ｘの方向にも成長し、ＳｉＯ2
膜１４上にもＧａＮ層１６が形成される。このようにし
て、図４（ｃ）に示すように、ＳｉＯ2 膜１４上および
ＳｉＯ2 膜１４間のＧａＮ１３上に、ＧａＮ層１６が形
成される。
ａＮ層１６が図中の矢印Ｘの方向にも成長し、ＳｉＯ2
膜１４上にもＧａＮ層１６が形成される。このようにし
て、図４（ｃ）に示すように、ＳｉＯ2 膜１４上および
ＳｉＯ2 膜１４間のＧａＮ１３上に、ＧａＮ層１６が形
成される。
【０００８】このようなラテラル成長法を用いると、Ｓ
ｉＯ2 膜１４上に、格子欠陥の存在しない高品質なＧａ
Ｎ結晶を形成することができる。
ｉＯ2 膜１４上に、格子欠陥の存在しない高品質なＧａ
Ｎ結晶を形成することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、ＧａＮ
層１６の再成長において、矢印Ｙの方向へは成長しやす
いが、矢印Ｘの方向へは成長しにくい。したがって、Ｘ
の方向とＹの方向とではＧａＮ層１６の成長速度に差が
生じる。このため、ＧａＮ層１６の表面を図４（ｄ）に
示すように平坦化するためには、基板温度を調節するこ
とにより、所定の方向における成長速度を調整するとと
もに、ＧａＮ層１６の厚みＤ2 を１５μｍ以上と厚くす
る必要があった。それゆえ、ＧａＮ層１６の形成には時
間が長くかかっていた。
層１６の再成長において、矢印Ｙの方向へは成長しやす
いが、矢印Ｘの方向へは成長しにくい。したがって、Ｘ
の方向とＹの方向とではＧａＮ層１６の成長速度に差が
生じる。このため、ＧａＮ層１６の表面を図４（ｄ）に
示すように平坦化するためには、基板温度を調節するこ
とにより、所定の方向における成長速度を調整するとと
もに、ＧａＮ層１６の厚みＤ2 を１５μｍ以上と厚くす
る必要があった。それゆえ、ＧａＮ層１６の形成には時
間が長くかかっていた。
【００１０】また、サファイア基板１１とＧａＮ層１６
とでは熱膨張係数が異なるため、半導体ウエハを成長時
の基板温度よりも低温にした場合、半導体ウエハに反り
が生じる。特に、厚みの大きなＧａＮ層１６を含む半導
体ウエハにおいては、大きな反りが生じる。このため、
半導体ウエハに結晶成長後のプロセスを行いにくい。
とでは熱膨張係数が異なるため、半導体ウエハを成長時
の基板温度よりも低温にした場合、半導体ウエハに反り
が生じる。特に、厚みの大きなＧａＮ層１６を含む半導
体ウエハにおいては、大きな反りが生じる。このため、
半導体ウエハに結晶成長後のプロセスを行いにくい。
【００１１】一方、上記のように基板温度を調節しなが
ら厚いＧａＮ層１６を形成した場合であっても、表面が
平坦なＧａＮ層１６が得られるのは半導体ウエハの一部
領域に限られる。このため、残りの領域の半導体ウエハ
は半導体発光素子の製造に利用できない。
ら厚いＧａＮ層１６を形成した場合であっても、表面が
平坦なＧａＮ層１６が得られるのは半導体ウエハの一部
領域に限られる。このため、残りの領域の半導体ウエハ
は半導体発光素子の製造に利用できない。
【００１２】本発明の目的は、半導体ウエハの広い領域
において格子欠陥の少ない高品質な半導体層を薄い層厚
で形成する方法を提供することである。
において格子欠陥の少ない高品質な半導体層を薄い層厚
で形成する方法を提供することである。
【００１３】本発明の他の目的は、格子欠陥の少ない高
品質な半導体素子を効率良く製造する製造方法を提供す
ることである。
品質な半導体素子を効率良く製造する製造方法を提供す
ることである。
【００１４】
【課題を解決するための手段および発明の効果】第１の
発明に係る半導体層の形成方法は、基板の上に六方晶系
の第１の半導体層を形成する工程と、第１の半導体層上
に所定間隔で複数のストライプ状絶縁膜を形成する工程
と、第１の半導体層上および複数のストライプ状絶縁膜
上にラテラル成長法を用いて六方晶系の第２の半導体層
を形成する工程と、第２の半導体層の表面を研磨する工
程とを備えたものである。
発明に係る半導体層の形成方法は、基板の上に六方晶系
の第１の半導体層を形成する工程と、第１の半導体層上
に所定間隔で複数のストライプ状絶縁膜を形成する工程
と、第１の半導体層上および複数のストライプ状絶縁膜
上にラテラル成長法を用いて六方晶系の第２の半導体層
を形成する工程と、第２の半導体層の表面を研磨する工
程とを備えたものである。
【００１５】本発明に係る半導体層の形成方法において
は、第１の半導体層上に、複数のストライプ状絶縁膜を
介して、ラテラル成長法により第２の半導体層を形成す
る。このため、絶縁膜上の第２の半導体層に、第１の半
導体層から格子欠陥が伝播しない。したがって、格子欠
陥がほとんど存在しない高品質な第２の半導体層が得ら
れる。
は、第１の半導体層上に、複数のストライプ状絶縁膜を
介して、ラテラル成長法により第２の半導体層を形成す
る。このため、絶縁膜上の第２の半導体層に、第１の半
導体層から格子欠陥が伝播しない。したがって、格子欠
陥がほとんど存在しない高品質な第２の半導体層が得ら
れる。
【００１６】また、第２の半導体層の表面を研磨するた
め、短時間で、半導体ウエハの表面を広い範囲にわたり
均一に平坦化することができる。
め、短時間で、半導体ウエハの表面を広い範囲にわたり
均一に平坦化することができる。
【００１７】また、第１の半導体層が、ガリウム、アル
ミニウムおよびインジウムの少なくとも１つを含む窒化
物系半導体からなり、第２の半導体層が、ガリウム、ア
ルミニウムおよびインジウムの少なくとも１つを含む窒
化物系半導体からなってもよい。
ミニウムおよびインジウムの少なくとも１つを含む窒化
物系半導体からなり、第２の半導体層が、ガリウム、ア
ルミニウムおよびインジウムの少なくとも１つを含む窒
化物系半導体からなってもよい。
【００１８】これにより、絶縁膜上の第２の半導体層
は、格子欠陥がほとんど存在しない高品質な窒化物系半
導体層となる。このような高品質な第２の窒化物系半導
体層を利用して窒化物系半導体素子を作製した場合、高
性能かつ信頼性の高い窒化物系半導体素子が得られる。
は、格子欠陥がほとんど存在しない高品質な窒化物系半
導体層となる。このような高品質な第２の窒化物系半導
体層を利用して窒化物系半導体素子を作製した場合、高
性能かつ信頼性の高い窒化物系半導体素子が得られる。
【００１９】さらに、研磨により第２の半導体層の厚み
を１０μｍ以下にすることが好ましい。
を１０μｍ以下にすることが好ましい。
【００２０】これにより、平坦な表面を有する第２の半
導体層を薄い層厚で形成することが可能となる。また、
第２の半導体層の厚みを薄くすることにより、サファイ
ア基板および第２の半導体層において熱膨張係数の違い
により生じる半導体ウエハの反りを抑えることが可能と
なる。
導体層を薄い層厚で形成することが可能となる。また、
第２の半導体層の厚みを薄くすることにより、サファイ
ア基板および第２の半導体層において熱膨張係数の違い
により生じる半導体ウエハの反りを抑えることが可能と
なる。
【００２１】複数のストライプ状絶縁膜を基板の＜１０
-1０＞方向または＜１１-2０＞方向に沿って形成するこ
とが好ましい。
-1０＞方向または＜１１-2０＞方向に沿って形成するこ
とが好ましい。
【００２２】この場合、第２の半導体層は所定の面方位
の結晶面を露出させながら成長し易い。
の結晶面を露出させながら成長し易い。
【００２３】第２の発明に係る半導体素子の製造方法
は、基板上に六方晶系の第１の半導体層を形成する工程
と、第１の半導体層上に所定間隔で複数のストライプ状
絶縁膜を形成する工程と、第１の半導体層上および複数
のストライプ状絶縁膜上にラテラル成長法を用いて六方
晶系の第２の半導体層を形成する工程と、第２の半導体
層の表面を研磨する工程と、研磨された第２の半導体層
上に六方晶系の第３の半導体層を形成する工程とを備え
たものである。
は、基板上に六方晶系の第１の半導体層を形成する工程
と、第１の半導体層上に所定間隔で複数のストライプ状
絶縁膜を形成する工程と、第１の半導体層上および複数
のストライプ状絶縁膜上にラテラル成長法を用いて六方
晶系の第２の半導体層を形成する工程と、第２の半導体
層の表面を研磨する工程と、研磨された第２の半導体層
上に六方晶系の第３の半導体層を形成する工程とを備え
たものである。
【００２４】本発明に係る半導体素子の製造方法におい
ては、第１の半導体層上に、複数のストライプ状絶縁膜
を介してラテラル成長法を用いて第２の半導体層を形成
し、さらにその上に、第３の半導体層を形成する。
ては、第１の半導体層上に、複数のストライプ状絶縁膜
を介してラテラル成長法を用いて第２の半導体層を形成
し、さらにその上に、第３の半導体層を形成する。
【００２５】絶縁膜が存在する領域上の第２の半導体層
および第３の半導体層には格子欠陥がほとんど存在しな
い。したがって、絶縁膜上部の素子領域が高品質とな
る。
および第３の半導体層には格子欠陥がほとんど存在しな
い。したがって、絶縁膜上部の素子領域が高品質とな
る。
【００２６】また、第２の半導体層の表面を研磨するこ
とにより、薄い層厚で、半導体ウエハの表面を広い範囲
にわたり均一に平坦化することが可能となる。その結
果、半導体ウエハの反りを減らすことができるととも
に、半導体ウエハの広い領域に多数の半導体素子を製造
可能となる。
とにより、薄い層厚で、半導体ウエハの表面を広い範囲
にわたり均一に平坦化することが可能となる。その結
果、半導体ウエハの反りを減らすことができるととも
に、半導体ウエハの広い領域に多数の半導体素子を製造
可能となる。
【００２７】
【発明の実施の形態】図１は本発明の実施例におけるＧ
ａＮ系半導体層の形成方法を示す模式的工程断面図であ
る。
ａＮ系半導体層の形成方法を示す模式的工程断面図であ
る。
【００２８】まず、図１（ａ）に示すように、サファイ
ア基板１のｃ面上に、アンドープのＡｌ0.5 Ｇａ0.5 Ｎ
からなる厚さ２００Åのバッファ層２および厚さ５μｍ
のアンドープのＧａＮ層３を順に成長させる。バッファ
層２は基板温度６００℃で成長させ、ＧａＮ層３は基板
温度１０００〜１１００℃で成長させる。このようにし
て形成したＧａＮ層３には、上下方向に伸びる格子欠陥
５が存在する。
ア基板１のｃ面上に、アンドープのＡｌ0.5 Ｇａ0.5 Ｎ
からなる厚さ２００Åのバッファ層２および厚さ５μｍ
のアンドープのＧａＮ層３を順に成長させる。バッファ
層２は基板温度６００℃で成長させ、ＧａＮ層３は基板
温度１０００〜１１００℃で成長させる。このようにし
て形成したＧａＮ層３には、上下方向に伸びる格子欠陥
５が存在する。
【００２９】次に、ＥＢ法（電子ビーム蒸着法）または
ＣＶＤ法（化学気相成長法）によりＧａＮ層３上にＳｉ
Ｏ2 膜４を形成し、フォトリソグラフィおよびフッ酸系
エッチング液によるエッチングを行い、ＳｉＯ2 膜４か
らなるストライプ状パターンを構成する。
ＣＶＤ法（化学気相成長法）によりＧａＮ層３上にＳｉ
Ｏ2 膜４を形成し、フォトリソグラフィおよびフッ酸系
エッチング液によるエッチングを行い、ＳｉＯ2 膜４か
らなるストライプ状パターンを構成する。
【００３０】ストライプ状のＳｉＯ2 膜４の幅Ｗ1 は１
〜７μｍの範囲とし、ピッチＷ2 は２〜１０μｍの範囲
とすることが好ましい。また、ＳｉＯ2 膜４の厚みは
０．１〜３μｍとすることが好ましい。なお、ストライ
プ状のＳｉＯ2 膜４のピッチＷ 2 が２μｍ程度と狭い場
合、ＳｉＯ2 膜４が厚いと、ＳｉＯ2 膜４をパターンニ
ングするのが困難になる。このため、ＳｉＯ2 膜４のピ
ッチＷ2 が狭い場合は、ＳｉＯ2 膜４の厚みを１μｍ以
下にするのが好ましい。
〜７μｍの範囲とし、ピッチＷ2 は２〜１０μｍの範囲
とすることが好ましい。また、ＳｉＯ2 膜４の厚みは
０．１〜３μｍとすることが好ましい。なお、ストライ
プ状のＳｉＯ2 膜４のピッチＷ 2 が２μｍ程度と狭い場
合、ＳｉＯ2 膜４が厚いと、ＳｉＯ2 膜４をパターンニ
ングするのが困難になる。このため、ＳｉＯ2 膜４のピ
ッチＷ2 が狭い場合は、ＳｉＯ2 膜４の厚みを１μｍ以
下にするのが好ましい。
【００３１】続いて、図１（ｂ）に示すように、ストラ
イプ状のＳｉＯ2 膜４間に露出したＧａＮ層３上に、ア
ンドープのＧａＮ層６を基板温度１０００〜１１００℃
で再成長させる。これにより、ＧａＮ層６は｛１-1０
１｝面７を露出させながら成長する。なお、ＳｉＯ2 膜
４上においては、ＧａＮ層６は再成長することができな
い。
イプ状のＳｉＯ2 膜４間に露出したＧａＮ層３上に、ア
ンドープのＧａＮ層６を基板温度１０００〜１１００℃
で再成長させる。これにより、ＧａＮ層６は｛１-1０
１｝面７を露出させながら成長する。なお、ＳｉＯ2 膜
４上においては、ＧａＮ層６は再成長することができな
い。
【００３２】一方、ＧａＮ層３に存在する格子欠陥５
は、ＧａＮ層６の再成長にともない矢印Ｙの方向へ延び
るため、ＧａＮ層６には格子欠陥５が存在する。
は、ＧａＮ層６の再成長にともない矢印Ｙの方向へ延び
るため、ＧａＮ層６には格子欠陥５が存在する。
【００３３】さらにＧａＮ層６を成長させると、図１
（ｃ）に示すように、露出したＧａＮ層３上において、
ＧａＮ層６が矢印Ｙの方向に成長するとともに、矢印Ｘ
の方向にも成長する。これにより、ＳｉＯ2 膜４上にも
ＧａＮ層６が形成される。なお、ＧａＮ層６の矢印Ｘの
方向の成長においては格子欠陥５が伝播しないため、Ｓ
ｉＯ2 膜４上のＧａＮ層６には格子欠陥５が存在しな
い。このようにして矢印Ｘの方向および矢印Ｙの方向に
ＧａＮ層６を再成長させ、ＳｉＯ2 膜４がＧａＮ層６に
より埋め込まれた後、ＧａＮ層６の再成長を停止させ
る。
（ｃ）に示すように、露出したＧａＮ層３上において、
ＧａＮ層６が矢印Ｙの方向に成長するとともに、矢印Ｘ
の方向にも成長する。これにより、ＳｉＯ2 膜４上にも
ＧａＮ層６が形成される。なお、ＧａＮ層６の矢印Ｘの
方向の成長においては格子欠陥５が伝播しないため、Ｓ
ｉＯ2 膜４上のＧａＮ層６には格子欠陥５が存在しな
い。このようにして矢印Ｘの方向および矢印Ｙの方向に
ＧａＮ層６を再成長させ、ＳｉＯ2 膜４がＧａＮ層６に
より埋め込まれた後、ＧａＮ層６の再成長を停止させ
る。
【００３４】ＧａＮ層６の再成長においては、矢印Ｙの
方向の成長が矢印Ｘの方向の成長に比べて成長速度が速
い。そのため、再成長を停止した際のＧａＮ層６の表面
は凹凸状となる。このような凹凸状のＧａＮ層６の表面
を平坦化するため、ＧａＮ層６の表面を研磨する。
方向の成長が矢印Ｘの方向の成長に比べて成長速度が速
い。そのため、再成長を停止した際のＧａＮ層６の表面
は凹凸状となる。このような凹凸状のＧａＮ層６の表面
を平坦化するため、ＧａＮ層６の表面を研磨する。
【００３５】研磨には、例えば、粒径１〜２μｍの研磨
液を用いて表面研磨を行う方法や、ポリッシングクロス
を用いて、粒径０．２５μｍの研磨液により表面研磨を
行う方法等がある。
液を用いて表面研磨を行う方法や、ポリッシングクロス
を用いて、粒径０．２５μｍの研磨液により表面研磨を
行う方法等がある。
【００３６】なお、研磨には最低でも５μｍ以上のＧａ
Ｎ層６の厚みＤ1 が必要であり、厚みが厚いほど研磨が
容易である。このため、ＧａＮ層６の厚みＤ1 は５μｍ
以上１５μｍ以下とする。
Ｎ層６の厚みＤ1 が必要であり、厚みが厚いほど研磨が
容易である。このため、ＧａＮ層６の厚みＤ1 は５μｍ
以上１５μｍ以下とする。
【００３７】また、研磨によりＧａＮ層６の表面は損傷
を受けるため、ＧａＮ層６の表面に細かいクラックが生
じる。このようなクラックを除去するため、研磨後に、
ＧａＮ層６の表面をエッチングすることが好ましい。エ
ッチングの方法としては、例えば、熱リン酸を用いたウ
ェットエッチングや、ＲＩＥ法（反応性イオンエッチン
グ法）等のドライエッチングがあげられる。
を受けるため、ＧａＮ層６の表面に細かいクラックが生
じる。このようなクラックを除去するため、研磨後に、
ＧａＮ層６の表面をエッチングすることが好ましい。エ
ッチングの方法としては、例えば、熱リン酸を用いたウ
ェットエッチングや、ＲＩＥ法（反応性イオンエッチン
グ法）等のドライエッチングがあげられる。
【００３８】ストライプ状のＳｉＯ2 膜４は、サファイ
ア基板１の＜１０-1０＞方向または＜１１-2０＞方向に
形成するのが好ましく、特に、＜１０-1０＞方向にＳｉ
Ｏ2膜４を形成することが好ましい。ＧａＮ層６はこの
方向に成長しやすいため、ＳｉＯ2 膜４をこの方向に形
成すると、ＳｉＯ2 膜４上におけるＧａＮ層６の再成長
が促進される。
ア基板１の＜１０-1０＞方向または＜１１-2０＞方向に
形成するのが好ましく、特に、＜１０-1０＞方向にＳｉ
Ｏ2膜４を形成することが好ましい。ＧａＮ層６はこの
方向に成長しやすいため、ＳｉＯ2 膜４をこの方向に形
成すると、ＳｉＯ2 膜４上におけるＧａＮ層６の再成長
が促進される。
【００３９】以上のように、本実施例におけるＧａＮ系
半導体層の形成方法によれば、格子欠陥５の少ない高品
質なＧａＮ層６を形成することが可能であるとともに、
ＧａＮ層６の厚みＤ1 を薄くすることが可能となる。こ
れにより、ＧａＮ層６の形成にかかる時間の短縮化が図
られ、かつ、半導体ウエハに生じる反りを抑えることが
可能となる。さらに、半導体ウエハの表面を、広範囲に
わたり平坦化することが可能となる。
半導体層の形成方法によれば、格子欠陥５の少ない高品
質なＧａＮ層６を形成することが可能であるとともに、
ＧａＮ層６の厚みＤ1 を薄くすることが可能となる。こ
れにより、ＧａＮ層６の形成にかかる時間の短縮化が図
られ、かつ、半導体ウエハに生じる反りを抑えることが
可能となる。さらに、半導体ウエハの表面を、広範囲に
わたり平坦化することが可能となる。
【００４０】上記の実施例においては、サファイア基板
１１を絶縁性基板として用いたが、これ以外に、ＳｉＣ
基板やスピネル基板等を用いてもよい。また、通常の窒
化物系半導体の絶縁性基板としては、３００〜４００μ
ｍの厚みを有するものを用いるが、上記の実施例のよう
にＧａＮ層６の表面を研磨する場合には、１０００μｍ
以上の厚みを有する絶縁性基板を用いることが好まし
い。再成長させたＧａＮ層６の厚みが厚くなる程、半導
体ウエハに反りが生じて表面が凸状になり、半導体ウエ
ハの表面研磨が困難になる。これに対し、絶縁性基板の
厚みが１０００μｍ以上と厚い場合、半導体ウエハの反
りを抑えることができるため、半導体ウエハの表面研磨
が容易となる。
１１を絶縁性基板として用いたが、これ以外に、ＳｉＣ
基板やスピネル基板等を用いてもよい。また、通常の窒
化物系半導体の絶縁性基板としては、３００〜４００μ
ｍの厚みを有するものを用いるが、上記の実施例のよう
にＧａＮ層６の表面を研磨する場合には、１０００μｍ
以上の厚みを有する絶縁性基板を用いることが好まし
い。再成長させたＧａＮ層６の厚みが厚くなる程、半導
体ウエハに反りが生じて表面が凸状になり、半導体ウエ
ハの表面研磨が困難になる。これに対し、絶縁性基板の
厚みが１０００μｍ以上と厚い場合、半導体ウエハの反
りを抑えることができるため、半導体ウエハの表面研磨
が容易となる。
【００４１】また、上記の実施例においては、絶縁膜と
してＳｉＯ2 膜４を用いたが、これ以外に、ＳｉＮ膜や
Ａｌ2 Ｏ3 膜等を用いてもよい。なお、ＳｉＯ2 膜４以
外の絶縁膜を用いる場合においても、絶縁膜ストライプ
の幅、ピッチおよび厚みはＳｉＯ2 膜４と同様とする。
してＳｉＯ2 膜４を用いたが、これ以外に、ＳｉＮ膜や
Ａｌ2 Ｏ3 膜等を用いてもよい。なお、ＳｉＯ2 膜４以
外の絶縁膜を用いる場合においても、絶縁膜ストライプ
の幅、ピッチおよび厚みはＳｉＯ2 膜４と同様とする。
【００４２】さらに、上記の実施例においては、ＧａＮ
系の半導体層の形成方法について説明したが、本発明に
係る半導体層の形成方法は、ＧａＮ系以外のＳｉＣ等の
六方晶系の半導体層にも適用可能である。
系の半導体層の形成方法について説明したが、本発明に
係る半導体層の形成方法は、ＧａＮ系以外のＳｉＣ等の
六方晶系の半導体層にも適用可能である。
【００４３】また、上記の実施例におけるＧａＮ系半導
体層の形成方法は、ＧａＮ系半導体からなる半導体レー
ザ素子、発光ダイオード等の発光デバイスや電子デバイ
スに適用可能である。
体層の形成方法は、ＧａＮ系半導体からなる半導体レー
ザ素子、発光ダイオード等の発光デバイスや電子デバイ
スに適用可能である。
【００４４】図２は、図１に示すＧａＮ系半導体層の形
成方法を用いて作製した半導体レーザ素子の一例を示す
模式的断面図である。
成方法を用いて作製した半導体レーザ素子の一例を示す
模式的断面図である。
【００４５】図２において、図１の方法により再成長さ
せて形成したＧａＮ層２６上に、ｎ−ＧａＮ層２７、ｎ
−Ｉｎ0.1 Ｇａ0.9 Ｎからなるｎ−クラック防止層２
８、ｎ−Ａｌ0.15Ｇａ0.85Ｎからなるｎ−第１クラッド
層２９、多重量子井戸発光層（以下、ＭＱＷ発光層とよ
ぶ）３０およびｐ−Ａｌ0.15Ｇａ0.85Ｎからなるｐ−第
２クラッド層３１が順に形成されている。
せて形成したＧａＮ層２６上に、ｎ−ＧａＮ層２７、ｎ
−Ｉｎ0.1 Ｇａ0.9 Ｎからなるｎ−クラック防止層２
８、ｎ−Ａｌ0.15Ｇａ0.85Ｎからなるｎ−第１クラッド
層２９、多重量子井戸発光層（以下、ＭＱＷ発光層とよ
ぶ）３０およびｐ−Ａｌ0.15Ｇａ0.85Ｎからなるｐ−第
２クラッド層３１が順に形成されている。
【００４６】ＭＱＷ発光層３０は、図３のエネルギーバ
ンド図に示すように、厚さ６０Åの６つのＩｎ0.03Ｇａ
0.97Ｎ量子障壁層３０ａと厚さ３０Åの５つのＩｎ0.18
Ｇａ 0.82Ｎ量子井戸層３０ｂとが交互に積層されてなる
多重量子井戸構造を含む。その多重量子井戸構造の両面
は厚さ０．１μｍのＧａＮ光ガイド層３０ｃで挟まれて
いる。
ンド図に示すように、厚さ６０Åの６つのＩｎ0.03Ｇａ
0.97Ｎ量子障壁層３０ａと厚さ３０Åの５つのＩｎ0.18
Ｇａ 0.82Ｎ量子井戸層３０ｂとが交互に積層されてなる
多重量子井戸構造を含む。その多重量子井戸構造の両面
は厚さ０．１μｍのＧａＮ光ガイド層３０ｃで挟まれて
いる。
【００４７】さらに、ｐ−第２クラッド層３１上のスト
ライプ状の領域を除いて、ｎ−Ａｌ 0.20Ｇａ0.80Ｎから
なるｎ−電流ブロック層３２が形成されている。ｐ−第
２クラッド層３１上およびｎ−電流ブロック層３２上
に、ｐ−Ａｌ0.15Ｇａ0.15Ｎからなるｐ−第３クラッド
層３３およびｐ−ＧａＮからなるｐ−コンタクト層３４
が順に形成されており、ｐ−コンタクト層３４からｎ−
ＧａＮ層２７までの一部領域がエッチングにより除去さ
れている。ｐ−コンタクト層３４上にｐ電極３５が形成
され、ｎ−ＧａＮ層２７の露出した表面にｎ電極３６が
形成されている。
ライプ状の領域を除いて、ｎ−Ａｌ 0.20Ｇａ0.80Ｎから
なるｎ−電流ブロック層３２が形成されている。ｐ−第
２クラッド層３１上およびｎ−電流ブロック層３２上
に、ｐ−Ａｌ0.15Ｇａ0.15Ｎからなるｐ−第３クラッド
層３３およびｐ−ＧａＮからなるｐ−コンタクト層３４
が順に形成されており、ｐ−コンタクト層３４からｎ−
ＧａＮ層２７までの一部領域がエッチングにより除去さ
れている。ｐ−コンタクト層３４上にｐ電極３５が形成
され、ｎ−ＧａＮ層２７の露出した表面にｎ電極３６が
形成されている。
【００４８】次に、図２に示す半導体レーザ素子の製造
方法について説明する。まず、図１に示す方法に従い、
サファイア基板２１のｃ面上に、アンドープのＡｌ0.5
Ｇａ0.5 Ｎからなるバッファ層２２、アンドープのＧａ
Ｎ層２３を順に成長させる。このようにして形成したＧ
ａＮ層２３には、上下方向に伸びる格子欠陥が存在す
る。さらに、ＧａＮ層２３上に、ＳｉＯ2 膜２４からな
るストライプ状パターンを構成する。このようにして形
成したストライプ状のＳｉＯ2 膜２４上および露出した
ＧａＮ層２３上において、ＧａＮ層２６を再成長させ
る。再成長させたＧａＮ層２６は、ＧａＮ層２３上の領
域では格子欠陥が存在するが、ＳｉＯ2 膜２４上の領域
では格子欠陥が存在しない。
方法について説明する。まず、図１に示す方法に従い、
サファイア基板２１のｃ面上に、アンドープのＡｌ0.5
Ｇａ0.5 Ｎからなるバッファ層２２、アンドープのＧａ
Ｎ層２３を順に成長させる。このようにして形成したＧ
ａＮ層２３には、上下方向に伸びる格子欠陥が存在す
る。さらに、ＧａＮ層２３上に、ＳｉＯ2 膜２４からな
るストライプ状パターンを構成する。このようにして形
成したストライプ状のＳｉＯ2 膜２４上および露出した
ＧａＮ層２３上において、ＧａＮ層２６を再成長させ
る。再成長させたＧａＮ層２６は、ＧａＮ層２３上の領
域では格子欠陥が存在するが、ＳｉＯ2 膜２４上の領域
では格子欠陥が存在しない。
【００４９】なお、ストライプ状のＳｉＯ2 膜２４の幅
Ｗ1 とＭＱＷ発光層３０における導波路の幅Ｗ3 に関し
て、例えば、導波路の幅Ｗ3 を５μｍとする場合に、Ｓ
ｉＯ 2 膜２４の幅Ｗ1 を５μｍ以上とし、かつ導波路を
ＳｉＯ2 膜２４上に形成することが好ましい。これによ
り、格子欠陥の存在しない高品質なＧａＮ系半導体から
なる発光部を形成することが可能となる。
Ｗ1 とＭＱＷ発光層３０における導波路の幅Ｗ3 に関し
て、例えば、導波路の幅Ｗ3 を５μｍとする場合に、Ｓ
ｉＯ 2 膜２４の幅Ｗ1 を５μｍ以上とし、かつ導波路を
ＳｉＯ2 膜２４上に形成することが好ましい。これによ
り、格子欠陥の存在しない高品質なＧａＮ系半導体から
なる発光部を形成することが可能となる。
【００５０】続いて、ＧａＮ層２６上に、ｎ−ＧａＮ層
２７、ｎ−クラック防止層２８、ｎ−第１クラッド層２
９、ＭＱＷ発光層３０、ｐ−第２クラッド層３１および
ｎ−電流ブロック層３２を順に連続的に成長させる。
２７、ｎ−クラック防止層２８、ｎ−第１クラッド層２
９、ＭＱＷ発光層３０、ｐ−第２クラッド層３１および
ｎ−電流ブロック層３２を順に連続的に成長させる。
【００５１】次に、ｎ−電流ブロック層３２上のストラ
イプ状の領域を除いて、ｎ−電流ブロック層３２上にＮ
ｉマスクを形成し、これを用いて、ＲＩＥ法等によりｎ
−電流ブロック層３２のストライプ状領域をエッチング
する。
イプ状の領域を除いて、ｎ−電流ブロック層３２上にＮ
ｉマスクを形成し、これを用いて、ＲＩＥ法等によりｎ
−電流ブロック層３２のストライプ状領域をエッチング
する。
【００５２】続いて、上記のＮｉマスクを除去した後、
ｎ−電流ブロック層３２上およびｐ−第２クラッド層３
１のストライプ状の領域上に、ｐ−第３クラッド層３３
およびｐ−コンタクト層３４を成長させる。
ｎ−電流ブロック層３２上およびｐ−第２クラッド層３
１のストライプ状の領域上に、ｐ−第３クラッド層３３
およびｐ−コンタクト層３４を成長させる。
【００５３】さらに、ｐ−コンタクト層３４の所定領域
にＮｉマスクを形成した後、これを用いて、ｐ−コンタ
クト層３４からｎ−ＧａＮ層２７までの一部領域をＲＩ
Ｅ法等によりエッチングして除去し、ｎ−ＧａＮ層２７
を露出させる。
にＮｉマスクを形成した後、これを用いて、ｐ−コンタ
クト層３４からｎ−ＧａＮ層２７までの一部領域をＲＩ
Ｅ法等によりエッチングして除去し、ｎ−ＧａＮ層２７
を露出させる。
【００５４】上記のエッチングの後、Ｎｉマスクを除去
し、ｐーＧａＮコンタクト層３４上にｐ電極３５を形成
し、ｎ−ＧａＮ層２７を露出した表面にｎ電極３６を形
成する。最後に、サファイア基板２１を｛１-1００｝面
でへき開することにより、共振器端面を形成する。
し、ｐーＧａＮコンタクト層３４上にｐ電極３５を形成
し、ｎ−ＧａＮ層２７を露出した表面にｎ電極３６を形
成する。最後に、サファイア基板２１を｛１-1００｝面
でへき開することにより、共振器端面を形成する。
【００５５】以上のようにして作製した半導体レーザ素
子においては、ＳｉＯ2 膜２４上に形成した領域のＧａ
Ｎ系半導体層に格子欠陥が存在しないため、高性能かつ
信頼性の高い半導体レーザ素子が得られる。また、薄い
層厚で、半導体ウエハの広範囲にわたり平坦なＧａＮ層
２６を形成することが可能であるため、半導体ウエハの
反りが減り、半導体ウエハの広い領域に多数の半導体素
子の製造が可能となる。
子においては、ＳｉＯ2 膜２４上に形成した領域のＧａ
Ｎ系半導体層に格子欠陥が存在しないため、高性能かつ
信頼性の高い半導体レーザ素子が得られる。また、薄い
層厚で、半導体ウエハの広範囲にわたり平坦なＧａＮ層
２６を形成することが可能であるため、半導体ウエハの
反りが減り、半導体ウエハの広い領域に多数の半導体素
子の製造が可能となる。
【００５６】なお、上記の実施例においては、ＧａＮ系
半導体レーザ素子について説明したが、本発明に係る半
導体素子の製造方法は、ＧａＮ系以外のＳｉＣ等の六方
晶系の半導体層からなる半導体素子にも適用可能であ
る。
半導体レーザ素子について説明したが、本発明に係る半
導体素子の製造方法は、ＧａＮ系以外のＳｉＣ等の六方
晶系の半導体層からなる半導体素子にも適用可能であ
る。
【図１】本発明の実施例におけるＧａＮ系半導体層の形
成方法を示す模式的工程断面図である。
成方法を示す模式的工程断面図である。
【図２】図１に示す半導体層の形成方法により作製した
半導体レーザ素子の模式的断面図である。
半導体レーザ素子の模式的断面図である。
【図３】図２の半導体レーザ素子におけるＭＱＷ発光層
のエネルギーバンド構造図である。
のエネルギーバンド構造図である。
【図４】従来のラテラル成長法を用いたＧａＮ系半導体
層の形成方法を示す模式的断面図である。
層の形成方法を示す模式的断面図である。
１，１１，２１ サファイア基板 ２，１２，２２ バッファ層 ３，１３，２３ ＧａＮ層 ４，１４，２４ ＳｉＯ2 膜 ５，１５ 格子欠陥 ６，１６，２６ 再成長ＧａＮ層 ２７ ｎ−ＧａＮ層 ２８ ｎ−クラック防止層 ２９ ｎ−第１クラッド層 ３０ ＭＱＷ発光層 ３１ ｐ−第２クラッド層 ３２ ｎ−電流ブロック層 ３３ ｐ−第３クラッド層 ３４ ｐ−ＧａＮコンタクト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 狩野 隆司 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 松本 光晴 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F041 AA40 CA04 CA05 CA14 CA33 CA34 CA40 CA46 5F073 AA09 AA45 AA74 CA07 CB04 CB05 EA28 EA29
Claims (5)
- 【請求項１】 基板上に六方晶系の第１の半導体層を形
成する工程と、 前記第１の半導体層上に所定間隔で複数のストライプ状
絶縁膜を形成する工程と、 前記第１の半導体層上および前記複数のストライプ状絶
縁膜上にラテラル成長法を用いて六方晶系の第２の半導
体層を形成する工程と、 前記第２の半導体層の表面を研磨する工程とを備えたこ
とを特徴とする半導体層の形成方法。 - 【請求項２】 前記第１の半導体層が、ガリウム、アル
ミニウムおよびインジウムの少なくとも１つを含む窒化
物系半導体からなり、前記第２の半導体層が、ガリウ
ム、アルミニウムおよびインジウムの少なくとも１つを
含む窒化物半導体からなることを特徴とする請求項１記
載の半導体層の形成方法。 - 【請求項３】 前記研磨により前記第２の半導体層の厚
みを１０μｍ以下にすることを特徴とする請求項１また
は２記載の半導体層の形成方法。 - 【請求項４】 前記複数のストライプ状絶縁膜を前記基
板の＜１０-1０＞方向または＜１１-2０＞方向に沿って
形成することを特徴とする請求項１〜３のいずれかに記
載の半導体層の形成方法。 - 【請求項５】 基板上に六方晶系の第１の半導体層を形
成する工程と、 前記第１の半導体層上に所定間隔で複数のストライプ状
絶縁膜を形成する工程と、 前記第１の半導体層上および前記複数のストライプ状絶
縁膜上にラテラル成長法を用いて六方晶系の第２の半導
体層を形成する工程と、 前記第２の半導体層の表面を研磨する工程と、 前記研磨した前記第２の半導体層上に六方晶系の第３の
半導体層を形成する工程とを備えたことを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778098A JP2000101194A (ja) | 1998-09-22 | 1998-09-22 | 半導体層の形成方法ならびに半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26778098A JP2000101194A (ja) | 1998-09-22 | 1998-09-22 | 半導体層の形成方法ならびに半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101194A true JP2000101194A (ja) | 2000-04-07 |
Family
ID=17449489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26778098A Pending JP2000101194A (ja) | 1998-09-22 | 1998-09-22 | 半導体層の形成方法ならびに半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000101194A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164623A (ja) * | 2000-11-24 | 2002-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体レーザ及びその製造方法 |
| US6809351B2 (en) | 2001-03-07 | 2004-10-26 | Nec Corporation | Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same |
| KR100960764B1 (ko) * | 2003-01-28 | 2010-06-01 | 엘지전자 주식회사 | 레이저 발광 다이오드 및 그 제조 방법 |
| US8269247B2 (en) | 2008-06-13 | 2012-09-18 | Samsung Electronics Co., Ltd. | Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices |
| US8476666B2 (en) | 2008-06-24 | 2013-07-02 | Samsung Electronics Co., Ltd. | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices |
-
1998
- 1998-09-22 JP JP26778098A patent/JP2000101194A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002164623A (ja) * | 2000-11-24 | 2002-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体レーザ及びその製造方法 |
| US6809351B2 (en) | 2001-03-07 | 2004-10-26 | Nec Corporation | Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same |
| KR100960764B1 (ko) * | 2003-01-28 | 2010-06-01 | 엘지전자 주식회사 | 레이저 발광 다이오드 및 그 제조 방법 |
| US8269247B2 (en) | 2008-06-13 | 2012-09-18 | Samsung Electronics Co., Ltd. | Light emitting elements, light emitting devices including light emitting elements and methods for manufacturing such light emitting elements and/or devices |
| US8975656B2 (en) | 2008-06-13 | 2015-03-10 | Samsung Electronics Co., Ltd. | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or device |
| US8476666B2 (en) | 2008-06-24 | 2013-07-02 | Samsung Electronics Co., Ltd. | Light emitting elements, light emitting devices including light emitting elements and methods of manufacturing such light emitting elements and/or devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5146481B2 (ja) | ナイトライド系ｉｉｉ−ｖ族化合物半導体装置、及び半導体装置の製造方法 | |
| JP4032538B2 (ja) | 半導体薄膜および半導体素子の製造方法 | |
| JP4288743B2 (ja) | 窒化物半導体の成長方法 | |
| JP4005275B2 (ja) | 窒化物半導体素子 | |
| JP4451846B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP4304750B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP2009081374A (ja) | 半導体発光素子 | |
| KR20090063781A (ko) | 반극성 질화물 단결정 박막의 성장 방법 및 이를 이용한질화물 반도체 발광소자의 제조 방법 | |
| JP4204163B2 (ja) | 半導体基板の製造方法 | |
| JP2002184707A (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
| JP2000106473A (ja) | 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法 | |
| JP4040192B2 (ja) | 半導体発光素子の製造方法 | |
| JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP2000174393A (ja) | Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置 | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| KR100639747B1 (ko) | 반도체 레이저, 반도체 장치 및 이들의 제조 방법 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP2000101194A (ja) | 半導体層の形成方法ならびに半導体素子の製造方法 | |
| JP2001044570A (ja) | 窒化物半導体レーザ素子 | |
| JP3792041B2 (ja) | 半導体素子及びその製造方法 | |
| JP2002151418A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP2000216502A (ja) | 窒化物半導体素子の製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |