CN103243389B - 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法 - Google Patents

制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法 Download PDF

Info

Publication number
CN103243389B
CN103243389B CN201310048487.6A CN201310048487A CN103243389B CN 103243389 B CN103243389 B CN 103243389B CN 201310048487 A CN201310048487 A CN 201310048487A CN 103243389 B CN103243389 B CN 103243389B
Authority
CN
China
Prior art keywords
seed crystal
mask layer
iii nitride
nitride semiconductor
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310048487.6A
Other languages
English (en)
Other versions
CN103243389A (zh
Inventor
永井诚二
守山实希
久米川尚平
山崎史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012025478A external-priority patent/JP5754391B2/ja
Priority claimed from JP2012062530A external-priority patent/JP5644797B2/ja
Priority claimed from JP2012062268A external-priority patent/JP5644796B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103243389A publication Critical patent/CN103243389A/zh
Application granted granted Critical
Publication of CN103243389B publication Critical patent/CN103243389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C30B19/04—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux the solvent being a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/06—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using as solvent a component of the crystal composition
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了一种用于制造具有优异的结晶度的第III族氮化物半导体单晶的方法以及一种用于制造具有优异的结晶度的GaN衬底的方法，所述方法包括控制回熔。具体地，在用作生长衬底的GaN衬底上形成掩模层。之后，通过光刻形成穿过掩模层并且到达GaN衬底的多个沟槽。获得的籽晶和单晶的原材料被供给到坩埚并且在加压和高温条件下经历处理。在熔剂中使GaN衬底的露出到沟槽的部分经历回熔。通过GaN衬底的溶解，沟槽的尺寸增加，以提供大沟槽。GaN层从掩模层的作为起始点的表面生长。

Description

制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
技术领域
本发明涉及用于制造第III族氮化物半导体单晶的方法及用于制造GaN衬底的方法。更具体地，所述发明涉及用于制造第III族氮化物半导体单晶的方法及用于制造GaN衬底的方法，所述方法使用熔剂法。
背景技术
已知多种用于制造半导体晶体的方法，并且这些方法的示例包括气相生长法如金属有机化学气相沉积(MOCVD)和氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延(LPE)。一种液相外延技术是使用Na熔剂的熔剂法。在Na熔剂法中，为了生长GaN晶体，Na(钠)和Ga(镓)的熔融混合物在约800℃和数十个大气压下与氮反应。
在Na熔剂法中，通常使用籽晶。在所述方法中使用的籽晶的示例包括GaN衬底和所谓的模板衬底，该模板衬底由蓝宝石衬底和通过HVPE或类似技术形成于其上的GaN层组成。专利文献1公开了作为籽晶的由底部衬底和形成于其上的底层膜组成的模板衬底的用途。模板衬底的底部衬底由蓝宝石或类似材料制成，以及底层膜由GaN、AlN、AlGaN、GaN/AlN等形成。
专利文献2公开了包括将C(碳)添加到熔融混合物的Ng熔剂法。通过添加碳，防止了杂晶的产生并且提高了氮溶解度。但是，没有详细说明其过程。
专利文献1：日本公开特许公报(kokai)No.2006-131454
专利文献2：日本公开特许公报(kokai)No.2011-132110
Na熔剂法的缺点在于：在晶体生长的开始到熔融混合物的氮浓度达到过饱和水平的时刻的时间段期间，GaN籽晶熔化(即，经历回熔)。当回熔发生时，温度分布曲线以及熔融混合物的组成改变，并且籽晶的表面未能具有均匀的厚度。具体地，在将碳添加到熔融混合物的情况下，GaN籽晶更容易经历回熔，并且局部进行蚀刻，从而显著地削弱表面平坦度，这是有问题的。当模板衬底用作籽晶时，在一些情况下，模板衬底部分经历回熔，并且露出蓝宝石衬底表面的一部分。在露出区域上，GaN不能够生长。
为了避免回熔的影响，形成于蓝宝石衬底上的GaN的厚度通常被调整到5μm至30μm厚。但是，形成这样厚的GaN层需要长的时间段，从而削弱了模板衬底生产率。诚然，厚的GaN层的形成避免了如下问题，即由于通过回熔露出蓝宝石衬底而提供了GaN非生长区域。但是，籽晶表面未能具有均匀的厚度。因此，不能够获得GaN的均匀的晶体生长。
专利文献1公开，为了在GaN的晶体生长期间抑制回熔，操作温度维持在比生长温度低的水平，并且之后温度提高到生长温度。但是，当生长温度降低时，形成了不期望的杂晶。专利文献1也公开了不仅在GaN的情况下而且在AlN的情况下发生回熔。因此，在AlGaN的情况下也可能发生回熔。
但是，与根据专利文献1估计的AlGaN的可能的回熔相比，本发明人发现在AlGaN的情况下没有发生显著的回熔，并且籽晶的回熔的量被抑制到500nm或更小。本发明人已经发现可以通过将籽晶的回熔的量降低到500nm或更小来显著地提高形成于籽晶上的晶体的品质。
同时，在通过熔剂法在底层(underlayer)上生长GaN单晶的情况下，GaN单晶的晶体特性源自底层的晶体特性。即，待形成的单晶的位错密度源自底层。在专利文献1中公开的生长的情况下，该特征相同。在这样的情况下，GaN单晶的位错密度是约1×106/cm2，并且更小的位错密度是优选的。例如，1×105/cm2或更小的位错密度是优选的。因此，为了制造具有较小位错密度的GaN单晶，必须在GaN单晶的生长期间显著地降低位错密度。
同时，当通过熔剂法生长GaN单晶时，底层经历回熔。通常，已经经历回熔的底层的表面不平坦并且具有不规则结构。在半导体单晶的随后的生长中，一些位错弯曲，结果，从不规则结构延伸的位错减少。尽管回熔能够减少一部分位错，但是，减少的影响不明显。由于回熔以不均匀的方式发生，因此在减少整个晶片的位错方面遇到了难题。
发明内容
为了克服常规技术中含有的前述缺点，设想出了本发明。因此，本发明的一个目的是提供一种用于制造具有优异的结晶度的第III族氮化物半导体单晶的方法，所述方法包括控制回熔。本发明的另一目的是提供一种用于制造具有优异的结晶度的GaN衬底的方法，所述方法包括控制回熔。
在本发明的第一方面，提供了一种用于制造第III族氮化物半导体单晶的方法，所述方法包括：
制备籽晶的籽晶制备步骤，该步骤包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中底层的一部分覆盖有掩模层并且其中底层的剩余部分未覆盖有掩模层的籽晶；
在包含至少碱金属的熔体中对所述底层的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；以及
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长第III族氮化物半导体单晶的半导体单晶形成步骤。
在用于制造第III族氮化物半导体单晶的上述方法中，随着坩锅的内部温度提高，底层的未覆盖有掩模层的剩余部分逐渐溶解在熔剂中。之后，由籽晶的作为生长起始点的掩模层形成第III族氮化物半导体单晶。因此，底层的未覆盖有掩模层的剩余部分的位错实际上未被第III族氮化物半导体单晶得到。
本发明的第二方面是第一方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶蚀刻步骤中，通过回熔露出底层的小平面(facetplane)。
本发明的第三方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在半导体单晶形成步骤中，第III族氮化物半导体单晶在籽晶上生长使得小平面不被第III族氮化物半导体单晶掩盖。
根据第三方面，在底层的未覆盖有掩模层的剩余部分中留下了腔(即，提供了空间)。如本文中使用的，术语“空间”指其中没有生长半导体晶体的部分(即，非晶部分)，而不是指填充有气体例如空气的空间。实际上，每个空间填充有熔剂。由于这样的非晶部分，所形成的半导体单晶并没有从底层得到位错。同时，由于非晶部分与半导体单晶之间的剥离强度弱，所以形成的半导体单晶能够容易地与生长衬底分离。
本发明的第四方面是第三方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在半导体单晶形成步骤中，形成由第III族氮化物半导体单晶的小平面和底表面限定的非晶部分。
本发明的第五方面是第四方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，非晶部分是填充有熔融混合物的空间。
本发明的第六方面是第三方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶蚀刻步骤中，通过回熔没有露出底层的c面。根据第六方面，半导体单晶不覆盖小平面。
本发明的第七方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在半导体单晶形成步骤中，在籽晶上生长第III族氮化物半导体单晶，使得小平面被第III族氮化物半导体单晶掩盖。
本发明的第八方面是第七方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶蚀刻步骤中，通过回熔露出底层的c面。
本发明的第九方面是第七方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，小平面是{1，1，-2，2}晶面。
本发明的第十方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，小平面是{1，0，-1，1}晶面。
本发明的第十一方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶制备步骤中，通过移除掩模层的区域的整个厚度以及移除穿过底层的部分厚度的对应区域而在底层中形成多个沟槽。
本发明的第十二方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶制备步骤中，掩模层由AlGaN层形成。实际上，AlGaN层在熔剂中不熔化并且实现高品质的单晶的生长。
本发明的第十三方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶制备步骤中，将掩模层中的Al组成比X调整到0.02至1.00。当X落入该范围内时，掩模层不容易溶解在熔剂中。
本发明的第十四方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，在籽晶制备步骤中，将掩模层的厚度调整到2nm至2μm。当厚度落入该范围内时，掩模层更不容易溶解在熔剂中，从而获得高品质单晶的生长。
本发明的第十五方面是第二方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，籽晶制备步骤还包括：在形成掩模层之前，形成GaN层作为底层的底层形成步骤。底层能够通过回熔溶解。
在本发明的第十六方面中，提供一种用于制造第III族氮化物半导体单晶的方法，该方法包括：
制备具有包含Al的第III族氮化物半导体层作为最外层的籽晶的籽晶制备步骤；
通过包含至少第III族金属和碱金属的熔融混合物与包含至少氮的气体的反应在籽晶上生长第III族氮化物半导体单晶的步骤，同时将籽晶的回熔抑制到500nm或更小。
第III族金属是Ga、Al和In中的至少一种。在它们中，Ga是特别优选的。通常将Na(钠)用作碱金属。但是，也可以使用K(钾)，或者也可以使用Na和K的混合物。或者，可以将Li(锂)或碱土金属与碱金属结合使用。可以将掺杂剂添加到熔融混合物以控制待生长的第III族氮化物半导体的物理特性(例如，导电类型和磁性)、促进晶体生长、抑制杂晶的形成、控制生长方向等。特别地，优选将C(碳)添加到熔融混合物。通过添加C，抑制了杂晶的形成，并且增强了氮溶解度，从而提高晶体生长率。或者，Ge(锗)等可以被用作n型掺杂剂，并且Zn(锌)、Mg(镁)等可以被用作p型掺杂剂。
添加到熔融混合物的碱金属的C的量基于碱金属的量优选地是0.1摩尔％至2摩尔％。当C的量落入该范围内时，能够充分获得添加C的效果。更优选地，C的量是0.2摩尔％至1.2摩尔％。特别地，当C的量落入该范围内时，沿横向方向的GaN的回熔增强。
包含氮的气体是包含氮作为主要元素的化合物(例如，分子氮或氨)的气体或这样的气体的混合物。或者，可以使用惰性气体(例如，稀有气体)稀释含氮气体。
对籽晶的结构没有强加具体的限制，只要它具有含Al的第III族氮化物半导体层(优选地，AlGaN层)作为最外层即可。当籽晶本身是衬底时，衬底用作最外层；并且当籽晶是衬底和堆叠在衬底上的一层或多层的沉积结构时，相对于衬底最远的层用作最外层。由于AlGaN层的表面平面度增加，因此，AlGaN层优选地堆叠在GaN层上。另外的层可以置于GaN层与AlGaN层之间。这样的结构的示例包括具有生长衬底(例如，蓝宝石衬底)以及依次堆叠于其上的GaN层和AlGaN层的模板衬底以及具有GaN衬底和堆叠在衬底上的AlGaN层的模板衬底。GaN层或AlGaN层可以未掺杂或掺杂有n型或p型杂质。在模板衬底的情况下，缓冲层(AlN、GaN或AlGaN)设置在生长衬底与GaN层之间。
含Al的第III族氮化物半导体层优选地具有2摩尔％至50摩尔％的相对于第III族金属Al的组成比(下文中可以简称为Al组成比)。换言之，在组成式AlXGaYInZN(0≤X，Y，Z≤1，X+Y+Z＝1)中，X优选地是0.02至0.5。当Al组成比超过50摩尔％时，在熔融混合物中形成了杂晶，并且第III族氮化物半导体的结晶度被削弱。当Al组成比小于2摩尔％时，不能充分获得含Al的第III族氮化物半导体层的回熔抑制效果。因此，Al组成比更优选地是3摩尔％至10摩尔％。
含Al的第III族氮化物半导体层的厚度(在生长第III族氮化物半导体晶体之前)优选地是2nm至2μm。当厚度超过2μm时，形成含Al的第III族氮化物半导体层需要长的时间段，从而降低籽晶生产率并且进一步降低形成的第III族氮化物半导体晶体的结晶度。当厚度小于2nm时，不能够充分获得含Al的第III族氮化物半导体层的回熔抑制效果。因此，厚度优选地是10nm至200nm。
本发明的第十七方面是第十六方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，含Al的第III族氮化物半导体层是AlGaN层。
本发明的第十八方面是第十七方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，第III族金属是Ga，碱金属是Na，并且待生长的第III族氮化物半导体晶体是GaN晶体。
本发明的第十九方面是第十八方面的用于制造第III族氮化物半导体单晶的方法的一个具体实施方案，其中，籽晶是具有GaN层以及堆叠在GaN层上的AlGaN层的堆叠结构。
在本发明的第二十方面中，提供有一种用于制造GaN衬底的方法，该方法包括：
制备籽晶的籽晶制备步骤，其包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中底层的一部分覆盖有掩模层并且其中底层的剩余部分未覆盖有掩模层的籽晶；
在包含至少碱金属的熔体中对所述底层的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长第III族氮化物半导体单晶的半导体单晶形成步骤；以及
从籽晶移除GaN单晶的半导体单晶分离步骤。
在用于制造GaN衬底的上述方法中，随着坩埚的内部温度升高，底层的未覆盖有掩模层的剩余部分逐渐溶解在熔剂中。之后，由籽晶的作为生长起始点的掩模层形成GaN单晶。
本发明使得能够提供用于制造具有优异的结晶度的第III族氮化物半导体单晶的方法以及用于制造具有优异的结晶度的GaN衬底的方法，每种方法均包括控制回熔。
附图说明
当结合附图考虑时，通过参考对优选实施方案的以下详细描述，可以更好地理解本发明，并且将更容易认识到本发明的各种其他目的、特征以及许多伴随的优点，附图中：
图1是实施方案中所采用的用于制造第III族氮化物半导体单晶的装置的概图；
图2是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(1)的概图；
图3是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(2)的概图；
图4是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(3)的概图；
图5是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(4)的概图；
图6是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(5)的概图；
图7是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(6)的概图；
图8是用于描述根据实施方案1的用于制造第III族氮化物半导体单晶的方法的步骤(7)的概图；
图9是用于描述根据实施方案2的用于制造第III族氮化物半导体单晶的方法的步骤(1)的概图；
图10是用于描述根据实施方案2的用于制造第III族氮化物半导体单晶的方法的步骤(2)的概图；
图11是用于描述根据实施方案2的用于制造第III族氮化物半导体单晶的方法的步骤(3)的概图；
图12是用于描述根据实施方案2的用于制造第III族氮化物半导体单晶的方法的步骤(4)的概图；
图13是用于描述根据实施方案3的用于制造第III族氮化物半导体单晶的方法的步骤的概图；
图14是用于描述根据实施方案4的用于制造第III族氮化物半导体单晶的方法的步骤(1)的概图；
图15是用于描述根据实施方案4的用于制造第III族氮化物半导体单晶的方法的步骤(2)的概图；
图16是用于描述根据实施方案4的用于制造第III族氮化物半导体单晶的方法的步骤(3)的概图；
图17是通过根据实施方案4的用于制造第III族氮化物半导体单晶的方法而制造的第III族氮化物半导体单晶中的穿透位错(threadingdislocation)的概图；
图18是通过用于制造第III族氮化物半导体单晶的常规方法而制造的第III族氮化物半导体单晶中的穿透位错的概图；
图19是用于描述根据实施方案4的用于制造第III族氮化物半导体单晶的方法的步骤(1)的概图；
图20是用于描述根据实施方案4的用于制造第III族氮化物半导体单晶的方法的步骤(2)的概图；
图21是根据实施方案7的用于制造GaN晶体的方法中的籽晶的结构的概图；
图22是根据实施方案7的GaN晶体制造步骤的概图；
图23是根据实施方案8的GaN晶体制造步骤的概图；
图24是完成晶体生长之后的实施例6的籽晶的CL图象；以及
图25是完成晶体生长之后的对比例1的籽晶的CL图象。
具体实施方式
下文中，将参考附图描述本发明的一个具体实施方案。但是，给出这些实施方案仅出于示出目的并且不应该认为本发明局限于此。在附图中，每个层的厚度不是实际测得的厚度而是概念上的厚度。
将描述用于制造具有优异的结晶度的GaN晶体的方法的实施方案。在下面的实施方案中，通过控制回熔获得了优异的结晶度。但是，本发明的制造方法不限于GaN晶体并且除GaN晶体之外可应用于第III族氮化物半导体单晶的制造。实施方案1至3的特性特征在于：多个沟槽设置在底层中，并且GaN晶体生长为使得晶体不覆盖沟槽。实施方案4至6的特性特征在于：多个沟槽设置在底层中，并且GaN晶体生长成使得晶体覆盖沟槽。与实施方案1至6的特性特征不同的实施方案7和8的特性特征在于：在底层中不设置多个沟槽，在AlGaN层上生长GaN晶体。实施方案9是用于制造GaN衬底的方法，该方法包括从籽晶移除如实施方案1至3中描述的GaN晶体。
实施方案1
将描述实施方案1。在实施方案1中，通过熔剂法在GaN衬底上生长第III族氮化物半导体单晶。在第III族氮化物半导体单晶中利用GaN晶体作为一个实例来描述实施方案1。
1.单晶制造装置
接下来将描述用于实施方案1的GaN晶体的制造装置的构造。如图1所示，制造装置1包括压力容器10、反应器11、坩埚12、加热装置13、供给管14、16以及排出管15、17。
压力容器10是由不锈钢制成的耐压空心圆筒。供给管16和排出管17连接到压力容器10。反应器11和加热装置13设置在压力容器10中。通过将反应器10放置在压力容器中，反应器10不需要特别的抗高压性。因此，反应器10可以由廉价的材料制成，并且提高了再循环性。
反应器11由SUS制成并且具有耐热性。在反应器11中放置坩埚12。坩埚12由材料如W(钨)、Mo(钼)、BN(氮化硼)、氧化铝或YAG(钇铝石榴石)制成。坩埚12装有包含Ga和Na的熔融混合物2，并且籽晶18保持在熔融混合物21中。
供给管14和排出管15连接到反应器11。通过附接到供给管14和排出管15的阀(未示出)的操作，在反应器11中执行充气并且将氮供给到反应器11中，并且控制反应器11内部的压力。氮也经由供给管16供给到压力容器10。通过附接到供给管16和排出管17的阀(未示出)的操作，控制氮流量和排出流量，由此压力容器10内部的压力几乎与反应器11的压力相等。借助于加热装置13来控制反应器11内部的温度。
提供一种装置，该装置能够旋转坩埚12以搅拌容纳在坩埚12中的熔融混合物21，由此在生长GaN晶体期间搅拌熔融混合物21。由于该装置，熔融混合物21能够具有均匀的Na、Ga或N浓度分布曲线，由此能够生长均一品质的GaN晶体。能够旋转坩埚12的装置具有旋转轴22、转台23以及驱动单元24。旋转轴22从反应器11的内部延伸到压力容器10的外部。转台23设置在反应器10中并且连接到旋转轴22使得支撑坩埚12。驱动单元24控制旋转轴22的旋转。转台23通过由驱动单元24驱动的旋转轴22的旋转而旋转，由此由转台23支撑的坩埚12旋转。
同时，当使用的反应器11具有耐压性时，不是必须使用压力容器10。此外，为了在生长GaN晶体器件防止Na的汽化，坩埚12可以设置有盖。代替或除坩埚12旋转装置以外，可以设置有坩埚12摇摆装置。在说明书中，将使用另外的附图标记(T10、T20等)表示籽晶18。
2.用于制造第III族氮化物半导体单晶的方法
实施方案1的用于制造第III族氮化物半导体单晶的方法包括以下步骤：
(A)籽晶制备步骤，
(A-3)掩模层形成步骤，
(A-4)沟槽形成步骤，
(B)籽晶蚀刻步骤，以及
(C)半导体单晶形成步骤。接下来将详细描述这些步骤。
2-1.(A)籽晶制备步骤
2-1-1.(A-3)掩模层形成步骤
首先，提供GaN衬底G10。GaN衬底G10是自立式(self-standing)GaN衬底并且具有约5×106/cm2的位错密度。GaN衬底G10也用作其上待形成掩模层的底层。因此，在GaN衬底G10上形成掩模层140。掩模层140基本上不经历由在随后的步骤中供给的熔剂进行的回熔，或者具有显著小于底层的蚀刻速率的蚀刻速率。最后，制造出图2中示出的堆叠结构B11。
掩模层140具有组成AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)。掩模层140优选为AlGaN层。掩模层140的Al组成比X优选地是0.02至1.0。特别地，如表1所示，掩模层140的Al组成比X更优选地是0.03至0.50。当Al组成比X小于0.03时，掩模层通过熔剂容易地回熔，而当Al组成比X大于0.50时，在下述半导体单晶形成步骤中形成的GaN晶体的品质削弱。
如表1所示，掩模层140优选地具有2nm至2μm的厚度。当掩模层140的厚度小于2nm时，如下所述的回熔的效果弱，而当掩模层140的厚度超过2μm时，在下述半导体单晶形成步骤中形成的GaN晶体的品质被削弱。
[表1]
掩模层的Al组成 0.03至0.50
掩模层的厚度 2nm至2μm
2-1-2.(A-4)沟槽形成步骤
2-1-2-1.沟槽形成过程
之后，在堆叠本体B11中形成多个沟槽。如图3所示，形成多个沟槽X11。通过移除掩模层140的区域的全部厚度以及移除穿过GaN衬底G10的部分厚度的对应区域来形成每个沟槽。在每个沟槽X11中，露出GaN衬底G10。通过上述过程，制造了如图3所示的设置有多个沟槽X11的籽晶T10。可以通过例如光刻法形成沟槽X11。首先，执行光刻胶的图案化。之后，通过干法蚀刻移除掩模层140的区域的全部厚度以及移除穿过GaN衬底G10的部分厚度的对应区域，从而形成多个沟槽X11。在形成沟槽X11之后，掩模层140用作覆盖底层的掩模部分。随后，移除光刻胶掩模，由此制造出如图3所示的籽晶T10。之后，清洗设置有多个沟槽X11的籽晶T10。
2-1-2-2.设置有沟槽的籽晶
如图3所示，以恒定的间隔以格状图案将沟槽X11设置在掩模层140中。但是，间隔不是必须恒定的。在图3中，从掩模层140的上部来看，籽晶T10的沟槽X11中的每个沟槽具有方形形状。但是，沟槽X11的平面形状不限于方形，并且可以是另外的多边形如六边形或圆形。平面形状可以关于中心对称或不对称。
图4是图3中示出的籽晶的俯视图沿线A-A切下的横截面。每个沟槽X11是穿过掩模层140的全部厚度以及GaN衬底G10的部分厚度的非通孔。掩模层140具有2nm至2μm的厚度，而每个沟槽X11具有比掩模层140的厚度大的深度D1。沟槽X11的深度D1是1μm至5μm。在形成沟槽X11的情况下，一个要求是GaN衬底G10(即，GaN层)的一部分暴露于每个沟槽X11的底表面。
每个沟槽X11的开口具有1μm至500μm的宽度(开口宽度)。开口宽度W1优选地是20μm至100μm。当开口宽度小于1μm时，回熔不进行到充分的深度。通常，当(1，0，-1，1)面通过回熔露出时，阻碍了进一步的回熔。当开口宽度超过500μm时，对回熔的控制变难，从而难以形成均匀的界面。
两个相邻沟槽X11(W2)之间的间距是2μm至500μm。间距W2更优选地是20μm至100μm。当间距W2小于2μm时，可能发生由于侧表面蚀刻引起的掩模层回熔。当发生该回熔时，表面142的用作在下述半导体单晶形成步骤中形成的半导体层的晶格生长的起始点的区域变成待变化的，从而不能获得高结晶度的半导体晶体。
每个沟槽X11具有底表面G12和侧表面G11、141。底表面G12是GaN衬底G10的一部分。侧表面G11、141通常与掩模层140的表面142正交。侧表面G11、141形成为穿过掩模层140的全部厚度以及GaN衬底G10的部分厚度。因此，籽晶T10具有GaN衬底G10的覆盖有掩模层140的部分以及GaN衬底G10的未覆盖有掩模层140的剩余部分。
2-2.(B)籽晶蚀刻步骤
之后，通过作为液相外延技术的熔剂法使GaN衬底10的暴露于沟槽X11的部分部分熔化。表2示出了本文中使用的材料。Ga比率优选地是30％或更低。碳比率可以从0摩尔％变化到2.0摩尔％。即，熔剂可以包括碳或可以不包括碳，并且优选地具有0.01摩尔％至2.0摩尔％的碳含量。特别地，表2中示出的元素的量仅是实例，可以使用其它的量。
不必说，目标半导体单晶是第III族氮化物半导体单晶，其可以为GaN、AlGaN、InGaN、AlInGaN等。首先，在其中露点和氧含量被控制的手套箱中对籽晶T10和表2中示出的原材料进行称重。特别地，表2中示出的原材料的量仅是实例，可以使用其它的量。之后，将籽晶T10和原材料放置在由氧化铝制成的坩埚中，并且将坩埚放置在由SUS制成的容器中。将容器放置在设置在压力容器中的转台上。排空压力容器，并且提高容器内部的压力和温度。
[表2]
Ga 20g至80g
Na 20g至80g
C 0.1摩尔％至2.0摩尔％(基于Na)
表3示出在上述步骤和坩埚中使用的条件。实际上，温度是870℃，并且压力是3MPa。在这些条件下，使前述材料熔化以形成熔融混合物。以20rpm搅拌混合物。适当地改变旋转构件的旋转方向。因此，发生回熔，由此在籽晶T10上生长半导体单晶。生长时间是30小时。
[表3]
温度 850℃至900℃
压力 3MPa至10MPa
搅拌条件 0rpm至100rpm
生长时间 20小时至200小时
在上述步骤期间，GaN衬底G10的已经通过回熔设置以用作沟槽X11的侧表面的部分溶于熔融混合物中。具体地，底表面G12和侧表面G11溶于熔剂中。掩模层140难以溶于熔剂中。但是，由于相对于掩模层140用作底层的GaN衬底G10溶解，所以掩模层140在侧表面上缓慢溶解。因此，每个沟槽X11的尺寸增加。更具体地，沟槽X11的深度增加，并且其宽度轻微增加。通过回熔，籽晶T10被蚀刻，并且露出GaN衬底G10的小平面。如图5所示，设置了从上部来看每个具有六边形的横截面形状的沟槽X12，从而生产籽晶T11。在这样的情况下，a轴与BB横截面正交，并且m轴与BB横截面平行。
图6是图5中示出的籽晶沿BB切下的横截面。每个沟槽X12具有斜面G13和侧表面143。GaN衬底G10的c面没有暴露于沟槽X12。斜面G13设置成使得开口W3朝着表面144变宽。斜面G13具有与{1，0，-1，1}晶面类似的特性。每个侧表面143用作掩模层140的侧表面。
2-3.(C)半导体单晶形成步骤
如图7所示，通过回熔和加压使熔剂已经饱和之后，在熔融混合物中生长GaN层150。生长发生在露出斜面G13之后。具体地，从籽晶的掩模层140的作为生长起始点的表面144形成GaN层150。在这样的情况下，沿图7中示出的横向方向和向上方向从掩模层140的表面144生长GaN层150。底层具有实际上等同于{1，0，-1，1}晶面的表面。氮(N)难以供给到底部。因此，在每个沟槽X12中不形成单晶，从而在沟槽X12中留下间距。因此，通过熔剂对GaN衬底G10的露出到沟槽X11的部分进行回熔，并且GaN层150生长成使得层不覆盖沟槽X12。
3.制造的第III族氮化物半导体单晶
3-1.GaN单晶
如上所述，通过用于制造第III族氮化物半导体单晶的方法的实施方案制造如图7所示的GaN单晶B12。GaN单晶B12具有GaN衬底G10、掩模层140、GaN层150以及非晶部分X13。
废晶体部分X13是其中没有形成半导体单晶的部分。每个非晶部分X13呈现一个空间。但是，实际上，空间填充有熔剂。每个非晶部分X13由GaN衬底G10的斜面G13({1，0，-1，1}晶面)和GaN层150的底表面151的部分152限定。
GaN衬底G10的用作底层的横截面呈现具有凹陷表面和突出表面的凹陷/突出形状，凹陷表面和突出表面交替重复以形成沟槽。在每个沟槽中，斜面G13({1，0，-1，1}晶面)露出。每个斜面G13用作六棱锥的凹陷表面。此外，c面(突出面G15)露出到凹陷/突出形状的突出部分。掩模层140设置在GaN衬底G10的用作底层的突出面G15上。
3-2.单晶的形状
GaN层150的底表面151与掩模层140或非晶部分X13接触。GaN层150的底表面151的部分152与非晶部分X13接触。从上面来看，GaN层150的底表面151的与非晶部分X13接触的部分152中的每个部分通常呈现六边形的形式。GaN层150的底表面151的剩余部分153与掩模层140接触。GaN层150的底表面151是平的。如本文中下面的实施例所述，GaN层150的厚度可以调整到约1mm。
3-3.单晶的位错密度
实施方案1的GaN单晶B12具有非晶部分X13。因此，在GaN层150的从GaN衬底G10的生长期间，位错不从GaN层150的底表面151的部分152延伸。换言之，不通过GaN衬底从底层得到一些位错。但是，从掩模层140得到位错。因此，由于部分抑制了从底层得到位错，所以GaN层150具有优异的结晶度。具体地，GaN层150具有1×104/cm2或更小的位错密度。由于多个沟槽X11以规则的方式设置，所以在GaN层150上的位错密度均匀。
3-4.单晶的可分离性
考虑实施方案1的GaN单晶B12，GaN层150能够与GaN衬底G10容易地分离，这是由于由籽晶等的翘曲引起的应力主要被施加到籽晶与单晶之间的界面。在一些情况下，在晶体生长期间执行的温度降低时，从单晶自发地移除籽晶。替换地，在晶体生长之后通过将轻微的碰撞施加到堆叠本体，可以从单晶移除籽晶。图8示出了分离之后的GaN层150和籽晶T11。因此，由于设置在生长衬底与GaN层150之间的非晶部分X13，从GaN衬底G10容易地移除GaN层150。
如上所述，故意地设置容易经历回熔的部分以及对回熔具有耐受性的部分以阻止得到位错，由此能够制造具有优异的结晶度并且能够容易地与生长衬底分离的第III族氮化物半导体单晶。
4.回熔的控制
持续执行回熔直到熔剂的氮浓度达到饱和水平。因此，可以通过修改表4中示出的条件来调节回熔的程度。通过修改这些条件，能够形成不覆盖沟槽X12的GaN层150。特别地，在下述实施方案中可以使用与表4中示出的条件相同的条件。
[表4]
温度
溶液的组成比(Ga/Na)
氮压力
时间
碳浓度
5.变化方案
5-1.第III族氮化物半导体单晶
在实施方案1中，形成GaN层150。但是，本发明的方法可以应用于制造其它第III族氮化物半导体单晶。即，本发明的制造方法可应用于制造单晶AlXInYGa(1-X-Y)N(0≤X，0≤Y，X+Y≤1)。
5-2.籽晶蚀刻步骤和半导体单晶形成步骤
在实施方案1中，在一个坩埚中依次执行籽晶蚀刻步骤和半导体单晶形成步骤。实际上，在表3中示出的条件下在一个坩埚中执行连续处理时，能够持续执行籽晶蚀刻步骤和半导体单晶形成步骤。但是，可以单独执行这两个步骤。具体地，从坩埚移除在籽晶蚀刻步骤中已经经历回熔的籽晶，并且熔体被施加到执行半导体单晶形成步骤的坩埚。在上面的格式中，在籽晶蚀刻步骤和半导体单晶形成步骤中可以使用不同的熔剂。在这样的情况下，通过使用包含至少碱金属的熔体执行籽晶蚀刻步骤，而在包含至少第III族金属和碱金属的熔融混合物中执行半导体单晶形成步骤。
6.实施方案1的概要
如上所述，在根据实施方案1的用于制造第III族氮化物半导体单晶的方法中，设置有沟槽X11的籽晶用作用于熔剂法的籽晶T10。因此，形成主要经历回熔的GaN衬底G10和耐受回熔的掩模层140。因此，在每个沟槽X12中不形成单晶，并且相反地，沟槽X12设置有非晶部分X13。即，没有位错被传递到设置在非晶部分X13上的GaN层150。这样形成的GaN单晶具有令人满意地低位错密度。因此，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
特别地，仅出于示出目的给出实施方案1，并且不必说，本领域技术人员能够想到各种修改和变化，只要不削弱本发明的范围即可。与附图中示出的沟槽的数量相比，设置在籽晶中的沟槽的数量实际上是更大的数量。
实施方案2
将描述实施方案2。在实施方案2中，除生长衬底是形成于蓝宝石衬底上的GaN模板之外，重复与实施方案1的过程相同的过程。因此，将省略与实施方案1有关联的相同的描述。
1.用于制造第III族氮化物半导体单晶的方法
实施方案2的用于制造第III族氮化物半导体单晶的方法包括以下步骤：
(A)籽晶制备步骤，
(A-1)低温沉积缓冲层形成步骤
(A-2)底层形成步骤，
(A-3)掩模层形成步骤
(A-4)沟槽形成步骤
(B)籽晶蚀刻步骤，以及
(C)半导体单晶形成步骤。接下来将详细描述这些步骤。
1-1.(A)籽晶制备步骤
1-1-1.(A-1)低温沉积缓冲层形成步骤
首先，在用作生长衬底的蓝宝石衬底S20上形成低温沉积缓冲层220(参见图9)。蓝宝石衬底S20由c面蓝宝石形成。通过外延生长在蓝宝石衬底S20上形成低温沉积缓冲层220。外延生长技术的实例包括金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延。可以使用这些技术中的任意技术。低温沉积缓冲层220是GaN层。层220可以是AlN层。
1-1-2.(A-2)底层形成步骤
随后，在低温沉积缓冲层220上形成GaN层230(参见图9)。GaN层230用作底层。GaN层230优选地具有1.5μm至20μm的厚度。在底层形成步骤中，可以使用金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延中的任意技术。
1-1-3.(A-3)掩模层形成步骤
之后，在GaN层230上形成掩模层240(参见图9)。掩模层240可以具有与表1中示出的相同的Al组成比和厚度。
1-1-4.(A-4)沟槽形成步骤
随后，通过光刻法形成沟槽X21，由此制造了图9中示出的籽晶T20。沟槽X21与实施方案1的沟槽X11相同(参见图4)。每个沟槽X21是穿过掩模层240的全部厚度以及GaN衬底230的部分厚度的非通孔。每个沟槽X21的宽度(开口宽度W7)与实施方案1的开口宽度W1相同(参见图4)。每个沟槽X21的深度(D4)与实施方案1的深度D1相同(参见图4)。两个相邻沟槽X21之间的间距(W8)与实施方案1的间距W2相同(参见图4)。不必说，但是，这些参数可以与实施方案1的参数不同。
1-2.(B)籽晶蚀刻步骤
随后，通过作为液相外延技术的熔剂法在籽晶T20上形成半导体单晶层。可以使用与表2中相同的材料。可以使用与表3中示出的熔剂法相同的条件。
通过回熔，GaN层230的露出部分优先地熔化。因此，沟槽X21的深度增加，并且其宽度轻微增加。因此，每个沟槽X21的尺寸如图10所示增加，从而设置沟槽X22。每个沟槽X22由底表面S24、斜面233以及侧表面243限定。底表面S24是蓝宝石衬底S20的c面。即，蓝宝石衬底S20的c面露出。斜面233中的每个呈现{1，0，-1，1}晶面。
1-3.(C)半导体单晶形成步骤
在熔剂通过回熔饱和之后，GaN层250从籽晶的掩模层240的作为生长起始点的表面244生长。在沟槽X22中不形成GaN。沿图11中示出的横向方向和向上方向从掩模层240的表面生长GaN层250。在这样的情况下，GaN层250形成为使得层不覆盖沟槽X22，并且在沟槽X22中不形成GaN，并且沟槽X22用作非晶部分X23。
2.制造的第III族氮化物半导体单晶
2-1.GaN单晶
如上所述，通过用于制造第III族氮化物半导体单晶的方法的实施方案制造如图11所示的GaN单晶B22。GaN单晶B22具有蓝宝石衬底S20、低温沉积缓冲层220、GaN层230、掩模层240、GaN层250以及非晶部分X23。
非晶部分X23是其中没有形成半导体单晶的部分。每个非晶部分X23呈现空间。但是，实际上，该空间填充有熔剂。每个非晶部分X23由GaN层230的斜面233({1，0，-1，1}晶面)、底表面S24、侧表面243和GaN层250的底表面251的部分252限定。
GaN层230的用作底层的横截面呈现具有凹陷表面和突出表面的凹陷/突出形状，凹陷表面和突出表面交替重复以形成沟槽。在每个沟槽中，斜面233({1，0，-1，1}晶面)露出。每个斜面233用作六棱锥的凹陷表面。此外，c面(突出面235)露出到凹陷/突出形状的突出部分。掩模层240设置在GaN层230的用作底层的突出面235上。
2-2.单晶的形状
GaN层250的底表面251与掩模层240或非晶部分X23接触。GaN层250的底表面251的部分252与非晶部分X23接触。从上面来看，底表面251的与非晶部分X23接触的部分252中的每个部分通常呈现六边形的形式。GaN层250的底表面251的剩余部分253与掩模层240接触。GaN层250的底表面251是平的。如本文中下面的实施例所述，GaN层250的厚度可以调整到约1mm。
2-3.单晶的位错密度
实施方案2的GaN单晶B22具有非晶部分X23。因此，在GaN层250从蓝宝石衬底S20生长期间，位错不从GaN层250的底表面251的部分252延伸。换言之，一些位错不从底层继承到GaN层。但是，位错从掩模层240得到。因此，由于部分抑制了从底层得到位错，所以GaN层250具有优异的结晶度。具体地，GaN层250具有1×104/cm2或更小的位错密度。由于多个沟槽X21以规则的方式设置，所以在GaN层250上的位错密度均匀。
2-4.单晶的可分离性
考虑实施方案2的GaN单晶B22，GaN层250能够与蓝宝石衬底S20容易地分离，这是由于由籽晶等的翘曲引起的应力主要被施加到籽晶与单晶之间的界面。在一些情况下，在晶体生长期间执行的温度降低时，从单晶自发地移除籽晶。替换地，在晶体生长之后通过将轻微的碰撞施加到堆叠本体，可以从单晶移除籽晶。图12示出了分离之后的GaN层250和籽晶T21。因此，由于设置在生长衬底与GaN层250之间的非晶部分X23，从蓝宝石衬底S20容易地移除GaN层250。
如上所述，故意地设置容易经历回熔的部分以及对回熔具有耐受性的部分以阻止得到位错，由此能够制造具有优异的结晶度并且能够容易地与生长衬底分离的第III族氮化物半导体单晶。
3.变化方案
3-1.第III族氮化物半导体单晶
在实施方案2中，形成GaN层250。但是，本发明的方法可以应用于制造其它第III族氮化物半导体单晶。即，本发明的制造方法可应用于制造单晶AlXInYGa(1-X-Y)N(0≤X，0≤Y，X+Y≤1)。
4.实施方案2的概要
如上所述，在根据实施方案2的用于制造第III族氮化物半导体单晶的方法中，设置有沟槽X21的籽晶用作用于熔剂法的籽晶T20。因此，形成主要经历回熔的GaN层230和耐受回熔的掩模层240。因此，在每个沟槽X22中不形成单晶，并且相反地，沟槽X22设置有非晶部分X23。即，没有位错被传递到设置在非晶部分X23上的GaN层250。这样形成的GaN单晶具有令人满意地低位错密度。因此，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
特别地，仅出于示出目的给出实施方案2，并且不必说，本领域技术人员能够想到各种修改和变化，只要不削弱本发明的范围即可。与附图中示出的沟槽的数量相比，设置在籽晶中的沟槽的数量实际上是更大的数量。
实施方案3
将描述实施方案3。在实施方案3中，如图13所示，沟槽X31设置成条图案。每个沟槽X31的侧表面330呈现为GaN层的a面。换言之，GaN层的a面露出到沟槽X31的侧表面。在这样的情况下，以高的生长速率形成GaNa面，并且能够容易地获得平面化。在图13中，开口宽度由W9表示，以及间距由W10表示。
通过上面的过程，形成非晶部分，由此在形成的第III族氮化物半导体单晶中出现的位错减少。即，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
实施方案4
将描述实施方案4。如结合实施方案1至3所描述的，在实施方案4中，在底层中形成多个沟槽。在GaN晶体生长期间，GaN晶体形成为使得晶体覆盖多个沟槽。
1.用于制造第III族氮化物半导体单晶的方法
在实施方案4中，使用几乎等同于实施方案1的籽晶T10的籽晶T40。但是，籽晶T40的尺寸与籽晶T10的尺寸略微不同。形成多个沟槽的步骤与实施方案1中使用的相同。
1-1.设置有沟槽的籽晶
如图3所示，以恒定的间隔以格状图案将籽晶T40的沟槽X41设置在掩模层440中。但是，间隔不是必须恒定。在图3中，从掩模层440的上部来看，籽晶T40的沟槽X41中的每个沟槽具有方形形状。但是，沟槽X41的平面形状不限于方形，并且可以是另外的多边形如六边形或圆形。平面形状可以关于中心对称或不对称。
图4是图3中示出的籽晶的俯视图沿线A-A切下的横截面。每个沟槽X41是穿过掩模层440的全部厚度以及GaN衬底G40的部分厚度的非通孔。掩模层440具有2nm至2μm的厚度，而每个沟槽X41具有比掩模层440的厚度大的深度D41。沟槽X41的深度D41是1μm至5μm。在形成沟槽X41的情况下，一个要求是GaN衬底G40(即，GaN层)的一部分露出到每个沟槽X41的底表面。
每个沟槽X41的开口具有1μm至1000μm的宽度(开口宽度)。当开口宽度小于1μm时或者当开口宽度超过1000μm时，减少位错的效果不明显。
两个相邻沟槽X41(W42)之间的间距是2μm至1000μm。间距W42更优选地是2μm至500μm。当间距W42小于2μm时，掩模层的由于侧表面蚀刻的回熔可能发生。当该回熔发生时，表面442的用作在下述半导体单晶形成步骤中形成的半导体层的晶格生长的起始点的区域变成待变化的，从而不能获得高结晶度的半导体晶体。
每个沟槽X41具有底表面G42和侧表面G41、441。底表面G42是GaN衬底G40的一部分。侧表面G41、441通常与掩模层440的表面442正交。侧表面G41、441形成为穿过GaN衬底G40的部分厚度以及掩模层440的全部厚度。
1-2.(C)半导体单晶形成步骤
通过作为液相外延技术的熔剂法在籽晶T40上形成半导体单晶层。本文中使用的材料与表2中示出的相同。
在半导体单晶形成步骤中使用的坩埚的条件与表3中示出的相同。生长时间是100小时。
在半导体单晶形成步骤期间，GaN衬底G40的已经通过回熔设置以用作沟槽X41的侧表面的部分在初期溶于熔融混合物中。具体地，底表面G42和侧表面G41溶于熔剂中。掩模层440难以溶于熔剂中。但是，由于关于掩模层440用作底层的GaN衬底G40溶解，因此，掩模层440在横向侧上缓慢溶解。因此，每个沟槽X41的尺寸增加。更具体地，沟槽X41的深度增加，并且其宽度轻微增加。如图14所示，制造了设置有沟槽X42的籽晶T41。在这样的情况下，a轴与CC横截面正交，并且m轴与BB横截面平行。
图15是图14中示出的籽晶沿CC切下的横截面。每个沟槽X42具有底表面G44、斜面G43以及侧表面443。底表面G44是露出到GaN衬底G40的c面。斜面G43设置成使得每个沟槽的开口朝着表面444变宽。斜面G43具有类似于{1，0，-1，1}晶面或{1，1，-2，2}晶面的特性。每个侧表面443用作掩模层440的侧表面。
如图16所示，通过回熔和加压使熔剂已经饱和之后，生长GaN层450。生长发生在露出斜面G43和底表面G44之后。具体地，从掩模层440的作为生长起始点的表面444、斜面G43以及底表面G44形成GaN层450。在这样的情况下，沿图16中示出的横向方向和向上方向从掩模层440的表面444生长GaN层450。此外，在沟槽X42中形成GaN。即，GaN层450形成为使得覆盖沟槽X42。因此，在GaN衬底G40的露出到沟槽X41的部分通过熔剂回熔时，GaN层450生长为使得覆盖沟槽X42。每个底表面G44优选地具有5μm或更大的深度。突出部分X43可以通过抛光GaN衬底G40来提供。
2.制造的第III族氮化物半导体单晶
2-1.GaN单晶
如上所述，通过用于制造第III族氮化物半导体单晶的方法的实施方案制造如图16所示的GaN单晶B42。GaN单晶B42具有GaN衬底G40、掩模层440以及GaN层450。GaN衬底G40的用作底层的横截面呈现具有凹陷表面和突出表面的凹陷/突出形状，凹陷表面和突出表面交替重复以形成沟槽。在每个沟槽中，c面(底表面G44)露出。此外，c面(突出面G45)露出到凹陷/突出形状的突出部分。{1，0，-1，1}晶面(斜面G43)或{1，1，-2，2}晶面露出到沟槽与突出部分之间的区域。掩模层440设置在GaN衬底G40的用作底层的突出面G45上。
2-2.单晶的位错密度
图17是从GaN层450的沟槽X42延伸的位错的概图。如图17所示，位错沿图17中的横向方向从每个沟槽X42的{1，0，-1，1}晶面或{1，1，-2，2}晶面延伸。沟槽X42具有呈现出四角锥形式的凹陷表面。因此，如图17所示，位错沿四角锥的中心轴延伸并且合并且结合在一起。合并之后，消除一些位错并且半导体层中的剩余的位错向上延伸。通过重复这样的合并和结合，位错的数量增加。因此，GaN层450具有高的结晶度。
具体地，GaN层450具有1×104/cm2或更小的位错密度。由于多个沟槽X41以规则的方式设置，所以在GaN层450上的位错密度均匀。因此，由于抑制了从底层得到位错，所以根据实施方案制造的GaN层450具有相当高的结晶度。如本文中下面的实施例所述，制造的GaN层450的厚度可以调整到约1mm。如上所述，故意设置容易经历回熔的部分和对回熔具有耐受性的部分以合并位错，由此能够制造具有优异的结晶度和大的厚度的第III族氮化物半导体单晶。
2-3.通过常规熔剂法制造的单晶
出于对比目的，接下来将描述通过常规熔剂法制造的单晶的位错。如图18所示，根据常规的熔剂法，底层以不规则的方式设置有沟槽或突出部。在这样的情况下，位错可以合并成实施方案4中的情况。但是，与其中通过故意合并位错制造单晶的实施方案4不同，合并的程度不足。
3.变化方案
3-1.第III族氮化物半导体单晶
在实施方案4中，形成GaN层450。但是，本发明的方法可以应用于制造其它第III族氮化物半导体单晶。即，本发明的制造方法可应用于制造单晶AlXInYGa(1-X-Y)N(0≤X，0≤Y，X+Y≤1)。
4.实施方案4的概要
如上所述，在根据实施方案4的用于制造第III族氮化物半导体单晶的方法中，设置有沟槽X41的籽晶用作用于熔剂法的籽晶T40。因此，形成主要经历回熔的GaN衬底G40和耐受回熔的掩模层440。因此，从GaN衬底G40的每个沟槽X42延伸的位错合并在一起。因此，位错基本不传递到形成的GaN层450。因此，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
特别地，仅出于示出目的给出实施方案4，并且不必说，本领域技术人员能够想到各种修改和变化，只要不削弱本发明的范围即可。与附图中示出的沟槽的数量相比，设置在籽晶中的沟槽的数量实际上是更大的数量。
实施方案5
将描述实施方案5。在实施方案5中，除生长衬底是形成于蓝宝石衬底上的GaN模板之外，重复与实施方案4的过程相同的过程。下述制造步骤与实施方案2的制造步骤几乎相同。因此，将省略与实施方案2和4有关联的相同的描述。
1.用于制造第III族氮化物半导体单晶的方法
实施方案5的用于制造第III族氮化物半导体单晶的方法包括下面的步骤：
(A)籽晶制备步骤，
(A-1)低温沉积缓冲层形成步骤
(A-2)底层形成步骤，
(A-3)掩模层形成步骤
(A-4)沟槽形成步骤
(B)籽晶蚀刻步骤，以及
(C)半导体单晶形成步骤。这些步骤(A)至(C)与实施方案2的步骤相同。
1-1.(A)籽晶制备步骤
1-1-1.(A-1)低温沉积缓冲层形成步骤
首先，在用作生长衬底的蓝宝石衬底S50上形成低温沉积缓冲层520(参见图9)。蓝宝石衬底S50由c面蓝宝石形成。通过外延生长在蓝宝石衬底S50上形成低温沉积缓冲层520。外延生长技术的实施例包括金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延。可以使用这些技术中的任意技术。低温沉积缓冲层520是GaN层。层520可以是AlN层。
1-1-2.(A-2)底层形成步骤
随后，在低温沉积缓冲层520上形成GaN层530(参见图9)。GaN层530用作底层。GaN层530优选地具有1μm至30μm的厚度。在底层形成步骤中，可以使用金属有机化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)以及液相外延中的任意技术。
1-1-3.(A-3)掩模层形成步骤
之后，在GaN层530上形成掩模层540(参见图9)。掩模层540可以具有与表1中示出的相同的Al组成比和厚度。
1-1-4.(A-4)沟槽形成步骤
随后，通过光刻法形成沟槽X51，由此制造了图9中示出的籽晶T50。沟槽X51与实施方案4的沟槽X41相同(参见图4)。每个沟槽X51是穿过掩模层540的全部厚度以及GaN衬底530的部分厚度的非通孔。每个沟槽X51的宽度(开口宽度W57)与实施方案4的开口宽度W41相同(参见图4)。每个沟槽X51的深度(D54)与实施方案4的深度D41相同(参见图4)。两个相邻沟槽X51之间的间距(W58)与实施方案4的间距W42相同(参见图4)。不必说，但是，这些参数可以与实施方案4的参数不同。
1-2.(B)籽晶蚀刻步骤
随后，通过为液相外延技术的熔剂法在籽晶T50上形成半导体单晶层。可以使用与表2中相同的材料。可以使用与表3中示出的熔剂法相同的条件。
通过回熔，GaN层530的露出部分优先溶解。因此，沟槽X51的深度增加，并且其宽度轻微增加。因此，每个沟槽X51的尺寸如图19所示增加，从而设置沟槽X52。每个沟槽X52由底表面534、斜面533以及侧表面543限定。斜面533具有基本等同于{1，0，-1，1}晶面或{1，1，-2，2}晶面的表面。
1-3.(C)半导体单晶形成步骤
在熔剂通过回熔饱和之后，GaN层550从掩模层540的作为生长起始点的表面544、斜面533以及底表面534生长。沿图20中示出的横向方向和向上方向从掩模层540的表面544生长GaN层550。在沟槽X52中也形成GaN。即，GaN层550形成为覆盖沟槽X52。
2.制造的第III族氮化物半导体单晶
2-1.GaN单晶
如上所述，如图20所示，在用于制造第III族氮化物半导体单晶的方法的上述实施方案中制造的第III族氮化物半导体单晶具有突出部分X53。每个突出部分X53由底表面534、斜面533和侧表面543限定。
如图17所示，与实施方案4的GaN层450的情况类似，在实施方案中制造的GaN层550的位错减少。GaN层550具有1×105/cm2或更小的位错密度。
此外，由于多个沟槽X51以规则的方式设置，所以在GaN层550上的位错密度均匀。因此，由于抑制了从底层得到位错，所以根据实施方案制造的GaN层550具有相当高的结晶度。如本文中下面的实施例所述，制造的GaN层550的厚度可以调整到约1mm。如上所述，故意设置容易经历回熔的部分和对回熔具有耐受性的部分以合并位错，由此能够制造具有优异的结晶度和大的厚度的第III族氮化物半导体单晶。此外，由于在生长初期能够显著地减少位错，因此能够制造具有减少的翘曲的GaN单晶。
3.变化方案
3-1.第III族氮化物半导体单晶
在实施方案5中，形成GaN层550。但是，本发明的方法可以应用于制造其它第III族氮化物半导体单晶。即，本发明的制造方法可应用于制造单晶AlXInYGa(1-X-Y)N(0≤X，0≤Y，X+Y≤1)。
4.实施方案5的概要
如上所述，在根据实施方案5的用于制造第III族氮化物半导体单晶的方法中，设置有沟槽X51的籽晶用作用于熔剂法的籽晶T50。因此，形成主要经历回熔的GaN层530和耐受回熔的掩模层540。因此，从GaN层530的每个沟槽X52延伸的位错合并在一起。因此，位错基本不传递到形成的GaN层550。因此，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
特别地，仅出于示出目的给出实施方案5，并且不必说，本领域技术人员能够想到各种修改和变化，只要不削弱本发明的范围即可。与附图中示出的沟槽的数量相比，设置在籽晶中的沟槽的数量实际上是更大的数量。
实施方案6
将描述实施方案6。在实施方案6中，如图13所示，籽晶设置有设置成条图案的沟槽X31。每个沟槽X31的侧表面330呈现为GaN层的a面。换言之，GaN层的a面露出到沟槽X31的侧表面。在这样的情况下，以高的生长速率形成GaNa面，并且能够容易地获得平面化。在图13中，开口宽度由W9表示，以及间距由W10表示。
通过上面的过程，位错合并，从而减少了在形成的第III族氮化物半导体单晶中出现的位错的数量。即，能够形成具有优异的结晶度的第III族氮化物半导体单晶。
实施方案7
将描述实施方案7。将参考图21和22描述实施方案7的GaN单晶制造步骤。
首先，如图21所示的籽晶设置为籽晶T60。籽晶T60是模板衬底并且已经通过MOCVD在c面蓝宝石衬底600(直径：2英寸)上依次形成AlN低温沉积缓冲层(未示出)、GaN层601以及AlGaN层602而制备。籽晶T60的最上表面是AlGaN层602。为了提高AlGaN层602的平坦度和结晶度，在不设置另外的AlGaN层602的情况下在蓝宝石衬底600上直接形成或通过为中介的缓冲层形成GaN层601。
随后，将籽晶T60放置在其表面上的坩埚12中。Na、Ga和C被供给到坩埚12，坩埚12放置在反应器11中，然后关闭容器。之后，将反应器11放置在压力容器10中，并且容器10关闭。固态或液态形式的Na和Ga可以放置在坩埚12中。可替换地，Na液体和Ga液体的混合物可以放置在坩埚12中。添加C的目的是防止产生杂晶并且提高熔融混合物的氮溶解度，从而促进晶体生长。
在具体的过程中，借助于加热装置13加热坩埚12，从而形成Na和Ga的熔融混合物21。熔融混合物21的温度调整到870℃。通过供给管14和排出管15，氮被供给到反应器11中，并且反应器11的压力调整到3.0MPa。此外，经由供给管16和排出管17将氮供给到压力容器10，从而使压力容器10的内部压力与反应器11的内部压力大致相等。坩埚12以20rpm旋转，并且旋转的方向以15秒的间隔改变。籽晶T60保留在Ga-Na熔融混合物21中。坩埚的温度和压力保持60小时，从而在籽晶T60上形成AlGaN层602的GaN层603(参见图22)。
随后，停止加压加热，以将条件转换到环境温度和压力。因此，GaN层603的晶体生长终止。晶体生长终止之后，使用乙醇等移除Na，并且从坩埚12取出籽晶T60。
如上所述，根据用于制造GaN晶体的方法的实施方案，C被添加到熔融混合物。因此，与不添加C的情况相比，即使使用内在地引起回熔的熔融混合物，也能够抑制籽晶T60的回熔。因此，能够制造均匀的GaN晶体。这样的原因是AlGaN层602用作籽晶T60的最上表面，并且在从晶体生长开始到熔融混合物21的氮过饱和期间AlGaN层实际上不溶解，由此层602能够抑制籽晶T60的回熔。
实施方案8
将描述实施方案8。在实施方案8中，使用如图23所示的籽晶T70。如图23所示，已经通过MOCVD在n+-GaN衬底700(直径：2英寸)上依次形成n-GaN层701和AlGaN层702来制备籽晶T70。n-GaN层701具有1μm的厚度。AlGaN层702是未掺杂的并且具有50nm的厚度和10％的Al组成比。
通过使用籽晶T70以及通过与实施方案1中使用的相同的制造方法和装置，在AlGaN层702上生长GaN层703。GaN层703具有500μm的厚度，层厚度的变化是5％或更小。GaN层703是不具有夹杂物和生长异常的高品质晶体层。
对籽晶的结构没有强加具体的限制，只要最外层是含Al的第III族氮化物半导体层(优选地，AlGaN层)即可。通过使用这样的层结构的籽晶，能够形成具有均匀厚度的GaN晶体，同时将籽晶的回熔抑制到500nm或更小。层结构的实施例包括AlGaN衬底本身以及包括直接形成于蓝宝石衬底上的AlGaN层的结构。在这些中，由于AlGaN层的平坦度和结晶度能够增强，因此，包括堆叠在GaN层上的AlGaN层的结构是特别优选的。根据需要，GaN层或AlGaN层可以包含用于控制导电性的n型或p型杂质。可以添加这样的掺杂剂以控制磁性。在籽晶T70的一个可能的层结构中，在不使用n-GaN层701的情况下，AlGaN层702可以直接或通过为中介的缓冲层堆叠在n+-GaN衬底700上。通过使用这样的层结构，最上面的AlGaN层能够抑制籽晶的回熔。
用作籽晶的最外层的含Al的第III族氮化物半导体层优选地具有2nm至2μm的厚度。当厚度小于2nm时，回熔抑制效果弱，而当厚度超过2μm时，形成含Al的第III族氮化物半导体层需要长的时间段，从而削弱籽晶生产率并且此外削弱形成于第III族氮化物半导体层上的第III族氮化物半导体晶体的晶体品质。
用作籽晶的最外层的含Al的第III族氮化物半导体层优选地具有2％至50％的Al组成比。超过50％的Al组成比是不优选的，因为，例如，在熔融混合物中产生杂晶，或者形成的第III族氮化物半导体的结晶度削弱。当Al组成比小于2％时，含Al的第III族氮化物半导体层的回熔抑制效果不能充分获得。在实施方案8中，AlGaN层用作含Al的第III族氮化物半导体层。但是，也可以使用AlGaInN层，只要Al组成比是2％至50％即可。
含Al的第III族氮化物半导体层优选地具有2nm或更小的表面粗糙度(表面均方根粗糙度)。当表面均方根粗糙度大于2nm时，回熔从粗糙部分进行，从而可能引起GaN晶体的异常生长。
关于Na，添加到熔融混合物的C的量优选地是0.1摩尔％至2摩尔％。当C量落入该范围时，能够充分获得由添加C所产生的效果。
当晶体生长温度调整到850℃至950℃时，能够确保回熔抑制效果。具体地，当以高温生长第III族氮化物半导体晶体时，有效地应用本发明，这是由于第III族氮化物半导体的回熔在高温下更容易进行。
实施方案8不限于GaN的生长。本发明可以应用于4组分半导体如AlGaInN或3组分半导体如AlGaN或InGaN的生长。但是，由于与3组分或4组分第III族氮化物半导体的情况相比能够更容易地控制组成比，因此，本发明优选地应用于GaN的生长并且能够制造更高品质的半导体晶体。
实施方案9
1.用于制造GaN衬底的方法
将描述实施方案9。实施方案9涉及GaN衬底制造方法，该方法包括从籽晶移除通过用于制造第III族氮化物半导体单晶的方法(实施方案1至8中的任一)所制造的GaN单晶，从而提供GaN衬底。
2.半导体单晶制备分离步骤
如上所述，当GaN单晶设置有非晶部分X13或X23时，由于非晶部分X13或X23的出现减小了到底层的粘合强度，因此能够容易地从对应的生长衬底移除GaN层150或250。如图8或12所示，GaN单晶与生长衬底分离。根据热膨胀系数的不同，可以通过加热/冷却执行分离。
实际上，在一些情况下，掩模层140或240以及非晶部分X13或X23部分粘合到GaN单晶。在这样的情况下，研磨底表面151或251，从而解决了问题。
3.实施方案9的概要
如上所述，实施方案9的用于制造GaN衬底的方法包括从生长衬底移除在实施方案1至3中形成的GaN单晶的，从而设置GaN自立式衬底。不必说，籽晶可以与在实施方案4至8中的任一中制造的第III族氮化物半导体单晶分离，从而制造GaN衬底。这样制造的GaN衬底可以用作用于制造使用第III族氮化物半导体的半导体器件(例如，发光器件和场效应晶体管)的生长衬底。
实施例1
将描述实施例1。在实施例1中，与实施方案2类似，使用蓝宝石衬底S20。蓝宝石衬底S20具有2英寸(50.8mm)的直径。通过MOCVD形成籽晶T20。
在该方法中使用的载气是氢气(H2)、氮气(N2)或氢气和氮气(H2+N2)的气体混合物。氨气(NH3)用作氮源。三甲基镓(Ga(CH3)3，下文中可以称作“TMG”)用作Ga源。三甲基铝(Al(CH3)3，下文中可以称作“TMA”)用作Al源。
首先，形成用作低温沉积缓冲层220的GaN层。在低温沉积缓冲层220上形成GaN层230。GaN层具有8μm的厚度。随后，在GaN层230上形成AlGaN层240。AlGaN层240具有0.1的Al组成比和100nm的厚度。
之后，通过光刻法形成沟槽X21。每个沟槽X21的深度(D4)调整到1μm，以及每个沟槽的宽度(W7)调整到20μm。两个相邻沟槽X21的间距(W8)调整到20μm。因此，制造了籽晶T10。
随后，将籽晶T20和原材料供给到坩埚。原材料是Ga(30g)、Na(30g)以及C(80g)。熔剂的碳比例调整到0.5摩尔％。坩埚的内部温度和压力控制到890℃和3MPa。在晶体生长期间，旋转的方向适当改变，并且通过旋转构件以20rpm搅拌混合物。生长时间是30小时。
因此，生产了具有0.9mm的层厚度的GaN晶体。在SEM下证实设置有间隔X23。在生长之后降低温度期间，蓝宝石衬底S20与GaN晶体分离。这样获得的单晶具有1×104/cm2或更小的位错密度。
实施例2
将描述实施例2。在实施例2中使用与实施例1中使用的实验条件几乎相同的实验条件。但是，在实施例2中，使用具有4英寸(101.6mm)的直径的GaN衬底。实施例2对应于实施例1。
在实施例2中，制造了具有1.5nm的层厚度的GaN晶体。之后，以1度/分降低坩埚的内部温度。通过冷却，GaN晶体与蓝宝石衬底S30自发分离。
实施例3
将描述实施例3。与实施例4类似，在实施例3中，将具有2英寸(50.8mm)的直径的GaN衬底G10用作底层。
1.掩模层形成步骤
首先，在GaN衬底G40上形成AlGaN层。AlGaN层具有0.1的Al组成比。AlGaN层的厚度调整到100nm。
2.沟槽形成步骤
之后，通过光刻法形成沟槽X41。每个沟槽X41的深度(D41)调整到1μm，以及每个沟槽的宽度(W41)调整到50μm。两个相邻沟槽X41的间距(W42)调整到30μm。因此，制造了籽晶T40。
3.半导体单晶形成步骤
随后，将籽晶T40和原材料供给到坩埚。原材料是Ga(30g)、Na(30g)以及C(80g)。熔剂的碳比例调整到0.5摩尔％。坩埚的内部温度和压力控制到870℃和3MPa。在晶体生长期间，旋转的方向适当改变，并且通过旋转构件以20rpm搅拌混合物。生长时间是100小时。
因此，生产了具有1.5mm的层厚度的GaN晶体。GaN单晶层的结晶度基本均匀。这样获得的单晶具有1×104/cm2或更小的位错密度。没有产生其它裂纹或缺陷，并且单晶层具有平坦表面。
实施例4
将描述实施例4。与实施方案5类似，使用具有2英寸(50.8mm)的直径的蓝宝石衬底S50。通过MOCVD形成籽晶T50。
2-1.低温沉积缓冲层形成步骤
首先，GaN层形成为低温沉积缓冲层520。
2-2.底层形成步骤
之后，在低温沉积缓冲层520上形成GaN层530。GaN层530具有10μm的厚度。
2-3.掩模层形成步骤
首先，在GaN层530上形成AlGaN层540。AlGaN层540具有0.2的Al组成比。AlGaN层540具有50nm的厚度。
2-4.沟槽形成步骤
之后，通过光刻法形成沟槽X51。每个沟槽X51的深度(D54)调整到1μm，以及每个沟槽的宽度(W57)调整到100μm。两个相邻沟槽X51的间距(W58)调整到30μm。因此，制造了籽晶T50。
2-5.半导体单晶形成步骤
随后，将籽晶T50和原材料供给到坩埚。原材料是Ga(30g)、Na(30g)以及C(80g)。熔剂的碳比例调整到0.5摩尔％。坩埚的内部温度和压力控制到870℃和3MPa。在晶体生长期间，旋转的方向适当改变，并且通过旋转构件以20rpm搅拌混合物。生长时间是100小时。
因此，生产了具有1.5mm的层厚度的GaN单晶。GaN单晶层的结晶度基本均匀。这样获得的单晶具有1×105/cm2或更小的位错密度。
实施例5
GaN层601是未掺杂的并且具有2μm的厚度。AlGaN层602未露出并且具有100nm的厚度和5％的Al组成比(Al与Al和Ga之和的比，单位：摩尔％，Al0.05Ga0.95N)。原材料是Na(30g)、Ga(30g)以及C(80mg)。
在层上这样生长的GaN层603是均匀的并且具有500μm的厚度。层的厚度的变化量是5％或更小。GaN层603是没有夹杂物和生长异常的透明晶层。AlGaN层602剩余在籽晶T60的表面上，显示回熔的量是100nm或更小。
因此，即使通过由于添加C而容易引起回熔的Na熔剂法来形成GaN晶体时，也能够抑制籽晶T60的回熔，从而能够制造均匀的GaN晶体。这样的原因是AlGaN层602用作籽晶T60的最外的表面，并且在从晶体生长开始到熔融混合物21的氮过饱和器件AlGaN层602实际上不溶解，从而层602能够抑制籽晶T60的回熔。
由于抑制了籽晶T60的回熔，因此，形成的晶体的品质显著提高，并且与通常获得的厚度相比GaN层601的厚度能够减小。因此，能够以一段较短的时间制造籽晶T60，从而能够增加籽晶T60的生产量。因此，能够增加GaN晶体的生产量。
实施例6
在实施例6中，使用下面的籽晶T70来代替实施例5的籽晶。如图23所示，通过MOCVD在c面n+-GaN衬底700(直径：2英寸)上依次形成n-GaN层701和AlGaN层702来制备籽晶T70。n-GaN层701具有1μm的厚度。AlGaN层702是未掺杂的并且具有50nm的厚度和10％的Al组成比。
通过使用籽晶T70以及通过使用与实施方案1中相同的制造方法和装置1，在AlGaN层702上生长GaN层703。GaN层703具有500μm的厚度，层厚度的变化是5％或更小。GaN层703是不具有夹杂物和生长异常的高品质晶体层。
图24是完成生长之后的籽晶T70的CL(阴极发光)图像。如图24所示，籽晶T70的AlGaN层702与形成的GaN层703之间的界面是平的。此外，由于AlGaN层702的厚度不改变，所以在AlGaN层702中不发生回熔。因此，用作籽晶T70的最外层的AlGaN层702能够用作抑制回熔的进一步发展的阻挡层。通过最外层，抑制了籽晶T70的回熔。
对比例1
通过MOCVD通过在具有2英寸的直径的n+-GaN衬底上堆叠具有1μm的厚度的n-GaN层制造籽晶。通过使用籽晶以及通过使用与实施方案1相同的制造方法和装置1，制造了GaN晶体。图25是完成生长之后的对比例1的籽晶的CL图像。如图25所示，籽晶的n-GaN层通过回熔消失，并且n+-GaN衬底露出。发现n+-GaN衬底与形成的GaN层之间的界面具有不规则性。籽晶的回熔到达n+-GaN衬底，并且由于熔融混合物的温度、溶液组成等的变化，回熔不均匀地进行。在形成的GaN层的一部分中观察到异常生长。
对比例2
通过MOCVD通过在具有2英寸的直径的c面蓝宝石衬底上堆叠具有1μm的厚度的AlN层制造模板衬底，从而提供籽晶。通过使用籽晶以及通过使用与实施方案1相同的制造方法和装置1，制造了GaN晶体。虽然在籽晶的整个表面上形成GaN，但是形成的GaN晶体的表面具有显著的粗糙度，并且在晶体中发现大量的夹杂物。GaN晶体具有大的晶格缺陷密度和大量的裂纹。即，晶体具有非常差的品质。这是由于AlN表面的差的平面度，导致了相对于GaN的在晶格常数方面的大的差异。

Claims (22)

1.一种用于制造第III族氮化物半导体单晶的方法，所述方法包括：
制备籽晶的籽晶制备步骤，所述步骤包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中所述底层的一部分覆盖有所述掩模层并且其中所述底层的剩余部分未覆盖有所述掩模层的籽晶；
在包含至少碱金属的熔体中对所述底层的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；以及
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长第III族氮化物半导体单晶的半导体单晶形成步骤；
其中所述籽晶制备步骤包括：
在所述底层上形成包含Al的所述掩模层的掩模层形成步骤；以及
通过移除所述掩模层的区域的全部厚度和移除所述底层的对应区域的部分厚度来在所述底层中形成多个沟槽的沟槽形成步骤；
在所述籽晶制备步骤中，所述掩模层中的Al组成比X调整到0.02至1.00，所述掩模层的厚度调整到2nm至2μm；
在所述籽晶蚀刻步骤中，所述底层暴露于所述沟槽的部分通过熔剂法进行回熔，所述沟槽的开口宽度增加以露出斜面；以及
在所述半导体单晶形成步骤中，填充有熔剂的非晶部分形成在具有更宽开口的所述沟槽中，所述第III族氮化物半导体单晶从所述掩模层的表面生长以覆盖所述非晶部分和所述掩模层的表面。
2.根据权利要求1所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述籽晶蚀刻步骤中，通过回熔露出所述底层的小平面。
3.根据权利要求2所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述半导体单晶形成步骤中，在所述籽晶上生长所述第III族氮化物半导体单晶以使所述小平面不被所述第III族氮化物半导体单晶掩盖。
4.根据权利要求3所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述半导体单晶形成步骤中，形成由所述小平面和所述第III族氮化物半导体单晶限定的非晶部分。
5.根据权利要求4所述的用于制造第III族氮化物半导体单晶的方法，其中，所述非晶部分是填充有熔融混合物的空间。
6.根据权利要求3所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述籽晶蚀刻步骤中，通过回熔不露出所述底层的c面。
7.一种用于制造第III族氮化物半导体单晶的方法，所述方法包括：
制备籽晶的籽晶制备步骤，所述步骤包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中所述底层的一部分覆盖有所述掩模层并且其中所述底层的剩余部分未覆盖有所述掩模层的籽晶；
在包含至少碱金属的熔体中对所述底层的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；以及
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长第III族氮化物半导体单晶的半导体单晶形成步骤；
其中所述籽晶制备步骤包括：
在所述底层上形成包含Al的所述掩模层的掩模层形成步骤；以及
通过移除所述掩模层的区域的全部厚度和移除所述底层的对应区域的部分厚度来在所述底层中形成多个沟槽的沟槽形成步骤；
在所述籽晶制备步骤中，所述掩模层中的Al组成比X调整到0.02至1.00，所述掩模层的厚度调整到2nm至2μm；
在所述籽晶蚀刻步骤中，所述底层暴露于所述沟槽的部分通过熔剂法进行回熔，所述沟槽的开口宽度增加以露出斜面和底表面；以及
在所述半导体单晶形成步骤中，所述第III族氮化物半导体单晶从所述斜面、所述底表面和所述掩模层的表面生长以覆盖所述沟槽。
8.根据权利要求7所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述籽晶蚀刻步骤中，通过回熔露出所述底层的c面。
9.根据权利要求2所述的用于制造第III族氮化物半导体单晶的方法，其中，所述小平面是{1，0，-1，1}晶面。
10.根据权利要求1至9中任一项所述的用于制造第III族氮化物半导体单晶的方法，其中，在所述籽晶制备步骤中，所述掩模层由AlGaN层形成。
11.根据权利要求1至9中任一项所述的用于制造第III族氮化物半导体单晶的方法，其中，所述籽晶制备步骤还包括在形成所述掩模层之前形成作为底层的GaN层的底层形成步骤。
12.一种用于制造第III族氮化物半导体单晶的方法，所述方法包括：
制备具有在GaN层上作为最外层的含Al的第III族氮化物半导体层的籽晶的籽晶制备步骤；
通过包含至少第III族金属和碱金属的熔融混合物与包含至少氮的气体的反应在所述籽晶上生长第III族氮化物半导体单晶的步骤，同时所述籽晶的回熔抑制到500nm或更小；
其中在所述第III族氮化物半导体单晶生长前，所述含Al的第III族氮化物半导体层具有2nm或更小的表面均方根粗糙度，所述含Al的第III族氮化物半导体层中的Al组成比调整到0.02至1.00，所述含Al的第III族氮化物半导体层的厚度调整到2nm至2μm。
13.根据权利要求12所述的用于制造第III族氮化物半导体单晶的方法，其中，所述含Al的第III族氮化物半导体层是AlGaN层。
14.根据权利要求13所述的用于制造第III族氮化物半导体单晶的方法，其中，所述第III族金属是Ga，所述碱金属是Na，以及待生长的所述第III族氮化物半导体晶体是GaN晶体。
15.根据权利要求14所述的用于制造第III族氮化物半导体单晶的方法，其中，所述籽晶是具有GaN层和堆叠在所述GaN层上的AlGaN层的堆叠结构。
16.一种用于制造GaN衬底的方法，所述方法包括：
制备籽晶的籽晶制备步骤，所述步骤包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中所述底层的一部分覆盖有所述掩模层并且所述底层的剩余部分未覆盖有所述掩模层的籽晶；
在包含至少碱金属的熔体中对所述籽晶的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长GaN单晶的半导体单晶形成步骤；以及
从所述籽晶移除所述GaN单晶的半导体单晶分离步骤；
其中所述籽晶制备步骤包括：
在所述底层上形成包含Al的所述掩模层的掩模层形成步骤；以及
通过移除所述掩模层的区域的全部厚度和移除所述底层的对应区域的部分厚度来在所述底层中形成多个沟槽的沟槽形成步骤；
在所述籽晶制备步骤中，所述掩模层中的Al组成比X调整到0.02至1.00，所述掩模层的厚度调整到2nm至2μm；
在所述籽晶蚀刻步骤中，所述底层暴露于所述沟槽的部分通过熔剂法进行回熔，所述沟槽的开口宽度增加以露出斜面；以及
在所述半导体单晶形成步骤中，填充有熔剂的非晶部分形成在具有更宽开口的所述沟槽中，所述GaN单晶从所述掩模层的表面生长以覆盖所述非晶部分和所述掩模层的表面。
17.根据权利要求16所述的用于制造GaN衬底的方法，其中，在所述籽晶蚀刻步骤中，通过回熔露出所述底层的小平面。
18.根据权利要求17所述的用于制造GaN衬底的方法，其中，在所述半导体单晶形成步骤中，在所述籽晶上生长所述GaN单晶以使所述小平面不被所述第III族氮化物半导体单晶掩盖。
19.根据权利要求18所述的用于制造GaN衬底的方法，其中，在所述半导体单晶形成步骤中，形成由所述小平面和所述GaN单晶限定的非晶部分。
20.根据权利要求18所述的用于制造GaN衬底的方法，其中，所述小平面是{1，0，-1，1}晶面。
21.一种用于制造GaN衬底的方法，所述方法包括：
制备籽晶的籽晶制备步骤，所述步骤包括在底层上形成由AlXInYGa(1-X-Y)N(0＜X，0≤Y，X+Y≤1)制成的掩模层，从而形成其中所述底层的一部分覆盖有所述掩模层并且所述底层的剩余部分未覆盖有所述掩模层的籽晶；
在包含至少碱金属的熔体中对所述籽晶的未覆盖有所述掩模层的露出部分进行回熔的籽晶蚀刻步骤；
在包含至少第III族金属和碱金属的熔融混合物中在所述籽晶上生长GaN单晶的半导体单晶形成步骤；以及
从所述籽晶移除所述GaN单晶的半导体单晶分离步骤；
其中所述籽晶制备步骤包括：
在所述底层上形成包含Al的所述掩模层的掩模层形成步骤；以及
通过移除所述掩模层的区域的全部厚度和移除所述底层的对应区域的部分厚度来在所述底层中形成多个沟槽的沟槽形成步骤；
在所述籽晶制备步骤中，所述掩模层中的Al组成比X调整到0.02至1.00，所述掩模层的厚度调整到2nm至2μm；
在所述籽晶蚀刻步骤中，所述底层暴露于所述沟槽的部分通过熔剂法进行回熔，所述沟槽的开口宽度增加以露出斜面和底表面；以及
在所述半导体单晶形成步骤中，所述GaN单晶从所述斜面、所述底表面以及所述掩模层的表面生长以使所述斜面和底表面被所述第III族氮化物半导体单晶掩盖。
22.根据权利要求16至21中任一项所述的用于制造GaN衬底的方法，其中，在所述籽晶制备步骤中，所述掩模层由AlGaN层形成。
CN201310048487.6A 2012-02-08 2013-02-06 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法 Expired - Fee Related CN103243389B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012025478A JP5754391B2 (ja) 2012-02-08 2012-02-08 Ｉｉｉ族窒化物半導体結晶の製造方法
JP2012-025478 2012-02-08
JP2012-062530 2012-03-19
JP2012062530A JP5644797B2 (ja) 2012-03-19 2012-03-19 ＩＩＩ族窒化物半導体単結晶の製造方法およびＧａＮ基板の製造方法
JP2012062268A JP5644796B2 (ja) 2012-03-19 2012-03-19 Ｉｉｉ族窒化物半導体単結晶の製造方法
JP2012-062268 2012-03-19

Publications (2)

Publication Number Publication Date
CN103243389A CN103243389A (zh) 2013-08-14
CN103243389B true CN103243389B (zh) 2016-06-08

Family

ID=48901780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310048487.6A Expired - Fee Related CN103243389B (zh) 2012-02-08 2013-02-06 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法

Country Status (2)

Country Link
US (2) US9567693B2 (zh)
CN (1) CN103243389B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5999443B2 (ja) 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP6015566B2 (ja) 2013-06-11 2016-10-26 豊田合成株式会社 ＩＩＩ 族窒化物半導体のエッチング方法およびＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP6211087B2 (ja) * 2013-08-22 2017-10-11 日本碍子株式会社 １３族元素窒化物の製造方法および融液組成物の製造方法
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
CN104037290B (zh) * 2014-05-23 2017-01-18 南昌大学 一种AlyInxGa1‑x‑yN薄膜的外延结构及生长方法
CN108138361B (zh) * 2015-10-20 2021-02-12 日本碍子株式会社 基底基板、基底基板的制造方法和第13族氮化物结晶的制造方法
CN105256372B (zh) * 2015-11-27 2018-09-07 北京大学东莞光电研究院 一种GaN单晶装置
JP6841191B2 (ja) * 2016-09-06 2021-03-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP2018043891A (ja) * 2016-09-12 2018-03-22 デクセリアルズ株式会社 窒化ガリウム積層体の製造方法
US10693032B2 (en) * 2016-09-30 2020-06-23 Toyoda Gosei Co., Ltd. Method for producing Group III nitride semiconductor, seed substrate and Group III nitride semiconductor crystal
TWI605552B (zh) * 2016-12-08 2017-11-11 新唐科技股份有限公司 半導體元件、半導體基底及其形成方法
US11162189B2 (en) * 2018-03-02 2021-11-02 Dexerials Corporation Semiconductor substrate, gallium nitride single crystal, and method for producing gallium nitride single crystal
US11823900B2 (en) 2018-10-10 2023-11-21 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
US11056338B2 (en) * 2018-10-10 2021-07-06 The Johns Hopkins University Method for printing wide bandgap semiconductor materials
CN110616462B (zh) * 2019-10-11 2021-03-19 北京大学东莞光电研究院 一种GaN单晶衬底的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413357A (zh) * 1999-12-24 2003-04-23 丰田合成株式会社 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1429401A (zh) * 2000-03-14 2003-07-09 丰田合成株式会社 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1664179A (zh) * 2004-01-08 2005-09-07 住友电气工业株式会社 生产iii族氮化物晶体的方法
CN1954101A (zh) * 2005-03-14 2007-04-25 株式会社理光 Ⅲ族氮化物结晶的制造方法以及制造装置
CN101393958A (zh) * 2007-09-18 2009-03-25 丰田合成株式会社 第ⅲ族氮化物基化合物半导体发光器件
CN101432471A (zh) * 2006-04-28 2009-05-13 住友电气工业株式会社 制作氮化镓结晶的方法及氮化镓晶片
CN101558187A (zh) * 2006-12-15 2009-10-14 丰田合成株式会社 制造ⅲ族氮化物基化合物半导体晶体的方法
EP1576210B1 (en) * 2002-12-11 2010-02-10 AMMONO Sp. z o.o. A substrate for epitaxy and a method of preparing the same
CN101925696A (zh) * 2008-01-24 2010-12-22 日本碍子株式会社 Ⅲ族金属氮化物单晶的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
JP4597534B2 (ja) 2003-01-20 2010-12-15 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7524691B2 (en) 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP4588340B2 (ja) 2003-03-20 2010-12-01 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
US7227172B2 (en) 2003-10-20 2007-06-05 Matsushita Electric Industrial Co., Ltd. Group-III-element nitride crystal semiconductor device
KR100533910B1 (ko) 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
JP4716711B2 (ja) 2004-11-05 2011-07-06 日本碍子株式会社 Ｉｉｉ属窒化物単結晶の育成方法
JP4784922B2 (ja) 2004-12-14 2011-10-05 株式会社リコー Ｉｉｉ族窒化物結晶製造方法
US8101020B2 (en) 2005-10-14 2012-01-24 Ricoh Company, Ltd. Crystal growth apparatus and manufacturing method of group III nitride crystal
JPWO2009119356A1 (ja) * 2008-03-24 2011-07-21 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2010042980A (ja) 2008-07-17 2010-02-25 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP5112983B2 (ja) 2008-08-06 2013-01-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体製造方法およびｉｉｉ族窒化物半導体育成用の種結晶
JP5584981B2 (ja) * 2009-01-23 2014-09-10 住友電気工業株式会社 ＧａＮ結晶の成長方法
JP5310534B2 (ja) 2009-12-25 2013-10-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP5754191B2 (ja) 2011-03-18 2015-07-29 株式会社リコー １３族窒化物結晶の製造方法および１３族窒化物結晶基板の製造方法
FR2973936B1 (fr) 2011-04-05 2014-01-31 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
WO2013021606A1 (ja) 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1413357A (zh) * 1999-12-24 2003-04-23 丰田合成株式会社 制备ⅲ族氮化物半导体的方法及ⅲ族氮化物半导体器件
CN1429401A (zh) * 2000-03-14 2003-07-09 丰田合成株式会社 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
EP1576210B1 (en) * 2002-12-11 2010-02-10 AMMONO Sp. z o.o. A substrate for epitaxy and a method of preparing the same
CN1664179A (zh) * 2004-01-08 2005-09-07 住友电气工业株式会社 生产iii族氮化物晶体的方法
CN1954101A (zh) * 2005-03-14 2007-04-25 株式会社理光 Ⅲ族氮化物结晶的制造方法以及制造装置
CN101432471A (zh) * 2006-04-28 2009-05-13 住友电气工业株式会社 制作氮化镓结晶的方法及氮化镓晶片
CN101558187A (zh) * 2006-12-15 2009-10-14 丰田合成株式会社 制造ⅲ族氮化物基化合物半导体晶体的方法
CN101393958A (zh) * 2007-09-18 2009-03-25 丰田合成株式会社 第ⅲ族氮化物基化合物半导体发光器件
CN101925696A (zh) * 2008-01-24 2010-12-22 日本碍子株式会社 Ⅲ族金属氮化物单晶的制造方法

Also Published As

Publication number Publication date
US9567693B2 (en) 2017-02-14
US20170081780A1 (en) 2017-03-23
US20130199438A1 (en) 2013-08-08
CN103243389A (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
CN103243389B (zh) 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
CN101180420B (zh) GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
JP3786544B2 (ja) 窒化物半導体素子の製造方法及びかかる方法により製造された素子
CN102174713B (zh) Ⅲ-v族氮化物系半导体衬底及其制造方法和ⅲ-v族氮化物系半导体
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
CN1649181B (zh) 氮化物半导体自立基板及其制造方法、以及使用它的氮化物半导体发光元件
US11664221B2 (en) Forming a planar surface of a III-nitride material
EP2477236A1 (en) Nitride semiconductor multilayer structure, method for producing same, and nitride semiconductor light-emitting element
WO2016143653A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を有する発光素子
US9064685B2 (en) Semiconductor substrate and method of forming
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
EP2642000B1 (en) Group 13 nitride crystal and group 13 nitride crystal substrate
US9153439B2 (en) Method for etching a group III nitride semiconductor, method for producing a group III nitride semiconductor crystal, and method for producing a GaN substrate
JPH10125608A (ja) 化合物半導体エピタキシャルウエハ
JP5999443B2 (ja) ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
CN108963042A (zh) Ramo4基板及氮化物半导体装置
JP5961633B2 (ja) ピット欠陥が軽減されたｉｉｉ−ｖ族半導体構造体およびその形成方法
CN100576586C (zh) 制造ⅲ族氮化物半导体元件的方法
WO2024009683A1 (ja) Ｉｉｉ族窒化物結晶の製造方法
CN106057658A (zh) 气相生长方法
JP5754391B2 (ja) Ｉｉｉ族窒化物半導体結晶の製造方法
Scholz et al. GaN‐Based Materials: Substrates, Metalorganic Vapor‐Phase Epitaxy, and Quantum Well Properties
JP6307818B2 (ja) １３族窒化物結晶の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20180206