JP2008124060A - Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ - Google Patents

Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Download PDF

Info

Publication number
JP2008124060A
JP2008124060A JP2006302814A JP2006302814A JP2008124060A JP 2008124060 A JP2008124060 A JP 2008124060A JP 2006302814 A JP2006302814 A JP 2006302814A JP 2006302814 A JP2006302814 A JP 2006302814A JP 2008124060 A JP2008124060 A JP 2008124060A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride compound
compound semiconductor
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006302814A
Other languages
English (en)
Inventor
Taisuke Yokoyama
泰典 横山
Hisayuki Miki
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006302814A priority Critical patent/JP2008124060A/ja
Priority to US12/377,522 priority patent/US8106419B2/en
Priority to PCT/JP2007/071507 priority patent/WO2008056637A1/ja
Priority to TW096141912A priority patent/TWI418057B/zh
Publication of JP2008124060A publication Critical patent/JP2008124060A/ja
Priority to US13/326,542 priority patent/US9040319B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

【課題】生産性に優れるとともに、優れた発光特性を備えた素子が得られる、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供する。
【解決手段】基板１１上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させることによってＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する製造方法であり、前記Ｖ族元素を窒素とし、中間層１２を、２０〜８０ｎｍの範囲の膜厚で成膜する。
【選択図】図１

Description

本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられるＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプに関する。
ＩＩＩ族窒化物半導体発光素子は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、ＬＥＤやＬＤ等の発光素子として用いられている。
また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体発光素子は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られる。
従来、ＩＩＩ族窒化物半導体の単結晶ウェーハとしては、異なる材料の単結晶基板上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）基板上に窒化ガリウム（ＧａＮ）を成長させた場合、両者の間には１６％の格子不整合が存在し、ＳｉＣ基板上に窒化ガリウムを成長させた場合には、両者の間に６％の格子不整合が存在する。
一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、基板上に、まず、窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
また、上記バッファ層をＭＯＣＶＤ以外の方法で成膜する技術も提案されている。例えば、基板上に、スパッタ法によってバッファ層を成膜するとともに、基板材料として、サファイア、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、及びＩＩＩ族窒化物系化合物半導体単結晶等を用いる方法が提案されており、中でもサファイアのａ面基板が好適とされている（例えば、特許文献３、４）。
しかしながら、特許文献１〜４に記載の方法では、充分な結晶性のＩＩＩ族窒化物化合物半導体を得ることができないという問題がある。
一方、高周波によるスパッタ法で成膜したバッファ層上に、ＭＯＣＶＤによって同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献５）。しかしながら、特許文献５に記載の方法では、基板上に、安定して良好な結晶を積層することができないという問題がある。
また、基板上にスパッタ法によってバッファ層を形成する際、スパッタ装置の初期電圧をスパッタ電圧の１１０％以下とする方法が提案されている（例えば、特許文献６）。特許文献３〜６に記載の方法では、ＭＯＣＶＤ法で用いられるような高価な材料を使用せず、スパッタ法によってバッファ層を形成するものである。
特許第３０２６０８７号公報 特開平４−２９７０２３号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報 特公平５−８６６４６号公報 特開２００１−３０８０１０号公報
上記特許文献３に記載の方法は、バッファ層の成長後、アンモニアと水素からなる混合ガス中でアニールするものであり、また、特許文献４に記載の方法は、バッファ層を、４００℃以上の温度でＤＣスパッタにより成膜することが重要であるとされている。しかしながら、本発明者等が鋭意実験を行ったところ、特許文献３、４に記載の条件では、良好な結晶性のＩＩＩ族窒化物化合物半導体を得ることができないことが明らかとなった。
ここで、特許文献１、２に記載のＭＯＣＶＤ法は、原料ガスを該原料ガスの分解温度以上の温度とすることで分解し、これによる分解物を基板上に成長させる方法であり、成長速度は低いものの、結晶性の高い膜が得られる方法として知られている。
一方、スパッタ法は、ターゲットから原子を叩き出し、この叩き出された原子を基板上に強制的に成膜する方法であり、成長速度は高いものの、得られる膜は、ＭＯＣＶＤ法に比べると結晶性は高くないと考えられている。このため、従来は、主として、ＭＯＣＶＤ法によって基板上に低温バッファ層を成膜した後、この上にアンドープのＧａＮ層を数μｍ成長させることにより、この上に成長させる発光層の結晶性を高める方法が用いられていた。
しかしながら、上述したようなＭＯＣＶＤ法で低温バッファ層を形成する方法では、充分な結晶性を得ることができず、結晶性が良好な膜を得られる方法が望まれていた。
本発明は上記課題に鑑みてなされたものであり、基板上に、均一性に優れたＩＩＩ族窒化物半導体を短時間で成長させることができ、生産性に優れるとともに、優れた発光特性を備えた素子が得られる、ＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプを提供することを目的とする。
本発明者等は、上記問題を解決するために鋭意検討した結果、ＭＯＣＶＤ法に比べて成膜速度が非常に高く、また、基板上に強制的に成膜するスパッタ法等、プラズマによって原料を活性化する方法を用いて中間層（バッファ層）を成膜し、また、中間層の膜厚を適正範囲とすることにより、中間層を、特定の異方性を持った配向膜として基板上に成膜することができるとともに、成膜速度が向上して炉内付着物等の不純物が膜に混入するのを防止できることを見出し、本発明を完成した。
即ち、本発明は以下に関する。
［１］ 基板上に、Ｖ族元素を含んだガスと金属材料とをプラズマで活性化して反応させることによってＩＩＩ族窒化物化合物からなる中間層を成膜し、該中間層上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層を順次積層するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、前記Ｖ族元素を窒素とし、前記中間層を、２０〜８０ｎｍの範囲の膜厚で成膜することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［２］ 前記中間層を、スパッタ法によって成膜することを特徴とする［１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［３］ 前記中間層を、ＲＦスパッタ法によって成膜することを特徴とする［２］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［４］ 前記中間層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする［３］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［５］ 前記中間層を、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする［２］〜［４］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［６］ 前記金属材料がＡｌを含有する材料であることを特徴とする［１］〜［５］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［７］ 前記中間層を、ＡｌＮで成膜することを特徴とする［１］〜［７］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［８］ 前記基板の温度を室温〜１０００℃の範囲として、前記中間層を形成することを特徴とする［１］〜［７］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［９］ 前記基板の温度を２００〜８００℃の範囲として、前記中間層を形成することを特徴とする［１］〜［７］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１０］ 前記中間層上に、前記ｎ型半導体層に備えられる下地層を積層することを特徴とする［１］〜［９］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１１］ 前記下地層を、ＧａＮ系化合物半導体で形成することを特徴とする［１０］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１２］ 前記下地層を、ＧａＮで形成することを特徴とする［１１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１３］ 前記下地層を、ＡｌＧａＮで形成することを特徴とする［１１］に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１４］ 前記中間層と前記下地層を、それぞれ異なるＩＩＩ族窒化物化合物で形成することを特徴とする［１０］〜［１３］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１５］ 前記下地層を、ＭＯＣＶＤ法によって前記中間層上に成膜することを特徴とする［１０］〜［１４］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１６］ 前記下地層を成膜する際の前記基板の温度を８００℃以上とすることを特徴とする［１０］〜［１５］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
［１７］ 上記［１］〜［１６］の何れかに記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
［１８］ 基板上に、Ｖ族元素を含むガスと金属材料とがプラズマで活性化されて反応することによってＩＩＩ族窒化物化合物からなる中間層が成膜され、該中間層上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物化合物半導体発光素子であって、前記中間層は、前記Ｖ族元素が窒素とされるとともに、２０〜８０ｎｍの範囲の膜厚で成膜されたものであることを特徴とするＩＩＩ族窒化物化合物半導体発光素子。
［１９］ 前記中間層が、Ａｌを含有する組成とされていることを特徴とする［１８］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［２０］ 前記中間層が、ＡｌＮからなることを特徴とする［１９］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［２１］ 前記中間層が、前記基板表面の少なくとも９０％以上を覆うように形成されていることを特徴とする［１８］〜［２０］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子。
［２２］ 前記中間層が、少なくとも前記基板の側面を覆うように形成されていることを特徴とする［１８］〜［２１］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子。
［２３］ 前記中間層が、前記基板の側面及び裏面を覆うように形成されていることを特徴とする［１８］〜［２２］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子。
［２４］ 前記中間層が、柱状結晶の集合体からなることを特徴とする［１８］〜［２３］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子。
［２５］ 前記中間層は、前記柱状結晶の各々のグレインの幅の平均値が、１〜１００ｎｍの範囲とされていることを特徴とする［２４］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［２６］ 前記中間層は、前記柱状結晶の各々のグレインの幅の平均値が、２〜７０ｎｍの範囲とされていることを特徴とする［２４］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［２７］ 前記中間層が六方最密充填構造として形成されていることを特徴とする［１８］〜［２６］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［２８］ 前記中間層上に、前記ｎ型半導体層に備えられる下地層が積層されてなることを特徴とする［１８］〜［２７］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子。
［２９］ 前記下地層が、ＧａＮ系化合物半導体からなることを特徴とする［２８］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［３０］ 前記下地層が、ＧａＮからなることを特徴とする［２９］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［３１］ 前記下地層が、ＡｌＧａＮからなることを特徴とする［２９］に記載のＩＩＩ族窒化物化合物半導体発光素子。
［３２］ 上記［１７］〜［３１］の何れかに記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなるランプ。
本発明のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、上記構成により、スパッタ法等、プラズマによって原料を活性化する方法で基板上に中間層を成膜し、また、中間層の膜厚を適正範囲とすることにより、均一性が良く、その上にＭＯＣＶＤによって良好な結晶性のＩＩＩ族窒化物化合物半導体を成膜することが可能な中間層を成膜することができる。
従って、基板上に結晶性の良好なＩＩＩ族窒化物化合物からなる中間層、及びＩＩＩ族窒化物半導体からなる半導体層を効率良く成長させることができ、生産性に優れ安価であるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子が得られる。
以下に、本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法、及びＩＩＩ族窒化物化合物半導体発光素子、並びにランプの一実施形態について、図１〜７を適宜参照しながら説明する。
本実施形態のＩＩＩ族窒化物化合物半導体発光素子（以下、発光素子と略称することがある）の製造方法は、基板１１上に、Ｖ族元素を含んだガスと金属材料とをプラズマで活性化して反応させることによってＩＩＩ族窒化物化合物からなる中間層１２を成膜し、該中間層１２上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する製造方法であり、前記Ｖ族元素を窒素とし、中間層１２を、２０〜８０ｎｍの範囲の膜厚で成膜する方法である。
本実施形態の製造方法は、基板１１上にＩＩＩ族窒化物化合物半導体結晶をエピタキシャル成長させる際、例えば、スパッタ法等を用いて、プラズマで活性化して反応した原料を基板１１上に成膜して中間層１２を形成する方法であり、膜厚を上記範囲とすることにより、良好な結晶性を有する中間層１２を、特定の異方性を持った配向膜として、短時間で基板１１上に成膜することができる。これにより、中間層１２上に、結晶性の良好なＩＩＩ族窒化物半導体を効率良く成長させることが可能となる。
本実施形態の製造方法で得られる発光素子の積層構造を、図１に示す積層半導体１０を用いて説明する。この積層半導体１０は、基板１１上に、ＩＩＩ族窒化物化合物からなる中間層１２が成膜され、該中間層１２上に半導体層２０が積層されてなる。
中間層１２は、少なくとも金属原料とＶ族元素を含んだガスとがプラズマで活性化されて反応することにより基板上に成膜される。
半導体層２０は、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層されてなり、ｎ型半導体層１４に備えられた下地層１４ａが、中間層１２上に積層されている。
また、本実施形態の積層半導体１０に備えられた中間層１２は、膜厚が２０〜８０ｎｍの範囲とされている。
また、図１に例示する積層半導体１０は、基板１１上に、中間層１２、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃからなるｎ型半導体層１４、障壁層１５ａ及び井戸層１５ｂが交互に積層されてなる発光層１５、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６が、順次積層されてなる。
そして、本実施形態の積層半導体１０は、図２及び図３に示す例のように、ｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ｂに形成された露出領域１４ｄに負極１９が積層されてなる発光素子１を構成することができる。
以下、本実施形態の発光素子の製造方法、及び発光素子について詳述する。
［基板］
本実施形態において、ＩＩＩ族窒化物化合物半導体結晶が表面上にエピタキシャル成長される基板１１としては、特に限定されず、各種材料を選択して用いることができ、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。
なお、アンモニアを使用せずに中間層を成膜するとともに、アンモニアを使用する方法で後述の下地層を成膜し、さらに、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、本実施形態の中間層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。
［中間層］
本実施形態の積層半導体１０は、基板１１上に、金属原料と窒素を含んだガスとがプラズマで活性化されて反応することにより、ＩＩＩ族窒化物化合物からなり、六方最密充填構造を有する中間層１２が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
ＬＥＤやＬＤ等のＩＩＩ族窒化物化合物半導体素子は、ある一定の決められた方向に電流が流れる必要がある。このため、ＩＩＩ族窒化物化合物半導体素子には、良好な結晶性とともに配向が求められる。ＩＩＩ族窒化物化合物半導体素子は中間層１２上にエピタキシャル成長させるので、中間層１２も同様に、良好な結晶性及び配向が必要となる。
ＭＯＣＶＤ法は、有機金属分子を分解して金属元素を積層してゆく方法のため、膜を配向させるためにはテンプレートとなる下地が必要となる。このため、中間層１２が、基板１１上に成長する低温バッファ層の場合には基板が下地となるので、使用できる基板が限定されることになる。
一方、リアクティブスパッタ法の場合は、プラズマ中に叩き出された荷電粒子が必ずしも原子状態で存在するのではなく、二量体等の結合を持つ荷電粒子としても存在する。このような荷電粒子が、膜を形成する際の原料となる。また、このような荷電粒子はモーメントを有するので、スパッタによる電場の影響を受け、特定の異方性を持って基板１１上に堆積する。この異方性により、膜が配向構造を呈するので、どのような基板を用いた場合でも、スパッタ法によって配向膜を成膜することができる。
中間層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが、基板１１のコート層としての機能面から好ましい。また、中間層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。
中間層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出するためにコート層として機能せず、ＩＩＩ族窒化物半導体結晶を成長させる半導体原料と基板との間で反応が生じ、中間層１２上に形成されるｎ型半導体層の平坦性を損なう虞がある。
なお、基板１１上に中間層を形成する際、基板１１の表面１１ａのみを覆うように形成しても良いが、基板１１の表面１１ａ及び側面を覆うように形成しても良い。また、基板１１の表面１１ａ、側面及び裏面を覆うようにして形成することが、コート層としての機能面から最も好ましい。
ＭＯＣＶＤ法では、原料ガスが基板の側面、もしくは裏面にまで回りこむことがあるので、原料ガスと基板との反応を回避するためには、基板１１の側面、もしくは裏面をも保護できるように構成することが好ましい。
また、中間層１２は、六方最密充填構造からなる柱状結晶の、各々のグレインの幅の平均値が１〜１００ｎｍの範囲とされていることが、バッファ層としての機能面から好ましく、２〜７０ｎｍの範囲とされていることがより好ましい。
ＩＩＩ族窒化物化合物半導体の結晶層の結晶性を良好にするためには、柱状結晶の各々の結晶のグレインの幅を適正に制御する必要があり、具体的には、上記範囲とすることが好ましい。
結晶のグレインの幅は、断面ＴＥＭ観察などにより容易に測定することが可能である。
結晶のグレインは、上述したような略柱状の形状をしていることが望ましく、中間層１２は、柱状のグレインが集合して層を成していることが望ましい。
ここで、上述したグレインの幅とは、中間層１２が柱状グレインの集合体である場合は、結晶の界面と界面の距離のことをいう。一方、グレインが島状に点在する場合には、グレインの幅とは、結晶グレインが基板面に接する面の最も大きい差渡しの長さを言う。
中間層１２の膜厚は、上述したように、２０〜８０ｎｍの範囲とされていることが好ましい。中間層１２の膜厚をこの範囲とすることにより、良好な結晶性を有する中間層１２を、特定の異方性を持った配向膜として、短時間で基板１１上に成膜することができ、また、この上に良好な結晶性を有する半導体層２０を成膜することが可能となる。
中間層の膜厚が２０ｎｍ未満だと、良好な結晶性を有する膜が得られない虞があるとともに、上述したようなコート層としての機能が充分でなくなるので、中間層上に成膜される半導体層の結晶性が低下する虞が有る。
また、８０ｎｍを超える膜厚で中間層を形成した場合には、良好な結晶性を有する膜が得られず、中間層上に成膜される半導体層の結晶性が低下する虞があり、また、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
中間層１２の膜厚を上記範囲とすることにより、結晶性が良好な膜が得られ、また、特定の異方性を持った配向膜として得られるメカニズムは不明である。しかしながら、本発明者等が鋭意検討したところ、中間層を六方最密充填構造からなる柱状結晶の集合結晶組織とした際、中間層の膜厚を８０ｎｍよりも厚く成膜した場合には、個々の結晶塊の特性が際立ってしまい、バッファ層としての機能が失われ、また、中間層の膜厚を２０ｎｍよりも薄く成膜した場合には、基板に対する被覆率が低下し、中間層内にピットが生じて結晶性の低下が生じることが分かった。
一方、中間層１２の膜厚を２０〜８０ｎｍの範囲とした場合には、基板１１に対する充分な被覆率が得られるとともに、結晶性の良好な膜を、特定の異方性を持った配向膜として得ることができ、中間層１２上に成膜される半導体層２０の結晶性も良好なものになることが明らかとなった（実施例の欄を参照）。
中間層１２は、Ａｌを含有する組成とされていることが好ましく、ＡｌＮからなる構成とすることが特に好ましい。
中間層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物半導体であれば、どのような材料でも用いることができる。さらに、Ｖ族として、ＡｓやＰが含有される構成としても良い。
中間層１２を、Ａｌを含んだ組成とした場合、中でも、ＧａＡｌＮとすることが好ましく、この際、Ａｌの組成が５０％以上とされていることが好ましい。
また、中間層１２は、ＡｌＮからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
また、中間層１２を構成する材料としては、ＩＩＩ族窒化物化合物半導体と同じ結晶構造を有するものであれば、どのような材料でも用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物化合物半導体に近いものが好ましく、特に周期表のＩＩＩ族元素の窒化物が好適である。
以下に、中間層１２の成膜方法について説明する。
ＩＩＩ族金属原料とＶ族元素を含んだガスとをプラズマで活性化して反応させることにより、ＩＩＩ族窒化物化合物からなる中間層１２を成膜する方法としては、スパッタ法、パルスド・レーザー・デポジション（ＰＬＤ）法、パルスド・エレクトロンビーム・デポジション（ＰＥＤ）法等を挙げることができる。
プラズマを発生させる方法としては、特定の真空度で高電圧をかけて放電するスパッタ法、高いエネルギー密度のレーザを照射してプラズマを発生させるＰＬＤ法、電子線を照射させることでプラズマを発生させるＰＥＤ法等、幾つかの方法があるが、この内、スパッタ法が最も簡便で量産にも適しているため、好適な方法である。なお、スパッタ法により、Ｖ族元素として窒素ガスを用いて成膜を行なう際、窒素がターゲット（金属材料）表面に吸着することが知られている（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ． Ｖｏｌ．６８、３５７、１９８６を参照）。
また、一般に金属材料のターゲットを用いてスパッタする場合、ＤＣスパッタ法を用いると成膜効率の点で好ましいが、窒素がターゲットに付着することによってターゲット表面のチャージアップを招き、成膜速度が安定しない可能性があるので、パルスＤＣスパッタ法とするか、ＲＦスパッタ法とすることが望ましい。
スパッタ法では、磁場内にプラズマを閉じ込めることによって効率を向上させる技術が一般的に用いられており、ターゲットを偏り無く使用するための方法としては、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、ＲＦスパッタ法を用いることが好ましい。具体的なマグネットの運動方法は、スパッタ装置によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
図５に示す例のＲＦスパッタ装置４０では、金属ターゲット４７の下方（図５の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置によって金属ターゲット４７の下方で揺動する。チャンバ４１には窒素ガス、及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に、中間層が成膜される。この際、上述のようにマグネット４２が金属ターゲット４７の下方で揺動しているため、チャンバ４１内に閉じ込められたプラズマが移動し、基板１１の表面１１ａの他、側面に対しても、ムラ無く中間層を成膜することが可能となる。
なお、中間層１２をスパッタ法によって成膜する場合、窒素を含むガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
また、スパッタ法、特にリアクティブスパッタ法を用いて中間層１２を成膜する場合、基板１１の温度以外の重要なパラメータとしては、窒素分圧や炉内の圧力等が挙げられる。
窒素を含むガス中における窒素のガス分率、つまり、窒素（Ｎ２）とＡｒの流量に対する窒素流量の比は、窒素が２０％超であることが好ましい。窒素が２０％以下だと、窒素の存在量が少なく基板１１上に金属が析出してしまい、中間層１２としてＩＩＩ族窒化物化合物に求められる結晶構造とならない。また、窒素が９０％を上回る流量比だと、Ａｒの量が少な過ぎ、スパッタレートが大幅に低下してしまうので好ましくない。窒素を含むガス中における窒素のガス分率は、特に好ましくは、４０〜９０％の範囲である。
本実施形態では、活性な窒素反応種を、高濃度で基板１１上に供給することにより、基板１１上におけるマイグレーションを抑制することができ、これにより、自己組織化を抑え、中間層１２を適正に柱状結晶構造とすることが可能となる。
また、中間層１２の、柱状結晶の結晶界面の密度を適正にコントロールすることにより、その上に積層されるＧａＮからなる半導体層の結晶性を良好に制御することができる。
また、スパッタ法を用いて中間層１２を成膜する際の炉内の圧力は、０．２Ｐａ以上であることが好ましい。この炉内の圧力が０．２Ｐａ未満だと、発生する反応種の持つ運動エネルギーが大きくなりすぎ、形成される中間層の膜質が不十分となる。また、この炉内の圧力の上限は特に限定されないが、０．８Ｐａ以上になると、膜の配向に寄与する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、炉内の圧力は、０．２〜０．８Ｐａの範囲とすることが好ましい。
基板１１には、湿式の前処理を施すことが好ましい。例えば、シリコンからなる基板に対しては、従来公知のＲＣＡ洗浄方法などを行い、基板表面を水素終端させておくことにより、詳細を後述するスパッタ工程において、基板上に中間層を成膜する際のプロセスが安定する。
また、基板１１を反応器の中に導入した後、中間層１２を形成する前に、逆スパッタ法等の方法を用いて前処理を行うことができる。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。
例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させることで、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。
このような前処理を基板１１に施すことにより、基板１１の表面１１ａ全面に中間層１２を成膜することができ、その上に成膜される膜の結晶性を高めることが可能となる。
また、中間層１２を成膜する際の成膜レートは、０．０１ｎｍ／ｓ〜１０ｎｍ／ｓの範囲とすることが好ましい。成膜レートが０．０１ｎｍ／ｓ未満だと、膜が層とならずに島状に成長してしまい、基板１１の表面を覆うことができなくなる虞がある。成膜レートが１０ｎｍ／ｓを超えると、膜が結晶体とならずに非晶質となってしまう。
中間層１２を成膜する際の基板１１の温度は、室温〜１０００℃の範囲とすることが好ましく、２００〜８００℃の範囲とすることがより好ましい。基板１１の温度が上記下限未満だと、中間層１２が基板１１全面を覆うことができず、基板１１表面が露出する虞がある。基板１１の温度が上記上限を超えると、金属原料のマイグレーションが活発となり、柱状結晶ではなく単結晶の膜に近いものが成膜されるため、中間層１２としては不適である。
なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０〜３０℃の範囲である。
金属原料をプラズマ化する成膜法を用いて、中間層として混晶を成膜する際には、予め金属材料の混合物（必ずしも、合金を形成していなくても構わない）をターゲットとして用意する方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
本実施形態で用いる窒素（Ｖ族元素）を含むガスとしては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素（Ｎ２）を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
また、上述したように、中間層１２は、基板１１の側面を覆うようにして形成することが好ましい。さらに、中間層１２は、基板１１の側面及び裏面を覆うようにして形成することが最も好ましい。しかしながら、従来の成膜方法で中間層を成膜した場合、最大で６回から８回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。
そこで、例えば、基板を揺動させたり又は回転運動させたりすることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜する方法が考えられる。このような方法とすることにより、基板の表面及び側面を一度の工程で成膜することが可能となり、次いで基板裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。
また、成膜材料源が、大きな面積の発生源から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜する方法としても良い。このような方法としては、上述したように、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜する、ＲＦスパッタ法が挙げられる。また、このようなＲＦスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる方法としても良い。さらに、材料の発生源であるカソードを基板近傍に配することにより、発生するプラズマを基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
［積層半導体］
図１に示すように、本実施形態の積層半導体１０は、基板１１上に、上述のような中間層１２を介して、窒化物系化合物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６からなる半導体層２０が積層されている。
そして、ｎ型半導体層１４は、少なくともＩＩＩ族窒化物化合物半導体からなる下地層１４ａを有しており、中間層１２上に下地層１４ａが積層されている。
ＩＩＩ族窒化物化合物半導体からなる下地層１４ａの上には、上述したように、図１に示す積層半導体１０のような機能性を持つ結晶積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Ｓｉ、Ｇｅ、Ｓｎ等のｎ型ドーパントをドープしたｎ型導電性の層や、マグネシウムなどのｐ型ドーパントをドープしたｐ型導電性の層等を積層して形成することができる。また、材料としては、発光層等にはＩｎＧａＮを用いることができ、クラッド層等にはＡｌＧａＮを用いることができる。このように、下地層１４ａ上に、さらに機能を持たせたＩＩＩ族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
以下に、積層半導体１０について詳述する。
窒化物系化合物半導体としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ、Ａｓ及びＢ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
これらの窒化ガリウム系化合物半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
＜ｎ型半導体層＞
ｎ型半導体層１４は、通常、前記中間層１２上に積層され、下地層１４ａ、ｎ型コンタクト層１４ｂ及びｎ型クラッド層１４ｃから構成される。なお、ｎ型コンタクト層は、下地層、及び／又は、ｎ型クラッド層を兼ねることが可能であるが、下地層が、ｎ型コンタクト層、及び／又は、ｎ型クラッド層を兼ねることも可能である。
「下地層」
下地層１４ａは、ＩＩＩ族窒化物化合物半導体からなり、中間層１２上に積層して成膜される。
下地層１４ａの材料としては、基板１１上に成膜された中間層１２と異なる材料を用いても構わないが、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
本発明者等が実験したところ、下地層１４ａに用いる材料として、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が好ましいことが明らかとなった。
六方最密充填構造の中間層１２の結晶性をそのまま引き継がないようにするには、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じやすい材料としては、ＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
下地層の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層１４ａには、必要に応じてドーパントをドープした構成とすることもできるし、ドープしない構成とすることもできる。
基板１１に導電性の基板を用いる場合には、上述したように、下地層１４ａをドーピングして、下地層１４ａの層構造を縦方向に電流が流れるようにすることにより、発光素子のチップ両面に電極を設ける構造とすることができる。
また、基板１１に絶縁性の基板を用いる場合には、発光素子のチップの同じ面に電極が形成されるチップ構造を採用することになるので、基板１１上に中間層１２を介して積層される下地層１４ａはドープする必要性は無く、その方が結晶性が良好となる。
以下に、下地層１４ａの成膜方法について説明する。
本実施形態では、上述した方法で基板１１に中間層１２を成膜した後、この上に、ＩＩＩ族窒化物化合物半導体からなる下地層１４ａを成膜することができるが、該下地層１４ａを成膜する前に、アニール処理を行うことは特段に必要ではない。しかしながら、一般に、ＩＩＩ族窒化物化合物半導体の成膜をＭＯＣＶＤ、ＭＢＥ、ＶＰＥ等の気相化学成膜方法で行なう場合、成膜を伴わない昇温過程及び温度の安定化過程を経て処理されるが、これらの過程においてＶ族の原料ガスをチャンバ内に流通させることが多いので、結果としてアニール効果が生じることがある。
また、その際に流通させるキャリアガスとしては、一般的なものを何ら制限無く使用することができ、ＭＯＣＶＤ等の気相化学成膜方法で広く用いられる水素や窒素を用いても良い。しかしながら、キャリアガスとして化学的に比較的活性な水素を用いた場合、結晶性や結晶表面の平坦性を損なう虞があるため、処理時間を短くすることが好ましい。
下地層１４ａを積層する方法としては、特に限定されず、上述した各方法のように、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法は、上述したようなマイグレーションを生じることができるため、良好な結晶性の膜を成膜することが可能となることから好適である。中でも、ＭＯＣＶＤ法は、最も結晶性の良い膜を得ることができる点でより好適に用いることができる。
また、スパッタ法を用いてＩＩＩ族窒化物化合物半導体からなる下地層１４ａを成膜することも可能である。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。
なお、下地層１４ａをスパッタ法によって成膜する場合には、Ｖ族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
下地層１４ａを成膜する際の基板１１の温度、つまり、下地層１４ａの成長温度は、８００℃以上とすることが好ましい。これは、下地層１４ａを成膜する際の基板１１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからであり、さらに好ましくは９００℃以上であり、１０００℃以上が最も好ましい。
また、下地層１４ａを成膜する際の基板１１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１４ａを成膜する際の基板１１の温度が上記温度範囲内であれば、結晶性の良い下地層１４ａが得られる。
「ｎ型コンタクト層」
ｎ型コンタクト層１４ｂとしては、下地層１４ａと同様にＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。成長温度は下地層と同様である。また、上述したように、ｎ型コンタクト層１４ｂは、下地層を兼ねた構成とすることもできる。
下地層１４ａ及びｎ型コンタクト層１４ｂを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１〜２０μｍ、好ましくは０．５〜１５μｍ、さらに好ましくは１〜１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であると、半導体の結晶性が良好に維持される。
「ｎ型クラッド層」
ｎ型コンタクト層１４ｂと後述の発光層１５との間には、ｎ型クラッド層１４ｃを設けることが好ましい。ｎ型クラッド層１４ｃを設けることにより、ｎ型コンタクト層１４ｂの最表面に生じた平坦性の悪化を埋めることできる。ｎ型クラッド層１４ｃはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１４ｃの膜厚は、特に限定されないが、好ましくは５〜５００ｎｍの範囲であり、より好ましくは５〜１００ｎｍの範囲である。
また、ｎ型クラッド層１４ｃのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３の範囲が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
＜ｐ型半導体層＞
ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成される。しかし、ｐ型コンタクト層がｐ型クラッド層を兼ねてもよい。
「ｐ型クラッド層」
ｐ型クラッド層１６ａとしては、発光層１５のバンドギャップエネルギーより大きくなる組成であり、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなると、発光層１５へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層１６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
「ｐ型コンタクト層」
ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
また、ｐ型ドーパントを１×１０１８〜１×１０２１／ｃｍ３の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９〜５×１０２０／ｃｍ３の範囲である。
ｐ型不純物としては、特に限定されないが、例えば、好ましくはＭｇが挙げられる。
ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
＜発光層＞
発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層され、且つ、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配される順で積層して形成される。
また、図１に示す例では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層され、発光層１５の最上層及び最下層に障壁層１５ａが配され、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１−ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
また、発光層１５全体の膜厚としては、特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚が好ましい。例えば、発光層１５の膜厚は、１〜５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
［透光性正極］
透光性正極１７は、上述のようにして作製される積層半導体１０のｐ型半導体層１６上に形成される透光性の電極である。
透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−ＧｅＯ２）等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
透光性正極１７は、Ｍｇドープｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。透光性正極１７を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
［正極ボンディングパッド及び負極］
正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド１８の厚さは、１００〜１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ｂに接するように形成される。
このため、負極ボンディングパッド１７を形成する際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去してｎ型コンタクト層１４ｂの露出領域１４ｄを形成し、この上に負極１９を形成する。
負極１９の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したような、本実施形態のＩＩＩ族窒化物化合物半導体発光素子の製造方法によれば、スパッタ法等、プラズマによって原料を活性化する方法で基板１１上に中間層１２を成膜し、また、中間層１２の膜厚を上記範囲に規定している。これにより、均一性の良い結晶膜からなる中間層１２を短時間で成膜することができるとともに、如何なる基板に対しても、中間層１２を、特定の異方性を持った配向膜として成膜することができる。また、中間層１２の成膜速度が向上するので、炉内付着物等の不純物が膜に混入するのを防止できる。また、中間層１２を六方最密充填構造として成膜するので、中間層１２がバッファ層として有効に作用するため、その上に成膜されるＩＩＩ族窒化物化合物半導体からなる半導体層２０は、良好な結晶性を持つ結晶膜となる。
従って、基板１１上に結晶性の良好なＩＩＩ族窒化物化合物からなる中間層１２、及びＩＩＩ族窒化物半導体からなる半導体層を効率良く成長させることができ、生産性に優れ安価であるとともに、優れた発光特性を備えたＩＩＩ族窒化物化合物半導体発光素子が得られる。
［ランプ］
以上説明したような、本発明に係るＩＩＩ族窒化物化合物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物化合物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂からなるモールド３５で発光素子１の周辺をモールドすることにより、図４に示すような砲弾型のランプ３を作成することができる。
また、本発明に係るＩＩＩ族窒化物化合物積層半導体は、上述の発光素子の他、レーザ素子や受光素子等の光電気変換素子、又は、ＨＢＴやＨＥＭＴ等の電子デバイスなどに用いることができる。これらの半導体素子は各種構造のものが知られており、本実施形態の発光素子１の下地層１４ａ上に積層される半導体素子構造は、これら周知の素子構造を含めて何ら制限されない。
次に、本発明のＩＩＩ族窒化物化合物半導体発光素子を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［試料の作製］
図１に、本実験例で作製したＩＩＩ族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
本例では、サファイアからなる基板１１のｃ面上に、中間層１２としてＲＦスパッタ法を用いてＡｌＮからなる柱状結晶の集合体を形成し、その上に、下地層１４ａとして、ＭＯＣＶＤ法を用いてＧａＮからなる層を形成した。この、ＧａＮからなる、下地層１４ａの上に、同様にＭＯＣＶＤ法を用いて各半導体層を積層した。
まず、片面のみをエピタキシャル成長に使用できる程度に鏡面研磨したサファイアからなる基板１１を、特に湿式等の前処理を行わずにスパッタ装置の中へ導入した。ここで、スパッタ装置としては、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。
そして、スパッタ装置内で基板１１を７５０℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を０．０８Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
次いで、基板１１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、２０００Ｗのパワーの高周波を金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上にＡｌＮからなる中間層１２を成膜した。成長レートは０．０６７ｎｍ／ｓであった。ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても揺動させた。
そして、予め測定した成膜速度に従い、規定した時間の処理を行い、４０ｎｍのＡｌＮ（中間層１２）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
そして、中間層１２が成膜された基板１１をスパッタ装置から取り出し、ＭＯＣＶＤ炉に導入した。そして、ＧａＮ層（ＩＩＩ族窒化物半導体）が成膜された試料を、ＭＯＣＶＤ法を用いて以下の手順で作製した。
まず、基板１１を反応炉中に導入した。基板１１は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製のサセプタ上に載置した。そして、窒素ガスを炉内に流通させた後、ヒータによって基板１１の温度を１１５０℃に昇温させた。基板１１が１１５０℃の温度で安定したことを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。次いで、トリメチルガリウム（ＴＭＧ）の蒸気を含む水素を炉内へ供給し、基板１１上に成膜された中間層１２の上に、下地層１４ａを構成するＧａＮ系半導体を付着させる処理を行った。アンモニアの量は、Ｖ／ＩＩＩ比が６０００となるように調節した。約１時間に渡って上記ＧａＮ系半導体の成長を行った後、ＴＭＧの配管のバルブを切り替え、原料の反応炉内への供給を停止して成長を停止させた。そして、ＧａＮ系半導体の成長を終了させた後、ヒータへの通電を停止して、基板１１の温度を室温まで降温した。
以上の工程により、サファイアからなる基板１１上に、六方細密充填構造を有し、ＡｌＮからなる中間層１２を形成し、その上に、アンドープで２μｍの膜厚のＧａＮ系半導体からなる下地層１４ａを形成した試料を作製した。
また、上記同様の操作により、スパッタ装置を用いて、サファイアからなる基板１１上に、予め測定した成膜速度に従って規定した時間の処理を行い、膜厚が４ｎｍ、２０ｎｍ、８０ｎｍ、１００ｎｍの各寸法となるようにＡｌＮからなる中間層を成膜した試料を各々作製した。
そして、中間層が成膜された基板をＭＯＣＶＤ炉に導入し、上記同様の操作により、中間層上に、ＧａＮ層（ＩＩＩ族窒化物半導体）を成膜した。
このような工程により、サファイアからなる基板１１上に、六方細密充填構造を有し、ＡｌＮからなる中間層を形成し、その上に、アンドープで２μｍの膜厚のＧａＮ系半導体からなる下地層を形成した試料を作製した。
［試料の評価］
上記方法で成長させた各試料のアンドープのＧａＮ層（下地層１４ａ）のＸ線ロッキングカーブ（ＸＲＣ）測定を行った。この測定には、Ｃｕβ線Ｘ線発生源を光源として用い、配向面である（０００２）面と垂直面である（１０−１０）面で行なった。一般的に、ＩＩＩ族窒化物化合物半導体の場合、（０００２）面のＸＲＣスペクトル半価幅は結晶の平坦性（モザイシティ）の指標となり、（１０−１０）面のＸＲＣスペクトル半価幅は結晶の転位密度（ツイスト）の指標となる。この内、特に（１０−１０）面の結晶性は、発光素子の特性を評価するうえでの主な指標となる。
図６のグラフに、上記各条件で成長させた試料のアンドープＧａＮ層の、（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）の半価幅と中間層の膜厚との関係を示す。
また、図７のグラフに、上記各条件で成長させた試料のアンドープＧａＮ層の、（１０−１０）面のＸ線ロッキングカーブ（ＸＲＣ）の半価幅と中間層の膜厚との関係を示す。
図６及び図７に示すように、スパッタ法を用いて、基板１１上にＡｌＮからなる中間層１２を２０〜８０ｎｍの膜厚で成膜し、この上にアンドープＧａＮ層を成膜した試料は、中間層１２成膜時の基板１１の温度を７５０℃とした場合、アンドープＧａＮ層の（０００２）面のＸＲＣスペクトル半価幅が１５０ａｒｃｓｅｃ以下、（１０−１０）面のＸＲＣスペクトル半価幅が３５０ａｒｃｓｅｃ以下で、何れも結晶性が良好であり、表面がミラー状を呈していることが確認できた。
これに対し、基板上に成膜する中間層の膜厚を４ｎｍと、本発明で規定する下限値を下回る膜厚とし、この上にアンドープＧａＮ層を成膜した試料は、中間層成膜時の基板温度を７５０℃とした場合と５００℃とした場合との間で、アンドープＧａＮ層のＸＲＣスペクトルに開きがあり、ばらつきが大きい。
例えば、中間層成膜時の基板温度を７５０℃とした場合の、アンドープＧａＮ層の（０００２）面のＸＲＣスペクトル半価幅が１８０ａｒｃｓｅｃであるのに対し、基板温度を５００℃とした場合には３２０ａｒｃｓｅｃと非常に大きくなっている。また、中間層成膜時の基板温度を７５０℃とした場合の、アンドープＧａＮ層の（１０−１０）面のＸＲＣスペクトル半価幅が２７０ａｒｃｓｅｃであるのに対し、基板温度を５００℃とした場合には４８０ａｒｃｓｅｃと非常に大きくなっている。
これは、基板上に成膜される中間層の膜厚を薄くした場合、温度が低いと基板表面を充分に覆うことができなくなるためと考えられる。
また、中間層を１００ｎｍとした場合には、アンドープＧａＮ層の（０００２）面におけるＸＲＣスペクトルの半価幅が６１５ａｒｃｓｅｃ（図６では省略）となり、また、（１０−１０）面におけるＸＲＣスペクトルの半価幅が８１７ａｒｃｓｅｃ（図７では省略）となり、結晶膜にクラックが発生した。これは、中間層をなすＡｌＮと、その上のアンドープＧａＮ層（下地層１４ａ）との間で格子不整合が生じ、ＧａＮ層の結晶性が低下したためではないかと考えられる。
以上の結果により、本発明に係るＩＩＩ族窒化物化合物半導体発光素子が、生産性に優れ、また、優れた発光特性を備えていることが明らかである。
本発明に係るＩＩＩ族窒化物化合物半導体発光素子は、良好な結晶性を有するＩＩＩ族窒化物化合物半導体結晶からなる表面層を有している。従って、この上に、さらに機能を持たせたＩＩＩ族窒化物化合物半導体結晶層を形成することにより、優れた発光特性を有する発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、あるいは電子デバイス等の半導体発光素子を作製することが可能となる。
本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法の一例を模式的に説明する図であり、スパッタ装置の構造を示す概略図である。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法の実施例を説明する図であり、アンドープＧａＮからなる下地層の（０００２）面のＸＲＣスペクトル半値幅と、中間層の膜厚との関係を示すグラフである。 本発明に係るＩＩＩ族窒化物化合物半導体発光素子の製造方法の実施例を説明する図であり、アンドープＧａＮからなる下地層の（１０−１０）面のＸＲＣスペクトル半値幅と、中間層の膜厚との関係を示すグラフである。
符号の説明
１…ＩＩＩ族窒化物化合物半導体発光素子、１０…積層半導体、１１…基板、１１ａ…表面、１２…中間層、１４…ｎ型半導体層、１４ａ…下地層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、３…ランプ

Claims (32)

  1. 基板上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させることによってＩＩＩ族窒化物化合物からなる中間層を成膜し、該中間層上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層を順次積層するＩＩＩ族窒化物化合物半導体発光素子の製造方法であって、
    前記Ｖ族元素を窒素とし、
    前記中間層を、２０〜８０ｎｍの範囲の膜厚で成膜することを特徴とするＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  2. 前記中間層を、スパッタ法によって成膜することを特徴とする請求項１に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  3. 前記中間層を、ＲＦスパッタ法によって成膜することを特徴とする請求項２に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  4. 前記中間層を、ＲＦスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする請求項３に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  5. 前記中間層を、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする請求項２〜４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  6. 前記金属材料がＡｌを含有する材料であることを特徴とする請求項１〜５の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  7. 前記中間層を、ＡｌＮで成膜することを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  8. 前記基板の温度を室温〜１０００℃の範囲として、前記中間層を形成することを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  9. 前記基板の温度を２００〜８００℃の範囲として、前記中間層を形成することを特徴とする請求項１〜７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  10. 前記中間層上に、前記ｎ型半導体層に備えられる下地層を積層することを特徴とする請求項１〜９の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  11. 前記下地層を、ＧａＮ系化合物半導体で形成することを特徴とする請求項１０に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  12. 前記下地層を、ＧａＮで形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  13. 前記下地層を、ＡｌＧａＮで形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  14. 前記中間層と前記下地層を、それぞれ異なるＩＩＩ族窒化物化合物で形成することを特徴とする請求項１０〜１３の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  15. 前記下地層を、ＭＯＣＶＤ法によって前記中間層上に成膜することを特徴とする請求項１０〜１４の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  16. 前記下地層を成膜する際の前記基板の温度を８００℃以上とすることを特徴とする請求項１０〜１５の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子の製造方法。
  17. 請求項１〜１６の何れか１項に記載の製造方法で得られるＩＩＩ族窒化物化合物半導体発光素子。
  18. 基板上に、Ｖ族元素を含むガスと金属材料とがプラズマで活性化されて反応することによってＩＩＩ族窒化物化合物からなる中間層が成膜され、該中間層上に、ＩＩＩ族窒化物化合物半導体からなるｎ型半導体層、発光層、及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物化合物半導体発光素子であって、
    前記中間層は、前記Ｖ族元素が窒素とされるとともに、２０〜８０ｎｍの範囲の膜厚で成膜されたものであることを特徴とするＩＩＩ族窒化物化合物半導体発光素子。
  19. 前記中間層が、Ａｌを含有する組成とされていることを特徴とする請求項１８に記載のＩＩＩ族窒化物化合物半導体発光素子。
  20. 前記中間層が、ＡｌＮからなることを特徴とする請求項１９に記載のＩＩＩ族窒化物化合物半導体発光素子。
  21. 前記中間層が、前記基板表面の少なくとも９０％以上を覆うように形成されていることを特徴とする請求項１８〜２０の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子。
  22. 前記中間層が、少なくとも前記基板の側面を覆うように形成されていることを特徴とする請求項１８〜２１の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子。
  23. 前記中間層が、前記基板の側面及び裏面を覆うように形成されていることを特徴とする請求項１８〜２２の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子。
  24. 前記中間層が、柱状結晶の集合体からなることを特徴とする請求項１８〜２３の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子。
  25. 前記中間層は、前記柱状結晶の各々のグレインの幅の平均値が、１〜１００ｎｍの範囲とされていることを特徴とする請求項２４に記載のＩＩＩ族窒化物化合物半導体発光素子。
  26. 前記中間層は、前記柱状結晶の各々のグレインの幅の平均値が、２〜７０ｎｍの範囲とされていることを特徴とする請求項２４に記載のＩＩＩ族窒化物化合物半導体発光素子。
  27. 前記中間層が六方最密充填構造として形成されていることを特徴とする請求項１８〜２６に記載のＩＩＩ族窒化物化合物半導体発光素子。
  28. 前記中間層上に、前記ｎ型半導体層に備えられる下地層が積層されてなることを特徴とする請求項１８〜２７の何れか１項に記載のＩＩＩ族窒化物化合物半導体発光素子。
  29. 前記下地層が、ＧａＮ系化合物半導体からなることを特徴とする請求項２８に記載のＩＩＩ族窒化物化合物半導体発光素子。
  30. 前記下地層が、ＧａＮからなることを特徴とする請求項２９に記載のＩＩＩ族窒化物化合物半導体発光素子。
  31. 前記下地層が、ＡｌＧａＮからなることを特徴とする請求項２９に記載のＩＩＩ族窒化物化合物半導体発光素子。
  32. 請求項１７〜３１の何れか1項に記載のＩＩＩ族窒化物化合物半導体発光素子が用いられてなるランプ。
JP2006302814A 2006-11-08 2006-11-08 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ Pending JP2008124060A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006302814A JP2008124060A (ja) 2006-11-08 2006-11-08 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
US12/377,522 US8106419B2 (en) 2006-11-08 2007-11-05 Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp
PCT/JP2007/071507 WO2008056637A1 (fr) 2006-11-08 2007-11-05 Procédé de fabrication d'élément émetteur de lumière semi-conducteur à composé de nitrure de groupe iii, cet élément et lampe associée
TW096141912A TWI418057B (zh) 2006-11-08 2007-11-06 Ｉｉｉ族氮化物化合物半導體發光元件之製造方法，及ｉｉｉ族氮化物化合物半導體發光元件及燈
US13/326,542 US9040319B2 (en) 2006-11-08 2011-12-15 Group-III nitride compound semiconductor light-emitting device, method of manufacturing group-III nitride compound semiconductor light-emitting device, and lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006302814A JP2008124060A (ja) 2006-11-08 2006-11-08 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Publications (1)

Publication Number Publication Date
JP2008124060A true JP2008124060A (ja) 2008-05-29

Family

ID=39364453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006302814A Pending JP2008124060A (ja) 2006-11-08 2006-11-08 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ

Country Status (4)

Country Link
US (2) US8106419B2 (ja)
JP (1) JP2008124060A (ja)
TW (1) TWI418057B (ja)
WO (1) WO2008056637A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148075A1 (ja) * 2008-06-04 2009-12-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
US20090315067A1 (en) * 2008-06-24 2009-12-24 Advanced Optoelectronic Technology Inc. Semiconductor device fabrication method and structure thereof
DE112010000771T5 (de) 2009-01-29 2012-07-26 Showa Denko K.K. Verfahren zum Schneiden eines Substrats und Verfahren zur Herstellung eines elektronischen Bauelemnents

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8785965B2 (en) * 2008-09-09 2014-07-22 Panasonic Corporation Nitride-based semiconductor light-emitting device and method for fabricating the same
US20110174213A1 (en) 2008-10-03 2011-07-21 Veeco Compound Semiconductor, Inc. Vapor Phase Epitaxy System
JP5378829B2 (ja) * 2009-02-19 2013-12-25 住友電気工業株式会社 エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法
US20120091463A1 (en) * 2009-12-08 2012-04-19 Panasonic Corporation Nitride semiconductor light-emitting element and manufacturing method therefor
JP5310604B2 (ja) 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
KR101855063B1 (ko) * 2011-06-24 2018-05-04 엘지이노텍 주식회사 발광 소자
US11038320B2 (en) * 2018-08-22 2021-06-15 Lumentum Operations Llc Semiconductor layer structure with a thick buffer layer
CN109244199B (zh) * 2018-09-19 2020-04-07 华灿光电(苏州）有限公司 一种发光二极管的外延片的制备方法及外延片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
EP1041609A1 (en) * 1999-03-31 2000-10-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
EP1296363A1 (en) * 2000-04-21 2003-03-26 Toyoda Gosei Co., Ltd. Method of manufacturing group-iii nitride compound semiconductor device
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
WO2003043097A1 (fr) * 2001-11-15 2003-05-22 Mitsubishi Cable Industries, Ltd. Dispositif emetteur ultraviolet
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
EP1479795A1 (en) * 2002-02-28 2004-11-24 Toyoda Gosei Co., Ltd. Process for producing group iii nitride compound semiconductor
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
KR100304881B1 (ko) * 1998-10-15 2001-10-12 구자홍 Gan계화합물반도체및그의결정성장방법
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
US7071494B2 (en) * 2002-12-11 2006-07-04 Lumileds Lighting U.S. Llc Light emitting device with enhanced optical scattering
US8115212B2 (en) * 2004-07-29 2012-02-14 Showa Denko K.K. Positive electrode for semiconductor light-emitting device
JP5086646B2 (ja) 2006-03-23 2012-11-28 株式会社リコー 像担持体用保護剤及びその製造方法、並びに保護層形成装置、画像形成方法、画像形成装置、及びプロセスカートリッジ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60173829A (ja) * 1984-02-14 1985-09-07 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体薄膜の成長方法
JPH09293897A (ja) * 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 半導体素子とその製造方法
EP1041609A1 (en) * 1999-03-31 2000-10-04 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method of producing the same
EP1296363A1 (en) * 2000-04-21 2003-03-26 Toyoda Gosei Co., Ltd. Method of manufacturing group-iii nitride compound semiconductor device
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
WO2003043097A1 (fr) * 2001-11-15 2003-05-22 Mitsubishi Cable Industries, Ltd. Dispositif emetteur ultraviolet
EP1479795A1 (en) * 2002-02-28 2004-11-24 Toyoda Gosei Co., Ltd. Process for producing group iii nitride compound semiconductor
JP2004179457A (ja) * 2002-11-28 2004-06-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2006120841A (ja) * 2004-10-21 2006-05-11 Toyoda Gosei Co Ltd 半導体の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148075A1 (ja) * 2008-06-04 2009-12-10 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20110084307A1 (en) * 2008-06-04 2011-04-14 Showa Denko K.K. Method for producing group iii nitride semiconductor light-emitting device, group iii nitride semiconductor light-emitting device, and lamp
CN102113140A (zh) * 2008-06-04 2011-06-29 昭和电工株式会社 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
KR101268139B1 (ko) * 2008-06-04 2013-05-27 도요다 고세이 가부시키가이샤 Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
US8669129B2 (en) 2008-06-04 2014-03-11 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
US20090315067A1 (en) * 2008-06-24 2009-12-24 Advanced Optoelectronic Technology Inc. Semiconductor device fabrication method and structure thereof
US8202752B2 (en) * 2008-06-24 2012-06-19 Advanced Optoelectronic Technology, Inc. Method for fabricating light emitting semiconductor device for reducing defects of dislocation in the device
DE112010000771T5 (de) 2009-01-29 2012-07-26 Showa Denko K.K. Verfahren zum Schneiden eines Substrats und Verfahren zur Herstellung eines elektronischen Bauelemnents
US8470691B2 (en) 2009-01-29 2013-06-25 Toyoda Gosei Co., Ltd. Method for cutting substrate and method for manufacturing electronic element

Also Published As

Publication number Publication date
TWI418057B (zh) 2013-12-01
US9040319B2 (en) 2015-05-26
US8106419B2 (en) 2012-01-31
US20100244040A1 (en) 2010-09-30
TW200834990A (en) 2008-08-16
WO2008056637A1 (fr) 2008-05-15
US20120086027A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
JP4644754B2 (ja) Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
EP2019437B1 (en) Iii nitride compound semiconductor laminated structure
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
US8273592B2 (en) Method of manufacturing group-III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device and lamp
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
EP2105973A1 (en) Iii nitride compound semiconductor element and method for manufacturing the same, iii nitride compound semiconductor light emitting element and method for manufacturing the same, and lamp
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2009081406A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JPWO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ、ｉｉｉ族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法
JP2009295753A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008047762A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
JP2008047763A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008098224A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008198705A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008034510A (ja) Ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2010232700A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120