DE112016000120T5 - Halbleiterherstellungsverfahren und SiC-Substrat - Google Patents

Halbleiterherstellungsverfahren und SiC-Substrat Download PDF

Info

Publication number
DE112016000120T5
DE112016000120T5 DE112016000120.7T DE112016000120T DE112016000120T5 DE 112016000120 T5 DE112016000120 T5 DE 112016000120T5 DE 112016000120 T DE112016000120 T DE 112016000120T DE 112016000120 T5 DE112016000120 T5 DE 112016000120T5
Authority
DE
Germany
Prior art keywords
sic substrate
angle
texture
sic
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016000120.7T
Other languages
English (en)
Inventor
Katsunori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112016000120T5 publication Critical patent/DE112016000120T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Eine Halbleitervorrichtung wird bereitgestellt, bei der eine vordere Oberfläche eines SiC-Substrats vor einem epitaktischen Aufwachsen so behandelt wird, dass Kristalldefekte wie Stapelfehler verringert werden. Gemäß einem Aspekt wird eine Epitaxieschicht auf einem SiC-Substrat abgeschieden, auf dem eine periodische Textur in einer Richtung senkrecht zu einer <-1100>-Richtung des SiC-Substrats ausgebildet ist und ein Winkel zwischen einer Basisebene des SiC-Substrats und einer Oberfläche der ausgebildeten Textur kleiner als ein Fehlwinkel ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleiterherstellungstechnik, genauer gesagt, ein Verfahren zum Herstellen einer Halbleitervorrichtung zum Behandeln einer Oberfläche eines SiC-Substrats vor einer Epitaxie.
  • Technischer Hintergrund
  • In den letzten Jahren sind Leistungshalbleiter für eine Leistungssteuerung oder eine Leistungszufuhr in vielen Gebieten verwendet worden, beispielsweise für Elektrogeräte und Elektronikgeräte, elektrische Haushaltsgeräte und Elektrofahrzeuge. Viele der Leistungshalbleiter bestehen für gewöhnlich aus Si-Halbleitern (Silizium-Halbleitern). In den letzten Jahren ist viel Aufwand betrieben worden, um die Verwendung von SiC-Halbleitern (Siliziumkarbid-Halbleitern) zu untersuchen, die höhere Spannungen als Si-Halbleiter aushalten und beispielsweise eine Verringerung eines Leistungsverlusts und der Größe von Leistungswandlern ermöglichen. Es existieren viele Polytypen von SiC, beispielsweise 3C-SiC, das ein kubisches System ist, und 4H-SiC und 6H-SiC, die hexagonale Kristallsysteme sind. Von diesen Polytypen wird typischerweise 4H-SiC zur Herstellung von SiC-Halbleitervorrichtungen verwendet.
  • 1 zeigt ein Beispiel einer herkömmlichen SiC-PN-Diode. Eine SiC-PN-Diode 100 in 1 weist eine Kathodenelektrode 101 aus Ni, ein SiC-Substrat 102 des Typs n+, das von einem 4H-SiC-Kristall gebildet wird, und eine Epitaxieschicht (Driftschicht 103) des Typs n–, die epitaktisch auf dem SiC-Substrat 102 aufgewachsen ist, so dass sie eine Filmdicke aufweist, die einer Stehspannung entspricht. Die SiC-PN-Diode 100 weist ferner JTE-Bereiche 104 und 105, die auf einer vorderen Oberfläche der Epitaxieschicht 103 entfernt voneinander ausgebildet sind, eine p+-Schicht 106, die auf der Epitaxieschicht 103 an einem mittleren Abschnitt derselben ausgebildet ist, eine Anodenelektrode 107, die auf der p+-Schicht 106 vorgesehen ist und aus Ti/Al besteht, und SiO2-Filme 108 und 109, die jeweils als Isolierfilme auf den JTE-Bereichen 104 und 105 ausgebildet sind, auf. Das SiC-Substrat 102 weist eine dielektrische Durchbruchspannung auf, die 10 Mal so hoch ist wie die dielektrische Durchbruchspannung eines Si-Substrats, so dass die Filmdicke der Epitaxieschicht 103 im Vergleich zu Si auf 1/10 verringert werden kann. Demzufolge ermöglicht das SiC-Substrat 102 die Herstellung einer PN-Diode mit einer höheren Stehspannung und einem niedrigeren Widerstand als Si.
  • Das SiC-Substrat 102, das ein Einkristallsubstrat ist, weist Kristalldefekte wie Punktdefekte und ausgedehnte Defekte auf. Die ausgedehnten Defekte umfassen eine Gewindeversetzung (Threading Screw Dislocation TSD), eine Randversetzung (Threading Edge Dislocation TED), eine Basisebenenversetzung (Basal Plane Dislocation BPD) und einen Stapelfehler (Stacking Fault SF). Diese Kristalldefekte breiten sich wie bekannt von dem SiC-Substrat 102 zu der Epitaxieschicht 103 aus.
  • 2 ist eine schematische Zeichnung, die einen Zustand zeigt, in dem in dem SiC-Substrat 102 in 1 eine Basisebenenversetzung (BPD) aufgetreten ist und sich in die Epitaxieschicht 103 fortgepflanzt hat. Die BPD hat sich entlang einer Basisebene entwickelt. Die SiC-Epitaxieschicht 103 wird durch Kristallwachstum (Step Flow Growth) auf der vorderen Oberfläche des SiC-Substrats 102 ausgebildet. Zu diesem Zeitpunkt wird die Epitaxieschicht 103 auf Ebenen aufgewachsen, die durch Neigen des SiC-Substrats 102 um einen Winkel von 10° zu der Basisebene erzeugt werden, so dass die Stufendichte absichtlich erhöht wird. Der Winkel der vorderen Oberfläche, der bezüglich der Basisebene 200 geneigt ist, wird als ein Abweichungs- bzw. Fehlwinkel (off angle) θ bezeichnet. Innerhalb des SiC-Substrats 102 tritt eine große Anzahl von BPD auf, die sich in die Epitaxieschicht 103, die auf der vorderen Oberfläche des SiC-Substrats 102 aufgewachsen wird, ausbreiten. Die „Basisebene“ ist ein allgemeiner Ausdruck für Ebenen, die senkrecht zu einer C-Achse von Siliziumkarbid sind, und umfasst eine (0001)-Fläche (ebenfalls als „Si-Fläche“ bezeichnet), und eine (000-1)-Fläche (ebenfalls als „C-Fläche“ bezeichnet). Flächen senkrecht zu der a-Achse (einer Achse senkrecht zu der C-Achse) von Siliziumkarbid (Flächen parallel zu der C-Achse) werden allgemein als „a-Flächen“ bezeichnet. Die a-Flächen umfassen neben einer (11-20)-Fläche eine (2-1-10)-Fläche, eine (-12-10)-Fläche, eine (-2110)-Fläche, eine (-1-120)-Fläche und eine (1-210)-Fläche.
  • Die in den Film der Epitaxieschicht 103 ausgebreiteten BPDs bewirken Stapelfehler, die hinsichtlich der Energie stabil sind. Dabei bezeichnet ein Stapelfehler einen Gitterfehler, der durch unregelmäßiges Stapeln von atomaren Ebenen des Kristalls erzeugt wird. Ein typischer Stapelfehler ist ein einzelner Shockley-Stapelfehler (SSF). Der SSF bezeichnet eine Struktur, in der eine Schicht eines Stapelfehlers in einen 4H-Si-Kristall (eine hexagonale Struktur mit vier Schichten) eingebracht wird. Der SSF wirkt wie ein Quantentrog in Bezug auf eine <0001>-Richtung des 4H-SiC-Kristalls und fängt somit Elektronen ein. Mit anderen Worten, der Stapelfehler wirkt als ein Lebensdauervernichter, so dass ein Widerstand erhöht wird. Wenn der SSF zunimmt, so dass der Widerstand der Leistungshalbleitervorrichtung hoch wird, tritt ein Phänomen auf, bei dem bei einer konstanten Spannung ein Vorwärtsstrom im Laufe der Zeit abnimmt. Der SSF tritt auf und wächst unter Verwendung der BPD als einen Keim bzw. Nukleus, und somit ist eine Verringerung einer BPD essentiell zum Unterdrücken einer Zunahme eines SSF.
  • Zum Verringern der BPD in der Epitaxieschicht 103 sind zwei Methoden vorgeschlagen worden, die als „Wachstum bei niedrigem Fehlwinkel während epitaktischer Abscheidung“ und „KOH-Ätzen (Kaliumhydroxid-Ätzen) als eine Vorbehandlung für Epitaxie“ bezeichnet werden (siehe beispielsweise NPL 1).
  • Bei der ersteren Methode ist bekannt, dass, wenn die Epitaxieschicht mit dem verringerten Winkel zu der Basisebene 200 (Fehlwinkel θ) aufgewachsen wird, eine elastische Energie, die für das lineare Wachstum der Versetzung benötigt wird, basierend auf dem Ausdruck (1) als ein sehr großer Wert berechnet wird.
  • [Ausdruck 1]
    • W = E / cosα (1)
  • Dabei bezeichnet W die elastische Energie, die zum linearen Wachsen der Versetzung benötigt wird, und E bezeichnet die elastische Energie des Fehlers, und α bezeichnet einen Winkel zwischen einer Filmwachstumsrichtung und einer Versetzungslinie. Die Filmwachstumsrichtung fällt mit einer Normalenrichtung der vorderen Oberfläche des Substrats zusammen.
  • 3A und 3B sind Diagramme, die ein Verfahren zum Verringern der Basisebenenversetzung (BPD) basierend auf dem Fehlwinkel zeigen. 3A zeigt einen Fall eines großen Fehlwinkels, und 3B zeigt einen Fall eines kleinen Fehlwinkels. Wie in 3A gezeigt, wird, wenn der Fehlwinkel θ groß ist und der Winkel α zwischen der Wachstumsrichtung der Epitaxieschicht und der Versetzungslinie der BPD klein ist, W basierend auf dem Ausdruck (1) als ein kleiner Wert berechnet. Demzufolge ist die zum Ausdehnen der Basisebenenversetzung benötigte Energie niedrig, was ein Wachstum der Basisebenenversetzung in der Epitaxieschicht 103 erleichtert.
  • Wenn dagegen der Fehlwinkel θ klein ist und der Winkel α wie in 3B gezeigt groß ist, wird W basierend auf dem Ausdruck (1) als ein großer Wert berechnet. Demzufolge ist die zum Ausdehnen der Basisebenenversetzung benötigte Energie hoch, was ein Wachstum der Basisebenenversetzung in der Epitaxieschicht 103 behindert. Wenn der Fehlwinkel θ klein ist, nimmt die Wahrscheinlichkeit, dass die BPD in dem SiC-Substrat 102 in eine TED (Randversetzung) umgewandelt wird, zu, was eine Verringerung von Fehlern aufgrund der BPD in der Epitaxieschicht 103 ermöglicht. Im Vergleich zu der BPD wirkt sich die TED weniger stark auf die SiC-Halbleitervorrichtung aus. Somit ist es wichtig, die BPD zu verringern.
  • Bei der zweiten Methode in der NPL 1 kann die BPD wie bekannt selektiv geätzt werden, und somit kann der Fehlwinkel lokal klein gehalten werden, was verhindert, dass die BPD während des darauffolgenden epitaktischen Wachstums wächst.
  • Bei der ersten Methode unterdrückt ein einfacher Versuch zum Verringern des Fehlwinkels θ ein Stufenwachstum während des epitaktischen Wachstums, was dazu führt, dass ein Kristallwachstum basierend auf einer zweidimensionalen zufälligen Keimbildung dominiert. Somit wird nachteilhafterweise kein 4H-SiC-Kristall mit hoher Qualität erhalten. Ferner besteht ein Nachteil darin, dass auf der vorderen Oberfläche der Epitaxieschicht 103 eine Akkumulation von Stufen (Step Bunching) auftritt wird. Step Bunching bezeichnet ein Phänomen, bei dem während des Prozesses des epitaktischen Wachstums jede Atomlage bezüglich einer Wachstumsrichtung der Atomlage transversal wächst, so dass unter einer bestimmten Bedingung Wachstumsstufen an Enden der Atomlagen zusammenwachsen, was zu einer erheblich unregelmäßigen vorderen Oberfläche der Epitaxieschicht 103 führt.
  • Ferner beinhaltet bei der zweiten Methode das KOH-Ätzen mit einer Behinderung des Wachstums der BPD eine große Ätztiefe von 7 μm. Dies entspricht 70% der Filmdicke von 10 μm der Epitaxieschicht 103, bei der die Epitaxieschicht 103 eine Spannung von 1,2 kV aushalten kann. Bei der Herstellung der Halbleitervorrichtung verringert solch eine lokale Variation der Filmdicke in einigen Bereichen der Halbleitervorrichtung die Stehspannung, was den Herstellungsprozess für die Halbleitervorrichtung unbrauchbar macht. Darüber hinaus führt die Verwendung von KOH zu einer Alkaliverunreinigung der Vorrichtung. Aus diesen Gründen ist es zu schwierig, die Verwendung der KOH-Ätzbehandlung des SiC-Substrats 102 vor einem epitaktischen Wachstum in einem industriellen Fertigungsprozess zu verwenden.
  • Druckschriften
  • Nichtpatentliteratur
    • NPL 1: Z. Zhang und T. S. Sudarshan. „Basal plane dislocation-free epitaxy of silicon carbide“ Appl. Phys. Let. 87. 151913 (2005)
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, bei der eine vordere Oberfläche eines SiC-Substrats vor einer Epitaxie so behandelt wird, dass Kristalldefekte wie Stapelfehler verringert werden.
  • Zur Lösung solch einer Aufgabe ist die vorliegende Erfindung dadurch gekennzeichnet, dass ein Epitaxiefilm auf einem SiC-Substrat abgeschieden wird, bei dem in einer Richtung des SiC-Substrats senkrecht zu einer <-1100>-Richtung eine periodische Textur ausgebildet ist und ein Winkel zwischen einer Basisebene des SiC-Substrats und einer Oberfläche der ausgebildeten Textur kleiner als ein Fehlwinkel ist.
  • Diese Konfiguration ermöglicht eine Verringerung der BPD-Dichte in dem Epitaxiefilm und eine Verringerung der Anzahl von Stapelfehlern aufgrund eines Anlegens eines Stroms, was ermöglicht, ein Phänomen zu unterdrücken, bei dem bei einer konstanten Spannung ein Vorwärtsstrom im Laufe der Zeit abnimmt.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Diagramm, das ein Beispiel für eine herkömmliche SiC-PN-Diode zeigt;
  • 2 ist eine Zeichnung, die schematisch eine Basisebenenversetzung (BPD) zeigt, die sich in eine Epitaxieschicht ausbreitet;
  • 3A ist ein Diagramm, das ein Verfahren zum Verringern der Basisebenenversetzung (BPD) basierend auf einem Fehlwinkel in einem Fall, in dem ein Fehlwinkel groß ist, zeigt;
  • 3B ist ein Diagramm, das einen Fall zeigt, in dem der Fehlwinkel klein ist;
  • 4 ist ein Diagramm, das ein Herstellungsverfahren für ein poliertes Material für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 5A ist ein Diagramm, das ein Poliermaterial gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 5B ist ein Diagramm, das ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 6A ist eine Draufsicht auf ein bearbeitetes SiC-Substrat, die ein Bearbeitungsverfahren für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung erläutert;
  • 6B ist ein Schnitt des SiC-Substrats entlang einer Profillinie A-A‘ in 6A;
  • 7A ist ein schematisches Diagramm, das die Details einer Oberflächenform des SiC-Substrats vor und nach einer Bearbeitung gemäß einem Bearbeitungsverfahren für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 7B ist ein Diagramm, das die Oberflächenform des bearbeiteten SiC-Substrats zeigt;
  • 8 ist ein schematisches Diagramm, das die Details einer Textur, die auf einer vorderen Oberfläche des SiC-Substrats ausgebildet wird, gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 9 ist ein schematisches Diagramm, das die Details einer Textur, die auf einer vorderen Oberfläche des SiC-Substrats ausgebildet wird, gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
  • 10 ist ein schematisches Diagramm, das die Details einer auf der vorderen Oberfläche des SiC-Substrats ausgebildeten Textur gemäß noch einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
  • 11 ist eine Tabelle, die Ergebnisse für Beispiele und Vergleichsbeispiele der vorliegenden Erfindung angibt; und
  • 12 ist ein Diagramm, das eine Beziehung zwischen einer „elastischen Energie einer BPD“ und „einem Winkel zwischen einer Basisebene des SiC-Substrats und einer Texturoberfläche“ gemäß einem Beispiel der vorliegenden Erfindung zeigt. Beschreibung von Ausführungsformen
  • Ausführungsformen der vorliegenden Erfindung werden im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben.
  • 4 ist ein Diagramm, das ein Herstellungsverfahren für ein Poliermaterial für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Ein Poliermaterial 400 ist ein Bearbeitungswerkzeug mit einer katalytischen Wirkung und wird zur Bearbeitung der Oberfläche des SiC-Substrats verwendet.
  • In Schritt 1 wird auf dem Glassubstrat 401 ein Cr-Film 402 abgeschieden, und auf den Cr-Film 402 wird eine Abdeckschicht (ein Abdecklack bzw. Resist) 403 aufgebracht. Beispiele für das Abscheideverfahren für den Cr-Film 402 beinhalten eine Abscheidung, eine Ionenstrahlabscheidung und ein Sputtern. Durch die Abscheidung wird jedoch lediglich eine geringe Haftkraft erzielt, und somit wird bevorzugt eine Ionenstrahlabscheidung oder ein Sputtern verwendet. Die Abdeckschicht 403, die auf den Cr-Film 402 aufgebracht wird, kann ein Abdecklack wie beispielsweise OEBR-1000 sein, der von TOKYO OHKA KOGYO CO., LTD. hergestellt wird, die mit Elektronenstrahlen befasst ist. Die Abdeckschicht 403 weist bevorzugt eine Filmdicke von 1 μm oder mehr und 3 μm oder weniger auf. OEBR-1000 als ein Beispiel ist positiv, es kann jedoch auch eine negative Abdeckschicht verwendet werden.
  • In Schritt 2 wird eine Abdeckschichtstrukturierung durchgeführt, bei der die Abdeckschicht 403 mit einer variierenden Dosis von Elektronenstrahlen belichtet wird. In diesem Fall ist eine Beschleunigungsspannung in dem Bereich zwischen 20 und 70 keV, und die Dosis ist in dem Bereich zwischen 2 μC/cm2 und 200 μC/cm2. Die Strukturierung wird derart durchgeführt, dass in einem in 4 gezeigten Schnitt die Abdeckschicht 403 eine Sägezahnquerschnittsform aufweist, wobei die Hügel und Täler Linien formen, die parallel zu einer Richtung senkrecht zu der Blattebene sind. Das heißt, das Poliermaterial 400 bildet von der Abdeckschicht 403 aus betrachtet ein Linienmuster mit mehreren parallelen Linien. Die Dosis wird in einer Richtung senkrecht zu den Linien kontinuierlich variiert und in einer Richtung entlang der Linien konstant gehalten. Danach wird ein Sintern bei 150° C für etwa 30 Minuten durchgeführt, und die Abdeckschicht wird unter Verwendung eines Lösungsmittels, das kompatibel mit der Abdeckschicht 403 ist, entfernt. Dies ermöglicht eine Herstellung einer Abdeckschichtform 404 mit einem kontrollierten Neigungswinkel ϕ. Wie zuvor beschrieben, entspricht die Form der Abdeckschichtform 404 dem gewünschten Linienmuster und der gewünschten Querschnittsform.
  • In Schritt 3 wird durch Sputtern eine Keimschicht 405 aus Ni oder NiP abgeschieden. Die Keimschicht 405 weist bevorzugt eine Filmdicke von etwa 100 nm auf. Anschließend wird auf der Keimschicht 405 durch Galvanisierung eine Ni-Platte 406 ausgebildet. Die Plattendicke der Ni-Platte 406 muss 100 μm oder mehr betragen, so dass die Ni-Platte 406 stark genug ist, um eine Verformung aufgrund des Gewichts der Ni-Platte 406 zu vermeiden, und 700 μm oder weniger, da im Hinblick auf Herstellungskosten und benötigte Arbeitsstunden eine kleine Plattendicke bevorzugt ist.
  • In Schritt 4 wird die Ni-Platte 406 mit der Abdeckschicht mit der Abdeckschichtform 404 von dem Glassubstrat 401 entfernt.
  • In Schritt 5 wird eine Oberflächenbeschichtungsschicht ausgebildet. Auf der Seite der Abdeckschichtform 404 der Ni-Platte 306 wird Pt 407, das eine Oberflächenabdeckschicht bildet, durch Sputtern und Ionenbeschichtung mit einer Dicke von 5 nm bis 30 nm abgeschieden. Dies liegt daran, dass die Dicke 5 nm oder mehr betragen muss, damit das Pt 407 gleichmäßig abgeschieden werden kann, so dass eine geeignete Bedeckung erhalten wird, und 30 nm oder weniger, so dass eine stumpfe Strukturform vermieden wird. Diese Schritte ermöglichen die Herstellung des Poliermaterials 400 mit einer katalytischen Wirkung.
  • Anschließend wird, wie in 7A und 7B, die im Folgenden beschrieben werden, gezeigt, ein Polierwerkzeug ausgebildet, bei dem die vordere Oberfläche des SiC-Substrats die gewünschte Linienstruktur und die gewünschte Querschnittsform (Neigungswinkel ϕ, Tiefe d, Abstand L) aufweist.
  • In der Querschnittsform des Polierwerkzeugs liegt ein Unterschied zwischen dem Fehlwinkel θ und dem Neigungswinkel ϕ vor. Die Tiefe d ist bevorzugt 15 nm oder weniger, noch bevorzugter 10 nm oder weniger. Die Tiefe d muss in Anbetracht einer stabilen Qualität und der Kosten 3 nm oder mehr betragen. Der Abstand bzw. die Schrittweite L ist in Anbetracht einer stabilen Qualität und der Kosten 20 nm oder weniger, bevorzugt 200 nm oder weniger, noch bevorzugter 100 nm oder weniger. Ein Abstand L von mehr als 200 nm behindert ein geeignetes Stufen-Terrassen-Wachstum, was zu einem Wachstum mit einem unterschiedlichen Polytyp führt. Ferner führt ein großer Abstand zu dem Vorhandensein von Stufen auf der Oberfläche des Kristalls, und während eines Kristallwachstums ist es wahrscheinlich, dass eine Stufenakkumulation auftritt, bei der die Stufenreihen zu gigantischen Stufen akkumuliert werden.
  • 5A zeigt ein Poliermaterial gemäß einer Ausführungsform der vorliegenden Erfindung. 5B ist ein Diagramm, das ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Unter Verwendung von 5A und 5B wird ein Bearbeitungsverfahren für das SiC-Substrat vor einem epitaktischen Wachstum unter Verwendung des Poliermaterials 400 in 4 beschrieben.
  • Zuerst wird ein 4H-SiC-Substrat 500 eines hexagonalen Kristallsystems mit einem Fehlwinkel θ = 4° vorbereitet. Eine Textur kann leichter auf Substrate mit höherer Flachheit aufgebracht werden, und somit weist das 4H-SiC-Substrat bevorzugt eine Oberflächenrauigkeit Ra von 0,77 nm oder weniger auf. Die Oberflächenrauigkeit ist bevorzugt kleiner oder gleich 0,5 nm. Der verwendete Fehlwinkel θ des 4H-SiC-Substrats 500 ist nicht auf 4° beschränkt, sondern ist bevorzugt zwischen 0° und 10°. Wenn der Fehlwinkel des 4H-SiC-Substrats 500 0° ist, ist eine vordere Oberfläche des 4H-SiC-Substrats 500 parallel zu einer Basisebene. Somit ist die Richtung der BPD im Inneren des 4H-SiC-Substrats 500 ebenfalls parallel zu der vorderen Oberfläche des 4H-SiC-Substrats 500. Daher breitet sich die BPD zunächst selten in die Epitaxieschicht aus. Wenn jedoch, wie vorher beschrieben, der Fehlwinkel θ = 0° beträgt, dominiert ein Kristallwachstum basierend auf einer zweidimensionalen zufälligen Keimbildung, was den Nachteil aufweist, dass kein 4H-SiC-Kristall mit hoher Qualität erhalten werden kann. Das Bilden einer periodischen Textur, wie im Folgenden beschrieben, ermöglicht jedoch, dass ein geeignetes Stufen-Terrassen-Wachstum erhalten werden kann, was die Verwendung eines Substrats mit einem Fehlwinkel θ = 0° ermöglicht.
  • Danach wird eine Flüssigkeitsmenge (3 cc oder mehr) Fluorwasserstoffsäure aufgebracht, so dass sie auf der vorderen Oberfläche des 4H-SiC-Substrats 500 verteilt wird. Dann wird das Poliermaterial 400 mit Druck beaufschlagt, so dass es in gleichmäßigen Kontakt mit der vorderen Oberfläche des 4H-SiC-Substrats 500, auf dem die Fluorwasserstoffsäure verteilt ist, kommt. Das Poliermaterial 400 wird bevorzugt an insgesamt fünf Punkten, einschließlich eines Zentrums einer Form und vier Punkte, die 90°-Intervallen eines konzentrischen Kreises von 1 cm innerhalb eines Außenumfangs der Form entsprechen, mit Druck beaufschlagt, so dass das Poliermaterial 400 und die vordere Oberfläche des 4H-SiC-Substrats 500 einander gleichmäßig kontaktieren.
  • Der Druck beträgt bevorzugt 5 g/cm2 oder mehr und 200 g/cm2 oder weniger. In diesem Zustand sind das Poliermaterial 400 und das 4H-SiC-Substrat 500 derart vorgesehen, dass eine Linienstruktur auf dem Poliermaterial 400 und eine <11-20>-Richtung eines 4H-SiC-Kristalls in dem 4H-SiC-Substrat 500 mit der vertikalen Richtung ausgerichtet sind. Das heißt, das Poliermaterial 400 und das 4H-SiC-Substrat 500 sind derart vorgesehen, dass die Linienstruktur parallel zu einer <-1100>-Richtung des 4H-SiC-Kristalls ist. Das Poliermaterial 400 wird in der Richtung parallel zu der Linienstruktur auf dem Poliermaterial 400, die als eine Bearbeitungsrichtung eingestellt ist, hin und her bewegt. Die Geschwindigkeit der Hin- und Herbewegung ist bevorzugt in dem Bereich zwischen 1 mm/s und 100 mm/s. Solch ein Polieren ermöglicht, dass das Pt 407, das als die Oberflächenbeschichtungsschicht dient, als ein Katalysator zum Polieren der vorderen Oberfläche des 4H-SiC-Substrats 500 ohne Poliermaterial wirkt. Dies stellt keine physikalische Bearbeitung dar, sondern eine chemische Bearbeitung unter Verwendung der katalytischen Wirkung, und somit können, wenn das Poliermaterial 400 hergestellt worden ist, 100 oder mehr Substrate behandelt werden. Die Oberflächenbeschichtungsschicht ist nicht auf Pt 407 beschränkt, sondern kann ein Seltenerdmaterial wie Ir, Re, Pd, Rh, Os, Au oder Ag sein. Diamantenkörner oder dergleichen können aufgebracht werden, um der Bearbeitung eine mechanische Wirkung hinzuzufügen.
  • Mit dem Bearbeitungsverfahren der vorliegenden Ausführungsform und dem 4H-SiC-Substrat 500, das mit dem Bearbeitungsverfahren bearbeitet wird, kann die vordere Oberfläche des 4H-SiC-Substrats 500 im Wesentlichen in eine Form mit einem niedrigen Fehlwinkel gebracht werden, was eine Verringerung der BPD ermöglicht, die als ein Nukleus für das Wachstum von Stapelfehlern dient. Zu diesem Zeitpunkt muss eine Linienstruktur mit vorbestimmten Stufen und einem vorbestimmten Abstand und einer vorbestimmten Querschnittsform nicht kontinuierlich über der gesamten vorderen Oberfläche des 4H-SiC-Substrats (des Wafers) 500 ausgebildet werden, sondern kann ebenfalls diskontinuierlich ausgebildet werden. Sehr kleine Stufen, die auf der vorderen Oberfläche des 4H-SiC-Substrats 500 der vorliegenden Ausführungsform ausgebildet sind, bilden keine Konzentrationsstellen für ein elektrisches Feld, die die Charakteristiken der Vorrichtung verschlechtern können. Darüber hinaus wird die Wachstumsrate des Epitaxiefilms im Vergleich zu der Wachstumsrate bei der herkömmlichen Technik aufgrund des Vorhandenseins einer großen Anzahl von Stufen und einer großen Anzahl von Epitaxiewachstumsstellen auf dem 4H-SiC-Substrat 500 nicht signifikant verringert.
  • 6A und 6B sind Diagramme, die ein SiC-Substrat zeigen, das unter Verwendung eines Bearbeitungsverfahrens für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung bearbeitet wurde. 6A zeigt eine Draufsicht auf ein bearbeitetes SiC-Substrat 600. 6B zeigt einen Schnitt des SiC-Substrats 600 entlang einer Linie A-A‘ in 6A. Wie in 6A gezeigt, ist auf der vorderen Oberfläche des SiC-Substrats 600 in der <-1100>-Richtung des 4H-SiC-Kristalls in dem SiC-Substrat 600 eine linienstrukturartige Textur ausgebildet. Ferner ist, wie in 6B gezeigt, ein Neigungswinkel in Bezug auf die vordere Oberfläche des SiC-Substrats 600 entlang der Querschnittsform auf der vorderen Oberfläche des SiC-Substrats 600 ausgebildet. Die Richtung von schrägen Linien auf dem SiC-Substrat 600 in 6B gibt die <11-20>-Richtung an, die senkrecht zu der <-1100>-Richtung des 4H-SiC-Kristalls ist.
  • 7A und 7B sind schematische Diagramme, die Details der Oberflächenform des SiC-Substrats vor und nach einer Bearbeitung unter Verwendung eines Bearbeitungsverfahrens für ein SiC-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung zeigen.
  • 7A ist ein Diagramm, das die Oberflächenform des unbearbeiteten SiC-Substrats 600 zeigt. Auf dem unbearbeiteten SiC-Substrat 600 ist eine stufenförmige Struktur ausgebildet, die unter dem Fehlwinkel θ bezüglich der Basisebene 700 geneigt ist. Eine „vordere Oberfläche“, die durch eine gepunktete Linie angegeben ist, stellt die vordere Oberfläche dar, die erhalten wird, wenn der Wafer makroskopisch betrachtet wird. Der Fehlwinkel θ ist ein Winkel, der zwischen der Basisebene 700 des SiC-Substrats 600 und der vorderen Oberfläche des SiC-Substrats 600 aufgespannt wird. Gemäß dem Ausdruck (1) nimmt die Ausbreitung der BPD in die Epitaxieschicht konsistent mit dem Fehlwinkel θ ab. Ein kleiner Fehlwinkel θ bewirkt jedoch wahrscheinlich eine Stufenakkumulation. Das heißt, das stufenförmige Wachstum, das ein zweidimensionales Wachstum ist, wird verhindert, und es tritt ein dreidimensionales Wachstum auf. Somit wird das Bearbeitungsverfahren der vorliegenden Ausführungsform dazu verwendet, eine periodische Nut auszubilden, so dass der Unterschied zwischen einem Neigungswinkel ϕ bezüglich der vorderen Oberfläche des SiC-Substrats 600 und dem Fehlwinkel θ des SiC-Substrats 600 auf einen kleineren Winkel (3° oder weniger) eingestellt wird.
  • 7B ist ein Diagramm, das die Oberflächenform des SiC-Substrats 600 zeigt, das unter Verwendung des Bearbeitungsverfahrens der vorliegenden Ausführungsform bearbeitet worden ist. Auf der vorderen Oberfläche des bearbeiteten SiC-Substrats 600 ist eine Textur ausgebildet, die eine T-Fläche, die unter dem Neigungswinkel ϕ zu der vorderen Oberfläche geneigt ist, und eine S-Oberfläche, die unter einem Talwinkel ψ bezüglich der T-Fläche geneigt ist, ausgebildet. Der gezeigte Neigungswinkel ϕ ist kleiner als der Fehlwinkel θ bezüglich der Basisebene 700 des SiC-Substrats 700. Die vorliegende Ausführungsform ist jedoch nicht darauf beschränkt. Der Neigungswinkel ϕ kann größer als der Fehlwinkel θ sein. Darüber hinaus weist in der Textur des SiC-Substrats 600 eine Nut, die durch die T-Fläche und die S-Fläche definiert wird, eine Ausdehnung (Abstand L) in einer Richtung senkrecht zu der <-1100>-Richtung des SiC-Substrats auf, und ein vertikaler Abstand (Tiefe d) ist zwischen der vorderen Oberfläche des SiC-Substrats 600 und einer Tangente zwischen der T-Fläche und der S-Fläche, die den Talwinkel ψ bildet, vorhanden. Darüber hinaus ist der Talwinkel ψ bevorzugt 90° + |θ – ϕ|. Dies liegt daran, dass die S-Fläche parallel zu einer <0001>-C-Achsenrichtung ist, was das geeignete Stufenwachstum ermöglicht, wie in 7B gezeigt ist. Dabei wird die T-Fläche als eine Texturfläche bezeichnet. 7B ist schematisch und nicht maßstabsgetreu. Die Stufenstruktur, die durch eine gestrichelte Linie mit einem langen und zwei kurzen Strichen angegeben ist, ist tatsächlich kleiner als eine durchgezogene Linie, die durch die Textur gebildet wird. 7B zeigt schematisch, dass eine mikroskopische Ansicht der T-Fläche der Stufenstruktur entspricht, die durch die gestrichelte Linie mit einem langen und zwei kurzen Strichen angegeben ist.
  • 8 bis 10 sind schematische Diagramme, die die Details einer Textur, die auf der vorderen Oberfläche des SiC-Substrats ausgebildet ist, gemäß einer Ausführungsform der vorliegenden Erfindung zeigen. 8 ist ein Diagramm, das einen Fall darstellt, in dem eine Textur ausgebildet ist, die eine T-Fläche, die unter einem Neigungswinkel ϕ, der kleiner als der Fehlwinkel θ ist, bezüglich der vorderen Oberfläche des SiC-Substrats 600 geneigt ist, und eine S-Fläche, die unter dem Talwinkel ψ zu der T-Fläche geneigt ist, aufweist. In diesem Fall ist zwischen der Normalenrichtung der T-Fläche, die größer als die S-Fläche ist, und einer Versetzungslinie der BPD ein großer Winkel α ausgebildet, was die Wahrscheinlichkeit, dass sich die Versetzung in die Epitaxieschicht ausbreitet, verringert. Demzufolge wird die BPD beim Erreichen der T-Fläche an einem Wachstum gehindert, was zu einer Verringerung des Wachstums der BPD führt. Da die S-Fläche kleiner als die T-Fläche ist, ist die Wahrscheinlichkeit, dass die BPD die S-Fläche erreicht, gering.
  • 9 ist ein Diagramm, das einen Fall zeigt, in dem eine Textur, bei der die T-Fläche und die S-Fläche eine ähnliche Größe aufweisen, auf der vorderen Oberfläche des SiC-Substrats 600 ausgebildet ist. In diesem Fall sind zwischen der Versetzungslinie der BPD und den Normalenrichtungen der T-Fläche und der S-Fläche jeweils große Winkel α und β aufgespannt. Somit ist es unwahrscheinlich, dass sich die Versetzung der BPD in die Epitaxieschicht ausbreitet, was eine Verringerung eines Wachstums der BPD ermöglicht.
  • 10 ist ein Diagramm, das einen Fall zeigt, in dem eine Textur ausgebildet ist, die eine T-Fläche, die unter einem Neigungswinkel ϕ, der größer als der Fehlwinkel θ ist, bezüglich der vorderen Oberfläche des SiC-Substrats 600 geneigt ist, und eine S-Fläche, die unter dem Talwinkel ψ bezüglich der T-Fläche geneigt ist, aufweist. Auch in diesem Fall wird zwischen der Normalenrichtung der T-Fläche und der Versetzungslinie der BPD ein großer Winkel α aufgespannt, was die Wahrscheinlichkeit, dass sich die BPD in die Epitaxieschicht ausbreitet, ebenso wie in 8 verringert. Demzufolge wird beim Erreichen der T-Fläche die BPD an einem Wachstum gehindert, was zu einer Verringerung des Wachstums der BPD führt.
  • Mit anderen Worten kann, wenn eine Oberfläche einer neuen Textur in Bezug auf die Versetzungslinie der BPD ausgebildet wird, eine Stapelversetzung zurückgesetzt werden, was ermöglicht, dass eine Ausbreitung der BPD in die Epitaxieschicht verhindert werden kann. Diese Konfiguration macht sich die Eigenschaft zunutze, dass ein kleiner Winkel (|θ – ϕ|) zwischen der Versetzungslinie der BPD und der Oberfläche der Textur die Wahrscheinlichkeit, dass sich die Versetzung in die Epitaxieschicht ausbreitet, verringert.
  • Als Nächstes wird ein Herstellungsverfahren für eine SiC-PN-Diode unter Verwendung des bearbeiteten SiC-Substrats 600 auf beispielhafte Weise beschrieben.
  • Ein SiC-Epitaxiefilm, der geeignet für eine Stehspannung ist, wird auf dem bearbeiteten SiC-Substrat 600 abgeschieden. Für eine Stehspannung von 600 V kann die Filmdicke etwa 5 μm betragen, und für eine Stehspannung von 1200 V kann die Filmdicke etwa 10 μm betragen. Vertiefungen und Vorsprünge werden auf der vorderen Oberfläche des SiC-Substrats 600 als Folge einer epitaktischen Abscheidung ausgebildet. Zum Einebnen der vorderen Oberfläche kann eine CMP-Behandlung durchgeführt werden. In diesem Fall entspricht die bevorzugte Flachheit einer Ra von 0,7 nm oder weniger. Dies liegt daran, dass signifikante Vertiefungen und Vorsprünge Leckagestellen bilden können.
  • Wenn eine SiC-PN-Diode durch ein bekanntes Verfahren unter Verwendung des SiC-Substrats 600 hergestellt wird, das wie oben beschrieben hergestellt wird, kann ein Phänomen, bei dem ein Vorwärtsstrom bei konstanter Spannung im Laufe der Zeit abnimmt, unterdrückt werden, ohne dass die Fertigung negativ beeinflusst wird. Die Verwendung des Herstellungsverfahrens der vorliegenden Ausführungsform ermöglicht eine Massenproduktion von SiC-PN-Dioden und MOSFETs mit hoher Qualität bei verringerten Kosten. Bei der vorliegenden Ausführungsform wird das Poliermaterial hergestellt, und die Oberflächenform des SiC-Substrats wird durch das Bearbeitungsverfahren unter Verwendung des Poliermaterials bearbeitet. Das Bearbeitungsverfahren für die Oberflächenform ist jedoch nicht darauf beschränkt.
  • (Beispiele)
  • Für das Bearbeitungsverfahren für die Oberflächenform des SiC-Substrats der vorliegenden Ausführungsform wurden Experimente mit einer Variation einer Oberflächenbearbeitungsstruktur durchgeführt, und SiC-PN-Dioden mit einer Stehspannung von 1200 V wurden unter Verwendung des SiC-Substrats hergestellt.
  • 11 zeigt Abmessungen (den Winkel zwischen der Basisebene und der Texturoberfläche, den Neigungswinkel und den Abstand) von SiC-Substraten und Ergebnisse für eine anfängliche, Rückwärtsleckage-Nichtfehlerhaftrate, eine Vorwärtsstromverschlechterungs-Nichtfehlerhaftrate (Vf-Verschlechterungs-Nichtfehlerhaftrate) und eine Gesamt-Nichtfehlerhaftrate für SiC-PN-Dioden, die mit diesen Abmessungen hergestellt wurden. Die anfängliche, Rückwärtsleckage-Nichtfehlerhaftrate ist die Rate von akzeptablen Dioden, die einen Rückwärtsleckagestrom von 1 μA oder weniger aufweisen, wenn eine Spannung von 1300 V an die Diode angelegt wird. Die Vorwärtsstromverschlechterungs-Nichtfehlerhaftrate (Vf-Verschlechterungs-Nichtfehlerhaftrate) ist die Rate von akzeptablen Dioden mit einer Vorwärtsspannungsfluktuationsrate (Vf-Fluktuationsrate) von 5 % oder weniger, wenn die Dioden bei 125° C für 2000 Stunden mit einem If (mittleren Vorwärtsstrom) von –8 A getestet werden. Der Talwinkel ψ war auf 90° + |θ – ϕ| eingestellt. Für die Gesamt-Nichtfehlerhaftrate, die anfängliche, Rückwärtsleckage-Nichtfehlerhaftrate und die Vorwärtsstromverschlechterungs-Nichtfehlerhaftrate (Vf-Verschlechterungs-Nichtfehlerhaftrate) ist eine Rate von 80% oder mehr durch einen doppelten Kreis angegeben, eine Rate von 70% oder mehr und weniger als 80% ist durch einen Kreis angegeben, und eine Rate von weniger als 70% ist durch ein Kreuz angegeben.
  • Die Ergebnisse von Beispielen 1 bis 4 und einem Vergleichsbeispiel 1 in 11 zeigen, dass das Einstellen des Winkels zwischen der Basisebene des SiC-Substrats und der Texturoberfläche auf 3° oder weniger bevorzugt ist. Die Resultate kommen wohl dadurch zustande, dass eine erhöhte Wahrscheinlichkeit, dass die BPD, die ein Nukleus für einen Stapelfehler ist, in eine TPD umgewandelt wird, erhöht wird, was die BPD in dem Epitaxiefilm verringert. Die Ergebnisse zeigen, dass derselbe Effekt erhalten wird, auch wenn der Neigungswinkel ϕ größer als der Fehlwinkel θ ist. In Bezug auf die Ergebnisse für das Vergleichsbeispiel 2, bei dem die Texturoberfläche parallel zu der Basisebene ist, wird davon ausgegangen, dass das zweidimensionale Wachstum der Epitaxieschicht während des epitaktischen Wachstums des Epitaxiefilms verhindert wird, was zu einer verringerten Nichtfehlerhaftrate führt.
  • Die Ergebnisse der Beispiele 3, 5, 7 und der Vergleichsbeispiele 5, 6 zeigen, dass der Abstand bevorzugt 200 nm oder weniger und bevorzugter 100 nm oder weniger beträgt. Dies liegt daran, dass ein großer Abstand das zweidimensionale Wachstum des Epitaxiefilms verhindert, was ein Erhalten eines gleichmäßigen Epitaxiefilms erschwert. Ein Abstand von 100 nm oder weniger verbessert die Filmqualität und erhöht eine Abscheiderate. Ein zu kleiner Abstand führt jedoch dazu, dass der Epitaxiefilm die BPD weniger wirksam zurücksetzen kann. Darüber hinaus ist die Tiefe zu gering, und somit wird eine Struktur einer Form nicht präzise in der SiC-Oberfläche wiedergegeben, was zu einer verringerten Gesamtnichtfehlerhaftrate führt. Daher ist der Abstand bevorzugt 30 nm oder mehr und weniger als 50 nm.
  • Die oben beschriebenen experimentellen Ergebnisse zeigen, dass die Verwendung des SiC-Substrats, das aus dem 4H-SiC-Kristall gebildet ist, eine Herstellung von SiC-PN-Dioden mit einer verringerten Rückwärtsleckage und einer abgeschwächten Vf-Verschlechterung ermöglicht. Die vorliegende Technik kann auf ähnliche Weise für Körperdioden in MOSFETs verwendet werden.
  • 12 ist eine graphische Darstellung, die eine Beziehung zwischen einer „elastischen Energie der BPD“ und „dem Winkel zwischen der Basisebene des SiC-Substrats und der Texturoberfläche“ gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Die Ordinate gibt die elastische Energie W an, die für ein lineares Wachstum der BPD benötigt wird, wenn die elastische Energie eines ausgedehnten Defekts in dem Ausdruck (1) einen Wert von 1 aufweist. Die Abszisse gibt den Winkel |θ – ϕ| (°) zwischen der Basisebene des SiC-Substrats und der Texturoberfläche an.
  • Der Graph zeigt, dass, wenn der Winkel |θ – ϕ| zwischen der Basisebene und der Texturoberfläche 3° oder weniger beträgt, die elastische Energie W rasch zunimmt, so dass das Wachstum der BPD in der Epitaxieschicht behindert wird. Daher ermöglicht der Winkel |θ – ϕ| zwischen der Basisebene und der Texturoberfläche, der auf 3° oder weniger eingestellt ist, eine Verringerung von Defekten aufgrund der BPD in der Epitaxieschicht.

Claims (9)

  1. Verfahren zum Herstellen eines Halbleiters, mit folgenden Schritten: Ausbilden einer periodischen Textur in einer Richtung senkrecht zu einer <-1100>-Richtung eines SiC-Substrats, wobei ein Winkel zwischen einer Basisebene des SiC-Substrats und einer Oberfläche der ausgebildeten Textur kleiner als ein Fehlwinkel ist; und Abscheiden eines Epitaxiefilms auf dem SiC-Substrat.
  2. Verfahren nach Anspruch 1, bei dem die Textur durch Inkontaktbringen eines Bearbeitungswerkzeugs mit einer Oberflächenbeschichtungsschicht auf einer vorderen Oberfläche des Bearbeitungswerkzeugs mit dem SiC-Substrat und Hin- und Herbewegen des Bearbeitungswerkzeugs in der <-1100>-Richtung des SiC-Substrats ausgebildet wird.
  3. Verfahren nach Anspruch 2, bei dem die Oberflächenbeschichtungsschicht aus Pt, Ir, Re, Pd, Rh, Os, Au oder Ag besteht.
  4. Verfahren nach Anspruch 1, bei dem ein Winkel zwischen der Basisebene des SiC-Substrats und einer Oberfläche der Textur 3° oder weniger beträgt.
  5. Verfahren nach Anspruch 1, bei dem eine Ausdehnung in einer Richtung senkrecht zu der <-1100>-Richtung des SiC-Substrats 200 nm oder weniger beträgt.
  6. SiC-Substrat mit: einer vorderen Oberfläche, auf der ein Epitaxiefilm abgeschieden wird; und einer periodischen Textur, die in einer Richtung senkrecht zu einer <-1100>-Richtung des SiC-Substrats ausgebildet ist, wobei ein Winkel zwischen einer Basisebene des SiC-Substrats und einer Oberfläche der ausgebildeten Textur kleiner als ein Fehlwinkel ist.
  7. SiC-Substrat nach Anspruch 6, bei dem ein Winkel zwischen der Basisebene des SiC-Substrats und einer Oberfläche der Textur 3° oder weniger beträgt.
  8. SiC-Substrat nach Anspruch 6, bei dem eine Ausdehnung in einer Richtung senkrecht zu der <-1100>-Richtung des SiC-Substrats 200 nm oder weniger beträgt.
  9. SiC-Substrat nach Anspruch 6, bei dem, wenn ein Talwinkel, der zwischen zwei Oberflächen der Textur aufgespannt ist, als ψ bezeichnet wird, ein Fehlwinkel zwischen einer vorderen Oberfläche des SiC-Substrats und der Basisebene des SiC-Substrats als θ bezeichnet wird, und ein Neigungswinkel in Bezug auf die vordere Oberfläche des SiC-Substrats als ϕ bezeichnet wird, der Talwinkel ψ die folgende Gleichung erfüllt: Ψ = 90° + |θ – ϕ|.
DE112016000120.7T 2015-04-17 2016-03-25 Halbleiterherstellungsverfahren und SiC-Substrat Withdrawn DE112016000120T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015085449 2015-04-17
JP2015-085449 2015-04-17
PCT/JP2016/001742 WO2016166939A1 (ja) 2015-04-17 2016-03-25 半導体の製造方法およびＳｉＣ基板

Publications (1)

Publication Number Publication Date
DE112016000120T5 true DE112016000120T5 (de) 2017-07-06

Family

ID=57127238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016000120.7T Withdrawn DE112016000120T5 (de) 2015-04-17 2016-03-25 Halbleiterherstellungsverfahren und SiC-Substrat

Country Status (5)

Country Link
US (1) US10246793B2 (de)
JP (1) JP6380663B2 (de)
CN (1) CN106795649B (de)
DE (1) DE112016000120T5 (de)
WO (1) WO2016166939A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118284B1 (fr) * 2020-12-17 2022-11-04 Commissariat Energie Atomique Dispositif électronique en siliciure de carbone et son procédé de fabrication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US7109521B2 (en) 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
US7173285B2 (en) 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP4628189B2 (ja) * 2005-06-07 2011-02-09 Ｈｏｙａ株式会社 炭化珪素単結晶の製造方法
JP4769541B2 (ja) * 2005-10-27 2011-09-07 トヨタ自動車株式会社 半導体材料の製造方法
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法
JP4959763B2 (ja) * 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP5641535B2 (ja) * 2011-01-21 2014-12-17 一般財団法人電力中央研究所 炭化珪素単結晶の製造方法
JP2013049609A (ja) * 2011-08-31 2013-03-14 Rohm Co Ltd ＳｉＣエピタキシャルウエハおよびそれを用いたＳｉＣ半導体素子
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US9988738B2 (en) 2013-02-13 2018-06-05 Mitsubishi Electric Corporation Method for manufacturing SiC epitaxial wafer
JP6057292B2 (ja) * 2013-06-13 2017-01-11 学校法人関西学院 ＳｉＣ半導体素子の製造方法
US9627199B2 (en) * 2013-12-13 2017-04-18 University Of Maryland, College Park Methods of fabricating micro- and nanostructure arrays and structures formed therefrom

Also Published As

Publication number Publication date
CN106795649B (zh) 2019-12-17
CN106795649A (zh) 2017-05-31
US20170204531A1 (en) 2017-07-20
JPWO2016166939A1 (ja) 2017-08-31
US10246793B2 (en) 2019-04-02
WO2016166939A1 (ja) 2016-10-20
JP6380663B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112013004533B4 (de) Siliziumkarbid-Halbleitereinrichtung mit Sperrschicht-Schottky-Diode
DE112010005626B4 (de) Halbleitervorrichtung
DE112016001052T5 (de) Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE112017007060T5 (de) Leistungshalbleitereinheit
DE112010000953T5 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112016003716T5 (de) Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE102007010095A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE112014001272T5 (de) Schichtbildungsverfahren, Verfahren zum Herstellen einer lichtemittierenden Halbleitereinrichtung,lichtemittierende Halbleitereinrichtung und Beleuchtungseinrichtung
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103602A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE102016212534B4 (de) Herstellungsverfahren und Vorrichtung zum Herstellen eines Siliziumkarbid-Epitaxialwafers
DE112016000120T5 (de) Halbleiterherstellungsverfahren und SiC-Substrat
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE2734203A1 (de) Hetero-uebergangslaser
DE102014019415B4 (de) Verfahren zum Ausbilden einer Halbleitervorrichtung
DE102004037191A1 (de) Halbleiterbautelement mit einer Passivierungsschicht und Verfahren zu seiner Herstellung
DE112019001022T5 (de) Verfahren zur herstellung eines epitaktischen halbleiterwafers und verfahren zur herstellung eines halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee