DE112016003716T5 - Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht - Google Patents

Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht Download PDF

Info

Publication number
DE112016003716T5
DE112016003716T5 DE112016003716.3T DE112016003716T DE112016003716T5 DE 112016003716 T5 DE112016003716 T5 DE 112016003716T5 DE 112016003716 T DE112016003716 T DE 112016003716T DE 112016003716 T5 DE112016003716 T5 DE 112016003716T5
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
semiconductor
functional layer
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016003716.3T
Other languages
English (en)
Inventor
Bing Hu
Liang Ma
Xiaojiang Pei
Sujuan Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE112016003716T5 publication Critical patent/DE112016003716T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Welding Or Cutting Using Electron Beams (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht. Sie umfassen folgende Schritte: Ionenimplantation auf der Oberfläche des Halbleiter-Substrats, wobei die Implantationstiefe 0,1µm-100µm beträgt. Nach der Ionenimplantation unter der Oberfläche des Halbleiter-Substrats, bildet sich eine von Ionen beschädigte Schicht; Auf dieser Oberfläche bildet sich dann die Funktionsschicht. Anschließend wird das Halbleiter-Substrat von der darauf liegenden Funktionsschicht abgetrennt. Die Methode der vorliegenden Erfindung besteht darin, nach der Ionenimplantation zuerst die Funktionsschicht auf dem Substrat herzustellen um anschließend die Abtrennung in der von Ionen beschädigten Schicht erfolgen zu lassen. Da gemäß der vorliegenden Erfindung die Herstellung der elektronischen Bauelemente direkt auf der Oberfläche des Halbleiter-Substrats erfolgt, ist die Dicke des Halbleiter-Substrats von der Implantationstiefe der Ionen abhängig, daher verfügt das Halbleiter-Substrat über den gleichen Wirkungseffekt wie eine SOI Dünnschicht, aber ohne den Arbeitsschritt der Bindung, was den Herstellungsprozess stark vereinfacht und Produktionskosten erheblich senkt.

Description

  • Technischer Bereich
  • Die vorliegende Erfindung betrifft ein Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht.
  • Hintergrund der Technik
  • Halbleiter-Materialien sind in der Herstellung von elektronischen Bauelementen weit verbreitet, und die Anwendung der Halbleiter-Materialien ist eng mit Alltags- und Spitzentechnologien verbunden. Die Halbleiter-Materialien haben sich seit letztem Jahrhundert von der ersten Generation mit Silizium und Germanium hin zu Vertretern der 3. Generation mit Siliciumcarbid und Galliumnitrid entwickelt. Herstellungsverfahren für Elektronik-Komponenten, egal ob sie auf der 1., 2. oder 3. Generation basieren, sind untrennbar mit einem Halbleiter-Substrat verbunden. Die Herstellungskosten der Halbleiter-Substrate wirken sich direkt auf die Herstellungskosten der Elektronik-Komponenten aus. Die Halbleiter-Substrate der 1. und 2. Generation werden meistens durch ein Wachstum aus Lösungen gewonnen, wobei die Halbleiter-Substrate der 3. Generation meistens mit Gasphasenabscheidung-Verfahren gewonnen werden, wie etwa die Chemische Dampfabscheidung (CVD), metallorganische chemische Gasphasenabscheidung (MOCVD), physikalische Gasphasenabscheidung (PVT) und Hydrid-Dampfphasen-Epitaxie (HVPE), etc. Die Herstellungskosten der 3. Generation von Halbleiter-Substraten sind signifikant höher als die der 1. und 2. Generation. Deshalb sind die Kosten der Halbleiter-Substrate, insbesondere der Halbleiter-Substrate der 3. Generation, nach Möglichkeit zu senken. Diese Senkung ist von großer Bedeutung für eine breite Produktion von Elektronik-Komponenten der dritten Generation.
  • In den 90er Jahren des letzten Jahrhunderts wurde das Smart-Cut-Verfahren für die Herstellung von SOI (silicon on insulator) Substraten verwendet, wobei das Smart-Cut-Verfahren eine Technologie ist, es ermöglicht, die auf der Basis des lonenimplantationsverfahrens das Substrat von der Dünnschicht abzutrennen. Beim Herstellungsverfahren von SOI wird zuerst auf der Oberfläche des Donorsiliziumsubstrats eine Siliziumdioxidschicht mit einer Dicke in µm-Bereich hergestellt, dann werden die von Hochspannung beschleunigten Wasserstoffionen in den Siliziumsubstrat, auf dessen Oberfläche bereits eine Oxidschicht hergestellt worden ist, geschossen, wobei die Wasserstoffionen durch eine Beschleunigung mittels Hochspannung durch die Siliziumdioxidschicht hindurch in den darunterliegenden Siliziumsubstrat gelangen und im Siliziumsubstrat bleiben. Dort erzeugen sie Strahlungsschäden, wobei es von der Höhe der ionenbeschleunigenden Spannung abhängt, wie tief die von den Ionen beschädigte Schicht unter der Oberfläche des Siliziumsubstrats liegt. Und zwar je höher die Spannung ist, desto tiefer liegt die von den Ionen beschädigte Schicht unter der Oberfläche des Siliziumsubstrats. In der Regel liegt die von den Ionen beschädigte Schicht 1-20µm von der Siliziumdioxidschicht entfernt unter der Oberfläche des Siliziumsubstrats, wobei das Donorsiliziumsubstrat und der Akzeptorsiliziumsubstrat nach der Ionenimplantation auf der Oberfläche eine Siliziumdioxidschicht eingehen. Nach der Bindung werden die beiden Siliziumsubstrate bei einer Temperatur von 200°C-500°C gehärtet. Während dieses Vorgangs werden sich die Wasserstoffionen in der von Ionen beschädigten Schicht wieder zu Wasserstoffmolekülen verbinden, sodass die ursprünglichen Schäden sich entlang der von Ionen beschädigten Schicht quer erweitern, und so zu einer Abtrennung des Donorsiliziumsubstrats in der von Ionen beschädigten Schicht führen. Das Donorsiliziumsubstrat kann wieder verwendet werden, während sich die Siliziumatome auf der Oberfläche des Akzeptorsiliziumsubstrats nach der Abtrennung nach einer Wärmebehandlung erneut verteilen, um die Schäden durch die Ionenimplantation zu kompensieren. Auf der Siliziumdioxidschicht bildet sich eine dünne Silikon-Einkristall-Schicht, die im µm-Bereich liegt, wobei die elektronischen Komponenten später auf dieser Silikon-Einkristall-Schicht hergestellt werden. Das Akzeptorsiliziumsubstrat wirkt hierfür nur unterstützend. Desgleichen gilt auch für das SOI-Substrat. Die Schichttransfertechniken werden auch für die Herstellung von anderen Halbleiter-Substraten, wie z.B. Transfer der Dünnschicht von GaN und SiC auf Substraten aus Silizium oder Oxiden angewandt, um die Preise der Substrate zu senken, wobei im Gegensatz zu den SOI-Substraten die Donorsiliziumsubstrate aus GaN und SiC keine Oxidschicht zur Herstellung benötigen, da GaN und SiC in der Regel auf ein Isolationsmaterial transferiert werden. Bei den Schichttransferverfahren zur Herstellung von Substraten sind Implantationstiefe, Implantationsdosis pro Fläche, Bindung der Oberflächen von Donor- und Akzeptorsubstrat sowie Wartezeit nach der Implantation wichtige technische Bestandteile der Schichttransfertechniken. Die Bindung der Oberflächen von Donor- und Akzeptorsubstrat entscheidet, ob das Schichttransferverfahren gelingt. Ist die Bindung der Oberflächen von Donor- und Akzeptorsubstrat schlecht, können sich Donor- und Akzeptorsubstrat nach der Anwendung trennen, sodass die Schicht in der von Ionen beschädtigten Schicht nicht ausreichend gestützt werden kann. Der Schichttransfer mißlingt oder die Dünnschicht wird beschädigt. Um die Bindung der Oberflächen von Donor- und Akzeptorsubstrat sicher herstellen zu können, werden hohe Ansprüche an die Bearbeitung der Verbindungsoberflächen gestellt, was für Halbleiter-Substrate mit hoher Härte wie etwa SiC eine große Herausforderung darstellt. Darüber hinaus muss die Oberfläche der Dünnschicht wegen der Oberflächenebenheit sowie einer Beschädigung durch lonenbeschuss wärmebehandelt oder nachbearbeitet werden.
  • In den letzten Jahren hat Stephen, W. Bedell mit dem sogenannten Spallingverfahren die Abtrennung der Dünnschicht oder der Elektronik-Komponenten vom Substrat aus Si, Ge, GaAs, GaN beschrieben. Das Grundprinzip des Spallingverfahrens besteht darin, eine Krafteinleitschicht auf dem Halbleiter-Substrat herzustellen, das Klebeband auf die Krafteinleitschicht zu kleben, und anschließend durch Abreißen des Klebebands die Dünnschicht zusammen mit der Krafteinleitschicht abzulösen. Beim Spallingverfahren ist es notwendig, die Kraft in der Krafteinleitschicht genau zu dosieren, um die Dicke der abzutrennenden Dünnschicht des Substrats zu kontrollieren, was eine Massenproduktion erschwert. Außerdem wurde beim Spallingverfahren trotz einer theoretischer Möglichkeit noch nie über eine gelungene Abtrennung des harten Substrats wie etwa SiC berichtet. Im Vergleich zum Spallingverfahren kontrolliert die vorliegende Erfindung die Tiefe der Ionenimplantation, somit wird auch die Stärke der abzutrennenden Dünnschicht. Darüber hinaus muss die Kraft in der Krafteinleitschicht nicht mehr wie beim Spallingverfahren genau dosiert werden, was die Serienfertigung stark vereinfacht. Ein Aufbringen des Klebebandes auf der Krafteinleitschicht ist mit der vorliegenden Erfindung nicht mehr nötig. Darüber hinaus ermöglicht sie eine dickere Krafteinleitschicht als Stütze für die abzutrennenden Dünnschicht. Diese Erfindung erleichtert die Herstellung einer Leitschicht extrem. Abgesehen davon ermöglicht die vorliegende Erfindung eine Abtrennung des harten Halbleiter-Substrats, beispielsweise aus SiC bestehend. Ein weiterer Vorteil liegt darin, dass im Vergleich zum Spallingverfahren mit diesem neuen Verfahren beim Abtrennen der Dünnschicht weniger Fehler entstehen, weil bei der vorliegenden Erfindung von vornherein eine Trennschicht eingeführt wird.
  • Inhalt der Erfindung
  • Die gelösten technischen Probleme bei diesem neuen Verfahren liegen darin, dass die bestehenden Schichttransfertechniken zu aufwendig sind, und sehr stark von Implantationstiefe, Dosis pro Fläche sowie Bindungsfestigkeit der Flächen von Donor- und Akzeptorsubstrat abhängig sind. Besonders bei Halbleitern der 3. Generation, wie SiC, stellte die Bindungsfestigkeit der Flächen von Donor- und Akzeptorsubstrat bis jetzt ein Problem dar. Im Vergleich zum Spallingverfahren ist das vorliegende Verfahren besser für eine Serienfertigung geeignet. Harte Halbleiter-Substrate wie SiC lassen sich einfach abtrennen, wobei wenige Mängel bei Abtrechnung verursacht werden und der Einfluss auf die Vorrichtung ist gering.
  • Die vorliegende Erfindung stellt die technische Lösung für die oben erwähnten technischen Probleme wie folgt zur Verfügung: Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht, umfassend folgende Schritte:
    • Schritt 1): Die Ionenimplantation mit einer Implantationstiefe beträgt 0,1 µm-100µm, wobei sich nach der Ionenimplantation unter der Oberfläche des Halbleiter-Substrats eine von Ionen beschädigte Schicht bildet.
    • Schritt 2): Auf der im Schritt 1) beschriebenen bearbeiteten Oberfläche des Substrats wird die Funktionsschicht hergestellt.
    • Schritt 3): Das Halbleiter-Substrat wird an der Stelle, wo sich die von Ionen beschädigte Schicht befindet, von der darauf liegenden Funktionsschicht abgetrennt.
  • Vorteile dieser Erfindung sind: Bei diesem Verfahren wird nach der Ionenimplantation auf dem Substrat eine Funktionsschicht oder Halbleiter Elektronik-Komponenten erzeugt. Danach wird die von den Ionen beschädigte Schicht abgetrennt. Da die Herstellung der Funktionsschicht oder Halbleiter Elektronik-Komponenten bei diesem Verfahren direkt auf der ursprünglichen Oberfläche des Halbleiter-Substrats erfolgt, werden Fehler auf der Trennfläche, die bei herkömmlichen Schichttransferverfahren häufig auftreten, vermieden. Da bei der Implantationstiefe die Stärke der Dünnschicht des Halbleiter-Substrats entscheidend ist, verfügen die mit diesem neuen Verfahren hergestellten Halbleiter-Substrate die gleichen Funktionen wie eine SOI-Dünnschicht, wobei der Prozess der Bindung nicht mehr nötig wird. Dieses vereinfacht den Arbeitsprozess stark und senkt die Herstellungskosten immens. Zumeist benötigen die mit herkömmlichen Schichttransferverfahren hergestellten Substrate noch einer Wärmebehandlung oder eines Schliffs, um anschließend elektronische Komponenten darauf herstellen zu können. Die Herstellung der Funktionsschicht oder Halbleiterelektronikkomponenten bei diesem Verfahren benötigt dagegen nur ein direkt auf der ursprünglichen Oberfläche aufgetragenes Halbleiter-Substrat. Dieses Substrat verfügt dabei über die gleichen Eigenschaften wie herkömmlich produzierte. Bei dem herkömmlichen Schichttransferverfahren muss die Ionendosis genau kontrolliert werden, um die Entstehung von Gasblasen auf der Oberfläche des Halbleiter-Substrats nach Möglichkeit zu vermeiden. Die lonenimplantationsdosis bei dem neuen Verfahren ist aber so gering, dass auf der Oberfläche des Halbleiter-Substrats keine Schäden durch Gasblasen erzeugt werden.
  • Auf der Grundlage des o.g. technischen Konzepts kann die vorliegende Erfindung wie folgt verbessert werden.
  • Das Halbleiter-Substrat umfasst hauptsächlich das Halbleiter-Einkristall oder Halbleiter-Einkristall und die auf dem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht oder die auf dem Oxid-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht.
  • Größtenteils besteht der Werkstoff des Halbleiter-Substrats aus einem beliebigen Werkstoff von Si, Ge, SixGe1-x, SiC, GaAs, InP, InxGa1-xP, InxGa1-xAs, CdTe, AlN, GaN, InN oder AlxlnyGa1-x-yN, wobei zu erfüllende Voraussetzungen für x und y sind: 0≤x≤1, 0≤y≤1, 0≤x+y≤1.
  • Die Funktionsschicht besteht hauptsächlich aus direkt auf der Oberfläche des Halbleiter-Substrats hergestellte elektronischen Halbleiter-Bauelemente, oder die auf der Oberfläche des Halbleiter-Substrats auf dem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht, oder die auf der Oberfläche des Halbleiter-Substrats auf dem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht und die direkt auf der Halbleiter-Epitaxieschicht hergestellten elektronischen Halbleiter-Bauelemente.
  • Die Halbleiter-Epitaxieschicht besteht hauptsächlich aus mindestens einem Element von Si, Ge, SixGe1-x, SiC, GaAs, InP, InxGa1-xP, lnxGa1-xAs, CdTe, AlN, GaN, InN und AlxlnyGa1-x-yN, wobei zu erfüllende Voraussetzungen für x und y sind: 0≤x≤1, 0≤y≤1, 0≤x+y≤1.
  • Vorzugsweise können x und y, wenn die Halbleiter-Epitaxieschicht aus AlxInyGa1-x-yN besteht, auf der Epitaxieschicht sich graduell verändern oder mutieren.
  • Zu den epitaktischen Verfahren gehören zumeist CVD, PACVD, MOCVD, MBE, HVPE, PVD und LPE.
  • Die auf der Oberfläche des Halbleiter-Substrats implantierten Ionen bestehen zumeist aus mindestens einem Element von H, He, Ar und Ne, oder Ionen, die aus dem Gas des entsprechenden Elements entstanden sind.
  • Weiterhin umfasst der Schritt 2) die Herstellung der Krafteinleitschicht auf der Funktionsschicht, wobei in der Krafteinleitschicht eine Spannungsbelastung herrscht und die Krafteinleitschicht eine Druckbelastung auf die Funktionsschicht ausübt.
  • Die Krafteinleitschicht besteht größtenteils aus metallischem Material, vorzugsweise aus Ni, Au, Cu, Pd, Ag, Al, Sn, Cr, Ti, Mn, Co, Zn, Mo, W, Zr, V, Ir, Pt und Fe.
  • Die Krafteinleitschicht kann dabei durchaus auch aus nichtmetallischem Polymermaterial bestehen.
  • Wenn die Krafteinleitschicht aus metallischem Material besteht, dient die Krafteinleitschicht als ohmsche Kontaktschicht oder Schottky-Kontaktschicht für die Elektronik-Komponenten auf der Funktionsschicht.
  • Dabei wird auf der Krafteinleit- und der Funktionsschicht eine starre oder flexible Stützschicht hergestellt.
  • Figurenliste
    • 1 ist die Hauptansicht der Struktur des Halbleiter-Substrats aus der vorliegenden Erfindung;
    • 2 ist eine schematische Darstellung der Ionenimplantation durch die obere Oberfläche des Halbleiter-Substrats in dem Halbleiter-Substrat aus der vorliegenden Erfindung;
    • 3 ist eine Strukturdarstellung aus der vorliegenden Erfindung für die Schicht des Halbleiter-Substrats, die nach der Ionenimplantation von Ionen beschädigt werden wird;
    • 4 ist eine Strukturdarstellung aus der vorliegenden Erfindung für die Epitaxieschicht, die auf der Oberfläche des Halbleiter-Substrats erzeugt wird;
    • 5 ist eine Strukturdarstellung der Epitaxieschicht;
    • 6 ist eine Strukturdarstellung der Krafteinleitschicht, die auf der Epitaxieschicht aus 4 hergestellt werden soll;
    • 7 ist eine Strukturdarstellung der Funktionsschicht, die auf der Krafteinleitschicht aus 6 hergestellt werden soll;
    • 8 ist eine Strukturdarstellung zur Erläuterung der Verklebung eines starren Substrats direkt auf der Epitaxieschicht aus der 4 sowie die Entstehung der Abtrennung.
  • Bezugszeichenliste
  • 1, Halbleiter-Substrat; 2, Hauptschicht des Halbleiter-Substrats; 3, die von Ionen beschädigte Schicht; 4, die Dünnschicht des Substrats;
    5, Halbleiter- Epitaxieschicht; 51, 1. Epitaxieschicht; 52, 2. Epitaxieschicht; 53, 3. Epitaxieschicht;
    54, 4. Epitaxieschicht; 6, Krafteinleitschicht; 7, Bearbeitungsschicht; 8, starres Substrat.
  • Konkrete Ausführungsformen
  • Untenstehend wird anhand der Abbildungen das Prinzip und Eigenschaften der vorliegenden Erfindung erläutert, wobei die Anwendungsbeispiele nur der Erläuterung der vorliegenden Erfindung dienen und in keiner Weise eine Einschränkung der vorliegenden Erfindung darstellen.
  • 1 und 2 zeigen das Halbleiter-Substrat 1, 3 stellt das Halbleiter-Substrat 1 nach der Ionenimplantation dar, wobei das Halbleiter-Substrat in eine Hauptschicht des Halbleiter-Substrats 2 und eine von Ionen beschädigte Schicht 3 sowie eine auf der von Ionen beschädigten Schicht 3 liegende Dünnschicht des Halbleiter-Substrats 4 geteilt ist. Das Halbleiter-Substrat kann ein Halbleiter-Einkristall sein, kann aber auch aus Halbleiter-Einkristall sowie die auf dem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht sein oder ein Nicht-Halbleiter sowie aus einer auf dem Oxid-Einkristall epitaktisch gewachsenen Halbleiter-Epitaxieschicht bestehen. Dabei sind die Ionen auf der Oberfläche des Halbleiter-Substrats implantiert. Die auf der Oberfläche des Halbleiter-Substrats implantierten Ionen sind Ionen, die aus mindestens einem Element von H, He, Ar und Ne bestehen, oder Ionen, die aus dem Gas des entsprechenden Elements entstanden sind.
  • Durchführungsbeispiel 1: Ionenimplantation auf der Oberfläche des Halbleiter-Substrats 1, wobei die Implantationstiefe 0,1µm-100µm beträgt, vorzugsweise 5µm, 10µm, 15µm und 20µm. Dabei bildet sich nach der Ionenimplantation unter der Oberfläche des Halbleiter-Substrats 1 sich eine von Ionen beschädigte Schicht 3. Anschließend kann auf der Dünnschicht des Halbleiter-Substrats 4 direkt die Funktionsschicht hergestellt werden, wobei die Funktionsschicht in diesem Beispiel eine Halbleiter Elektronik-Komponente sein kann, wie z.B. MOS oder MOSFET, etc. Ein starres Substrat (8) kann direkt auf die Halbleiterkomponente geklebt werden, wobei das starre Substrat 8 aus einem der Materialien wie etwa Halbleitern, Kristallen von Oxiden, Metallen, Gläsern oder Keramikwerkstoffen bestehen kann. Mit einer nach außen gerichteten Kraft wird die Hauptschicht des Halbleiter-Substrats an der Stelle, wo sich die von Ionen beschädigte Schicht befindet, von der Dünnschicht des Substrats abgetrennt, wobei die zu diesem Zeitpunkt die zur Abtrennung benötigte Kraft im Vergleich zu der Kraft mit einer Krafteinleitschicht wesentlich größer ist. Bei diesem Anwendungsbeispiel ist die Funktionsschicht vor der Abtrennung die auf der Dünnschicht des Substrats 4 liegende, noch nicht fertig hergestellte Halbleiterkomponente. Nachdem das Halbleiter-Substrat an der Stelle, wo sich die von Ionen beschädigte Schicht befindet, abgetrennt wurde, kann auf der Dünschicht des Substrats 4 die Herstellung der Halbleiterkomponente beendet werden.
  • Anwendungsbeispiel 2: Ionenimplantation auf der Oberfläche des Halbleiter-Substrats 1, wobei die Implantationstiefe 0,1µm-100µm beträgt, vorzugsweise 5µm, 10µm, 15µm und 20µm, wobei sich nach der Ionenimplantation unter der Oberfläche des Halbleiter-Substrats 1 sich eine von Ionen beschädigte Schicht 3 bildet. Anschließend wird auf der lonenimplantationsfläche der Dünnschicht des Halbleiter-Substrats 4 die Funktionsschicht hergestellt, wobei die Funktionsschicht aus diesem Anwendungsbeispiel die auf der Oberfläche oben des Halbleiter-Substrats 1 epitaktisch gewachsene Halbleiter-Epitaxieschicht 5 sein kann, aber auch die auf der Oberfläche oben des Halbleiter-Substrats 1 epitaktisch gewachsene Halbleiter-Epitaxieschicht 5 sowie das auf der Halbleiter-Epitaxieschicht 5 hergestellte Halbleiterkomponente. Zu den epitaktischen Verfahren der Halbleiter-Epitaxieschicht 5 gehören CVD, PECVD, MOCVD, MBE, HVPE, PVT und LPE.
  • Die Halbleiter-Epitaxieschicht 5 kann eine einzelne Epitaxieschicht sein, aber auch mehrschichtige Epitaxie-Struktur, wobei die Epitaxieschicht durch unterschiedliche Dosierung Leitfähigkeit und Leitform verändern kann, wie beispielsweise p und n. Wie in 5 gezeigt, kann die Halbleiter-Epitaxieschicht 5 die 1. Halbleiter-Epitaxieschicht 51, die 2. Halbleiter-Epitaxieschicht 52, die 3. Halbleiter-Epitaxieschicht 53 und die 4. Halbleiter-Epitaxieschicht 54 umfassen. Nimmt man die Halbleiter-Epitaxieschicht zur Herstellung von LEDs als Beispiel, ist die 1. Halbleiter-Epitaxieschicht AlN, die 2. Halbleiter-Epitaxieschicht ist n-GaN, die 3. Halbleiter-Epitaxieschicht ist der Quantentopf InxGa ( 1-x)N und die Potentialbarriere GaN, die 4. Halbleiter-Epitaxieschicht ist p-GaN, darunter sind 0≤x≤1. Dieses Anwendungsbeispiel beschreibt nur eine Anwendung der Halbleiter-Epitaxieschicht und stellt in keiner Weise eine Einschränkung der Halbleiter-Epitaxieschicht dar.
  • Wie in 6 gezeigt, wird auf der Halbleiter-Epitaxieschicht 5 die Krafteinleitschicht 6 hergestellt, wobei die Krafteinleitschicht selbst unter Spannungsbelastung steht. Die Krafteinleitschicht 6 wird durch Verfahren wie verdampfen, sputtern, galvanisieren, beschichten, schleuderbeschichten etc. hergestellt. Dabei kann die Krafteinleitschicht aus Metall bestehen, wobei das metallische Material aus mindestens einem der folgenden Stoffe Ni, Au, Cu, Pd, Ag, Al, Sn, Cr, Ti, Mn, Co, Zn, Mo, W, Zr, V, Ir, Pt und Fe bestehen muss. Aufgabe der Krafteinleitschicht ist es, eine Druckbelastung in der Funktionsschicht zu erzeugen, um die Abtrennung der Hauptschicht des Halbleiter-Substrats von der Dünnschicht des Halbleiter-Substrats zu erleichtern. Die Krafteinleitschicht kann auch aus Nichtmetall-Polymer bestehen, wobei das Nichtmetall-Polymer Epoxidharz (Epoxy) sein kann. Das Epoxidharz wird dabei als Krafteinleitschicht bei 150°C getrocknet, und unter Ausnutzung der unterschiedlichen Wärmeausdehnungskoeffizienten der Funktionsschicht und der Krafteinleitschicht bei der Abkühlung abgetrennt. Auch kann das Epoxidharz als Krafteinleitschicht bei Raumtemperatur getrocknet und anschließend auf die Temperatur flüssigen Stickstoffs gebracht werden. Wenn die Krafteinleitschicht aus metallischen Werkstoffen besteht, kann sie als ohmsche Kontaktschicht oder Schottky-Kontaktschicht für die Elektronik-Komponenten auf der Funktionsschicht dienen. Beispielsweise kann die Krafteinleitschicht auf der strukturellen p-GaN Epitaxieschicht für LED als ohmsche Elektrode wirken, und die Krafteinleitschicht auf der n- Epitaxieschicht der SiC-Diodeals Schottky-Kontaktschicht fungieren.
  • Wie in 7 gezeigt, wird auf der Krafteinleitschicht 6 die Bearbeitungsschicht 7 aufgebracht, wobei die Bearbeitungsschicht 7 der Erleichterung der Abtrennung dient. Sie kann aus Polymer-Klebeband oder ähnlichen Materialien bestehen. Die Bearbeitungsschicht kann auch eine starre Bearbeitungsschicht sein, bestehend aus Halbleitern, Oxiden, Metallen, Gläsern oder Keramikwerkstoffen etc. Eine Bearbeitungsschicht ist nicht unbedingt notwendig. Wenn die Krafteinleitschicht stark genug ist, muss keine Bearbeitungsschicht hergestellt werden. Wie in 8 gezeigt, kann ein starres Substrat 8 direkt auf die Funktionsschicht geklebt, und mit einer nach außen gerichteten Kraft abgetrennt werden. Die Pfeilrichtung in der 8 zeigt deren Ausrichtung.
  • Das Material des Halbleiter-Substrats in diesem Anwendungsbeispiel ist SiC, mit einem 2 Zoll 6H SiC (0001) als Illustration. Dabei wird die Oberfläche des SiC-Substrats in einem Winkel von 7° mit Wasserstoffionen beschossen, wobei die Einschussenergie der Wasserstoffionen bei 400kV liegt, und die Implantationsdosis der Wasserstoffionen 5×1016cm-2 beträgt. Nach der Implantation der Wasserstoffionen wird sich unter der Oberfläche des Halbleiter-Substrats eine von Ionen beschädigte Schicht bilden (siehe 3). Nach der Ionenimplantation begünstigt ein Ausheilungsprozess unter einer geeigneten Temperatur die von Ionen erzeugte Beschädigung in der Beschädigungsschicht. Dabei ist es wichtig, dass für unterschiedliche Substrate die Ausheilungstemperatur auch unterschiedlich hoch ist. Bei Substraten aus Si liegt die Ausheilungstemperatur über 218°C, bei Substraten aus SiC liegt die Ausheilungstemperatur über 650°C; Der Ausheilungsprozess kann auch während der Herstellung der Funktionsschicht erfolgen, wobei die Dosis der Ionenimplantation mit der Energie der implantierten Ionen kombiniert werden muss. Die Grundvoraussetzung für eine gelungene Anwendung dieses Verfahrens ist der Ausschluss von Oberflächenfehlern durch (von Ionen erzeugten) Luftbläschen sowie der spontanen Abtrennung der Dünnschicht. Anschließend wird das Halbleiter-Substrat aus SiC nach der Ionenimplantation in den MOCVD Reaktor gelegt, um die Halbleiter-Epitaxieschicht (Funktionsschicht) epitaktisch wachsen zu lassen. Wie in 5 dargestellt, umschließt die Halbleiter-Epitaxieschicht von oben nach unten jeweils die AlN Pufferschicht, die mit Si dosierte n-GaN Schicht, den mehrschichtigen Quantentopf InxGa (1-x)N und die Potentialbarriere GaN, die mit Mg dosierte p-GaN Schicht ein. Dabei beträgt die Gesamtdicke der Epitaxieschicht 4µm. Danach wird auf der Epitaxieschicht eine Krafteinleitschicht aus Ni mit einer Dicke von 10µm gesputtert. Anschließend wird die Ni-Krafteinleitschicht eine Schicht von Kupfer der Dicke 200µm-300µm als weitere Stützschicht und gleichzeitig auch als Krafteinleitschicht galvanisch überzogen, sodass die Hauptschicht des Halbleiter-Substrats 2 von der Dünnschicht des Substrats sowie von der darauf liegenden Funktionsschicht abgetrennt wird. Die abgetrennte Hauptschicht des Halbleiter-Substrats ist nach einem Schleifvorgang wiederverwendbar.
  • Das Material des Halbleiter-Substrats in diesem Anwendungsbeispiel besteht ebenfalls aus SiC, und ebenfalls mit einem 2 Zoll 6H SiC (0001). Wird die Oberfläche des SiC-Substrats in einem Winkel von 7° mit Wasserstoffionen beschossen, wobei die Einschussenergie der Wasserstoffionen bei 500keV liegt, und die Implantationsdosis der Wasserstoffionen 7×1016cm-2 beträgt, wird sich nach der Implantation der Wasserstoffionen unter der Oberfläche des Halbleiter-Substrats eine von Ionen beschädigte Schicht bilden (siehe 3). Nach der Ionenimplantation, wird das Halbleiter-Substrat aus SiC nach der Ionenimplantation in den MOCVD Reaktor gelegt, um die Halbleiter-Epitaxieschicht (Funktionsschicht) epitaktisch wachsen zu lassen, wie in 4 gezeigt. Dabei umschließt die Halbleiter-Epitaxieschicht jeweils die AlN Pufferschicht, die mit Si dosierte n-GaN Schicht, den mehrschichtigen Quantentopf InxGa (1-x)N und die Potentialbarriere GaN sowie die mit Mg dosierte p-GaN Schicht. Die Gesamtdicke der Epitaxieschicht beträgt dabei 4µm. Auf der Halbleiter-Epitaxieschicht wird das Si-Substrat direkt geklebt, dann werden SiC-Substrat und Si-Substrat jeweils an zwei Vakuumsauger angelegt. Anschließend wird eine nach außen wirkende mechanische Kraft durch die Vakuumsauger erzeugt um die Funktionsschicht von dem Halbleiter-Substrat an der von Ionen beschädigten Schicht abzutrennen.
  • Die oben beschriebenen Anwendungsbeispiele sollen nur als Illustrationen dienen. Das Prinzip dieser Anwendung ist vollumfänglich geschützt.

Claims (14)

  1. Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht, dadurch gekennzeichnet, dass es folgende Schritte umfasst: Schritt 1): eine Ionenimplantation wird auf der Oberfläche des Halbleiter-Substrats mit einer Implantationstiefe von 0,1µm-100µm durchgeführt, wobei nach der Ionenimplantation unter der Oberfläche des Halbleiter-Substrats sich eine von Ionen beschädigte Schicht bildet, Schritt 2): auf der im Schritt 1) bearbeiteten Oberfläche des Substrats wird die Funktionsschicht hergestellt, Schritt 3): das Halbleiter-Substrat wird an der Stelle, wo sich die von Ionen beschädigte Schicht befindet, von der darauf liegenden Funktionsschicht abgetrennt.
  2. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 1, dadurch gekennzeichnet, dass das Halbleiter-Substrat Folgendes umfasst: Halbleiter-Einkristall, oder Halbleiter-Einkristall mit einer auf dem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht, oder eine auf einem Oxid-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht.
  3. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 1, dadurch gekennzeichnet, dass der Werkstoff des Halbleiter-Substrats aus einem beliebigen Werkstoff von Si, Ge, SixGe1-x, SiC, GaAs, InP, InxGa1-xP, InxGa1-xAs, CdTe, AlN, GaN, InN oder AlxInyGa1-x-yN besteht, wobei zu erfüllenden Voraussetzungen für x und y sind: 0≤x≤1, 0≤y≤1, 0≤x+y≤1.
  4. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 1, dadurch gekennzeichnet, dass die Funktionsschicht folgende Komponenten umfasst: direkt auf der Oberfläche des Halbleiter-Substrats hergestellte elektronischen Halbleiter-Bauelemente oder eine auf der Oberfläche des Halbleiter-Substrats auf einem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht oder eine auf der Oberfläche des Halbleiter-Substrats auf einem Halbleiter-Einkristall epitaktisch gewachsene Halbleiter-Epitaxieschicht sowie direkt auf der Halbleiter-Epitaxieschicht hergestellten elektronische Halbleiter-Bauelemente.
  5. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 4, dadurch gekennzeichnet, dass die Halbleiter-Epitaxieschicht aus mindestens einer aus Si, Ge, SixGe1-x, SiC, GaAs, InP, lnxGa1-xP, InxGa1-xAs, CdTe, AlN, GaN, InN und AlxInyGa1-x-yN besteht, wobei zu erfüllende Voraussetzungen für x und y sind: 0≤x≤1, 0≤y≤1, 0≤x+y≤1.
  6. Das Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 5 ist dadurch gekennzeichnet, dass, wenn die Halbleiter-Epitaxieschicht aus AlxInyGa1-x-yN besteht, x und y auf der Epitaxieschicht graduell verändern oder mutieren kann.
  7. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 2 oder 4, dadurch gekennzeichnet, dass es zu dem epitaktischen Verfahren CVD, PACVD, MOCVD, MBE, HVPE, PVD und LPE gehört.
  8. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht ist gemäß Anspruch 1, dadurch gekennzeichnet, dass die auf der Oberfläche des Halbleiter-Substrats implantierten Ionen jene Ionen sind, die aus mindestens einem Element von H, He, Ar und Ne bestehen, oder Ionen sind, die aus dem Gas des entsprechenden Elements entstanden sind.
  9. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 1, dadurch gekennzeichnet, dass der Schritt 2) weiterhin umfasst: Herstellung der Krafteinleitschicht auf der Funktionsschicht, wobei auf der Krafteinleitschicht eine Spannungsbelastung herrscht und die Krafteinleitschicht eine Druckbelastung auf die Funktionsschicht ausübt.
  10. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 9, dadurch gekennzeichnet, dass die Krafteinleitschicht aus metallischem Material besteht, wobei das metallische Material mindestens aus einem der folgenden Stoffe: Ni, Au, Cu, Pd, Ag, Al, Sn, Cr, Ti, Mn, Co, Zn, Mo, W, Zr, V, Ir, Pt und Fe bestehen kann.
  11. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 9, dadurch gekennzeichnet, dass die Krafteinleitschicht aus nichtmetallischem Polymermaterial bestehen kann.
  12. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht ist gemäß Anspruch 9 oder 10, dadurch gekennzeichnet, dass, wenn die Krafteinleitschicht aus metallischem Material besteht, die Krafteinleitschicht als ohmsche Kontaktschicht oder Schottky-Kontaktschicht für die Elektronik-Komponenten auf der Funktionsschicht dient.
  13. Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht ist gemäß Anspruch 9 oder 10, dadurch gekennzeichnet, dass auf der Krafteinleitschicht eine starre oder flexible Stützschicht hergestellt werden kann.
  14. Das Verfahren zur Abtrennung des Halbleiter-Substrats von der darauf liegenden Funktionsschicht gemäß Anspruch 1, dadurch gekennzeichnet, dass auf der Funktionsschicht eine starre oder flexible Stützschicht hergestellt werden kann.
DE112016003716.3T 2015-09-18 2016-09-14 Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht Withdrawn DE112016003716T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510599390.3 2015-09-18
CN201510599390.3A CN106548972B (zh) 2015-09-18 2015-09-18 一种将半导体衬底主体与其上功能层进行分离的方法
PCT/CN2016/098943 WO2017045598A1 (zh) 2015-09-18 2016-09-14 一种将半导体衬底主体与其上功能层进行分离的方法

Publications (1)

Publication Number Publication Date
DE112016003716T5 true DE112016003716T5 (de) 2018-05-03

Family

ID=58288009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016003716.3T Withdrawn DE112016003716T5 (de) 2015-09-18 2016-09-14 Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht

Country Status (7)

Country Link
US (1) US10734274B2 (de)
EP (2) EP4250337A3 (de)
JP (2) JP6602976B2 (de)
KR (2) KR20210127791A (de)
CN (3) CN106548972B (de)
DE (1) DE112016003716T5 (de)
WO (1) WO2017045598A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
CN108734071A (zh) * 2017-04-24 2018-11-02 上海箩箕技术有限公司 图像传感器的形成方法
CN107706086B (zh) * 2017-07-31 2020-05-01 朱元勋 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
US11414782B2 (en) * 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN111048407A (zh) * 2019-12-28 2020-04-21 松山湖材料实验室 SiC同质外延层的剥离方法
EP3886150A1 (de) 2020-03-26 2021-09-29 Infineon Technologies Austria AG Verfahren zur verarbeitung eines halbleiterwafers, halbleiterwafer, clip und halbleiterbauelement
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
CN114023645A (zh) * 2021-10-31 2022-02-08 山东云海国创云计算装备产业创新中心有限公司 一种氮化镓器件的制备方法及氮化镓器件
CN116741634A (zh) * 2023-06-20 2023-09-12 中国科学院上海微系统与信息技术研究所 双极型功率器件及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1361298A (en) * 1920-03-17 1920-12-07 Aldrich Byron Vohn Compound for tempering iron and steel
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US6540827B1 (en) * 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
EP1273035B1 (de) 2000-04-14 2012-09-12 Soitec Verfahren zum schneiden mindestens einer dünnschicht in einem substrat oder in einem rohblock, insbesondere aus halbleitermaterial
JP4127463B2 (ja) * 2001-02-14 2008-07-30 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2860340B1 (fr) * 2003-09-30 2006-01-27 Soitec Silicon On Insulator Collage indirect avec disparition de la couche de collage
WO2005060723A2 (en) * 2003-12-02 2005-07-07 California Institute Of Technology Wafer bonded epitaxial templates for silicon heterostructures
FR2878535B1 (fr) * 2004-11-29 2007-01-05 Commissariat Energie Atomique Procede de realisation d'un substrat demontable
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN100346479C (zh) * 2005-06-21 2007-10-31 电子科技大学 一种部分绝缘层上硅材料结构及制备方法
JP5042506B2 (ja) 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
EP1863100A1 (de) * 2006-05-30 2007-12-05 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Verfahren zur Herstellung von dünnen Substraten
CN101106067A (zh) * 2006-07-11 2008-01-16 上海宇体光电有限公司 半导体器件与硅衬底的剥离方法
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
US8278190B2 (en) 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
KR101233105B1 (ko) 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
JP5310604B2 (ja) * 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5755931B2 (ja) * 2010-04-28 2015-07-29 株式会社半導体エネルギー研究所 半導体膜の作製方法、電極の作製方法、２次電池の作製方法、および太陽電池の作製方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
FR2977260B1 (fr) * 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
US8981382B2 (en) * 2013-03-06 2015-03-17 Iqe Rf, Llc Semiconductor structure including buffer with strain compensation layers
JP6208572B2 (ja) * 2013-12-19 2017-10-04 イビデン株式会社 ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
US11557506B2 (en) 2019-11-27 2023-01-17 Infineon Technologies Ag Methods for processing a semiconductor substrate

Also Published As

Publication number Publication date
CN106548972B (zh) 2019-02-26
EP3352207A4 (de) 2019-04-17
WO2017045598A1 (zh) 2017-03-23
US10734274B2 (en) 2020-08-04
EP3352207C0 (de) 2023-08-30
CN106548972A (zh) 2017-03-29
JP2018530925A (ja) 2018-10-18
KR102313428B1 (ko) 2021-10-15
EP4250337A3 (de) 2023-11-15
EP3352207B1 (de) 2023-08-30
CN108140608B (zh) 2022-06-03
JP2020074385A (ja) 2020-05-14
CN114743926A (zh) 2022-07-12
KR20210127791A (ko) 2021-10-22
JP6602976B2 (ja) 2019-11-06
EP3352207A1 (de) 2018-07-25
CN108140608A (zh) 2018-06-08
US20180158720A1 (en) 2018-06-07
JP7025773B2 (ja) 2022-02-25
EP4250337A2 (de) 2023-09-27
KR20180054591A (ko) 2018-05-24

Similar Documents

Publication Publication Date Title
DE112016003716T5 (de) Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE112010003214T5 (de) Epitaxiesubstrat für ein halbleiterelement, verfahrenzur herstellung eines epitaxiesubstrats für einhalbleiterelement, und halbleiterelement
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE112014001272B4 (de) Schichtbildungsverfahren, Verfahren zum Herstellen einer lichtemittierenden Halbleitereinrichtung,lichtemittierende Halbleitereinrichtung und Beleuchtungseinrichtung
DE102006004870A1 (de) Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
DE102005018318A1 (de) Nitridhalbleitervorrichtung und deren Herstellungsverfahren
DE102010054722A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014116231B4 (de) Gesteuertes Abspalten von Gruppe-III-Nitriden, die eine eingebettete Abspalt-Ablösungsebene enthalten
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE112008000410T5 (de) Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor
DE102011004247A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Substrats
AT518350A2 (de) Halbleiterwafer und Verfahren zum Prüfen eines Halbleiterwafers
DE102010003286A1 (de) Verbindungshalbleitersubstrat
DE112014000633B4 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE112019003987T5 (de) VERFAHREN ZUR HERSTELLUNG EINES GaN-LAMINATSUBSTRATS
DE102019119289A1 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE102005000826A1 (de) Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
DE112015001803B4 (de) Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned