CN114023645A - 一种氮化镓器件的制备方法及氮化镓器件 - Google Patents

一种氮化镓器件的制备方法及氮化镓器件 Download PDF

Info

Publication number
CN114023645A
CN114023645A CN202111278989.9A CN202111278989A CN114023645A CN 114023645 A CN114023645 A CN 114023645A CN 202111278989 A CN202111278989 A CN 202111278989A CN 114023645 A CN114023645 A CN 114023645A
Authority
CN
China
Prior art keywords
layer
gallium nitride
silicon carbide
carbide substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111278989.9A
Other languages
English (en)
Inventor
郭芬
苏康
李拓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111278989.9A priority Critical patent/CN114023645A/zh
Publication of CN114023645A publication Critical patent/CN114023645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种氮化镓器件的制备方法及氮化镓器件，方法包括：在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；在所述氮化镓结构层的上表面生长应力导入层；对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。通过本发明的方案，降低了氮化镓结构层剥离的工艺难度，并且通过对剥离后的碳化硅衬底进行表面抛光处理后，可实现碳化硅衬底的重复利用，降低了成本。

Description

一种氮化镓器件的制备方法及氮化镓器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓器件的制备方法及氮化镓器件。
背景技术
氮化镓材料具备禁带宽度大、电子饱和速率高、临界击穿电场高和抗辐射能力强等优异特征，因此，基于氮化镓材料的高电子迁移率晶体管，被广泛应用于新一代高功率、高频率的固态微波功率器件制造。理论上，氮化镓高电子迁移率晶体管具备优异的功率输出能力，但目前报道的常规氮化镓基微波功率器件的输出功率密度仅能达到5W/mm。研究表明，氮化镓基微波功率器件的实际输出能力主要受限于自热效应。
碳化硅具有较高的热导率，约是蓝宝石的10倍，采用高热导率碳化硅作为高频、大功率氮化镓基器件的衬底或热沉，对于降低氮化镓基大功率器件的自加热效应，解决随总功率增加、频率提高出现的功率密度迅速下降问题将是很好的方案之一。另一方面，碳化硅衬底与氮化镓的晶格失配相对较小，可以有效提高生长的氮化镓材料的晶体质量。但是半绝缘碳化硅衬底相的价格昂贵，通过剥离技术移除碳化硅衬底上氮化镓异质结构的原始衬底，再将氮化镓异质结构转移至其他成本相对较低的高热导率的目标衬底上，可实现碳化硅衬底的重复利用，克服碳化硅衬底成本高的问题。
半导体剥离技术通常包括激光剥离(Laser Lift-Off,LLO)、智能剥离(Smart-Cut)、可控剥离(Controlled Spalling)和外延层剥离(Epitaxial Lift-Off,ELO)等。激光剥离通常用于剥离蓝宝石衬底上的氮化镓薄膜，由于工艺过程需要用到准分子激光，因此，工艺较为复杂，成本较高。智能剥离技术利用离子注入在施主晶圆下方产生离子损伤层；然后，受主晶圆与施主晶圆结合，最后，通过应力调控技术在离子损伤层处实现薄膜分离，智能剥离最成熟的应用是制备绝缘体上硅晶片。智能剥离中薄膜转移的成功与否的关键，取决于施主与受主晶圆的键合质量，因此，智能剥离对晶圆键合提出了很高的要求。外延层剥离通过在外延材料下方生长一定厚度的牺牲层，然后，采用刻蚀技术去除牺牲层材料，实现原始衬底的移除，但是牺牲层的引入会影响外延材料性能，进而影响器件的电学特性。可控剥离技术通过在薄膜中引入应力诱导层，通过调控应力诱导层的应力状态，实现基底上的薄膜剥离。可控剥离技术无需引入牺牲层材料，工艺相对简单，易于操作，可控剥落不仅可以从基材上剥离薄膜材料，同时也可从蓝宝石中上剥离氮化镓发光二极管结构或从SOI晶圆上剥离带有IC电路的薄膜，具有广泛的应用场景。
在对比专利CN107326435A中，通过注入氧离子，可在碳化硅表层下形成氧层及氧化硅层，同时反应生产气泡层，随后进行GaN单晶生长，最后沿着气泡层进行激光扫描，在注入处实现分离。但是，氧元素相对原子质量较氢原子大的多，离子注入射程短，导致碳化硅的氧离子注入主要发生在表面处，此时，表面气泡现象严重，会对氮化镓的晶体质量产生严重的影响。即使采用氧化硅保护层能避免表面损失，但是，此时引入的氧化硅也会影响氮化镓的晶体质量。
发明内容
有鉴于此，本发明提出了一种氮化镓器件的制备方法及氮化镓器件，通过在碳化硅衬底中注入氢离子，形成离子损失层，氢离子注入后的碳化硅衬底表面无损失，不影响后续氮化镓结构材料的生长，并且在离子损伤层可实现氮化镓器件从碳化硅衬底上的剥离；剥离碳化硅衬底的氮化镓器还可以移植到其他高热导率衬底上，实现氮化镓器件的完美转移，降低了氮化镓功能层的剥离工艺难度，提高氮化镓器件异质集成的灵活性，拓展氮化镓器件的应用范围；此外，对剥离后的碳化硅衬底进行表面抛光处理，可实现碳化硅衬底的重复利用，降低成本。
基于上述目的，本发明实施例的一方面提供了一种氮化镓器件的制备方法，具体包括如下步骤：
在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；
对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；
在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；
在所述氮化镓结构层的上表面生长应力导入层；
对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。
在一些实施方式中，所述氮化镓结构层的生长过程包括：
在所述碳化硅衬底的上表面形成成核层；
在所述成核层的上表面形成高阻层；
在所述高阻层的上表面形成高迁移率层；
在所述高迁移率层的上表面形成势垒层；以及
在所述势垒层的上表面形成盖帽层。
在一些实施方式中，所述成核层的材料为氮化铝，所述高阻层的材料为氮化镓，所述高迁移率层的材料为氮化镓，所述势垒层的材料为铝镓氮，所述盖帽层的材料为氮化镓层。
在一些实施方式中，在所述碳化硅衬底的上表面形成厚度在50纳米到100纳米范围内的成核层。
在一些实施方式中，在所述成核层的上表面形成厚度在1微米到3微米范围内的高阻层。
在一些实施方式中，在所述高阻层的上表面形成厚度在10纳米到100纳米范围内的高迁移率层。
在一些实施方式中，在所述高迁移率层的上表面形成厚度在10纳米到30纳米范围内的势垒层。
在一些实施方式中，在所述势垒层的上表面形成厚度在1纳米到5纳米范围内的盖帽层。
在一些实施方式中，所述氮化镓结构层的生长过程，进一步包括：在所述高迁移率层和所述势垒层的中间形成插入层。
本发明实施例的另一方面，还提供了一种氮化镓器件，使用如下所述的方法制备而成：
在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；
对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；
在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；
在所述氮化镓结构层的上表面生长应力导入层；
对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。
在一些实施方式中，所述氮化镓结构层的生长过程包括：
在所述碳化硅衬底的上表面形成成核层；
在所述成核层的上表面形成高阻层；
在所述高阻层的上表面形成高迁移率层；
在所述高迁移率层的上表面形成势垒层；以及
在所述势垒层的上表面形成盖帽层。
在一些实施方式中，所述成核层的材料为氮化铝，所述高阻层的材料为氮化镓，所述高迁移率层的材料为氮化镓，所述势垒层的材料为铝镓氮，所述盖帽层的材料为氮化镓层。
在一些实施方式中，在所述碳化硅衬底的上表面形成厚度在50纳米到100纳米范围内的成核层。
在一些实施方式中，在所述成核层的上表面形成厚度在1微米到3微米范围内的高阻层。
在一些实施方式中，在所述高阻层的上表面形成厚度在10纳米到100纳米范围内的高迁移率层。
在一些实施方式中，在所述高迁移率层的上表面形成厚度在10纳米到30纳米范围内的势垒层。
在一些实施方式中，在所述势垒层的上表面形成厚度在1纳米到5纳米范围内的盖帽层。
在一些实施方式中，所述氮化镓结构层的生长过程，进一步包括：在所述高迁移率层和所述势垒层的中间形成插入层。
本发明具有以下有益技术效果：通过在碳化硅衬底中注入氢离子，形成离子损失层，氢离子注入后的碳化硅衬底表面无损失，不影响后续氮化镓结构材料的生长，并且在离子损伤层可实现氮化镓材料及器件从碳化硅衬底上的剥离；剥离碳化硅衬底的氮化镓器还可以移植到其他高热导率衬底上，实现氮化镓器件的完美转移，降低了氮化镓功能层的剥离工艺难度，提高氮化镓器件异质集成的灵活性，拓展氮化镓器件的应用范围；此外，对剥离后的碳化硅衬底进行表面抛光处理，可实现碳化硅衬底的重复利用，降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的氮化镓器件的制备方法的一实施例的框图；
图2为本发明提供的氮化镓结构层与碳化硅衬底剥离前的氮化镓器件的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
对于附图中的标号，相同或类似的标号用于指示相同或类似的部件。在下文的描述中，在多个实施例中描述了多个操作参数和部件。这些具体的参数和部件仅作为示例包括在本文中而并不意味着限定。
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本申请的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
在本申请中，关系术语，诸如第一和第二等等，仅用于将一个实体或动作与另一个实体或动作区分开，而不一定要求或暗示此类实体或动作之间的任何实际的这种关系或次序。术语“包含”或其任何其他变型意图覆盖非排他性的包括，使得包括一系列要素的过程、方法、物品或设备并不仅仅包括这些要素，还可以包括未明确列出或这类过程、方法、物品或设备所固有的其他要素。在没有更多的约束的情况下，前面带有“包含”的要素不排除在包括所述要素的过程、方法、物品或设备中存在另外的相同要素。
如本文所使用，术语“和/或”当用于列举两个或更多个项目时意指本身可以采用所列项目中的任一个，或可以采用所列项目的两个或更多个的任何组合。
下面将结合附图说明本申请的一个或多个实施例。流程图用于说明系统所执行的过程示例，可以理解的是，流程图的执行并不需要按照顺序进行，可以省略一个或多个步骤，也可以增加一个或多个执行的步骤，以及可以以顺序或者相反的顺序，甚至在一些实施例中可以同时来执行一个或多个步骤。
基于上述目的，本发明实施例的第一个方面，提出了一种氮化镓器件的制备方法的实施例。如图1所示，其包括如下步骤：
步骤S101、在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；
步骤S103、对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；
步骤S105、在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；
步骤S107、在所述氮化镓结构层的上表面生长应力导入层；
步骤S109、对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。
具体的，对碳化硅衬底上表面进行氢离子注入，在碳化硅衬底中形成一定厚度的离子损失层，离子注入深度为10～30μm，离子能量为200～500keV，离子剂量为1×1015cm-2～1×1017cm-2。
对所述氢离子注入后的碳化硅衬底进行热退火处理，热退火处理可修复离子损伤效应。
对所述热退火处理后的碳化硅衬底进行清洗，清洗步骤包括有机清洗和酸洗。
碳化硅衬底清洗结束后，将碳化硅衬底送入MOCVD生长室进行氮化镓结构材料的生长。
在所述氮化镓结构材料上生长应力导入层，应力导入层可为氮化镓结构层提供支撑作用。
对所制备的样品进行快速热退火处理，导致氮化镓结构层和碳化硅衬底在最薄弱点，即离子损伤层处的分离，进而实现氮化镓层从碳化硅衬底的剥离。
通过在碳化硅衬底中注入氢离子，形成离子损失层，氢离子注入后的碳化硅衬底表面无损失，不影响后续氮化镓结构材料的生长，并且在离子损伤层可实现氮化镓材料及器件从碳化硅衬底上的剥离；剥离碳化硅衬底的氮化镓器还可以移植到其他高热导率衬底上，实现氮化镓器件的完美转移，降低了氮化镓功能层的剥离工艺难度，提高氮化镓器件异质集成的灵活性，拓展氮化镓器件的应用范围；此外，对剥离后的碳化硅衬底进行表面抛光处理，可实现碳化硅衬底的重复利用，降低成本。
在一些实施方式中，所述氮化镓结构层的生长过程包括：
在所述碳化硅衬底的上表面形成成核层；
在所述成核层的上表面形成高阻层；
在所述高阻层的上表面形成高迁移率层；
在所述高迁移率层的上表面形成势垒层；以及
在所述势垒层的上表面形成盖帽层。
具体的，氮化镓器件对应制作的晶体管为高电子迁移率晶体管时，氮化镓结构层的生长过程为：在碳化硅衬底的上表面形成成核层；在成核层的上表面形成高阻层；在高阻层的上表面形成高迁移率层；在高迁移率层的上表面形成势垒层；以及在势垒层的上表面形成盖帽层。
在一些实施方式中，所述成核层的材料为氮化铝，所述高阻层的材料为氮化镓，所述高迁移率层的材料为氮化镓，所述势垒层的材料为铝镓氮，所述盖帽层的材料为氮化镓层。
在一些实施方式中，在所述碳化硅衬底的上表面形成厚度在50纳米到100纳米范围内的成核层。
具体的，成核层的材料为氮化铝。需要说明的是，本申请中对成核层的形成方式不做具体限定，可自行选择。例如，可以采用分子束外延法，或者气相外延法，或者金属有机物化学气相沉积法。
更进一步的，为了提升成核层的沉积速度和性能，采用金属有机物化学气相沉积法形成成核层。成核层的厚度在50纳米～100纳米之间，包括端点值，例如，50纳米，60纳米，70纳米，80纳米，90纳米，100纳米等等。
在一些实施方式中，在所述成核层的上表面形成厚度在1微米到3微米范围内的高阻层。
具体的，高阻层的材料为氮化镓。需要说明的是，本申请中对高阻层的形成方式不做具体限定，可自行选择。例如，可以采用分子束外延法，或者气相外延法，或者金属有机物化学气相沉积法。
更进一步的，为了提升高阻层的沉积速度和性能，采用金属有机物化学气相沉积法形成高阻层。所述高阻层的厚度在1微米～3微米之间，包括端点值，例如1微米，2微米，3微米。
在一些实施方式中，在所述高阻层的上表面形成厚度在10纳米到100纳米范围内的高迁移率层。
具体的，高迁移率层的材料为氮化镓。需要说明的是，本申请中对高迁移率层的形成方式不做具体限定，可自行选择。例如，可以采用分子束外延法，或者气相外延法，或者金属有机物化学气相沉积法。
更进一步的，为了提升高迁移率层的沉积速度和性能，采用金属有机物化学气相沉积法形成高迁移率层。所述高迁移率层的厚度在10纳米～100纳米之间，包括端点值，例如，20纳米，30纳米，40纳米，50纳米，60纳米，70纳米，80纳米，90纳米等等。
在一些实施方式中，在所述高迁移率层的上表面形成厚度在10纳米到30纳米范围内的势垒层。
具体的，势垒层的材料为铝镓氮，势垒层的形成方式包括但不限于分子束外延法，或者气相外延法，或者金属有机物化学气相沉积法。
更进一步的，为了提升势垒层的沉积速度和性能，采用金属有机物化学气相沉积法形成势垒层。
铝镓氮势垒层与高迁移率层形成的异质结构材料体系具有很大的带阶差，很强的极化效应，即使不用任何掺杂，仅通过极化应力就可以在异质界面的量子阱中产生高达1013cm-2的二维电子气密度，其中，铝的组分在0.10～0.35之间，包括端点值，例如，0.15，0.20，0.25，0.30等等。
势垒层的厚度在10纳米～30纳米之间，包括端点值，例如，15纳米，20纳米，25纳米等等。
在一些实施方式中，在所述势垒层的上表面形成厚度在1纳米到5纳米范围内的盖帽层。
盖帽层的材料为氮化镓，本申请中对盖帽层的形成方式不做具体限定，视情况而定。例如，可以采用分子束外延法，或者气相外延法，或者金属有机物化学气相沉积法。
更进一步的，采用金属有机物化学气相沉积法形成盖帽层，以提升盖帽层的形成速度和性能。盖帽层的厚度1纳米～5纳米之间，包括端点值，例如，2纳米，3纳米，4纳米等等。盖帽层不仅可以起到钝化的效果，可以使沟道电子远离器件表面，进一步减小了器件表面态对沟道电流的影响，抑制电流崩塌效应。
在一些实施方式中，所述氮化镓结构层的生长过程，进一步包括：在所述高迁移率层和所述势垒层的中间形成插入层。
具体的，插入层采用氮化铝材料，用以提高氮化镓器件的沟道电子浓度和电子迁移率。
下面通过具体的实施例对本发明的多个实施方式进行说明。
通过以下步骤对氮化镓器件进行制备。
步骤1：在碳化硅衬底上表面进行氢离子注入，氢离子会在碳化硅衬底中形成一定厚度的离子损失层，倾斜角度为7°，离子注入深度为10～30μm，离子能量为200～500keV，离子剂量为1×1015cm-2～1×1017cm-2。当离子能量足够高，碳化硅衬底表面未损伤时，离子剂量必须控制在一定范围内，以便在快速热退火过程中整个薄膜自发剥落/分离。
步骤2：对离子注入后的碳化硅衬底进行热退火处理，退火温度为500～700℃，时间为5min，热退火可修复离子损伤效应。
步骤3：对热退火处理后的碳化硅衬底进行清洗，包括有机清洗和酸洗，有机清洗过程为：用丙酮、乙醇、去离子水分别超声清洗10min，酸洗过程为：用Hcl：H2O＝1：1的稀盐酸溶液，超声清洗5min，再采用去离子水超声清洗10min。
步骤4：碳化硅衬底清洗结束后，将其送入MOCVD生长室进行氮化镓结构材料的生长，氮化镓结构层包括氮化镓高阻层，氮化镓高迁移率层，氮化铝插入层，铝镓氮势垒层，氮化镓盖帽层。
步骤5：在氮化镓结构材料上生长应力导入层，调控应力导入层的应力状态，使其受到拉抻应力作用，进而在氮化镓中产生相反的压应力作用，此外，应力导入层可为氮化镓结构材料提供支撑作用，应力导入层由100～200nm厚的钛金属层、600～800nm厚的镍溅射金属层和30～40微米厚的镍电镀层组成。
至此形成了如图2所示的氮化镓器件。在如图2所示的氮化镓器件结构示意图中，氮化镓器件包括：碳化硅衬底、氮化镓结构层和应力导入层，其中碳化硅衬底包括离子损伤层，氮化镓结构层包括高阻层、高迁移率层、插入层、势垒层、盖帽层。
步骤6：对所制备的样品进行快速热退火处理，退火温度为600～900℃，退火时间为20～40s，较大的热应力叠加材料内的应力，导致氮化镓层和碳化硅衬底在最薄弱点，即离子损伤层处的分离，进而实现氮化镓层从碳化硅衬底的剥离。
本发明的实施例通过在碳化硅衬底中离子注入氢离子，形成离子损失层，结合应力诱导层，可实现氮化镓器件从碳化硅衬底上的剥离，并可将剥离后的氮化镓器件移植到其他高热导率衬底上，从而实现氮化镓器件的完美转移，降低了氮化镓结构层的剥离工艺难度，提高了氮化镓器件异质集成的灵活性，拓展氮化镓器件的应用范围，对于提高射频功率器件性能、改善器件热管理、柔性电子器件制造等领域具有重大影响意义。
离子注入后的碳化硅衬底表面无损失，不影响后续氮化镓结构材料的生长，对氮化镓沟道中二维电子气特性没有影响。此外，对剥离后的碳化硅衬底进行表面抛光处理，可实现碳化硅衬底的重复利用，降低成本。
对于非垂直结构器件，分离的表面不需要再处理来去除离子损伤。对于垂直器件来说，分离表面无需抛光处理；可以承受极端的工艺温度，例如外延工艺、功率器件注入掺杂剂的激活工艺，无需担心薄膜与异质衬底的键合问题；避免了薄膜转移过程，可用于薄膜器件制备、薄膜剥离等领域。
本发明实施例的另一方面，还提供了一种氮化镓器件，使用如下所述的方法制备而成：
在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；
对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；
在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；
在所述氮化镓结构层的上表面生长应力导入层；
对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。
在一些实施方式中，所述氮化镓结构层的生长过程包括：
在所述碳化硅衬底的上表面形成成核层；
在所述成核层的上表面形成高阻层；
在所述高阻层的上表面形成高迁移率层；
在所述高迁移率层的上表面形成势垒层；以及
在所述势垒层的上表面形成盖帽层。
在一些实施方式中，所述成核层的材料为氮化铝，所述高阻层的材料为氮化镓，所述高迁移率层的材料为氮化镓，所述势垒层的材料为铝镓氮，所述盖帽层的材料为氮化镓层。
在一些实施方式中，在所述碳化硅衬底的上表面形成厚度在50纳米到100纳米范围内的成核层。
在一些实施方式中，在所述成核层的上表面形成厚度在1微米到3微米范围内的高阻层。
在一些实施方式中，在所述高阻层的上表面形成厚度在10纳米到100纳米范围内的高迁移率层。
在一些实施方式中，在所述高迁移率层的上表面形成厚度在10纳米到30纳米范围内的势垒层。
在一些实施方式中，在所述势垒层的上表面形成厚度在1纳米到5纳米范围内的盖帽层。
在一些实施方式中，所述氮化镓结构层的生长过程，进一步包括：在所述高迁移率层和所述势垒层的中间形成插入层。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种氮化镓器件的制备方法，其特征在于，包括以下步骤：
在碳化硅衬底的上表面进行氢离子注入以在所述碳化硅衬底中形成离子损失层；
对形成了所述离子损伤层的所述碳化硅衬底进行热退火处理，并进行清洗；
在清洗结束后，在所述碳化硅衬底的上表面进行氮化镓结构层的生长；
在所述氮化镓结构层的上表面生长应力导入层；
对生长了所述氮化镓结构层和所述应力导入层的所述碳化硅衬底进行快速热退火处理以使所述氮化镓结构层和所述碳化硅衬底在所述离子损伤层进行分离以形成氮化镓器件。
2.根据权利要求1所述的方法，其特征在于，所述氮化镓结构层的生长过程包括：
在所述碳化硅衬底的上表面形成成核层；
在所述成核层的上表面形成高阻层；
在所述高阻层的上表面形成高迁移率层；
在所述高迁移率层的上表面形成势垒层；以及
在所述势垒层的上表面形成盖帽层。
3.根据权利要求2所述的方法，其特征在于，所述成核层的材料为氮化铝，所述高阻层的材料为氮化镓，所述高迁移率层的材料为氮化镓，所述势垒层的材料为铝镓氮，所述盖帽层的材料为氮化镓层。
4.根据权利要求2或3所述的方法，其特征在于，在所述碳化硅衬底的上表面形成厚度在50纳米到100纳米范围内的成核层。
5.根据权利要求2或3所述的方法，其特征在于，在所述成核层的上表面形成厚度在1微米到3微米范围内的高阻层。
6.根据权利要求2或3所述的方法，其特征在于，在所述高阻层的上表面形成厚度在10纳米到100纳米范围内的高迁移率层。
7.根据权利要求2或3所述的方法，其特征在于，在所述高迁移率层的上表面形成厚度在10纳米到30纳米范围内的势垒层。
8.根据权利要求2或3所述的方法，其特征在于，在所述势垒层的上表面形成厚度在1纳米到5纳米范围内的盖帽层。
9.根据权利要求2所述的方法，其特征在于，所述氮化镓结构层的生长过程，进一步包括：在所述高迁移率层和所述势垒层的中间形成插入层。
10.一种氮化镓器件，其特征在于，使用如权利要求1到9任一项权利要求所述的方法制备而成。
CN202111278989.9A 2021-10-31 2021-10-31 一种氮化镓器件的制备方法及氮化镓器件 Pending CN114023645A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111278989.9A CN114023645A (zh) 2021-10-31 2021-10-31 一种氮化镓器件的制备方法及氮化镓器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111278989.9A CN114023645A (zh) 2021-10-31 2021-10-31 一种氮化镓器件的制备方法及氮化镓器件

Publications (1)

Publication Number Publication Date
CN114023645A true CN114023645A (zh) 2022-02-08

Family

ID=80059160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111278989.9A Pending CN114023645A (zh) 2021-10-31 2021-10-31 一种氮化镓器件的制备方法及氮化镓器件

Country Status (1)

Country Link
CN (1) CN114023645A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124126A (ja) * 2001-10-12 2003-04-25 Denso Corp 炭化珪素半導体基板の製造方法
CN101005034A (zh) * 2006-01-18 2007-07-25 中国科学院半导体研究所 碳化硅衬底氮化镓高电子迁移率晶体管及制作方法
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
WO2011066746A1 (zh) * 2009-12-04 2011-06-09 中国科学院微电子研究所 一种半导体器件及其制造方法
US20110171812A1 (en) * 2000-11-27 2011-07-14 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
CN108140608A (zh) * 2015-09-18 2018-06-08 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US20180197812A1 (en) * 2012-12-29 2018-07-12 Monolithic 3D Inc. 3d semiconductor device and structure
CN111048407A (zh) * 2019-12-28 2020-04-21 松山湖材料实验室 SiC同质外延层的剥离方法
CN111446169A (zh) * 2020-06-17 2020-07-24 浙江集迈科微电子有限公司 基于源极应力层的GaN器件及制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110171812A1 (en) * 2000-11-27 2011-07-14 Fabrice Letertre Fabrication of substrates with a useful layer of monocrystalline semiconductor material
JP2003124126A (ja) * 2001-10-12 2003-04-25 Denso Corp 炭化珪素半導体基板の製造方法
CN101005034A (zh) * 2006-01-18 2007-07-25 中国科学院半导体研究所 碳化硅衬底氮化镓高电子迁移率晶体管及制作方法
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
WO2011066746A1 (zh) * 2009-12-04 2011-06-09 中国科学院微电子研究所 一种半导体器件及其制造方法
US20180197812A1 (en) * 2012-12-29 2018-07-12 Monolithic 3D Inc. 3d semiconductor device and structure
CN108140608A (zh) * 2015-09-18 2018-06-08 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
CN111048407A (zh) * 2019-12-28 2020-04-21 松山湖材料实验室 SiC同质外延层的剥离方法
CN111446169A (zh) * 2020-06-17 2020-07-24 浙江集迈科微电子有限公司 基于源极应力层的GaN器件及制备方法

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
JP2014116600A (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
JP2019186316A (ja) トランジスタの製造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
CN116705605B (zh) 一种硅基氮化镓hemt器件及其制备方法
CN118016691A (zh) 基于大尺寸硅基复合衬底的氮化镓异质结构及其制作方法
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
JP5262201B2 (ja) 半導体装置の製造方法
KR102037589B1 (ko) 표면 조도가 개선된 반도체 구조체 및 이의 제조 방법
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN114023645A (zh) 一种氮化镓器件的制备方法及氮化镓器件
WO2019068001A1 (en) MANUFACTURE OF LATERAL SUPERJUNCTION DEVICES BY SELECTIVE EPITAXY
CN111668101B (zh) 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN112635323B (zh) 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN111640672A (zh) 增强型氮化镓基高电子迁移率晶体管及其制备方法
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
CN118374878B (zh) 一种可控多畴结构氮化物铁电薄膜的制备方法
US20240021724A1 (en) GaN TRENCH MOSFET AND FABRICATION METHOD
KR102084085B1 (ko) 표면 조도가 개선된 반도체 제조 방법 및 그것을 이용하여 제조된 반도체
KR20240072156A (ko) 질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼
CN113178389A (zh) 氮化镓基器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination