KR20240072156A - 질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼 - Google Patents

질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼 Download PDF

Info

Publication number
KR20240072156A
KR20240072156A KR1020247010063A KR20247010063A KR20240072156A KR 20240072156 A KR20240072156 A KR 20240072156A KR 1020247010063 A KR1020247010063 A KR 1020247010063A KR 20247010063 A KR20247010063 A KR 20247010063A KR 20240072156 A KR20240072156 A KR 20240072156A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
single crystal
crystal substrate
silicon single
semiconductor wafer
Prior art date
Application number
KR1020247010063A
Other languages
English (en)
Inventor
카즈노리 하기모토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20240072156A publication Critical patent/KR20240072156A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 실리콘 단결정 기판의 위에 질화물 반도체막을 형성하는 질화물 반도체 웨이퍼의 제조방법으로서, 상기 실리콘 단결정 기판으로서, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것을 이용하여, 이 실리콘 단결정 기판의 위에 상기 질화물 반도체막을 형성하는 공정과, 상기 실리콘 단결정 기판에 전자선을 조사함으로써 상기 실리콘 단결정 기판을 조사 전보다 고저항률화하는 공정을 포함하는 것을 특징으로 하는 질화물 반도체 웨이퍼의 제조방법이다. 이에 따라, 실리콘 단결정 기판 상에 질화물 반도체막을 성장시킨 질화물 반도체 웨이퍼에 있어서, 전자선조사를 행하여 고저항률이 된 실리콘 단결정 기판의 저항률이 에피택셜 성장이나 기타 열처리공정에서 회복되어 낮아지는 것을 방지할 수 있는 질화물 반도체 웨이퍼의 제조방법이 제공된다.

Description

질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼
본 발명은, 질화물 반도체 웨이퍼 및 그의 제조방법에 관한 것으로, 특히 고주파 디바이스에 이용하는 것에 적합한 질화물 반도체 웨이퍼의 제조방법에 관한 것이다.
고주파 디바이스는, 소형화, 저비용화를 목표로, 안테나나 앰프, 스위치, 필터 등의 디바이스를 인테그레이션하는 개발이 진행되고 있다. 또한, 주파수의 고주파화에 따라, 회로가 복잡화되고, 사용되는 디바이스의 재료도 실리콘 CMOS, III-V족 반도체나 질화물 반도체를 이용한 디바이스, 압전체를 이용한 필터 등 다방면에 걸쳐 있다. 이들 디바이스의 하지가 되는 기판은, 저렴하고 대구경인 웨이퍼가 유통되고 있는 실리콘 단결정 기판이 적합하다고 생각된다.
국제공개 제2005/020320호
그러나, 상기와 같은 종래의 고주파 디바이스에서는, 기판 기인에 따른 특성 열화, 기판에 의한 손실 및 제2·3 고조파 특성 열화가 보인다.
여기서, 고조파란, 근원이 되는 주파수의 정수배의 고차의 주파수성분이다. 근원의 주파수를 기본파로 하고, 기본파의 2배의 주파수(2분의 1의 파장)를 갖는 것이 제2 고조파, 기본파의 3배의 주파수(3분의 1의 파장)를 갖는 것이 제3 고조파라고 정의되어 있다. 고주파회로에서는, 고조파에 의한 혼신을 피하기 위해 고조파가 작은 기판이 필요시된다.
특허문헌 1에는, 파워용도의 와이드갭 바이폴라 반도체(SiC)에, 미리 γ선, 전자선, 하전입자선의 1개를 조사하여, 캐리어수명을 소정의 범위가 되도록 조정함으로써, 스위칭특성을 향상시키는 것이 기재되어 있는데, 제2 고조파특성의 열화에 대해서는 언급되어 있지 않다.
또한 본 발명자들은, 실리콘 단결정 기판에 전자선조사를 행함으로써, 기판저항률에 관계 없이, 기판의 저항률을 높여 고주파특성을 개선할 수 있는 것을 발견하였다. 그러나, 전자선조사 후에 어닐이나 에피택셜 성장을 행하면 저항률이 회복되어 낮아지는 경우가 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 실리콘 단결정 기판 상에 질화물 반도체막을 성장시킨 질화물 반도체 웨이퍼에 있어서, 전자선조사를 행하여 고저항률이 된 실리콘 단결정 기판의 저항률이 에피택셜 성장이나 기타 열처리공정에서 회복되어 낮아지는 것을 방지할 수 있는 질화물 반도체 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에서는,
실리콘 단결정 기판의 위에 질화물 반도체막을 형성하는 질화물 반도체 웨이퍼의 제조방법으로서,
상기 실리콘 단결정 기판으로서, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것을 이용하여,
이 실리콘 단결정 기판의 위에 상기 질화물 반도체막을 형성하는 공정과, 상기 실리콘 단결정 기판에 전자선을 조사함으로써 상기 실리콘 단결정 기판을 조사 전보다 고저항률화하는 공정을 포함하는 질화물 반도체 웨이퍼의 제조방법을 제공한다.
이러한 질화물 반도체 웨이퍼의 제조방법이면, 전자선을 조사하여 고저항률이 된 실리콘 단결정 기판이, 에피택셜 성장이나 기타 열처리공정에서 회복되어 저항률이 낮아지는 것을 방지할 수 있다.
또한, 상기 전자선을 조사하는 공정에 있어서, 상기 조사하는 전자선의 조사량을 1×1014e/cm2 이상 1×1016e/cm2 이하로 하는 것이 바람직하다.
전자선의 조사량을 이러한 범위로 함으로써, 보다 한층, 손실이 개선되고, 또한 제2 고조파특성 열화가 억제된 질화물 반도체 웨이퍼를 제조할 수 있고, 조사에 요하는 시간이 지나치게 길어지는 일이 없으므로, 효율적이다.
본 발명에서는, 상기 전자선을 조사하는 공정을, 상기 질화물 반도체막을 형성하는 공정의 전에 행할 수 있다.
본 발명은, 이러한 순으로 공정을 진행시킬 수 있다.
본 발명에서는, 상기 전자선을 조사하는 공정을, 상기 질화물 반도체막을 형성하는 공정의 후에 행할 수도 있다.
이와 같이 하면, 에피택셜 성장에 의해 저항률이 저하되는 것을 확실히 회피할 수 있다.
또한 본 발명에서는, 실리콘 단결정 기판의 위에 질화물 반도체막이 형성된 질화물 반도체 웨이퍼로서,
상기 실리콘 단결정 기판은, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것이며, 또한, 전자선이 조사된 것인 질화물 반도체 웨이퍼를 제공한다.
이러한 질화물 반도체 웨이퍼이면, 전자선을 조사하여 고저항률이 된 실리콘 단결정 기판이, 에피택셜 성장이나 기타 열처리공정에서 회복되어 저항률이 낮아지는 것을 방지할 수 있는 것이 된다.
이상과 같이, 본 발명의 질화물 반도체 웨이퍼의 제조방법이면, 실리콘 단결정 기판 상에 질화물 반도체막을 성장시킨 질화물 반도체 웨이퍼로부터 제조되는 고주파 디바이스에 있어서, 기판에 의한 손실 및 제2 고조파의 특성을 개선하므로 전자선조사를 행하여 고저항률이 된 기판의 저항률이 에피택셜 성장이나 기타 열처리공정에서 회복되어 낮아지는 것을 방지할 수 있다.
도 1은 본 발명에서 제조하는 질화물 반도체 웨이퍼의 단면구조의 개략도의 일례이다.
도 2는 실시예에서 제조한 질화물 반도체 웨이퍼의 단면SEM의 사진이다.
상기 서술한 바와 같이, 실리콘 단결정 기판 상에 질화물 반도체막을 성장시킨 질화물 반도체 웨이퍼에 있어서, 전자선조사를 행하여 고저항률이 된 실리콘 단결정 기판의 저항률이 에피택셜 성장이나 기타 열처리공정에서 회복되어 낮아지는 것을 방지할 수 있는 질화물 반도체 웨이퍼의 제조방법의 개발이 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 미리 실리콘 단결정 기판에 소정 농도의 질소를 도프해둠으로써, 전자선조사에 의해 기판의 저항률을 상승시킨 후, 열처리를 해도 저항률이 전자선조사 전의 값까지 되돌아가지 않는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 실리콘 단결정 기판의 위에 질화물 반도체막을 형성하는 질화물 반도체 웨이퍼의 제조방법으로서, 상기 실리콘 단결정 기판으로서, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것을 이용하여, 이 실리콘 단결정 기판의 위에 상기 질화물 반도체막을 형성하는 공정과, 상기 실리콘 단결정 기판에 전자선을 조사함으로써 상기 실리콘 단결정 기판을 조사 전보다 고저항률화하는 공정을 포함하는 질화물 반도체 웨이퍼의 제조방법이다.
이하, 본 발명에 대하여 상세히 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
[질화물 반도체 웨이퍼의 제조방법]
본 발명의 질화물 반도체 웨이퍼의 제조방법에 대하여 도 1을 이용하여 설명한다. 한편, 이하의 질화물 반도체 웨이퍼의 구조는 일례로서, 이것으로 한정되는 것은 아니다. 또한 이하, 전자선을 조사하는 공정을 앞서 행한 후에 질화물 반도체막을 형성하는 공정을 행하는 경우를 예로 본 발명을 설명하는데, 본 발명은, 질화물 반도체막을 형성하는 공정을 앞서 행한 후에 전자선을 조사하는 공정을 행할 수도 있다.
<실리콘 단결정 기판>
먼저 실리콘 단결정 기판을 준비한다. 이 실리콘 단결정 기판은 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프되어 있다. 질소농도를 5×1014atoms/cm3 이상으로 함으로써 전위의 진전방지효과가 얻어짐으로써 후술하는 전자선조사에 의해 높아진 저항률이 원래로 되돌아가는 것을 방지할 수 있고, 5×1016atoms/cm3 이하로 함으로써 질소를 도프하여 단결정을 육성할 때의 단결정화율의 저하를 억제할 수 있다.
이 준비하는 실리콘 단결정 기판의 저항률에 관해서는 특별히 한정은 되지 않고, 예를 들어 저항률이 100Ωcm 이상과 같은 고저항률인 것을 이용할 수 있다. 저항률의 상한값은 특별히 한정되지 않으나, 예를 들어 10000Ωcm 이하로 할 수 있다. 또한, 저항률이 1Ωcm 이상 100Ωcm 미만과 같은 통상 저항률인 것이나, 혹은 저항률이 1Ωcm 미만과 같은 저저항률인 것을 이용할 수도 있다.
한편, 보다 고저항률의 실리콘 단결정 기판이, 전자선조사했을 때에 보다 크게 저항률을 높일 수 있으므로, 본 발명의 효과를 보다 충분히 얻을 수 있는 관점에서 바람직하다.
<전자선을 조사하는 공정>
다음에, 상기 서술한 실리콘 단결정 기판에 전자선을 조사함으로써, 실리콘 단결정 기판을 조사 전보다 고저항률화한다.
전자선을 조사함으로써, 실리콘 단결정 기판 중의 도펀트 및/또는 원료유래의 불순물 등의 캐리어를 불활성화시킴에 따른 효과가 현저히 얻어진다. 여기서의 불활성화는, 즉, 전자선을 조사함으로써, 실리콘 단결정 기판 중에 점결함이 형성되고, 이들이 실리콘 단결정 기판 중의 캐리어를 트랩하는 등의, 점결함과 도펀트 및/또는 캐리어의 반응에 따른다. 또한, 점결함에 의해 도펀트 및/또는 캐리어의 이동도가 저하됨으로써 저항률이 변화한다고 생각된다. 실리콘 단결정 기판 중의 도펀트 및/또는 캐리어를 불활성화시킨 결과, 실리콘 단결정 기판이 고저항률화한다고 생각된다.
전자선의 조사조건은 특별히 한정되지 않고, 예를 들어, 2MeV에서 1×1014e/cm2 이상 1×1016e/cm2 이하의 전자선조사를 행한다. 이 전자선조사는 1×1015e/cm2 이상 1×1016e/cm2 이하로 하는 것이 보다 바람직하다.
이와 같이 1×1014e/cm2 이상의 전자선을 조사함으로써, 보다 한층, 손실이 개선되고, 또한 제2 고조파특성 열화가 억제된 질화물 반도체 웨이퍼를 제조할 수 있다. 또한, 1×1016e/cm2 이하로 함으로써, 조사에 요하는 시간이 지나치게 길어지는 일이 없으므로, 효율적이다.
전자선의 조사에너지도 특별히 한정되지 않고, 예를 들어, 250keV 이상의 에너지를 갖는 전자를 이용할 수 있다. 약 250keV 이상이면, 보다 확실히 실리콘 단결정 기판 중에 점결함을 형성할 수 있고, 실리콘 단결정 기판 중의 도펀트 및/또는 원료유래의 불순물 등의 캐리어를 불활성화시킬 수 있다. 한편, 조사에너지의 상한은 특별히 불문한다.
한편, 이 전자선조사는 후술하는 질화물 반도체막의 성장 후에 행해도 된다. 이와 같이 하면, 에피택셜 성장에 의해 저항률이 저하되는 것을 확실히 회피할 수 있다.
이러한 전자선조사를 행함으로써 실리콘 단결정 기판의 저항률을 조사 전에 비해 고저항률화할 수 있다.
<질화물 반도체막을 형성하는 공정>
다음에, 실리콘 단결정 기판의 위에, 질화물 반도체막을 에피택셜 성장시킨다. 성장시키는 질화물 반도체막은 특별히 한정되는 것은 아니나, 적어도 1층의 질화물 반도체층을 포함하고 있으면, 단층이어도 복수층이어도 된다.
예를 들어, 질화물 반도체막으로서 복수층의 질화물 반도체층을 형성하는 경우에는, 도 1에 나타내는 바와 같이, 먼저 중간층을 형성한다. 중간층은 실리콘 단결정 기판(1) 상에 예를 들어 두께 150nm의 AlN층(2)을 형성하고, 그 위에 예를 들어 두께 160nm의 AlGaN층(3)을 형성하고, 추가로 GaN층과 AlN층이 교호로 예를 들어 40세트 적층된 초격자층(SLs)(4)을 형성할 수 있다.
다음에 디바이스층을 형성한다. 디바이스층은 예를 들어 두께 800nm의 GaN층(5)을 형성하고, 그 위에 예를 들어 두께 25nm의 AlGaN층(6)을 형성하고, 추가로 예를 들어 두께 3nm의 GaN층(7)을 형성할 수 있다.
한편, 형성하는 질화물 반도체막의 토털막두께로는, 예를 들어 0.1~20μm, 바람직하게는 0.5~10μm, 보다 바람직하게는 1~5μm, 특히 1.8μm로 할 수 있다.
다음에 에피택셜 성장시킨 질화물 반도체 웨이퍼를 취출하고, 포토리소공정에서 전극(8)을 형성할 수 있다.
이와 같이 전자선을 조사한 질화물 반도체 웨이퍼로부터 제조되는 고주파 디바이스는 제2 고조파특성 열화가 억제된 것으로 할 수 있다. 또한, 실리콘 단결정 기판에는 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프되어 있으므로 전자선조사로 높아진 저항률이 에피택셜 성장이나 기타 열처리공정에서 회복되어 원래의 저저항률이 되는 것을 방지할 수 있다.
[질화물 반도체 웨이퍼]
또한 본 발명에서는, 실리콘 단결정 기판의 위에 질화물 반도체막이 형성된 질화물 반도체 웨이퍼로서, 상기 실리콘 단결정 기판은, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것이며, 또한, 전자선이 조사된 것인 질화물 반도체 웨이퍼를 제공한다.
이러한 질화물 반도체 웨이퍼이면, 전자선을 조사하여 고저항률이 된 실리콘 단결정 기판이, 에피택셜 성장이나 기타 열처리공정에서 회복되어 저항률이 낮아지는 것을 방지할 수 있는 것이 된다.
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
(실시예 1, 비교예 1)
이하의 회복열처리용 기판을 준비하였다.
실시예 1: 471Ωcm(CZ법 N도프 5×1014atoms/cm3)
비교예 1: 37Ωcm(CZ법 비N도프)
상기 회복열처리용 기판에 2MeV·1×1016e/cm2의 전자선조사를 행하고, 전자선조사를 한 회복열처리용 기판을, MOCVD로 내에서, 수소분위기 중 1200℃ 90분 100mbar의 결함회복열처리를 하여, 저항률의 변화를 확인하였다.
실시예 1의 CZ법에 의한 N도프 단결정 기판(471Ωcm)은, 전자선조사에 의해 저항률이 20568Ωcm인 고저항률이 되고, 그 후 수소열처리를 행해도 저항률이 원래로 되돌아가지 않고 저항률이 3041Ωcm인 고저항률인 것을 확인할 수 있었다. 비교예 1의 CZ 단결정 기판(37Ωcm)은, 전자선조사에 의해 저항률이 1892Ωcm인 고저항률이 되는데, 그 후의 수소열처리에 의해 저항률이 원래의 전자선조사 전의 저항률 부근(67Ωcm)까지 되돌아가는 것이 확인되었다.
(실시예 2, 비교예 2, 3)
이하의 에피택셜 성장용 기판을 준비하였다.
실시예 2: 100Ωcm(CZ법 N도프 5×1014atoms/cm3)
비교예 2: 4344Ωcm(FZ법 비N도프)
비교예 3: 13Ωcm(CZ법 비N도프)
상기 에피택셜 성장용 기판에 2MeV·1×1016e/cm2의 전자선조사를 행하고, 전자선조사를 한 에피택셜 성장용 기판에 MOCVD로 내에서 도 1에 나타낸 1.8μm HEMT에피택셜 성장을 행하여, 저항률의 변화를 확인하였다. 또한, 도 2에 에피택셜 성장한 기판의 단면SEM의 사진을 나타낸다.
실시예 2의 CZ법에 의한 N도프 단결정 기판(100Ωcm)은, 전자선조사에 의해 저항률이 7942Ωcm인 고저항률이 되고, 그 후의 1.8μm HEMT 에피택셜 후에도 저항률이 원래로 되돌아가지 않고 저항률이 3108Ωcm인 고저항률인 것을 확인할 수 있었다. 비교예 2의 FZ 단결정 기판(4344Ωcm) 및 비교예 3의 CZ 단결정 기판(13Ωcm)은, 전자선조사에 의해 고저항률(202211Ωcm, 50713Ωcm)이 되는데, 1.8μm HEMT 에피택셜 성장 후에는 저항률이 원래의 전자선조사 전의 저항률 부근(4922Ωcm, 14Ωcm)까지 되돌아가는 것이 확인되었다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 실리콘 단결정 기판의 위에 질화물 반도체막을 형성하는 질화물 반도체 웨이퍼의 제조방법으로서,
    상기 실리콘 단결정 기판으로서, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것을 이용하여,
    이 실리콘 단결정 기판의 위에 상기 질화물 반도체막을 형성하는 공정과, 상기 실리콘 단결정 기판에 전자선을 조사함으로써 상기 실리콘 단결정 기판을 조사 전보다 고저항률화하는 공정을 포함하는 것을 특징으로 하는 질화물 반도체 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 전자선을 조사하는 공정에 있어서, 상기 조사하는 전자선의 조사량을 1×1014e/cm2 이상 1×1016e/cm2 이하로 하는 것을 특징으로 하는 질화물 반도체 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 전자선을 조사하는 공정을, 상기 질화물 반도체막을 형성하는 공정의 전에 행하는 것을 특징으로 하는 질화물 반도체 웨이퍼의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 전자선을 조사하는 공정을, 상기 질화물 반도체막을 형성하는 공정의 후에 행하는 것을 특징으로 하는 질화물 반도체 웨이퍼의 제조방법.
  5. 실리콘 단결정 기판의 위에 질화물 반도체막이 형성된 질화물 반도체 웨이퍼로서,
    상기 실리콘 단결정 기판은, 5×1014atoms/cm3 이상 5×1016atoms/cm3 이하의 농도로 질소가 도프된 것이며, 또한, 전자선이 조사된 것을 특징으로 하는 질화물 반도체 웨이퍼.
KR1020247010063A 2021-10-01 2022-09-02 질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼 KR20240072156A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021162883A JP7400789B2 (ja) 2021-10-01 2021-10-01 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
JPJP-P-2021-162883 2021-10-01
PCT/JP2022/033082 WO2023053843A1 (ja) 2021-10-01 2022-09-02 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ

Publications (1)

Publication Number Publication Date
KR20240072156A true KR20240072156A (ko) 2024-05-23

Family

ID=85780637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247010063A KR20240072156A (ko) 2021-10-01 2022-09-02 질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼

Country Status (5)

Country Link
JP (1) JP7400789B2 (ko)
KR (1) KR20240072156A (ko)
CN (1) CN118019883A (ko)
TW (1) TW202320141A (ko)
WO (1) WO2023053843A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020320A1 (ja) 2003-08-22 2005-03-03 The Kansai Electric Power Co., Inc. 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897244B2 (ja) 2005-06-14 2012-03-14 昭和電工株式会社 炭化珪素層製造方法、窒化ガリウム系半導体素子およびシリコン基板
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
DE112016002435T5 (de) * 2015-05-29 2018-02-22 Analog Devices Inc. Galliumnitridapparat mit einer an Fangstellen reichen Region
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2022050886A (ja) 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7420108B2 (ja) 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP2023019611A (ja) 2021-07-29 2023-02-09 信越半導体株式会社 半導体デバイス用基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005020320A1 (ja) 2003-08-22 2005-03-03 The Kansai Electric Power Co., Inc. 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置

Also Published As

Publication number Publication date
JP2023053693A (ja) 2023-04-13
JP7400789B2 (ja) 2023-12-19
CN118019883A (zh) 2024-05-10
WO2023053843A1 (ja) 2023-04-06
TW202320141A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
JP4844330B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2017073749A1 (ja) エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
US9508802B2 (en) Gettering process for producing semiconductor device
JP6279296B2 (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
KR20070078982A (ko) 실리콘 웨이퍼 및 그 제조방법
CN116759457A (zh) 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用
CN113793868B (zh) GaN基HEMT器件、器件外延结构及其制备方法
US9245748B2 (en) Methods for growing III-V materials on a non III-V material substrate
CN115295405B (zh) 一种提高宽禁带半导体载流子浓度的方法
KR20240072156A (ko) 질화물 반도체 웨이퍼의 제조방법, 및 질화물 반도체 웨이퍼
WO2022215464A1 (ja) 窒化物半導体ウェーハの製造方法
JP7487726B2 (ja) 窒化物半導体基板及びその製造方法
JP5532248B2 (ja) ダイヤモンド電子素子及びその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
CN111081762B (zh) 一种hemt器件的外延结构
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP5540296B2 (ja) ダイヤモンド電子素子及びその製造方法
CN115997271A (zh) 氮化物半导体晶圆及氮化物半导体晶圆的制造方法
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
JP2015053340A (ja) 窒化物系化合物半導体素子、および、窒化物系化合物半導体素子の製造方法
US20230282481A1 (en) Method for manufacturing gan-based power device and ganbased power device manufactured thereby
CN113054041B (zh) 用于光导开关的衬底及其制作方法、光导开关
WO2024100958A1 (ja) 半導体エピタキシャル基板の製造方法、半導体エピタキシャル基板、及び半導体装置