KR20070078982A - 실리콘 웨이퍼 및 그 제조방법 - Google Patents

실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR20070078982A
KR20070078982A KR1020070007283A KR20070007283A KR20070078982A KR 20070078982 A KR20070078982 A KR 20070078982A KR 1020070007283 A KR1020070007283 A KR 1020070007283A KR 20070007283 A KR20070007283 A KR 20070007283A KR 20070078982 A KR20070078982 A KR 20070078982A
Authority
KR
South Korea
Prior art keywords
silicon wafer
heat treatment
atoms
resistivity
oxygen concentration
Prior art date
Application number
KR1020070007283A
Other languages
English (en)
Other versions
KR100877771B1 (ko
Inventor
카즈나리 쿠리타
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20070078982A publication Critical patent/KR20070078982A/ko
Application granted granted Critical
Publication of KR100877771B1 publication Critical patent/KR100877771B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상인 실리콘 웨이퍼.
웨이퍼, 탄소 농도, 격자간 산소 농도

Description

실리콘 웨이퍼 및 그 제조방법 {SILICON WAFER AND METHOD FOR PRODUCING SAME}
도1 은, 본 발명의 제1 열처리 공정 및 제2 열처리 공정 후의 실리콘 웨이퍼의 잔존 격자간 산소 농도와, 제1 열처리 공정 및 제2 열처리 공정 후의 실리콘 웨이퍼에 대해 디바이스 제조 열처리 공정을 행한 후의 산소 도너 밀도와의 관계를 나타낸 그래프이다.
도2 는, 본 발명에 있어서의 열처리율을 설명하기 위한 도이다.
도3a-도3c 는, 본 발명의 실리콘 웨이퍼로부터 제조되는 고주파용 다이오드의 예를 설명하기 위한 개략 단면도이다.
도4a, 도4b 는, PIN 다이오드의 에너지-다이어그램을 설명하기 위한 도로서, 도4a 는 도3a 에 나타내는 PIN 다이오드의 에너지 다이어그램을 나타내고, 도4b 는 재결합 중심으로서 중금속을 열확산한 종래의 PIN 다이오드의 에너지 다이어그램을 나타내고 있다.
도5 는, 실험예1의 Slip의 발생 상황을 나타낸 도이다.
도6 은, 실험예2의 Slip의 발생 상황을 나타낸 도이다.
도7 은, 실험예3의 Slip의 발생 상황을 나타낸 도이다.
도8 은, 실험예4의 Slip의 발생 상황을 나타낸 도이다.
도9 는, 실험예5의 Slip의 발생 상황을 나타낸 도이다.
도10 은, 승온속도 및 1000℃에서의 유지시간과 잔존 격자간 산소 농도(잔존[Oi])와의 관계를 나타낸 그래프이다.
도11 은, 열처리 조건과 산소 도너 밀도와 잔존 격자간 산소 농도(잔존[Oi])와의 관계를 나타낸 그래프이다.
도12 는, 실리콘 단결정의 결정 부위와 저항률과의 관계를 나타낸 그래프이다.
도13 은, 실험예1~실험예4에서 이용한 실리콘 단결정의 결정 부위와 결정길이와의 관계를 나타낸 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
11 : N형 영역 12 : P형 영역
13: 고(高)비저항층(I층)
21 : n+층 22 : p+층
23 : 고비저항층(I층) 24 : n층
31 : p+층 32 : n+층
33: 고비저항층(I층) 34 : p층
발명의 분야
본 발명은, 고주파용 다이오드, 고주파용 다이오드에 적합하게 이용되는 고저항률의 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.
배경 기술
종래부터, PN 접합의 사이에 고비저항층(I(Intrinsic:진성반도체)층)을 끼운 디바이스로서, PIN 다이오드, TRAPATT 다이오드, IMPATT 다이오드 등이 있어, 고주파 스위칭용의 디바이스로서 이용되고 있다. 고비저항층은 소수 캐리어의 드리프트(drift) 영역이며, 소수 캐리어가 고비저항층을 흐르는 시간인 라이프 타임에 의해 다이오드의 스위칭 속도 특성이 제어된다.
종래, PIN 다이오드 등의 고비저항층을 가진 고주파용 다이오드를 제작할 경우, 기판으로서, 고저항화가 용이한 FZ(Floating Zone)법에 의해 제조된 FZ 결정으로 이루어진 실리콘 웨이퍼나, CZ(Czochralski)법에 의해 제조된 CZ결정으로 이루어진 실리콘 웨이퍼에 고저항 에피택셜층(<100Ωcm)을 성장한 기판 등이 이용되어져 왔다. 또한, 기판상에 Au, Pt 등의 중금속을 열확산하거나, 전자선 조사(照射)에 의해 조사 결함을 도입하거나 함으로써, 고비저항층에 있어서의 재결합 중심을 형성하고 있다.
그러나, FZ 결정으로 이루어진 실리콘 웨이퍼를 이용하여 고주파용 다이오드를 제작할 경우, FZ 결정의 대구경화가 곤란하기 때문에, 소구경의 결정을 사용할 수 밖에 없어, 생산성의 향상을 기대할 수 없다.
한편, 대구경화가 용이한 CZ 결정으로 이루어진 실리콘 웨이퍼를 이용하여 고주파용 다이오드를 제작할 경우, 이하에 나타내는 바와 같은 문제가 있었다. 즉, CZ 결정은, 석영 도가니를 이용하여 결정 육성을 행하고 있기 때문에, CZ 결정 중의 격자간 산소 농도가 높게 된다. CZ 결정 중의 산소는 디바이스 제조 공정에 있어서의 350℃~450℃ 정도의 열처리 공정에 있어서, 서멀 도너(Thermal Donor(Old Donor))나 뉴 도너(New Donor)라는 산소 도너를 형성하기 때문에, 디바이스 열처리 공정 전후에서 기판의 저항률이 변동하고, 소망하는 저항률을 얻을 수 없는 경우가 있었다.
통상의 기판에서는, 저항률이 10Ωcm 이하이기 때문에, 디바이스 열처리 공정에 의해 발생하는 산소 도너가 기판의 저항에 주는 영향은 무시할 수 있을 만큼 작다. 그러나, 고저항의 P형 결정 기판에서는 디바이스 열처리 공정에 의해 산소 도너가 발생하면, 저항률이 증가하고, 또한 산소 도너의 발생량이 증가하면, 산소 도너가 P형 불순물을 없애 P형에서 N형으로의 반전이 생겨 저항률이 감소하는 현상이 일어나기 때문에, 현저한 저항률 변동이 생긴다. 이러한 저항률의 변동을 억제하기 위한 방법으로서, 자장 인가 CZ법(MCZ법)에 의해 격자간 산소 농도가 낮은 CZ 결정을 제조하는 방법이 제안되고 있다.
그러나, MCZ법에 의해 얻어진 격자간 산소 농도가 낮은 CZ 결정으로 이루어진 실리콘 웨이퍼를 이용한 경우, 자장 인가에 의해 제조 비용이 증가하는 문제와, 격자간 산소농도가 낮기 때문에, 디바이스 열처리 공정 후의 실리콘 웨이퍼의 기계적 강도가 열화되는 문제가 생긴다. 또한, 격자간 산소 농도가 낮은 실리콘 웨이퍼는 디바이스 열처리 공정에 의해 발생하는 산소 석출 기인 결함의 밀도가 낮기 때 문에, 충분한 게터링(gettering) 능력을 얻을 수 없는 경우가 있었다.
이러한 문제를 해결하는 기술로서, 예를 들면, 특허문헌1~특허문헌3에 기재된 기술이 제안되고 있다.
일본공개특허공보 2002-100631호(특허문헌1)에는, CZ법에 의해 초기 격자간 산소 농도가 10~25ppma(JEIDA: 일본전자공업진흥협회)[7.9×1017~19.8×1017atoms/cm3 (Old-ASTM)]인 실리콘 단결정봉을 저항률이 100Ωcm 이상이 되도록 육성하고, 그 실리콘 단결정봉을 웨이퍼로 가공하여, 그 웨이퍼에 열처리를 행하는 기술이 기재되어 있다.
일본공개특허공보 2002-100632호(특허문헌2)에는, CZ법에 의해, 저항률이 100Ωcm 이상이고 초기 격자간 산소 농도가 10~25ppma[7.9×1017~19.8×1017atoms/cm3 (Old-ASTM)]이며, 질소를 도프한 실리콘 단결정봉을 육성하고, 그 실리콘 단결정봉을 웨이퍼로 가공하여, 그 웨이퍼에 열처리를 행함으로써 그 웨이퍼 중의 잔존 격자간 산소 농도를 8ppma(JEIDA: 일본전자공업진흥협회)[6.32×1017atoms/cm3 (Old-ASTM)]이하로 하는 기술이 기재되어 있다.
국제공개 제00/55367호 팸플릿(특허문헌3)에는, CZ법에 의해 저항률이 100Ωcm 이상이고 초기 격자간 산소 농도가 10~25ppma[7.9×1017~19.8×1017atoms/cm3 (Old-ASTM)]인 실리콘 단결정봉을 육성하고, 그 실리콘 단결정봉을 웨이퍼로 가공 하여, 그 웨이퍼에 산소 석출 열처리를 행하여 웨이퍼 중의 잔존 격자간 산소 농도를 8ppma[6.32×1017atoms/cm3 (Old-ASTM)]이하로 하는 기술이 기재되어 있다.
특허문헌1~특허문헌3에 기재된 기술에 의하면, 격자간 산소 농도가 높은 범용의 CZ 결정을 이용함으로써 제조 비용을 억제할 수 있고, 웨이퍼에 열처리를 행함으로써 잔존 격자간 산소 농도를 저하시킬 수 있다. 또한, 잔존 격자간 산소 농도가 낮기 때문에, 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있다. 또한, 잔존 격자간 산소 농도를 저하시키기 위해 산소 석출 열처리를 행함으로써, 벌크 영역에 중금속의 게터링싱크로서 역할하는 고밀도의 산소 석출 기인 결함을 발생시킴으로써, 게터링 능력의 향상도 기대할 수 있다.
그러나, 특허문헌1~특허문헌3에 기재된 기술에서는, 격자간 산소 농도가 높은 고저항률의 실리콘 웨이퍼에 고온에서 장시간의 열처리를 행함으로써, 고밀도의 산소 석출 기인 결함을 발생시킴과 함께, 실리콘 웨이퍼 중의 잔존 격자간 산소 농도를 충분히 저하시키는 것이 필수가 되기 때문에, 이하에 나타내는 문제가 생긴다.
첫째로, 특허문헌1~특허문헌3에 기재된 기술에서는, 과잉한 산소 석출 기인 결함의 생성에 의해 잔존 격자간 산소 농도를 극단적으로 저하시키고 있기 때문에, 실리콘 웨이퍼의 기계적 강도가 낮다는 문제가 있다. 실리콘 웨이퍼의 잔존 격자간 산소 농도를 저하시키는 것은, 기계적 강도를 열화시키는 원인이 될 수 있다. 이것은 열처리 중의 실리콘 웨이퍼에 웨이퍼 지지부 등으로부터 발생한 Slip 전위가 격 자간 산소에 의해 고착되는 결과, Slip 길이가 산소 농도의 상승과 함께 저하되는 것(M.Akatsuka 등,Jpn.J.Appl.Phys.,36(1997)L1422: 비특허문헌1)을 보더라도 분명하다. 또한, 강도에 영향을 주는 인자인 산소 석출 기인 결함은 열이나 자중응력이 작은 경우에는 Slip 전위의 운동을 억제하기 때문에 강도를 향상시키지만, 열이나 자중응력이 큰 경우에는 Slip 전위원이 되어, 강도를 저하시켜 웨이퍼의 휨 등을 생기게 하는 위험성이 높다는 것이 알려져 있다(K.Sueoka 등, Jpn.J.Appl.Phys.,36(1997)7095: 비특허문헌2). 디바이스 열처리 공정에 있어서 실리콘 웨이퍼에 부가되는 열이나 자중응력은, 열처리 조건에 의존하는 것이며, 특허문헌1~특허문헌3에 기재된 기술에서는 실리콘 웨이퍼의 기계적 강도가 낮아져 버린다.
둘째로, 특허문헌1~특허문헌3에 기재된 기술에서는, 상술한 바와 같이, 고온에서 장기간의 열처리를 행하는 것이 필수가 되기 때문에, 열처리에 따른 제조 비용이 크다는 문제가 있다. 이 때문에, 격자간 산소 농도가 높은 범용의 CZ 결정을 육성함으로써 제조 비용을 억제할 수는 있지만, 최종제품의 가격은 비싸져 버린다.
셋째로, 특허문헌1~특허문헌3에 기재된 기술에서는, 열처리시에 열처리 로(爐) 내에서 실리콘 웨이퍼가 중금속 오염되는 것이 문제가 되고 있었다. 예를 들면, 특허문헌1에 있어서의 잔존 격자간 산소 농도를 저하시키기 위한 열처리 프로세스 시간은 최대 47시간, 최소 17시간이다. 열처리시간이 길어지면 질수록, 실리콘 웨이퍼가 중금속 오염되기 쉬워지기 때문에, 상기와 같은 장시간의 열처리에서는 열처리 로 내에서 실리콘 웨이퍼가 중금속 오염될 가능성이 높았다.
넷째로, 특허문헌1~특허문헌3에 기재된 실리콘 웨이퍼를 이용하여 고비저항층을 가진 고주파용 다이오드를 제작할 경우, 기판상에 Au, Pt 등의 중금속을 열확산하거나, 전자선 조사에 의해 조사 결함을 도입하거나 함으로써, 고비저항층에 있어서의 재결합 중심을 형성할 필요가 있다. 이 때문에 고주파용 다이오드를 제작하는 수고와 제조 비용이 드는 것이 문제가 되고 있었다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 고주파용 다이오드의 제작에 최적한 고저항인 것이며, 게터링에 필요한 산소 석출 기인 결함 밀도가 확보되어, 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 충분한 기계적 강도를 가지며, 고주파용 다이오드를 제작할 경우에 고비저항층에 있어서의 재결합 중심을 형성할 필요가 없는 고저항률 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
또한, 열처리 시간이 짧고, 열처리 로 내에서의 실리콘 웨이퍼의 중금속 오염이 생기기 어렵고, 상술한 실리콘 웨이퍼를 고품질, 저비용으로 제조할 수 있는 고저항률의 실리콘 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
또한, 상술한 실리콘 웨이퍼를 이용한 저렴하고, 고비저항층의 저항률이 충분히 높고 노이즈가 적은 고주파용 다이오드에 이용하기에 적합한 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
또한, 고저항 CZ 결정을 육성한 후, 가공된 웨이퍼에 행하는 열처리 공정을 단축함으로써 경제성이 우수하고, 게다가 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 나아가서는 벌크에 형성되는 산소 석출 기인 결함(산소 석출핵 또는 산소 석출물)이 재결합 중심이 되기 때문에, 종래 기술에서 필요로 하는 Au, Pt 등의 중금속을 열확산하거나, 전자선 조사에 의해 조사 결함을 도입하거나 하여 재결합 중심을 형성할 필요가 없고, 또한 게터링 능력, 웨이퍼의 기계적 강도가 높고, 라이프 타임 제어가 가능하고 수율이 높고 저비용인 고주파용 다이오드를 제조 가능한 고저항률의 실리콘 웨이퍼 및 그 제조방법을 제공하는 것을 목적으로 한다.
발명의 요지
상기 과제를 해결하기 위해, 본 발명의 실리콘 웨이퍼는, 탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상인 실리콘 웨이퍼인 것을 특징으로 한다.
상기 실리콘 웨이퍼에 있어서는, 격자간 산소 농도가 6.5×1017~10.0×1017atoms/cm3 인 것으로 할 수 있다.
상기 실리콘 웨이퍼에 있어서는, 저항률이 600~1000Ωcm 인 것으로 할 수 있다.
또한, 상기 실리콘 웨이퍼에 있어서는, 산소 석출 기인 결함을 고주파 다이오드에 있어서의 P형 영역과 N형 영역의 사이에 배치되는 고비저항층에 있어서의 재결합 중심으로서 이용할 수 있다.
또한, 상기 실리콘 웨이퍼의 편면에 P형 영역을 형성하고, 다른 면에 N형 영역을 형성함으로써 제작된 실리콘 웨이퍼는, P형 영역과 N형 영역과, 상기 P형 영역과 N형 영역의 사이에 배치되는 고비저항층을 가진 고주파 다이오드의 제조에 이용할 수 있다. 그 경우, 상기 산소에 기인하여 생긴 산소 석출 기인 결함이, 상기 고비저항층에 있어서의 재결합 중심으로서의 역할을 가질 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조방법은, 탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상인 실리콘 웨이퍼의 제조방법으로서, 저항률이 100Ωcm 이상, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3 , 탄소 농도가 5×1015~5×1017atoms/cm3 의 실리콘 단결정을 CZ법에 의해 육성하는 단결정 육성 공정과, 상기 실리콘 단결정을 슬라이스하여 얻어진 실리콘 웨이퍼를, 아르곤, 질소, 또는 그들의 혼합 가스 분위기 중에서, 700℃부터 1~2℃/min의 승온속도로 1000℃까지 승온하는 제1 열처리 공정을 구비하는 것을 특징으로 한다.
상기 실리콘 웨이퍼의 제조방법에서는, 상기 제1 열처리 공정에 있어서, 1000℃에서 0~6시간 유지하는 제조방법으로 해도 좋다.
또한, 상기 실리콘 웨이퍼의 제조방법에서는, 상기 제1 열처리 공정 후, 아르곤, 수소, 또는 그들의 혼합 가스 분위기 중에서, 1200℃에서 1~2시간 유지하는 제2 열처리 공정을 구비하는 제조방법으로 할 수 있다.
또한, 상기의 실리콘 웨이퍼의 제조방법에서는, 격자간 산소 농도가 6.5× 1017~10.0×1017atoms/cm3 인 제조방법으로 할 수 있다.
또한, 본 발명의 실리콘 웨이퍼에 있어서는, 상기의 어느 하나에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조되어, 저항률이 600~1000Ωcm인 방법으로 할 수 있다.
본 발명자들은, 종래 기술에 있어서의 문제의 주된 원인이, 과잉한 산소 석출 기인 결함의 생성에 의한 잔존 격자간 산소 농도의 극단적인 저하에 있다고 판단하여, 고저항률 실리콘 웨이퍼에 있어서의 산소 석출 기인 결함의 생성에 기여하는 산소 도너의 억제 방법에 대해 검토했다.
그 결과, 탄소가 첨가된 실리콘 웨이퍼로 하는 것이 산소 석출 기인 결함의 생성의 촉진에 유효하며, 그리고 또한 산소 도너, 특히 서멀 도너의 생성의 억제에 유효하다는 것을 찾아냈다.
탄소를 첨가하는 것이 산소 도너의 생성 억제에 유효한 것은, 100Ωcm 이하의 저항률을 가진 실리콘 단결정에서는 공지이다(A.B.Bean 등,J.Phys.Chem. Solids,1972,Vol.33,pp 255-268: 비특허문헌3). 예를 들면, 저항률이 10Ωcm 이하의 통상의 CZ 결정의 경우, 산소 도너의 억제에 필요한 탄소 첨가 농도는 1×1018atoms/cm3 이다. 그러나, 저항률이 10Ωcm 이하인 실리콘 단결정의 경우와 같은 고농도인 탄소를, 저항률이 100Ωcm 이상인 고저항률 CZ 결정에 첨가한 경우, 유전위화(有轉位化) 등의 문제가 생길 가능성이 높기 때문에 현실적이지 않다. 본 발명자들은 예의 연구함으로써, 100Ωcm 이상인 고저항률 CZ 결정을 육성할 때에, CZ 결정의 단결정화에 영향을 주지 않고 산소 도너를 억제할 수 있는 탄소 농도를 찾아냈다.
또한, 본 발명자들은, 실리콘 웨이퍼를 아르곤, 질소, 또는 그들의 혼합 가스 분위기(비산화성 분위기) 중에서, 700℃부터 1~2℃/min의 승온속도로 1000℃까지 승온하고, 1000℃에서 0~6시간 유지하는 제1 열처리 공정을 행함으로써, 이하에 나타내는 바와 같이, 짧은 열처리 시간으로, 더욱 뉴 도너 등의 산소 도너를 보다 효과적으로 억제할 수 있는 것을 찾아냈다.
여기서의 제1 열처리는, 저온에서의 램핑(ramping)에 의해 미소한 산소 석출 기인 결함(BMD:Bulk Micro Defect)의 형성, 성장을 목적으로 하고 있다.
제1 열처리 공정에 있어서의 승온속도가 1℃/min 미만이면, 실리콘 웨이퍼 중의 산소 석출 기인 결함이 과다하게 되어, 바람직하지 않다. 또한, 승온속도가 2℃/min을 초과하면, Slip이 생기기 쉬워지기 때문에 바람직하지 않다.
제1 열처리 공정에 있어서의 유지시간이 상기 범위 미만이면, 잔존 격자간 산소 농도를 충분히 저하시킬 수 없는 우려가 있다. 또한, 제1 열처리 공정에 있어서의 유지시간이 상기 범위를 초과하면, 잔존 격자간 산소 농도가 너무 낮아져 실리콘 웨이퍼의 기계적 강도가 열화되는 경우가 있다. 또한, 상기 유지 시간이 상기 범위를 초과하면, 실리콘 웨이퍼가 중금속 오염되는 가능성이 높아지고, 열처리에 따른 제조 비용도 비싸진다.
또한, 본 발명자들은 예의 연구함으로써, 제1 열처리 공정 후의 실리콘 웨이퍼에 대해, 아르곤, 수소, 또는 그들의 혼합 가스 분위기(비산화성 분위기) 중에 서, 1200℃, 1~2시간 유지하는 제2 열처리 공정을 행함으로써, 더욱 뉴 도너 등의 산소 도너를 보다 효과적으로 억제할 수 있는 것을 찾아냈다.
또한, 제2 열처리는 산소의 바깥쪽 확산에 의한 DZ(Denuded Zone)층(표면 무결함 영역)의 형성 및 산소 석출 기인 결함의 성장을 목적으로 하고 있다. 제2 열처리 공정에 의해 산소 도너가 억제되는 이유는, 산소 클러스터(cluster)인 서멀 도너나 BMD가 초기 형태인 뉴 도너가, 1200℃ 이상의 고온 열처리에 의해 용해 또는 결합 형태의 변화에 의해 전기적으로 불활성화 하기 때문이라고 추측된다.
제2 열처리 공정에 있어서의 유지시간이 상기 범위 미만이면, 잔존 격자간 산소 농도를 충분히 저하시킬 수 없는 우려가 있다. 또한, 제2 열처리 공정에 있어서의 유지 시간이 상기 범위를 초과하면, 잔존 격자간 산소 농도가 너무 낮아져 실리콘 웨이퍼의 기계적 강도가 열화되는 경우가 있다. 또한, 상기 유지 시간이 상기 범위를 초과하면, 실리콘 웨이퍼가 중금속 오염될 가능성이 높아지고, 열처리에 따른 제조 비용도 비싸진다.
또한, 본 발명자들은 저항률이 100Ωcm 이상, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3의 실리콘 웨이퍼라도, 탄소 농도가 5×1015~5×1017atoms/cm3 인 것으로서, 상술한 제1 열처리 공정 후의 실리콘 웨이퍼 또는, 제1 열처리 공정 및 제2 열처리 공정 후의 실리콘 웨이퍼의 경우, 디바이스 제조 열처리 공정 등의 후공정(디바이스 제조 열처리 공정)에 의한 산소 도너의 생성량(산소 도너 밀도의 증가량)이 1×1013cm-3 이하이면, 디바이스 제조 열처리 공정에 의한 저 항률의 변동을 억제할 수 있고, 디바이스 제조 열처리에 의해 저항률이 저하되지 않는 것을 찾아냈다.
여기서, 초기 격자간 산소 농도가 8.0×1017atoms/cm3 미만이면, 실리콘 웨이퍼로 되는 실리콘 단결정을, MCZ법을 이용하지 않고 CZ법에 의해 육성하는 것이 곤란해지는 경우가 있기 때문에 바람직하지 않다. 또한, 초기 격자간 산소 농도가 16.0×1017atoms/cm3 를 초과하는 경우, 디바이스 제조 열처리 공정에 의한 산소 도너의 생성량(산소 도너 밀도의 증가량)이 1×1013cm-3 이하가 되는 실리콘 웨이퍼를 얻을 수 없는 경우가 있어 바람직하지 않다.
디바이스 제조 열처리 공정 후의 산소 도너 밀도는, 디바이스 제조 열처리 공정에 있어서의 열처리 조건과 디바이스 제조 열처리 공정 전의 격자간 산소 농도에 의해 결정된다. 이 때문에, 본 발명자들은 디바이스 제조 열처리 공정 후의 산소 도너 밀도와, 디바이스 제조 열처리 공정에 있어서의 열처리 조건과, 디바이스 제조 열처리 공정 전의 격자간 산소 농도와의 관계를 조사했다. 그 결과를 도1 에 나타낸다.
도1 은, 실리콘 웨이퍼에 대해, 아르곤(Ar) 가스 분위기 중, 700℃부터 1℃/min의 승온속도로 1200℃까지 승온하고, 1시간 유지하는 열처리를 행한 후의 잔존 격자간 산소 농도와, 상기의 열처리를 거친 실리콘 웨이퍼에 대해 디바이스 제조 열처리 공정을 행한 후의 산소 도너 밀도와의 관계를 나타낸 그래프이다. 도1 에 있어서의 「잔존 격자간 산소 농도(잔존[Oi])」란, 디바이스 제조 열처리 공정 전 의 실리콘 웨이퍼에 존재하는 격자간 산소 농도를 말하는 것이다.
도1 에 나타내는 바와 같이, 400℃, 1시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 13.5×1017atoms/cm3 이하이면, 산소 도너 밀도를 1×1013cm-3 이하로 억제할 수 있다. 마찬가지로, 400℃, 2시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 12.0×1017atoms/cm3 이하, 450℃, 1시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 9.5×1017atoms/cm3 이하, 450℃, 2시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 7.5×1017atoms/cm3 이하, 450℃, 5시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 6.5×1017atoms/cm3 이하, 450℃, 12시간의 디바이스 제조 열처리 공정을 행한 경우, 잔존 격자간 산소 농도가 5.0×1017atoms/cm3 이하이면 산소 도너 밀도를 1×1013cm-3 이하로 억제할 수 있다.
통상, 산소 도너의 발생이 염려되는 디바이스 제조 열처리 공정은, 배선 소결(sintering) 공정이며, 일반적인 소결 공정의 열처리 조건은 400℃, 1시간 또는 450℃, 5시간이다.
따라서, 본 발명에 있어서는, 잔존 격자간 산소 농도는, 400℃, 1시간의 디바이스 제조 열처리 공정을 행한 경우에 산소 도너 밀도를 1×1013cm-3 이하로 억제 할 수 있는 농도인 13.5×1017atoms/cm3 이하가 되는 것이 바람직하다. 그러나, 잔존 격자간 산소 농도를, 450℃, 5시간의 디바이스 제조 열처리 공정을 행한 경우에 산소 도너 밀도를 1×1013cm-3 이하로 억제할 수 있는 농도인 6.5×1017atoms/cm3 미만으로 하면 실리콘 웨이퍼의 기계적 강도가 열화된다. 또한, 잔존 격자간 산소 농도를 6.5×1017atoms/cm3 미만으로 하려면, 상술한 디바이스 제조 열처리 공정 전의 열처리에 가하여 더욱 장시간의 열처리를 행해야 되는 우려가 생기고, 열처리 로 내에서의 실리콘 웨이퍼의 중금속 오염의 문제나 열처리에 따른 제조 비용이 비싸지는 문제가 생긴다. 게다가, 본 발명에 있어서는 잔존 격자간 산소 농도는 6.5×1017atoms/cm3 이상이 된다.
본 발명의 실리콘 웨이퍼는 상술한 지식을 기초로 하여 완성시킨 것이며, 탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상인 것이다.
본 발명의 실리콘 웨이퍼는, 디바이스 제조 열처리의 소결 열처리 공정에 의해 저항률이 저하되지 않는 것이기 때문에, 고비저항층의 저항률이 충분히 높고 노이즈가 적은 고주파용 다이오드의 제작에 최적이다. 또한, 본 발명의 실리콘 웨이퍼에서는, 격자간 산소 농도가 6.5×1017~10.0×1017atoms/cm3 인 것으로 함으로써, 디바이스 제조 열처리가 예를 들면 450℃로 높은 경우라도 저항률이 저하되지 않는 것으로 할 수 있다.
또한, 본 발명의 실리콘 웨이퍼는, 탄소 농도가 5×1015~5×1017atoms/cm3 이며, 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 이상이기 때문에, 게터링에 필요한 산소 석출 기인 결함 밀도가 확보되어, 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 게다가, 과잉한 산소 석출 기인 결함의 생성이 억제되기 때문에, 충분한 기계적 강도를 가진 것이 된다.
또한, 본 발명의 실리콘 웨이퍼에 의하면, 실리콘 웨이퍼 내에 충분한 산소 석출 기인 결함을 확보할 수 있기 때문에, 실리콘 웨이퍼 내의 산소 석출 기인 결함을, 고주파용 다이오드의 P형 영역과 N형 영역과의 사이에 배치되는 고비저항층에 있어서의 재결합 중심으로서 이용할 수 있다. 따라서, 본 발명의 실리콘 웨이퍼를 이용하여 고주파용 다이오드를 제작할 경우, 고비저항층에 있어서의 재결합 중심을 형성할 필요가 없이, 종래와 비교하여 다이오드를 제작하는 공정을 단축할 수 있고, 용이하고 저렴하게 고주파용 다이오드를 제작할 수 있다.
이에 대해, 예를 들면, MCZ법에 의해 얻어진 격자간 산소 농도가 낮은 CZ결정으로 이루어진 실리콘 웨이퍼는, 디바이스 열처리 공정에 의해 발생하는 산소 석출 기인 결함의 밀도가 낮기 때문에, 재결합 중심으로서 산소 석출 기인 결함을 이용할 수 없다.
또한, 저항률이 600~1000Ωcm인 실리콘 웨이퍼로 함으로써, 고비저항층의 저항률이 매우 높고 매우 노이즈가 적은 고품질인 고주파용 다이오드를 제작할 수 있 는 것이 된다.
또한, 본 발명의 실리콘 웨이퍼는 저항률이 100Ωcm 이상, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3, 탄소 농도가 5×1015~5×1017atoms/cm3의 실리콘 단결정을 CZ법에 의해 육성하는 단결정 육성 공정과, 상기 실리콘 단결정을 슬라이스하여 얻어진 실리콘 웨이퍼를, 아르곤, 질소, 또는 그들의 혼합 가스 분위기 중에서, 700℃부터 1~2℃/min의 승온속도로 1000℃까지 승온하는 제1 열처리 공정을 행함으로써 얻을 수 있다.
또한, 상기의 실리콘 웨이퍼의 제조방법에서, 제1 열처리 공정에 있어서 1000℃에서 0~6시간 유지함으로써 제조되는 실리콘 웨이퍼를 이용하면, 디바이스 열처리 공정에서의 산소 도너의 발생을 보다 효과적으로 억제할 수 있다.
또한, 상기의 실리콘 웨이퍼의 제조방법에 있어서, 상기 제1 열처리 공정 후, 아르곤, 수소, 또는 그들의 혼합 가스 분위기 중에서, 1200℃에서 1~2시간 유지하는 제2 열처리 공정을 구비하는 것으로 제조되는 실리콘 웨이퍼를 이용하면, 디바이스 열처리 공정에서의 산소 도너의 발생을 보다 효과적으로 억제할 수 있다.
본 발명의 실리콘 웨이퍼의 제조방법에 의하면, 열처리 시간이 짧기 때문에, 열처리 로 내에서의 실리콘 웨이퍼의 중금속 오염이 생기기 어렵고, 상술한 실리콘 웨이퍼를 고품질이면서 저비용으로 제조할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조방법에 의하면, CZ법에 의해 육성된 실리콘 단결정을 이용하기 때문에, 대구경화가 용이하다. 또한, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3 의 실리콘 단결정을 이용할 수 있고, MCZ법을 이용하지 않고 실리콘 단결정을 얻을 수 있기 때문에, 자장 인가에 의한 제조비용을 삭감하는 것이 가능하게 된다.
본 발명의 실리콘 웨이퍼를 이용하면, 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 실리콘 웨이퍼 내에 있어서의 산소 석출 기인 결함을 소망하는 상태로 제어하는 것이 가능하게 된다. 그 때문에, 실리콘 웨이퍼는 충분한 기계적 강도를 가짐과 함께, 산소 석출물 자신이 Slip 전위원이 되는 것이 방지된다. 이러한 실리콘 웨이퍼를 고주파 다이오드의 제조에 이용하면, 실리콘 웨이퍼 내의 산소 석출 기인 결함을 고주파용 다이오드의 P형 영역과 N형 영역과의 사이에 배치되는 고비저항층에 있어서의 재결합 중심으로서 이용할 수 있고, 라이프 타임 제어를 위한 재결합 중심(Au, Pt 등에 의한 재결합 중심, 또는, 전자선 조사 결함에 의한 재결합 중심 등) 형성 처리를 필요로 하지 않기 때문에, 고주파 다이오드 제조시의 처리 공정수를 감소할 수 있다. 상기 실리콘 웨이퍼는 충분한 게터링 능력을 가지고, 디바이스 제조 열처리에 의해서도 저항률이 소망하는 범위에서 변화되지 않기 때문에, 처리 시간을 단축하여 제조비용을 저감시킬 수 있다. 따라서 본 발명이 제공하는 실리콘 웨이퍼는, 고품질이면서 저렴한 값으로, 고비저항층의 저항률이 충분히 높고 노이즈가 적은 고주파용 다이오드의 제작에 적합하다.
바람직한 실시형태
이하, 도면을 참조하여 본 발명에 대해 상세하게 설명한다.
본 발명의 실리콘 웨이퍼는, 탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상으로서, 디바이스 제조 열처리의 소결 열처리 공정에 의해 저항률이 저하되지 않는 것이다.
또한, 본 발명에 있어서, 산소 농도란 ASTM F121-1979(Old ASTM)에 기초하여 규정되는 산소 농도이며, 탄소 농도란 ASTM F123-1981에 기초하여 규정되는 탄소 농도이다.
본 발명의 실리콘 웨이퍼를 제조하려면, 먼저 CZ법에 의해, 저항률이 100Ωcm 이상, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3 , 탄소 농도가 5×1015~5×1017atoms/cm3 의 실리콘 단결정을 육성한다(단결정 육성 공정). 이 때, 도가니의 회전수, 도입하는 가스의 종류 및 유량, 실리콘 융액의 온도 분포 및 대류 등의 인상 조건을 적절히 조절함으로써, 상술한 소망하는 실리콘 단결정을 육성할 수 있다.
이어서, 얻어진 실리콘 단결정을, 와이어 소우나 슬라이서 등의 절단 장치로 슬라이스하여, 모따기, 래핑, 에칭, 연마 등의 공정을 필요에 따라 행하여 실리콘 웨이퍼로 한다.
그 후, 도2 에 나타내는 바와 같이, 얻어진 실리콘 웨이퍼에 대해, 램프 가열 방식을 채용한 열처리 로 등을 이용하여, 아르곤, 질소, 또는 그들의 혼합 가스 분위기 중에서, 700℃부터 1~2℃/min의 승온속도로 1000℃까지 승온하고, 1000℃에서 0~6시간 유지하는 제1 열처리 공정을 행한다. 또한, 도2 에 나타내는 바와 같이, 제1 열처리 공정 후의 실리콘 웨이퍼를, 제1 열처리 공정과 마찬가지의 램프 가열 방식을 채용한 열처리 로 등을 이용하여 1200℃까지 승온하고, 아르곤, 수소, 또는 그들의 혼합 가스 분위기 중에서, 1200℃, 1~2시간 유지하는 제2 열처리 공정을 행하여, 냉각함으로써 본 발명의 실리콘 웨이퍼를 얻을 수 있다.
다음으로, 본 발명의 실리콘 웨이퍼를 적용하는 고주파용 다이오드에 대해 설명한다.
도3a-도3c 는, 본 발명의 실리콘 웨이퍼로부터 제조되는 고주파용 다이오드의 예를 설명하기 위한 개략 단면도이다. 도3a 에 나타내는 고주파용 다이오드는, PIN 다이오드이며, 본 발명의 실리콘 웨이퍼에, P형 영역(12)과, N형 영역(11)과, P형 영역(12)과 N형 영역(11)과의 사이에 배치된 고비저항층(I층)(13)을 형성한 것이다. 도3a 에 나타내는 고주파용 다이오드는, 고비저항층에 있어서의 재결합 중심으로서 실리콘 웨이퍼 내의 BMD를 이용하는 것이다.
도3a 에 나타내는 고주파용 다이오드는 이하와 같이 하여 제조할 수 있다.
먼저, 본 발명의 실리콘 웨이퍼를 준비하고, 표면으로부터 2㎛ 정도의 위치에 1×1018atoms/cm3 정도의 농도로 붕소(boron)(B)를 확산한다. 여기에서의 붕소의 확산은 1000℃ 정도의 온도에서의 열확산법이나 이온 주입법 등에 의해 행할 수 있다.
다음으로, 붕소가 확산된 실리콘 웨이퍼의 이면에, 이면으로부터 2㎛ 정도의 위치에 1×1018atoms/cm3 정도의 농도로 인(P)을 확산한다. 여기에서의 인의 확산은 850℃ 정도의 온도에서의 열확산법이나 이온 주입법 등에 의해 행할 수 있다.
이어서, 실리콘 웨이퍼의 표면에 전자 빔 증착에 의해 Au 전극을 형성하고, 실리콘 웨이퍼의 이면에 전자빔 증착에 의해 Al 전극을 형성한다.
그 후, 실리콘 웨이퍼로부터 다이오드를 잘라내어, 메사 에칭(Mesa Etching)을 행하고, 메사 에칭 후의 에칭면에 실리콘 수지를 도포한다(단면의 패시베이션(passivation)처리).
도3b 는, 본 발명의 실리콘 웨이퍼로부터 제조되는 고주파용 다이오드의 다른 예를 설명하기 위한 개략 단면도이다. 도3b 에 나타내는 고주파용 다이오드도 고비저항층에 있어서의 재결합 중심으로서 실리콘 웨이퍼 내의 BMD를 이용하는 것이다.
도3b 에 나타내는 고주파용 다이오드는 IMPATT 다이오드이며, 상기 실리콘 웨이퍼에, p+층(22)과, n+층(21)과, 고비저항층(I층)(23)과, p+층(22)과 고비저항층(I층)(23)과의 사이에 배치된 n층(24)을 형성한 것이다. IMPATT 다이오드는 부성(負性) 저항을 이용한 발진소자이다.
IMPATT 다이오드에서는, 반도체 중에서의 임팩트 이온화에 의해 생성된 캐리어를 포화 드리프트 속도로 이동시킨다. 이 때, 생성된 캐리어에 의한 전류의 위상과 인가 전압과의 사이에 π/2의 위상차가 나타나, 실효적인 저항 성분이 마이너 스, 즉 부성(負性) 저항이 나타난다.
도3b 에 나타내는 고주파용 다이오드는, 상기의 PIN 다이오드와 마찬가지의 수법에 의해 p+층(22)과, n+층(21)과, 고비저항층(I층)(23)과, n층(24)을 실리콘 웨이퍼에 형성하여 제조할 수 있다.
도3c 는, 본 발명의 실리콘 웨이퍼로부터 제조되는 고주파용 다이오드의 다른 예를 설명하기 위한 개략 단면도이다. 도3c 에 나타내는 고주파용 다이오드도 고비저항층에 있어서의 재결합 중심으로서 실리콘 웨이퍼 내의 BMD를 이용하는 것이다.
도3c 에 나타내는 고주파용 다이오드는, IMPATT 다이오드이며, 상기 실리콘 웨이퍼에, p+층(31)과, n+층(32)과, 고비저항층(I층)(33)과, p+층(32)과 고비저항층(I층)(33)과의 사이에 배치된 p층(34)을 형성한 것이다.
도3c 에 나타내는 고주파용 다이오드는, 상기의 PIN 다이오드와 마찬가지의 수법에 의해 p+층(31)과,0 n+층(32)과, 고비저항층(I층)(33)과, p층(34)을 실리콘 웨이퍼에 형성하여 제조할 수 있다.
다음으로, 도3a 에 나타내는 PIN 다이오드의 에너지 다이어그램을 설명한다. 도4 는, PIN 다이오드의 에너지 다이어그램을 설명하기 위한 도로서, 도4a 는 도3a 에 나타내는 PIN 다이오드의 에너지 다이어그램을 나타내고, 도4b 는 재결합 중심으로서 중금속을 열확산한 종래의 PIN 다이오드의 에너지 다이어그램을 나타내고 있다. 도4 에 있어서, 부호Ec는 전도대의 바닥 에너지이며, 부호Ef는 페르 미(Fermi) 준위이며, 부호Ev는 가전자대의 정상 에너지이다.
도4b 에 나타내는 바와 같이, 종래의 PIN 다이오드에서는, 스위칭 속도는 열확산한 중금속의 깊은 에너지 준위의 활성화 에너지, 포획 단면적, 중금속의 농도에 강하게 의존한다. 예를 들면, 도4b 에 나타내는 바와 같이, 중금속으로서 Pt를 열확산시킨 경우, Ev+0.33eV에 깊은 에너지 준위가 형성되어 라이프 타임이 결정된다. 또한, 예를 들면, 도4b 에 나타내는 바와 같이, 중금속으로서 Au, Pt를 열확산시킨 경우, Ev+0.42eV에 깊은 에너지 준위가 형성되어 라이프 타임이 결정된다.
이에 대해, 도4a 에 나타내는 바와 같이, 본 발명의 실리콘 웨이퍼로부터 제조되는 PIN 다이오드에서는, 실리콘 웨이퍼 내의 BMD에 의해 도입되는 깊은 에너지 준위가, 가전자대의 정상 에너지(Ev)로부터 페르미 준위(Ef)까지 연속적으로 형성된다. 따라서, 도4b 에 나타내는 종래의 PIN 다이오드와 비교하여, 라이프 타임을 넓은 범위로 제어할 수 있고, 스위칭 속도의 제어폭의 자유도가 커진다.
「실험예1~실험예4」
CZ법에 의해, 도13 에 나타내는 결정길이 1160mm의 실리콘 단결정을 육성하여 슬라이스하고, 도13 에 나타내는 정상부(Top), 중간부(Middle), 저부(Bottom)의 각 결정 부위마다에 50매의 경면 가공한 실리콘 웨이퍼를 얻었다. 각 결정 부위마다의 저항률, 초기 격자간 산소 농도, 탄소 농도의 평균치를 이하에 나타낸다. 정상부는 저항률이 980Ωcm, 초기 격자간 산소 농도가 15.9×1017atoms/cm3 (OLD ASTM), 탄소 농도가 4.8×1015atoms/cm3 , 중간부는 저항률이 831Ωcm, 초기 격자간 산소 농도가 14.6×1017atoms/cm3 (OLD ASTM), 탄소 농도가 1.5×1016atoms/cm3, 저부는 저항률이 599Ωcm, 초기 격자간 산소 농도가 13.4×1017atoms/cm3 (OLD ASTM), 탄소 농도가 5.9×1016atoms/cm3이었다.
이와 같이 하여 얻어진 각 결정 부위의 실리콘 웨이퍼를 이용하여, 램프 가열 방식을 채용한 열처리 로에서, 아르곤 가스 분위기 중, 700℃부터 0.5℃/min, 1.0℃/min, 1.5℃/min, 2.0℃/min의 승온속도로 1000℃까지 승온하는 열처리를 행하였다. 그리고, 열처리 후의 실리콘 웨이퍼에 4MPa의 열응력을 부가하여, Slip의 발생 상황을 조사했다. 그 결과를 도5~도8 에 나타낸다.
Slip의 발생 상황은 X선 사진을 육안 관찰하여, 1mm 이상의 Slip이 확인된 경우를 Slip이 발생했다고 판단했다.
「실험예5」
CZ법에 의해, 저항률이 1000Ωcm 이상, 초기 격자간 산소 농도가 14.5×1017atoms/cm3 (OLD ASTM)의 실리콘 단결정을 육성하여 슬라이스하고, 얻어진 실리콘 웨이퍼에 대해, 램프 가열 방식을 채용한 열처리 로를 이용하여, 아르곤 가스 분위기 중에서, 700℃부터 5℃/min의 승온속도로 1000℃까지 승온하는 열처리를 행하였다. 그리고, 열처리 후의 실리콘 웨이퍼에 4MPa의 열응력을 부가하여, 실험예1~실험예4와 마찬가지로 하여 Slip의 발생 상황을 조사했다. 그 결과를 도9 에 나타낸다.
도5~도9 에 나타내는 바와 같이, 실리콘 단결정의 결정 부위에 관계없이, 실험예2~실험예4의 승온속도가 1.0~2.0℃/min인 것에서는, 실험예5와 비교하여 Slip이 적어졌다. 또한, 승온속도가 2.0℃/min인 실험예4보다도 승온속도가 1.5℃/min인 실험예3 쪽이 Slip이 보다 한층 적었다. 또한, 실험예4에서는 앞뒤 양면에 Slip이 발생했지만, 실험예3에서는 이면뿐이었다. 또한, 승온속도가 1.0℃/min인 실험예2에서는 Slip이 보이지 않았다. 또한, 승온속도가 0.5℃/min인 실험예1에서는 실리콘 웨이퍼 중의 미소한 산소 석출 기인 결함이 과다하게 되어, 산소 석출 기인 결함을 기점으로 한 Slip이 발생했다.
「실험예6」
CZ법에 의해, 저항률이 1000Ωcm 이상, 초기 격자간 산소 농도가 14.5×1017atoms/cm3 (OLD ASTM), 탄소 농도가 1.5×1016atoms/cm3의 실리콘 단결정을 육성하여 슬라이스하고, 얻어진 실리콘 웨이퍼에 대해, 램프 가열 방식을 채용한 열처리 로를 이용하여, 아르곤 가스 분위기 중, 700℃부터 1000℃까지의 승온속도를 1~2℃/min의 범위로 변화시켜 승온하고, 1000℃에서의 유지시간을 0~6시간의 범위에서 변화시켜, 각각 다른 열처리 조건인 제1 열처리 공정을 행하여, 제1 열처리에 있어서의 열처리 조건과 잔존 격자간 산소 농도와의 관계를 조사했다. 그 결과를 도10 에 나타낸다.
도10 은, 승온속도 및 1000℃에서의 유지시간과 잔존 격자간 산소 농도(잔존[Oi])와의 관계를 나타낸 그래프이다. 도10 에 나타내는 바와 같이, 승온속도가 느릴수록 잔존 격자간 산소 농도가 낮아지는 것을 확인할 수 있었다. 또한, 승온속도에 관계없이, 유지시간이 길수록 잔존 격자간 산소 농도가 낮아지는 것을 확인할 수 있었다. 또한, 유지시간이 2시간까지의 사이에 잔존 격자간 산소 농도의 저하량이 많고, 잔존 격자간 산소 농도를 저하시키는 효과가 현저한 것을 알 수 있었다. 또한, 제1 열처리 공정에 있어서의 열처리 조건을 적절히 선택함으로써, 초기 격자간 산소 농도가 14.5×1017atoms/cm3(OLD ASTM)인 실리콘 웨이퍼의 잔존 격자간 산소 농도를 6.5×1017~13.5×1017atoms/cm3 의 범위로 제어할 수 있는 것을 알았다.
「실험예7」
CZ법에 의해, 저항률이 1300Ωcm, 초기 격자간 산소 농도가 14.5×1017atoms/cm3 (OLD ASTM), 탄소 농도가 1.5×1016atoms/cm3의 실리콘 단결정을 육성하여 슬라이스하고, 얻어진 실리콘 웨이퍼에 대해, 램프 가열 방식을 채용한 열처리 로를 이용하여, 아르곤 가스 분위기 중, 700℃부터 1000℃까지 승온속도 1℃/min로 승온하고, 1000℃에서 0시간 유지하는 제1 열처리 공정을 행하여, 제1 열처리 공정 후, 아르곤 가스 분위기 중, 1200℃에서 1시간 유지하는 제2 열처리 공정을 행하였다. 이와 같이 하여 얻어진 실리콘 웨이퍼는, 탄소 농도가 1.0×1016atoms/cm3, 잔존 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3, 저항률이 1000Ωcm 이었다. 또한, 실리콘 웨이퍼의 산소 도너 밀도와 잔존 격자간 산소 농도(잔존[Oi])를 도11 에 나타낸다.
「실험예8~실험예10」
실험예7에서 얻어진 잔존 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 인 실리콘 웨이퍼에 대해, 디바이스 제조 열처리 공정으로서, 온도를 375℃~450℃의 범위에서 변화시켜, 1시간 유지하는 각각 다른 열처리를 행하여, 열처리 조건과 산소 도너 밀도와 잔존 격자간 산소 농도(잔존[Oi])와의 관계를 조사했다. 그 결과를 실험예7과 함께 도11 에 나타낸다.
375℃~450℃, 1시간의 디바이스 제조 열처리 공정 후의 실험예8~실험예10의 실리콘 웨이퍼와, 디바이스 제조 열처리 공정 전의 실험예7의 실리콘 웨이퍼를 비교하면, 도11 에 나타내는 바와 같이, 잔존 격자간 산소 농도(잔존[Oi])가 6.5×1017~10.0×1017atoms/cm3 인 경우, 실험예8~실험예10의 모두가 디바이스 제조 열처리 공정에 의한 산소 도너의 생성량(산소 도너 밀도의 증가량)이 1×1013cm-3 이하로 되어 있다. 따라서, 실험예8~실험예10에서는, 디바이스 제조 열처리 공정에 의한 저항률의 변동을 억제할 수 있고, 디바이스 제조 열처리 후에 있어서도 고저항률을 유지할 수 있는 것을 알았다. 또한, 도11 에서, 375℃~400℃, 1시간의 디바이스 제조 열처리 공정 후의 실험예9~실험예10의 실리콘 웨이퍼는 잔존 격자간 산소 농도(잔존[Oi])가 6.5×1017~11.5×1017atoms/cm3 인 경우, 디바이스 제조 열처리 공정에 의한 산소 도너의 생성량(산소 도너 밀도의 증가량)이 1×1013cm-3 이하가 되었다.
「실험예11」
CZ법에 의해, 저항률이 600~1000Ωcm, 초기 격자간 산소 농도가 13.0×1017~16.0×1017atoms/cm3 (OLD ASTM), 탄소 농도가 5×1015~6×1016atoms/cm3의 실리콘 단결정을 육성하여 슬라이스하고, 얻어진 실리콘 웨이퍼에 대해, 실리콘 단결정의 결정 부위와 저항률과의 관계를 조사했다. 그 결과를 도12 에 나타낸다.
도12 에 나타내는 바와 같이, 정상부에서 저부를 향해 저항률이 서서히 상승하고 있는 것을 알았다.
「실험예12」
실험예11에서 얻어진 실리콘 웨이퍼에 대해, 램프 가열 방식을 채용한 열처리 로를 이용하여, 아르곤 가스 분위기 중, 700℃부터 1000℃까지 승온속도 1℃/min로 승온하고, 1000℃에서 0시간 유지하는 제1 열처리 공정을 행하였다. 이와 같이 하여 얻어진 실리콘 웨이퍼는 잔존 격자간 산소 농도가 8.0×1017atoms/cm3, 저항률이 1000Ωcm이었다. 또한, 실리콘 웨이퍼의 실리콘 단결정의 결정부위와 저항률과의 관계를 실험예11과 함께 도12 에 나타낸다.
도12 에 나타내는 바와 같이, 제1 열처리 공정 후인 실험예12는, 제1 열처리 공정 전인 실험예11과 비교하여, 실리콘 단결정의 결정 부위에 관계없이 저항률이 상승하고 있는 것을 알았다. 또한, 실리콘 단결정의 결정 부위에 의한 저항률의 차이가 적어졌다.
또한, 실험예12에 있어서의 제1 열처리 공정의 열처리 시간의 총시간을 조사한 결과, 14.5시간이었다. 예를 들면, 특허문헌1과 특허문헌3에 기재되어 있는 4단 열처리에서는 열처리 시간의 총시간은 최대 47시간이다. 따라서, 종래 기술과 비교하면 열처리 시간을 60%정도 단축할 수 있고 열처리 비용도 대폭 저감할 수 있는 것이 밝혀졌다.
「실험예13」
실험예12에서 얻어진 실리콘 웨이퍼에 대해, 디바이스 제조 열처리 공정으로서, 온도 450℃에서 1시간 유지하는 열처리를 행하였다. 이와 같이 하여 얻어진 실리콘 웨이퍼는, 잔존 격자간 산소 농도가 8.0×1017atoms/cm3, 저항률이 1000Ωcm이었다. 또한, 실리콘 웨이퍼의 실리콘 단결정의 결정부위와 저항률과의 관계를 실험예11 및 실험예12와 함께 도12 에 나타낸다.
도12 에 나타내는 바와 같이, 디바이스 제조 열처리 공정 후인 실험예13은, 제1 열처리 공정 전인 실험예11과 비교하여, 저항률이 상승하고 있는 것을 알았다. 또한, 실험예13의 저항률은, 정상부에서는 제1 열처리 공정 후인 실험예12와 동등하며, 중간부 및 저부에서는 실험예12보다도 상승하고 있는 것을 알았다.
이상, 본 발명의 바람직한 실시예를 설명하였는데, 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명의 취지를 일탈하지 않는 범위에서 구성의 부가, 생략, 치환 및 그 외의 변경이 가능하다. 본 발명은 전술한 설명에 의해 한정되지 않고, 첨부한 특허 청구 범위에 의해서만 한정된다.
본 발명의 실리콘 웨이퍼의 제조방법에 의하면, 열처리 시간이 짧기 때문에, 열처리 로 내에서의 실리콘 웨이퍼의 중금속 오염이 생기기 어렵고, 상술한 실리콘 웨이퍼를 고품질이면서 저비용으로 제조할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 제조방법에 의하면, CZ법에 의해 육성된 실리콘 단결정을 이용하기 때문에, 대구경화가 용이하다. 또한, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3 의 실리콘 단결정을 이용할 수 있고, MCZ법을 이용하지 않고 실리콘 단결정을 얻을 수 있기 때문에, 자장 인가에 의한 제조비용을 삭감하는 것이 가능하게 된다.
본 발명의 실리콘 웨이퍼를 이용하면, 디바이스 열처리 공정에서의 산소 도너의 발생을 효과적으로 억제할 수 있고, 실리콘 웨이퍼 내에 있어서의 산소 석출 기인 결함을 소망하는 상태로 제어하는 것이 가능하게 된다. 그 때문에, 실리콘 웨이퍼는 충분한 기계적 강도를 가짐과 함께, 산소 석출물 자신이 Slip 전위원이 되는 것이 방지된다. 이러한 실리콘 웨이퍼를 고주파 다이오드의 제조에 이용하면, 실리콘 웨이퍼 내의 산소 석출 기인 결함을 고주파용 다이오드의 P형 영역과 N형 영역과의 사이에 배치되는 고비저항층에 있어서의 재결합 중심으로서 이용할 수 있고, 라이프 타임 제어를 위한 재결합 중심(Au, Pt 등에 의한 재결합 중심, 또는, 전자선 조사 결함에 의한 재결합 중심 등) 형성 처리를 필요로 하지 않기 때문에, 고주파 다이오드 제조시의 처리 공정수를 감소할 수 있다. 상기 실리콘 웨이퍼는 충분한 게터링 능력을 가지고, 디바이스 제조 열처리에 의해서도 저항률이 소망하는 범위에서 변화되지 않기 때문에, 처리 시간을 단축하여 제조비용을 저감시킬 수 있다. 따라서 본 발명이 제공하는 실리콘 웨이퍼는, 고품질이면서 저렴한 값으로, 고비저항층의 저항률이 충분히 높고 노이즈가 적은 고주파용 다이오드의 제작에 적합하다.

Claims (9)

  1. 탄소 농도가 5×1015~5×1017atoms/cm3, 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3, 저항률이 100Ωcm 이상인 것을 특징으로 하는 실리콘 웨이퍼.
  2. 제1항에 있어서,
    격자간 산소 농도가 6.5×1017~10.0×1017atoms/cm3 인 것을 특징으로 하는 실리콘 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    상기 저항률이 600~1000Ωcm인 것을 특징으로 하는 실리콘 웨이퍼.
  4. P형 영역과, N형 영역과, 상기 P형 영역과 N형 영역의 사이에 배치되는 고(高)비저항층을 가진 고주파 다이오드용의 실리콘 웨이퍼로서,
    제1항 또는 제2항에 기재된 실리콘 웨이퍼의 편면에 P형 영역을 형성하고, 다른 면에 N형 영역을 형성함으로써 제작되고,
    상기 실리콘 웨이퍼에 생기는 산소 석출 기인 결함이, 상기 고비저항층에 있어서의 재결합 중심으로서의 역할을 가지는 것을 특징으로 하는 실리콘 웨이퍼.
  5. 탄소 농도가 5×1015~5×1017atoms/cm3 , 격자간 산소 농도가 6.5×1017~13.5×1017atoms/cm3 , 저항률이 100Ωcm 이상인 실리콘 웨이퍼의 제조방법으로서,
    저항률이 100Ωcm 이상, 초기 격자간 산소 농도가 8.0×1017~16.0×1017atoms/cm3 , 탄소 농도가 5×1015~5×1017atoms/cm3 인 실리콘 단결정을 CZ법에 의해 육성하는 단결정 육성 공정과,
    상기 실리콘 단결정을 슬라이스하여 얻어진 실리콘 웨이퍼를, 아르곤, 질소 또는 그들의 혼합 가스 분위기 중, 700℃부터 1~2℃/min의 승온속도로 1000℃까지 승온하는 제1 열처리 공정을 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  6. 제5항에 있어서,
    상기 제1 열처리 공정에 있어서, 1000℃에서 0~6시간 유지하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 열처리 공정 후, 아르곤, 수소 또는 그들의 혼합 가스 분위기 중, 1200℃에서 1~2시간 유지하는 제2 열처리 공정을 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  8. 제5항에 있어서,
    격자간 산소 농도가 6.5×1017~10.0×1017atoms/cm3 인 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  9. 제5항에 기재된 실리콘 웨이퍼의 제조방법에 의해 제조된 실리콘 웨이퍼로서,
    상기 저항률이 600~1000Ωcm인 것을 특징으로 하는 실리콘 웨이퍼.
KR1020070007283A 2006-01-31 2007-01-24 실리콘 웨이퍼 및 그 제조방법 KR100877771B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00022831 2006-01-31
JP2006022831A JP5076326B2 (ja) 2006-01-31 2006-01-31 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20070078982A true KR20070078982A (ko) 2007-08-03
KR100877771B1 KR100877771B1 (ko) 2009-01-09

Family

ID=38320750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007283A KR100877771B1 (ko) 2006-01-31 2007-01-24 실리콘 웨이퍼 및 그 제조방법

Country Status (4)

Country Link
US (2) US7560163B2 (ko)
JP (1) JP5076326B2 (ko)
KR (1) KR100877771B1 (ko)
TW (1) TWI347379B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103745B2 (ja) * 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2009164155A (ja) * 2007-12-28 2009-07-23 Siltronic Ag シリコンウエハの製造方法
DE102009057590B4 (de) * 2009-12-09 2013-08-29 Siltronic Ag Verfahren zur thermischen Behandlung eines Werkstücks
IT1403137B1 (it) 2010-06-28 2013-10-04 Selex Sistemi Integrati Spa Metodo di fabbricazione di diodi pin verticali
EP2695185A1 (en) * 2011-04-06 2014-02-12 Isis Innovation Limited Controlling impurities in a wafer for an electronic circuit
GB2489923A (en) * 2011-04-06 2012-10-17 Isis Innovation Processing a silicon wafer for a high frequency electronic circuit
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
JP6678549B2 (ja) * 2016-09-27 2020-04-08 株式会社 日立パワーデバイス 半導体装置およびその製造方法、並びに電力変換システム
JP6844561B2 (ja) * 2018-03-09 2021-03-17 信越半導体株式会社 酸素濃度評価方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175518A (ja) * 1991-12-26 1993-07-13 Sanyo Electric Co Ltd Ｐｉｎダイオード
EP1087041B1 (en) * 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4605876B2 (ja) 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP4055358B2 (ja) * 2000-12-12 2008-03-05 サンケン電気株式会社 半導体装置及びその製造方法
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
KR100685161B1 (ko) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
CN100461349C (zh) * 2003-10-21 2009-02-11 株式会社上睦可 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
JP2005175390A (ja) * 2003-12-15 2005-06-30 Sumitomo Mitsubishi Silicon Corp Ｓｉｍｏｘ基板及びその製造方法
JP5103745B2 (ja) * 2006-01-31 2012-12-19 株式会社Ｓｕｍｃｏ 高周波ダイオードおよびその製造方法
JP5076326B2 (ja) * 2006-01-31 2012-11-21 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
US20070175385A1 (en) 2007-08-02
US7560163B2 (en) 2009-07-14
US7621996B2 (en) 2009-11-24
TWI347379B (en) 2011-08-21
TW200736423A (en) 2007-10-01
JP2007207875A (ja) 2007-08-16
JP5076326B2 (ja) 2012-11-21
KR100877771B1 (ko) 2009-01-09
US20090000537A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR100877771B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
US8263484B2 (en) High resistivity silicon wafer and method for manufacturing the same
JP4937685B2 (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP2010532585A (ja) 高ドープ基板の拡散制御
JP6448419B2 (ja) 炭化珪素単結晶エピタキシャルウェハの製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5922858B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2011054656A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP6673183B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP5505241B2 (ja) シリコンウェーハの製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP5922860B2 (ja) 高抵抗シリコンウェーハの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
CN107180756B (zh) pn接合硅晶片的制造方法
JP6665771B2 (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
KR20170103642A (ko) 웨이퍼를 위한 열 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 11