DE112016002435T5 - Galliumnitridapparat mit einer an Fangstellen reichen Region - Google Patents

Galliumnitridapparat mit einer an Fangstellen reichen Region Download PDF

Info

Publication number
DE112016002435T5
DE112016002435T5 DE112016002435.5T DE112016002435T DE112016002435T5 DE 112016002435 T5 DE112016002435 T5 DE 112016002435T5 DE 112016002435 T DE112016002435 T DE 112016002435T DE 112016002435 T5 DE112016002435 T5 DE 112016002435T5
Authority
DE
Germany
Prior art keywords
silicon substrate
electronic device
layer
gan
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016002435.5T
Other languages
English (en)
Inventor
Shrenik Deliwala
James Fiorenza
Donghyun Jin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of DE112016002435T5 publication Critical patent/DE112016002435T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Ein Verfahren schmilzt eine Region hoher Leitfähigkeit zwischen einem Siliciumsubstrat hoher Resistivität und einer Galliumnitridschicht kalt, um eine an Fangstellen reiche Region zu bilden, die Ladungsträger in dieser Region im Wesentlichen immobilisiert. Ein derartiges Verfahren sollte die parasitische Auswirkung dieser Region auf Schaltkreise, die mindestens teilweise durch die Galliumnitridschicht gebildet werden, wesentlich mildern.

Description

  • PRIORITÄT
  • Die vorliegende PCT-Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/168,473, die am 29. Mai 2015 eingereicht worden ist und die hier unter Bezugnahme summarisch eingefügt wird.
  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft allgemein elektronische Galliumnitridvorrichtungen und noch spezifischer betrifft die Erfindung das Bilden elektronischer Galliumnitridvorrichtungen mit reduzierten parasitären Elementen.
  • STAND DER TECHNIK
  • Elektronische Vorrichtungen, die aus einer epitaxial auf einem Siliciumsubstrat hoher Resistivität gezüchteten Galliumnitridschicht gebildet sind, bilden auf natürliche Weise eine Schicht hoher Leitfähigkeit an der Galliumnitrid-/Siliciumgrenzfläche. Während des epitaxialen Züchtens der Galliumnitrid- oder einer Aluminiumnitridschicht werden hohe Temperaturen auf das Silicium aufgebracht. Dadurch kann die epitaxial gezüchtete Schicht in das Silicium diffundieren und dadurch das Silicium dotieren, was dazu führt, dass die Resistivität des Siliciums abnimmt. Beispielsweise können, wie in 1 gezeigt, während des Wachstums eines AlGaN-Supergitters oder abgestuften Puffers auf einem Siliciumsubstrat das Al und Ga als Dotiermittel vom p-Typ wirken, die eine dotierte Si-Region1 bilden.
  • Die Reduktion der Resistivität wird durch das Auftreten einer freien Ladung an der Grenze zwischen den beiden Materialien verursacht. Fachleute im Stand der Technik bezeichnen diese Schicht hoher Leitfähigkeit oft als „Inversionsschicht”. Die Inversionsschicht, die als Leiter wirkt, verbindet sich auf unerwünschte Weise elektromagnetisch mit Schaltkreisen der Galliumnitridschicht, wodurch effektiv eine wesentliche Quelle von Energieverlust und Geräusch in dem System gebildet wird.
  • Die parasitische Leitschicht wird durch einen Widerstand dargestellt, der Widerstand R-Puffer bezeichnet wird, wobei der Wert des Widerstand R-Puffers von der Tiefe und der Dotierungskonzentration des Si-Substrats abhängt. Außerdem ist eine kapazitive Verbindung zwischen den GaN-, Puffer- und Si-Schichten zu sehen.
  • Die RF-Leistung einer derartigen elektronischen Vorrichtung wird folglich oft durch die Natur der Inversionsschicht bestimmt. Spezifisch kann die Inversionsschicht effektiv bei gewissen RF-Frequenzen durch kapazitives Verbinden mit Schaltkreisen in der Galliumnitridschicht kurzschließen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Einer Ausführungsform der Erfindung entsprechend wird ein Verfahren beschrieben, das die Kristallgitterstruktur des Siliciums an der Grenzfläche in einer sehr dünnen Schicht zerstört, ohne sich auf das Gitter an irgendeiner anderen Stelle auszuwirken. Es ist allgemein bekannt, dass das Stören des Gitters Fangstellen erzeugt, die verhindern, dass Ladungen sich frei bewegen, und die Inversionsschicht zerstören würden. Dies erfordert jedoch oft, dass das Gitter sehr nahe zur Schmelztemperatur gebracht wird, etwas, das die Eigenschaften aller anderen Schichten vollständig ändern würde. Bereitgestellt wird hier die Beschreibung eines Verfahrens zum Kaltschmelzen der Grenzregion hoher Leitfähigkeit zwischen einem Siliciumsubstrat hoher Resistivität und einer Galliumnitridschicht, um eine an Fangstellen reiche region zu bilden, die Ladungsträger in dieser Region im Wesentlichen immobilisiert, so dass irgendwelche Elektronen innerhalb der Region isoliert werden, weil Bindungen in der Gitterstruktur gebrochen werden. Ein derartiger Vorgang sollte die parasitische Auswirkung dieser Region auf mindestens teilweise durch die Galliumnitridschicht gebildete Schaltkreise wesentlich reduzieren. Alternativ könnte die GaN-Schicht breiter angelegt eine Gruppe III-N-Schicht, wie GaN, AlN und InN sein.
  • Zu diesem Zweck umfassen einige Ausführungsformen eine elektronische Vorrichtung, die ein Siliciumsubstrat und eine GaN-Schicht aufweist, die ein Schaltgerät bilden. Das Substrat und die GaN-Schicht bilden zusammen eine Grenzfläche. Die Vorrichtung weist auch eine Fangregion auf, die sich von der Grenzfläche aus erstreckt. Die Fangregion ist so konfiguriert, dass sie Ladungsträger an und proximal zu der Grenzfläche im Wesentlichen immobilisiert.
  • Die Vorrichtung kann auch eine Pufferschicht zwischen der GaN-Schicht und dem Siliciumsubstrat aufweisen, um die Gitterübereinstimmung zu ermöglichen. Diese Pufferschicht kann unter Anwendung hoher Temperaturen von über 1000 Grad Celsius epitaxial gezüchtet werden. Die Pufferschicht kann aus Aluminiumnitrid (AlN) gebildet werden. Andere Pufferschichten können ebenfalls auf dem Siliciumsubstrat gezüchtet werden und der epitaxiale Züchtungsvorgang kann die Bildung der Inversionsschicht verursachen. Beispielsweise können verschiedene Kombinationen von Aluminium, Gallium und Stickstoff vorliegen, die zum Bilden der Pufferschicht verwendet werden können. Das Aluminiumnitrid kann in eine dünne Schicht des Siliciums diffundieren und sie dotieren, wodurch die Resistivität des Siliciums in dieser Schicht (unter Bildung einer Inversionsschicht) reduziert und die Leitfähigkeit erhöht wird. Andere Arten des Bildens einer Pufferschicht können in Ausführungsformen der vorliegenden Erfindung eingeschlossen werden, einschließlich das Bilden einer Laminatpufferschicht wie eines Supergitterlaminats aus multiplen Schichten von AlN und GaN.
  • Außerdem kann die Fangregion sich in das Siliciumsubstrat über das der Inversionsschicht hinaus erstrecken. Des Weiteren kann das Siliciumsubstrat in gewissen Ausführungsformen der Erfindung aus einem Silicium hoher Resistivität gebildet werden.
  • In anderen Ausführungsformen bildet ein Verfahren eine elektronische Vorrichtung durch Bilden eines Puffers auf einem Siliciumsubstrat, (epitaxiales) Züchten einer GaN-Schicht auf dem Puffer und dem Siliciumsubstrat und Bilden einer Fangregion zwischen dem GaN und dem Siliciumsubstrat. Die Fangregion erstreckt sich in das Siliciumsubstrat.
  • Das Verfahren bildet bevorzugt die Fangregion durch Kaltschmelzen eines Teils des Siliciumsubstrats unter Anwendung eines Lasers. Beispielsweise kann bei dem Verfahren ein kurzer Laserpuls angewendet werden, der eine Pulsbreite von nicht mehr als etwa 20 Pikosekunden aufweist. Ein derartiger Laserpuls kann bei irgendeiner Wellenlänge erzeugt werden, für die Zwecke der Veranschaulichung haben wir jedoch eine Wellenlänge gewählt, bei der GaN-Schichten transparent sind, das darunter liegende Siliciumsubstrat jedoch stark absorptionsfähig ist. So muss die Wellenlänge höher als etwa 400 Nanometer sein. Unterhalb 380 nm wird GaN stark absorptionsfähig und der Laser muss den Großteil seiner Energie in der Silicium-GaN-Grenzfläche statt im GaN abgeben. Es ist auch wünschenswert, dass der Laser ein starkes Absorptionsvermögen in Silicium aufweist und so ist eine Laserwellenlänge in der Nähe von 500 nm vorzuziehen. Außerdem kann das Siliciumsubstrat auf ähnliche Weise wie die obige Ausführungsform einen Siliciumwafer hoher Resistivität umfassen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Fachleute auf dem Gebiet der Technik sollten die Vorteile der verschiedenen Ausführungsformen der Erfindung aus der folgenden „Beschreibung veranschaulichender Ausführungsformen“, die unter Bezugnahme auf die direkt unten zusammengefassten Zeichnungen besprochen sind, besser verstehen.
  • 1 zeigt eine beispielhafte GaN-Vorrichtung, wobei eine Inversionsschicht unter Bildung einer parasitischen kapazitiven Verbindung gebildet wird;
  • 2A zeigt schematisch eine Querschnittsansicht einer GaN-Vorrichtung, die eine Inversionsschicht aufweist, die mit einem Femtosekundenlaser aufgebracht worden ist;
  • 2B zeigt schematisch eine Querschnittsansicht einer GaN-Vorrichtung, die eine Pufferschicht und eine Inversionsschicht aufweist, die mit einem Femtosekundenlaser aufgebracht worden ist;
  • 3 ist ein Flussdiagramm, das die Schritte zum Erzeugen einer Fangregion zum Erhöhen der Resistivität einer Siliciumschicht in einer Ausführungsform der Erfindung beschreibt;
  • 4 ist ein Flussdiagramm, das erklärt, dass die Fangregion durch wiederholtes Aufbringen des Lasers auf verschiedene Regionen der Oberfläche des Siliciumsubstrats gebildet werden kann; 5 und 6 zeigen schematisch Diagramme, die ein Verfahren zum Bilden einer Fangregion verschiedenen Ausführungsformen der Erfindung entsprechend zeigen;
  • 5 ist eine graphische Darstellung, die den Zusammenhang zwischen der Absorptionstiefe und der Elektronendichte zeigt;
  • 6 ist eine graphische Darstellung, die den Zusammenhang zwischen dem Reflexionsgrad und der Elektronendichte zeigt; und
  • 7 ist eine graphische Darstellung, die die Testergebnisse zeigt, bei denen die Resistivität von Silicium erhöht ist, wenn es einem Femtosekundenlaser eines geeigneten Energieniveaus ausgesetzt wird.
  • BESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
  • In veranschaulichenden Ausführungsformen bildet eine elektronische Galliumnitrid(„GaN“)-Vorrichtung eine Fangregion zum wesentlichen Fangen von Ladungsträgern, die an der Grenzfläche der Galliumnitridschicht/dem Puffer und ihrem darunterliegenden Siliciumsubstrat (der „GaN/Si-Grenzfläche“) gebildet wird. Diese Fangregion kann sich in das Siliciumsubstrat hinein erstrecken, wobei Ladungsträger in der Region, die sie umfasst, im Wesentlichen immobilisiert werden. Einzelheiten der veranschaulichenden Ausführungsformen werden unten besprochen.
  • Die RF-Leistung der GaN-Vorrichtung wird oft durch die Inversionsschicht, die an der GaN/Si-Grenzfläche gebildet wird, bestimmt. Wie oben bemerkt, weist die Inversionsschicht typischerweise freie Ladungsträger auf, die aufgrund ihres parasitischen Einflusses auf die Vorrichtung das Signal-zu-Geräuschverhältnis der Vorrichtung und/oder die Energieeffizienz der Vorrichtung reduzieren können. Die Inversionsschicht kann einen Teil eines Kondensators bilden, in dem die Inversionsschicht als eine erste Platte wirkt, die durch eine Pufferschicht von der GaN-Schicht getrennt ist, die als eine zweite Platte in der Nähe der Pufferschicht wirkt. Angesichts der Tatsache, dass die kapazitive Reaktanz von der Frequenz abhängt, können die Radiofrequenzleistung und die Leistung höherer Signale durch kapazitive Kopplung reduziert werden. Wenn eine an Fangstellen reiche Schicht/Region gebildet wird, kann die RF-Leistung wesentlich verbessert werden, wenn die Inversionsschicht zerstört/eliminiert oder im Wesentlichen abgeschwächt wird. Dies kann durch Zugabe eines hohen Grads an Rekombinationszentren ausgeführt werden, die einen an Fangstellen reichen Bereich/eine an Fangstellen reiche Region definieren. Diese Rekombinationszentren sind derart, dass Minoritätsträger aufgefangen und dann daraufhin mit einem aufgefangenen Majoritätsträger (d.h. Elektronen) rekombiniert werden.
  • Dementsprechend können GaN-Vorrichtungen auf Siliciumsubstraten auf 60 GHz oder mehr für elektronische Energie- und RF-Vorrichtungen ausgeweitet werden. Einige Ausführungsformen treffen auch auf die herkömmliche RF-SOI-Waferherstellung zu, um den Schritt des Absetzens von Polysilicium zu vermeiden.
  • 2A zeigt schematisch eine Querschnittsansicht einer GaN-Vorrichtung 100, die eine GaN-Schicht 105 aufweist, die auf einem Siliciumsubstrat 118 gebildet ist. Die GaN-Vorrichtung weist die angegebene dünne Inversionsschicht/-region (d.h. bevor die Inversionsschicht, wie unten besprochen, bearbeitet wird) 110 auf. Veranschaulichende Ausführungsformen „schmelzen“ die dünne Inversionsregion mit einem oder mehreren kurzen Laserpulsen 120 (z.B. Pulsbreite < 20 Pikosekunden) genau an der GaN-auf-Silicium-Grenzfläche „kalt“, wodurch eine im Wesentlichen inerte Fangregion (auch als „an Fangstellen reiche Region“ bezeichnet) 130 gebildet wird. Unter anderem kann diese Fangregion die Inversionsregion einkapseln oder nur ihre obere Oberfläche (vom Gesichtspunkt der GaN-Schicht in den Zeichnungen aus gesehen) bedecken.
  • 2A zeigt auch schematisch einen Strahl aus einem grünen Femtosekundenlaser 120 bei einer Wellenlänge von etwa 500 nm, der auf diese Region gezielt ist. Noch spezifischer kann dieser Vorgang durch Bestrahlen der dünnen Siliciumgrenzflächenschicht durch das GaN-Material, das bei Wellenlängen über 400 nm transparent ist, abgeschlossen werden. Die Gittertemperatur von Silicium steigt folglich um < 1 K und doch wird das Gitter ungeordnet – und die Rekombinationsrate steigt – durch starkes Pumpen der Valenzbandelektronen zum Leitungsband. Dies sollte verhindern, dass die Inversionsschicht gebildet wird und daher wirktdas Substrat weiterhin als Substrat hoher Resistivität.
  • Der gesamte Vorgang kann ausgeführt werden, bevor eine Halbleiterherstellungsanlage den GaN/Si-Wafer zum Verarbeiten erhält. Anders ausgedrückt kann dieser Vorgang einfach einen Wafer bilden, der ein Siliciumsubstrat hoher Resistivität, die GaN-Schicht, die Pufferschicht zwischen den beiden Schichten (in 2A nicht gezeigt, 115 in 2B, z.B. zum Ausgleichen für Beanspruchung, Materialinselbildung und anderen Problemen zwischen den beiden Schichten, wie beispielsweise Gitterfehlanpassung), die Fangregion und andere Schichten, die für die vorgegebene Anwendung als erforderlich betrachtet werden, aufweist. Die Halbleiterherstellungsanlage kann dann die Schaltung wie erforderlich bilden.
  • Die Nukleierungs- oder Pufferschicht kann auf eine Anzahl verschiedener Arten und Weisen gebildet werden, die Leuten mit gewöhnlichem Fachwissen auf dem Gebiet der Technik bekannt sind. Beispielsweise kann AlN epitaxial auf dem Siliciumsubstrat gezüchtet werden. In anderen Ausführungsformen werden multiple Pufferschichten verwendet. Beispielsweise kann GaN/AlN mit Supergittern auf dem Siliciumsubstrat gezüchtet werden. Andere Puffer und Techniken zum Züchten von Puffern sind im Stand der Technik allgemein bekannt, wie beispielsweise diejenigen, die in „GaN Growth using GaN Buffer Layer (GaN-Züchtung unter Anwendung einer GaN-Pufferschicht)“ von Nakamura, Japanese Journal of Applied Physics, Band 30, Teil 2, Nummer 10A (Japanese Journal of Applied Physics 1991); „Growth of GaN epilayers on Si(111) substrates using multiple buffer layers (Züchtung von GaN-Epischichten auf Si(111)-Substraten unter Anwendung multipler Pufferschichten)“ von Hagemann et al, in Mat. Res Soc. Symp. Proc. Band 693 (Materials Research Society 2002), die hier unter Bezugnahme summarisch eingefügt werden, offenbart sind.
  • 3 ist ein Flussdiagramm, das die Schritte zum Erzeugen einer Fangregion zum Erhöhen der Resistivität einer Siliciumschicht in einer Ausführungsform der Erfindung beschreibt. Zuerst wird ein Siliciumwafer bereitgestellt. Unter Anwendung von Techniken, die jemandem mit gewöhnlichem Fachwissen auf dem Gebiet der Technik bekannt sind, wird eine Pufferschicht epitaxial auf der oberen Oberfläche der Siliciumschicht gezüchtet 310. Dieser Vorgang erfordert, dass hohe Temperaturen auf die Pufferschicht aufgebracht werden, was verursachen kann, dass Elektronen in die obere Oberfläche des Siliciums unter Bildung einer Inversionsschicht („dotierten Region/Schicht“) diffundieren. Auf der Pufferschicht wird eine GaN-Schicht epitaxial gezüchtet 320. Zum Reduzieren der Inversionsschicht, die auf und in der Siliciumschicht gebildet ist, wird eine Fangregion zwischen der GaN-Schicht und dem Siliciumsubstrat gebildet. Die Fangregion kann sich in das Siliciumsubstrat über die obere Oberfläche des Siliciumsubstrats hinaus erstrecken. Die Fangregion wird durch Aufbringen eines Lasers der richtigen Frequenz und des richtigen Energieniveaus durch die GaN- und Pufferschichten gebildet. Die GaN- und Pufferschichten sind für den Laser transparent und so fokussiert die Energie des Lasers erst bei Erreichen des Siliciumsubstrats. Wie besprochen führt der Laser Kaltschmelzen durch, wodurch die Gitterstruktur des Siliciums derart zerbrochen wird, dass irgendwelche energiegeladenen Teilchen innerhalb dieser Region aufgefangen werden, so dass der Widerstand des Siliciums erhöht wird.
  • 4 ist ein Flussdiagramm, das erklärt, dass die Fangregion durch wiederholtes Aufbringen des Lasers auf verschiedene Regionen der oberen Oberfläche des Siliciumsubstrats gebildet werden kann. Wie in 3 wird ein Puffer auf einer ersten Oberfläche des Siliciumsubstrats gebildet 410. Eine GaN-Schicht wird auf der Pufferschicht und dem Siliciumsubstrat gezüchtet, was die Bildung einer Inversionsschicht verursacht 420. Ein Laserpuls wird dann auf die Inversionsschicht auf einer Region der ersten Oberfläche des Siliciumsubstrats aufgebracht 430. Dieser Vorgang wird, wie unter 440 angezeigt, wiederholt, bis die gesamte Inversionsschicht, die an der Puffersiliciumgrenze entlang gebildet ist, in eine Fangregion umgeändert worden ist.
  • Die grundlegende Physik des „Kaltschmelzens“, das in veranschaulichenden Ausführungsformen verwendet wird, ist unten beschrieben. Man sollte jedoch beachten, dass derartige Ausführungsformen nur beispielhaften Zwecken dienen und so Fachleute andere Techniken anwenden könnten.
  • Wie bemerkt, bilden veranschaulichende Ausführungsformen die Fangregion durch wirksames „Schmelzen“ von Silicium ohne Gittererhitzen. Dies erfolgt, weil die Lichtabsorption in einem Material durch Bringen eines Elektrons aus dem Valenzband von niedrigerem Energiezustand in das Leitungsband von höherem Energiezustand erfolgt. Für ein Molekül, und ein Kristall ist einfach ein großes Molekül, ist die Beförderung in den Zustand höherer Energie oft die Beförderung zu den Antibindungsorbitalen, was im Allgemeinen verursacht, dass Atome der einzelnen Moleküle den Äquilibriumabstand zwischen ihnen vergrößern, wenn sie sich nicht dissoziieren. Würden alle Elektronen im Valenzband plötzlich zu einem Punkt befördert, der hoch im Leitungsband liegt, wäre jedes der Siliciumatome plötzlich frei, um seine Äquilibriumgitterposition zu ändern. Diese Elektronen sinken zum unteren Teil des Valenzbands in etwa 1–2 Pikosekunden und die Neigung, sich an einer anderen Äquilibriumposition zu befinden, verschwindet. So können veranschaulichende Ausführungsformen die Atome von ihren Äquilibriumgitterpositionen durch einfaches Pumpen der meisten Valenzbandelektronen bewegen. Man beachte, dass die Änderung der Position hauptsächlich aufgrund der kinetischen Energie erfolgt, die schon in den Atomen zum Zeitpunkt der Laseranregung vorliegt.
  • Eine typische kinetische Vibrationsenergie der Gittervibrationen über der Debye-Temperatur ist: [A-Z][A-Z] 3kbT = 1 / 2m<v2>.
  • Dies ergibt etwa 750 m/s bei Raumtemperatur. Die Fachleute auf dem Gebiet der Technik wissen, dass dies geringer als die Schallgeschwindigkeit in dem Material ist. So haben die Atome, in 1 Pikosekunde, eventuell Zeit, sich einfach auf das Pumpen durch den Laser hin freier zu bewegen – die Atome können sich über eine Entfernung von bis zu 750 pm oder 7,5 Å bewegen. Man beachte, dass die Gitterkonstante von Silicium 5,43 Å beträgt. So kann ein Fachmann auf dem Gebiet der Technik effektiv Silicium auf der Basis der Lindemann-Kriterien für das Schmelzen, das aussagt, dass Schmelzen erfolgt, wenn Atome von ihren Gitterpositionen verdrängt werden, wenn sie um etwa 0,2–0,4 der Gitterkonstante verdrängt werden, „schmelzen“.
  • Man beachte, dass die Energie, die in die Elektronen gepumpt wird, sehr gering ist im Vergleich mit derjenigen, die zu beträchtlichem Erhitzen des Gitterserforderlich ist, weil das Gitter eine sehr hohe spezifische Wärme besitzt. Gegen diesen theoretischen Hintergrund kann man nun die Laserfluenz für die Versuche abschätzen.
  • Silicium weist eine Dichte von n = 5·1022 Atome/cm3 auf.
  • Für veranschaulichende Ausführungsformen wird ein grüner Femtosekundenlaser von 530 nm verwendet. Die Absorptionstiefe δ in Si für eine grüne Wellenlänge ist etwa 0,9 Mikrometer. So braucht ein Fachmann zum Pumpen von mindestens einem Elektron pro Silicium zur Leitungsbande – und es gibt 4 Valenzbandenelektronen/Si –: F* = n( δ / 10)(hv) = 0.2J/cm2.
  • Bei veranschaulichenden Ausführungsformen nutzt man die Tatsache, dass die Absorption nur der oberen dünnen Schicht im Silicium, deren Dicke δ/10 beträgt, erforderlich ist und so derartige Ausführungsformen bei einer konstanten Absorption ungefähr exponentiell abnehmen können. Während das Laserlicht absorbiert wird, steigt die Dichte freier Elektronen und die Oberfläche des Siliciums sollte beginnen, im Licht metallisch auszusehen. Dadurch wird die Absorptionstiefe reduziert und die Absorption freier Träger erhöht. Die Leitfähigkeit freier Elektronen beträgt der Drude-Theorie entsprechend
    Figure DE112016002435T5_0002
  • Unter Zuhilfenahme der obigen Gleichung kann ein Fachmann auf dem Gebiet der Technik die zu erwartende Absorptionstiefe und den Reflexionsgrad in Abhängigkeit von der Dichte des freien Trägers aufzeichnen. Dies ist durch die Diagramme der 5 und 6 gezeigt. 5 ist eine graphische Darstellung, die den Zusammenhang zwischen der Absorptionstiefe und der Elektronendichte zeigt. 6 ist eine graphische Darstellung, die den Zusammenhang zwischen dem Reflexionsgrad und der Elektronendichte zeigt. In den beiden Diagrammen der 5 und 6 ist die Absorptionstiefe, etwa 1020/cm3, geringer als die Volumenabsorptionstiefe bei 0,5 Mikrometern und das Laserlicht reicht nicht tief in das Substrat. Gleichzeitig wird das Elektronenplasma stark reflektierend und ein schlechter Absorber. Komplizierte Zeitdomänedynamik kann modelliert werden, um das dynamische Verhalten und die tatsächliche Anzahl von Elektronen im angeregten Zustand nach dem Laserpuls einer vorgegebenen Pulsbreite zu verstehen. Ferner kann die Beschleunigung einiger der freien Elektronen andere Elektronen durch den Auger-Vorgang usw. und so die Gitterdynamik anregen. Ein ausreichendes Stören des Gitters sollte jedoch verschiedene Ziele erreichen.
  • So kann die tatsächliche kritische Fluenz viel geringer als die oben berechnete F* sein. In der Tat deuten einige Forschungsarbeiten mit Infrarotpumpen auf eine kritische Fluenz von etwa 100 mJ/cm2 hin.
  • Für ein Gitter, das genügend ungeordnet ist, um die Inversion der Si-Grenzfläche zu verhindern, kann die tatsächliche Fluenz in der Ordnung von 1–100 mJ/cm2 liegen. Natürlich können andere Ausführungsformen eine andere tatsächliche Fluenz aufweisen. Es ist eventuell ausreichend, eine Gitterordnung durch einen Defekt alle 100 Atome oder mit einer anderen Verteilung zu zerstören. Dies folgt auch aus der mittleren freien Weglänge des Elektrons/der Löcher in Si.
  • Nehmen wir beispielsweise an, dass Fd die tatsächliche Fluenz darstellt, die zum Ausführen der Aufgabe erforderlich ist. So wird ein Laser mit einer Gesamtenergie P0 mit einer Wiederholungsrate R auf eine Spotgröße
    Figure DE112016002435T5_0003
    fokussiert.
  • Ein Fachmann auf dem Gebiet der Technik kann so die Expositionsrate, Spotgröße und Kosten zum Bearbeiten von Wafern in hohem Volumen abschätzen.
  • 7 ist ein Schaubild, das bestätigt, dass eine Fangregion gebildet ist, wenn eine geeignete Menge gelieferter Energie an ein Siliciumsubstrat bereitgestellt worden ist. Wie gezeigt, steigt, wenn die aufgebrachte Energie des Lasers zwischen etwa 13 und 17 mW liegt, die Plattenresistenz des Siliciumsubstrats um zwischen 50 Ohm/Quadrat und 225 Ohm/Quadrat Mikrometer im Vergleich mit einer Kontrolle. Bei dem Versuch wurde die obere Hälfte (50 Mikrometer) eines 100 Mikrometer dicken Siliciumsubstrats einem Femtosekundenlaser von 513 Nanometern ausgesetzt. Die unteren 50 Mikrometer wurden zur Kontrollmessbestimmung verwendet. Die Erhöhung des Plattenwiderstands des Siliciumsubstrats ist das Resultat des Kaltschmelzens der Gitterbindungen innerhalb des Siliciums.
  • In der Tat muss wiederholt werden, dass für veranschaulichende Ausführungsformen andere Techniken zum Bilden der Fangregion benutzt werden können. Dementsprechend können für andere Ausführungsformen andere Wellenlängen, Laserpulsgeschwindigkeiten, Instrumente usw. benutzt werden. Außerdem kann statt des Herstellens der Fangregion unter Anwendung eines Nachbearbeitungsverfahrens (d.h. das GaN-Substrat wird vor dem Verarbeiten gebildet) dieser Vorgang des Bildens der Fangregion durch ein Vorbearbeitungsverfahren (z.B. bevor die GaN-Schicht zugegeben wird) ausgeführt werden.
  • Obwohl die obige Besprechung verschiedene beispielhafte Ausführungsformen der Erfindung offenbart, sollte es offensichtlich sein, dass Fachleute auf dem Gebiet der Technik verschiedene Modifikationen ausführen können, durch die einige der Vorteile der Erfindung erreicht werden können, ohne vom wirklichen Geist der Erfindung abzuweichen.

Claims (20)

  1. Elektronische Vorrichtung, umfassend: ein Siliciumsubstrat; eine GaN-Schicht, die ein Schaltgerät bildet, wobei das Substrat und die GaN-Schicht eine Grenzfläche bilden; und eine Fangregion, die sich von der Grenzfläche aus erstreckt, wobei die Fangregion so konfiguriert ist, dass sie Ladungsträger in der Fangregion im wesentlichen immobilisiert.
  2. Elektronische Vorrichtung nach Anspruch 1, ferner Folgendes umfassend: eine Pufferschicht zwischen der GaN-Schicht und dem Siliciumsubstrat.
  3. Elektronische Vorrichtung nach Anspruch 1, wobei die Fangregion sich in das Siliciumsubstrat erstreckt.
  4. Elektronische Vorrichtung nach Anspruch 1, wobei das Siliciumsubstrat Silicium hoher Resistivität umfasst.
  5. Elektronische Vorrichtung nach Anspruch 2, wobei die Pufferschicht einen Wärmedehnungskoeffizienten aufweist, der gestattet, dass die GaN-Schicht epitaxial gezüchtet wird.
  6. Elektronische Vorrichtung nach Anspruch 2, wobei die Pufferschicht aus AlN gebildet wird.
  7. Elektronische Vorrichtung nach Anspruch 2, wobei die Pufferschicht eine Vielzahl von Schichten umfasst.
  8. Elektronische Vorrichtung nach Anspruch 2, wobei die Pufferschicht ein Supergitter ist.
  9. Elektronische Vorrichtung nach Anspruch 8, wobei das Supergitter AlGaN/GaN ist.
  10. Verfahren zum Bilden einer elektronischen Vorrichtung, umfassend: das Bilden eines Puffers auf einem Siliciumsubstrat; das epitaxiale Züchten einer GaN-Schicht auf dem Puffer und Siliciumsubstrat; und das Bilden einer Fangregion zwischen dem GaN und dem Siliciumsubstrat, wobei die Fangregion sich in das Siliciumsubstrat hinein erstreckt.
  11. Verfahren nach Anspruch 10, wobei das Bilden Folgendes umfasst: das Kaltschmelzen eines Teils des Siliciumsubstrats unter Anwendung eines Lasers.
  12. Verfahren nach Anspruch 11, wobei das Bilden Folgendes umfasst: Verwenden eines kurzen Laserpulses, der eine Pulsbreite von nicht mehr als etwa 20 Pikosekunden aufweist.
  13. Verfahren nach Anspruch 12, wobei der Laserpuls eine Wellenlänge von nicht mehr als etwa 400 nm aufweist.
  14. Verfahren nach Anspruch 10, wobei das Siliciumsubstrat einen Siliciumwafer hoher Resistivität umfasst.
  15. Verfahren nach Anspruch 10, wobei das Bilden einer an Fangstellen reichen Region, die sich in das Siliciumsubstrat hinein erstreckt, eine Fluenz zwischen 1 und 100 mJ/cm2 aufweist.
  16. Elektronische Vorrichtung, umfassend: ein Siliciumsubstrat; eine GaN-Schicht, die ein Schaltgerät bildet, wobei das Siliciumsubstrat und die GaN-Schicht eine Grenzfläche bilden; und ein Mittel zum im Wesentlichen Immobilisieren von Ladungsträgern auf mindestens der Grenzfläche.
  17. Elektronische Vorrichtung nach Anspruch 16, ferner Folgendes umfassend: eine Pufferschicht zwischen der GaN-Schicht und dem Siliciumsubstrat.
  18. Elektronische Vorrichtung nach Anspruch 16, wobei das Mittel zum im Wesentlichen Immobilisieren von Ladungsträgern sich in das Siliciumsubstrat hinein erstreckt.
  19. Elektronische Vorrichtung nach Anspruch 16, wobei das Siliciumsubstrat Silicium hoher Resistivität umfasst.
  20. Elektronische Vorrichtung nach Anspruch 16, wobei die Pufferschicht einen Wärmedehnungskoeffizienten aufweist, der gestattet, dass die GaN-Schicht epitaxial gezüchtet wird.
DE112016002435.5T 2015-05-29 2016-05-26 Galliumnitridapparat mit einer an Fangstellen reichen Region Pending DE112016002435T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562168473P 2015-05-29 2015-05-29
US62/168,473 2015-05-29
PCT/US2016/034240 WO2016196160A1 (en) 2015-05-29 2016-05-26 Gallium nitride apparatus with a trap rich region

Publications (1)

Publication Number Publication Date
DE112016002435T5 true DE112016002435T5 (de) 2018-02-22

Family

ID=57398963

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016002435.5T Pending DE112016002435T5 (de) 2015-05-29 2016-05-26 Galliumnitridapparat mit einer an Fangstellen reichen Region

Country Status (4)

Country Link
US (1) US9923060B2 (de)
CN (1) CN107615447B (de)
DE (1) DE112016002435T5 (de)
WO (1) WO2016196160A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3731260A4 (de) * 2017-12-19 2021-12-22 Sumco Corporation Verfahren zur herstellung eines gruppe-iii-nitrid-halbleitersubstrats
EP3576132A1 (de) 2018-05-28 2019-12-04 IMEC vzw Iii-n-halbleiterstruktur und verfahren zur formung einer iii-n-halbleiterstruktur
JP2022050886A (ja) * 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7400789B2 (ja) * 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ
EP4287239A1 (de) 2022-06-02 2023-12-06 Imec VZW Verlustarmes halbleitersubstrat

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261931B1 (en) 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
WO2005031842A2 (en) * 2003-09-26 2005-04-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US20080173895A1 (en) 2007-01-24 2008-07-24 Sharp Laboratories Of America, Inc. Gallium nitride on silicon with a thermal expansion transition buffer layer
US7598108B2 (en) 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
US9396941B2 (en) 2010-09-17 2016-07-19 The United States Of America, As Represented By The Secretary Of The Navy Method for vertical and lateral control of III-N polarity
US8536021B2 (en) * 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
EP2538445B1 (de) * 2011-06-22 2016-10-05 Imec Verfahren zur Herstellung einer III-Nitridvorrichtung, und zugehörige III-Nitridvorrichtung
GB201112327D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers
CN103646961B (zh) * 2013-11-19 2017-02-22 中国电子科技集团公司第五十五研究所 含高阻寄生导电层的硅基iii族氮化物薄膜及生长方法
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device

Also Published As

Publication number Publication date
CN107615447A (zh) 2018-01-19
US20160351666A1 (en) 2016-12-01
US9923060B2 (en) 2018-03-20
WO2016196160A1 (en) 2016-12-08
CN107615447B (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
DE112016002435T5 (de) Galliumnitridapparat mit einer an Fangstellen reichen Region
DE10310740A1 (de) Verfahren zur Herstellung einer spannungsrelaxierten Schichtstruktur auf einem nicht gitterangepassten Substrat, sowie Verwendung eines solchen Schichtsystems in elektronischen und/oder optoelektronischen Bauelementen
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102012217640A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2010112310A1 (de) Optoelektronischer halbleiterchip
DE102010009015A1 (de) Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102015115344A1 (de) Schaltungsanordnung und verfahren zum ausbilden einer schaltungsanordnung
DE112005001337T5 (de) Feldeffekttransistor, Halbleitereinrichtung, Verfahren zur Herstellung dieser, und Verfahren für ein Halbleiterkristallwachstum
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
DE102013103602A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
EP1880425B1 (de) Versetzungsbasierter lichtemitter
EP0982768A1 (de) Verfahren zur Einstellung der Trägerlebensdauer in einem Halbleiterbauelement
DE102008049664B3 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem graduellen pn-Übergang
DE102008032171B4 (de) Verfahren zum Herstellen einer einkristallinen Schicht
DE112019001022T5 (de) Verfahren zur herstellung eines epitaktischen halbleiterwafers und verfahren zur herstellung eines halbleiterbauelements
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112015001424T5 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006047071A1 (de) Versetzungsbasierter Lichtemitter mit MIS-Struktur
DE102013112088B4 (de) Anordnung und Verfahren zur Verkürzung oder Erzeugung von Röntgenpulsen
DE102014102461A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
WO2013041424A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP0697742B1 (de) Optoelektronisches Quantentopf-Bauelement
DE102022209112A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: WITHERS & ROGERS LLP, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES, INC., WILMINGTON, US

Free format text: FORMER OWNER: ANALOG DEVICES INC., NORWOOD, MASS., US