WO2013041424A1 - Verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2013041424A1
WO2013041424A1 PCT/EP2012/067808 EP2012067808W WO2013041424A1 WO 2013041424 A1 WO2013041424 A1 WO 2013041424A1 EP 2012067808 W EP2012067808 W EP 2012067808W WO 2013041424 A1 WO2013041424 A1 WO 2013041424A1
Authority
WO
WIPO (PCT)
Prior art keywords
transfer layer
layer
carrier substrate
substrate
semiconductor layer
Prior art date
Application number
PCT/EP2012/067808
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Tetsuya Taki
Karl Engl
Johannes Baur
Berthold Hahn
Volker HÄRLE
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2014530192A priority Critical patent/JP5727677B2/ja
Priority to US14/344,573 priority patent/US9373747B2/en
Publication of WO2013041424A1 publication Critical patent/WO2013041424A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the invention relates to a method for producing an optoelectronic component.
  • the optoelectronic component is an optoelectronic component.
  • Component may, in particular, a light-emitting
  • opto-electronic device such as an LED or a semiconductor laser.
  • nitride compound semiconductor materials are frequently used which are frequently used which are frequently used which are frequently used which are frequently used which are frequently used.
  • the electronic band gap of the nitride compound semiconductor material can be adjusted in particular by the indium content.
  • the indium content For example, in the material system In x Gai- x N, depending on the indium content x, a
  • Band gap between about 3.4 eV (GaN) and about 0.7 eV (InN) can be adjusted.
  • nitride compound semiconductor layers with a comparatively high indium content is made more difficult by the fact that the lattice constant of the nitride compound semiconductor material increases with increasing indium content. This causes a lattice mismatch with the growth substrates typically used for epitaxially growing nitride compound semiconductor layers, such as sapphire or GaN. In general, be on the growth substrate first one or more
  • Buffer layers for example of GaN, grown before an indium-containing layer, in particular the active layer of the optoelectronic device is grown.
  • the invention is based on the object, an improved method for producing an optoelectronic
  • the growth substrate is a substrate suitable for epitaxially growing a nitride compound semiconductor material, preferably a sapphire substrate, a GaN substrate or an SiC substrate.
  • a nitride compound semiconductor material preferably a sapphire substrate, a GaN substrate or an SiC substrate.
  • Transfer layer containing epitaxially grown at least one semiconductor layer of In x Gai- x N with 0 ⁇ x ⁇ 1.
  • Growth substrate is separated and transferred to a carrier different from the growth substrate.
  • the ions are preferably hydrogen ions.
  • the ions may be ions of noble gases such as helium, neon, krypton or xenon.
  • the carrier substrate is
  • the carrier substrate must be in
  • a carrier substrate can be selected that is characterized by comparatively low costs and / or a good thermal conductivity distinguishes.
  • the carrier substrate may be any suitable carrier substrate.
  • the carrier substrate may be any suitable carrier substrate.
  • the carrier substrate may be any suitable carrier substrate.
  • the carrier substrate may comprise Ge, GaAs, AlN, Mo, Au or an alloy with Mo or Au.
  • Process step divides the transfer layer along the separation zone by means of a temperature treatment in the lateral direction.
  • a temperature treatment in the lateral direction.
  • Transfer layer for example, to a temperature in the range of 300 ° C to 900 ° C, preferably to a temperature in
  • the heating can, for example, by increasing the
  • Ambient temperature for example in an oven, or by a local heating by electromagnetic
  • Radiation for example laser or microwave radiation, be effected.
  • the implanted ions diffuse in the separation zone and produce bubbles (so-called blisters).
  • the spreading of the bubbles in the separation zone finally leads to the separation of the transfer layer into a first part, which is arranged on the growth substrate, and a second part, which is arranged on the carrier substrate.
  • the first part of the transfer layer arranged after dicing on the growth substrate is preferably subsequently removed from the growth substrate, for example by means of an etching or polishing process, around the growth substrate for the epitaxial growth of further semiconductor layers to be able to use.
  • This is particularly advantageous when a comparatively expensive growth substrate such as
  • GaN or sapphire is used.
  • a second part of the transfer layer is arranged after the dicing on the carrier substrate.
  • a further transfer layer is grown, the at least one
  • Semiconductor layer of In y Gai- y N with 0 ⁇ y -S 1 contains.
  • the further transfer layer advantageously has a larger one
  • the transfer layer first grown on the growth substrate may include Ino, o3Gao, 97N and the further transfer layer Ino, o6Gao, 94N.
  • Opto-electronic device containing the active layer.
  • the transfer layer having the indium content x on the growth substrate By growing the transfer layer having the indium content x on the growth substrate, transferring the transfer layer to a support substrate, growing another transfer layer having a larger indium content y on the transfer layer, and then transferring the further transfer layer to another support substrate advantageously a quasi-substrate for growing the
  • the quasi-substrate thus produced enables the growth of a semiconductor layer sequence comprising one or more layers of InGaN, with low layer voltages and high crystal quality.
  • an active layer containing InGaN can be grown in high film quality.
  • Transfer layer has a greater indium content than the at least one semiconductor layer of the respectively previously applied transfer layer.
  • Transfer layer is thus advantageously increased stepwise at each repetition.
  • the invention makes use of the knowledge that the when the transfer layer is grown on the growth substrate and / or on a previously grown transfer layer
  • the last-applied transfer layer has a
  • the indium component y of the at least one semiconductor layer is the further one
  • Transfer layer by a value between 0.02 inclusive and 0.05 inclusive, more preferably by a value between 0.03 and 0.04 inclusive, greater than the indium content of the at least one semiconductor layer of the previously applied transfer layer.
  • Transfer layer is present only a small lattice mismatch to the previous transfer layer, on the other hand, however, the increase in the indium content is sufficiently large, that a not too large number of repetitions achieves a target value for the indium content.
  • the number of repetitions in a preferred embodiment is at least two, more preferably between two and eight inclusive.
  • Semiconductor layer sequence of the optoelectronic component is grown, In y Gai- y N with y ⁇ 0.1, preferably y ⁇ 0.2, more preferably y ⁇ 0.3. The last used
  • Carrier substrate with the last applied transfer layer thus forms a quasi-substrate for the semiconductor layer sequence of the optoelectronic component, which has a high
  • the method is particularly suitable for producing an optoelectronic component in which the active layer has a high indium content.
  • the active layer contains at least one layer of In z Ga z z N with z> 0.1.
  • z is> 0.2, more preferably z> 0.3.
  • the active layer may be, for example, as a pn junction, as a double heterostructure, as
  • Simple quantum well structure or multiple quantum well structure may be formed.
  • the active portion is configured to:
  • the transfer layer and / or the at least one further transfer layer has a thickness of between 200 nm and 2 ym inclusive. This thickness range is advantageous for the
  • the transfer layer and / or the at least one further transfer layer consists of one
  • the transfer layer and / or the at least one further transfer layer can advantageously be applied to the growth substrate and / or the previously applied layer in a single method step
  • the transfer layer and / or the at least one further transfer layer may have a plurality of partial layers which have a superlattice structure
  • Embodiment an In x iGai- x iN / In x2 Gai X X 2N superlattice with x2> xl exhibit.
  • mechanical stresses that arise when growing a single transfer layer can be advantageously reduced.
  • the growth substrate is a GaN substrate or a sapphire substrate.
  • the carrier substrate and / or the further carrier substrate preferably has Ge, GaAs, AlN, Mo, Au or alloys with Au or Mo. These materials are characterized in particular by good thermal conductivity and / or electrical conductivity.
  • Figures 1 to 12 is a schematic representation of a
  • Embodiment of the method for producing an optoelectronic component based on intermediate steps Embodiment of the method for producing an optoelectronic component based on intermediate steps
  • Figure 13 is a schematic representation of a
  • a transfer layer 2 is on
  • Growth substrate 1 has been grown.
  • the growth of the transfer layer 2 takes place epitaxially, for example by means of MOVPE (Metal Organic Vapor Phase Epitaxy).
  • MOVPE Metal Organic Vapor Phase Epitaxy
  • Growth substrate 1 is a growth substrate suitable for the epitaxial growth of a nitride compound semiconductor, preferably a sapphire substrate or a GaN substrate.
  • the transfer layer 2 is a semiconductor layer of In x Ga x-x N with 0 ⁇ x ⁇ 1.
  • the indium content x of the transfer layer 2 grown directly on the growth substrate is preferably between 0.02 and 0.05, more preferably between 0 and 0 , 03 and inclusive
  • the indium content x of the transfer layer 2 is comparatively low in this case, so that the transfer layer 2 has only a small lattice mismatch with the growth substrate 1. This has the advantage that mechanical stresses in the growth of the transfer layer 2 are low, so that the transfer layer 2 with a high layer quality
  • the thickness of the transfer layer 2 is preferably between 200 nm inclusive and 2 ⁇ m inclusive.
  • Hydrogen ions 3 implanted to form a separation zone 4 in the transfer layer 2.
  • hydrogen ions 3 other ions, for example ions of
  • Transfer layer 2 are implanted.
  • the position of the separation zone 4 in the transfer layer 2 is determined by the penetration depth of the Ion 3 is determined in the semiconductor material of the transfer layer 2, and thus can be adjusted by the energy of the implanted ions 3 targeted.
  • a carrier substrate 5 is placed on a growth substrate 1
  • the carrier substrate 5 can be connected to the transfer layer 2, for example, by soldering or bonding.
  • the carrier substrate may be, for example, a substrate of Ge, GaAs, AlN, a metal such as Mo, Au or alloys thereof.
  • the carrier substrate 5 does not have to be suitable for the epitaxial growth of a nitride compound semiconductor material and can therefore be advantageously used on the basis of other criteria, such as
  • the thermal expansion coefficient, the thermal conductivity and / or the electrical conductivity can be selected.
  • a comparatively inexpensive carrier substrate 5 compared to GaN or sapphire can be used.
  • a temperature treatment is performed, in which the composite of the growth substrate 1, the transfer layer 2 and the carrier substrate 5 to a temperature between about 300 ° C and 900 ° C, preferably between 300 ° C and inclusive including 700 ° C, is heated. This forms in the separation zone 4, in the previously the hydrogen ions
  • Be supported action in which, for example, a torque on the growth substrate 1 and / or the
  • Carrier substrate 5 is exercised. After cutting the
  • Transfer layer 2 is for example a part of
  • the part of the transfer layer 2 remaining on the growth substrate 1 can be removed from the growth substrate 1 by means of an etching or polishing process, for example, so that it can be reused for growing further transfer layers. This is especially true
  • Transfer layer 2 is preferably treated with an etch or
  • Carrier substrate 5 and the transfer layer 2 arranged thereon forms a quasi-substrate for growing one or more further semiconductor layers. The so produced
  • smoothed transfer layer 2 is shown in FIG.
  • a further temperature treatment may be carried out in order to prevent any damage to the crystal structure of the substrate caused by the previous ion implantation
  • a further transfer layer 7 to the from Support substrate 5 facing away from the surface of the transfer layer 2 grown.
  • the further transfer layer 7 is a layer of In y Gai- y N whose indium content y is greater than the indium content of the previously applied transfer layer 2.
  • the indium content y of the further transfer layer 7 is preferably one Value between
  • the further transfer layer 7 therefore advantageously has only a comparatively small amount
  • applied transfer layer 2 can be grown.
  • ions preferably hydrogen ions, are implanted in the further transfer layer 7 to form a separation zone 4.
  • the remaining on the other carrier substrate 8 part of the further transfer layer 7 can be smoothed subsequently, for example, with an etching or polishing process, so that the composite shown in Figure 11 from the other
  • Quasi-substrate for epitaxially growing one or more further semiconductor layers is formed.
  • the method steps illustrated in FIGS. 7 to 11 can subsequently be repeated once or several times, wherein the indium content y of the further transfer layer 7 is increased stepwise at each repetition.
  • the indium content of the further transfer layer 7 is at each repetition by a value between 0.02 and 0.05 inclusive, preferably between 0.03 and 0.03 inclusive
  • Transfer layer 7 is formed, a growth surface for growing one or more further semiconductor layers having a comparatively large indium content.
  • the indium content y of the further transfer layer 7 after the last repeat carried out is at least 0.1, preferably at least 0.2 and particularly preferably at least 0.3. ,
  • the semiconductor layer sequence 9 of the optoelectronic component 12 contains, in particular, the active layer 10. Furthermore, the semiconductor layer sequence 9 may contain one or more further semiconductor layers 11.
  • the active layer 10 of the optoelectronic component 12 preferably contains at least one layer of In z Ga z z N with z> 0.1, preferably z> 0.2 and particularly preferably z> 0.3.
  • the further transfer layer 7 has a relatively large indium content.
  • the indium content in the active layer 10 is preferably not more than 0.05, preferably not more than 0.02, greater than the indium content in the further transfer layer 7.
  • the active layer 10 and the further transfer layer are particularly preferred 7 the same indium content.
  • the active layer 10 may in one embodiment a
  • electrical contacting can be the optoelectronic
  • the optoelectronic component 12 may in particular be an LED or a semiconductor laser.
  • the optoelectronic component 12 is preferably a
  • Such large emission wavelengths can be in the based on a nitride compound semiconductor active layer in particular by the
  • FIG. 13 shows by way of example the first method step in a further exemplary embodiment of the method
  • the transfer layer 2 has been epitaxially grown on the growth substrate 1.
  • Transfer layer 2 and / or the further transfer layer do not necessarily have to be formed by a single semiconductor layer in the method. Rather, the
  • Transfer layer 2 and / or the further transfer layer comprise a plurality of sub-layers.
  • the transfer layer 2 and / or the further transfer layer comprise a plurality of sub-layers.
  • Transfer layer 2 and / or the further transfer layer may be configured as a superlattice structure 15.
  • the transfer layer 2 has a in this embodiment
  • the later applied further transfer layers 7 can also be designed as a superlattice structure 15. At this
  • Embodiment are preferably the indium contents xl and x2 at each repetition of the growth of a further transfer layer 7 by a value between 0.02 and 0.05, preferably between 0.03 and 0.04, increased.
  • Embodiment of the transfer layer 2 and / or the further transfer layer 7 as a superlattice structure 15 can Tension in the semiconductor material can be further reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements (12) angegeben, bei dem eine Transferschicht (2), die InxGa1-xN mit 0 < x < 1 enthält, auf ein Aufwachssubstrat (1) aufgewachsen wird. Nachfolgend werden Ionen (3) in die Transferschicht (2) zur Ausbildung einer Trennzone (4) implantiert, ein Trägersubstrat (5) aufgebracht, und die Transferschicht (2) durch eine Temperaturbehandlung zertrennt. Es wird eine weitere Transferschicht (7), die InyGa1-yN mit 0 < y ≤ 1 und y > x enthält, auf die zuvor aufgewachsene Transferschicht (2) aufgewachsen, Ionen in die weitere Transferschicht (7) zur Ausbildung einer Trennzone (4) implantiert, ein weiteres Trägersubstrat (8) aufgebracht, und die weitere Transferschicht (7) durch eine Temperaturbehandlung zertrennt. Nachfolgend wird eine Halbleiterschichtenfolge (9), die eine aktive Schicht (10) enthält, auf die vom weiteren Trägersubstrat (8) abgewandte Oberfläche der weiteren Transferschicht (7) aufgewachsen.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Bauelements
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauelements. Das optoelektronische
Bauelement kann insbesondere ein lichtemittierendes
optoelektronisches Bauelement wie beispielsweise eine LED oder ein Halbleiterlaser sein.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2011 113 775.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Zur Realisierung von optoelektronischen Bauelementen mit einer Emissionswellenlänge von mehr als 360 nm werden häufig Nitrid-Verbindungshalbleitermaterialien eingesetzt, die
Indium enthalten. Die elektronische Bandlücke des Nitrid- Verbindungshalbleitermaterials kann insbesondere durch den Indium-Gehalt eingestellt werden. Beispielsweise kann im Materialsystem InxGai-xN je nach Indium-Gehalt x eine
Bandlücke zwischen etwa 3,4 eV (GaN) und etwa 0,7 eV (InN) eingestellt werden.
Die Herstellung von Nitrid-Verbindungshalbleiterschichten mit einem vergleichsweise hohen Indium-Gehalt wird allerdings dadurch erschwert, dass sich die Gitterkonstante des Nitrid- Verbindungshalbleitermaterials mit zunehmendem Indium-Gehalt erhöht. Dies bewirkt eine Gitter-Fehlanpassung zu den in der Regel zum epitaktischen Aufwachsen von Nitrid- Verbindungshalbleiterschichten verwendeten Aufwachssubstraten wie beispielsweise Saphir oder GaN. In der Regel werden auf das Aufwachssubstrat zunächst eine oder mehrere
Pufferschichten, beispielsweise aus GaN, aufgewachsen, bevor eine Indium-enthaltende Schicht, insbesondere die aktive Schicht des optoelektronischen Bauelements, aufgewachsen wird.
Durch das Aufwachsen einer Indium enthaltenden Schicht auf ein Aufwachssubstrat oder eine GaN-Halbleiterschicht werden aufgrund der verschiedenen Gitterkonstanten vergleichsweise große kompressive Spannungen in der Indium enthaltenden
Halbleiterschicht erzeugt. Diese kann zu Störungen in der Kristallstruktur führen, welche die Effizienz des
optoelektronischen Bauelements vermindern.
Aus der Druckschrift US 5,374,564 A ist ein Verfahren zum Zertrennen einer Halbleiterschicht in lateraler Richtung bekannt, bei dem Ionen in die Halbleiterschicht implantiert werden und nachfolgend eine Temperaturbehandlung durchgeführt wird .
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines optoelektronischen
Bauelements anzugeben, dass die Herstellung einer aktiven Schicht, die InGaN enthält, mit verminderten Verspannungen und verbesserter Kristallqualität ermöglicht.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausgestaltung des Verfahrens zur
Herstellung eines optoelektronischen Bauelements wird zunächst ein Aufwachssubstrat bereitgestellt. Das Aufwachssubstrat ist ein zum epitaktischen Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignetes Substrat, vorzugsweise ein Saphirsubstrat, ein GaN-Substrat oder ein SiC-Substrat . Auf das Aufwachssubstrat wird eine
Transferschicht, die mindestens eine Halbleiterschicht aus InxGai-xN mit 0 < x < 1 enthält, epitaktisch aufgewachsen.
Dies aus einer Halbleiterschicht oder aus mehreren
Teilschichten bestehende Transferschicht wird als
Transferschicht bezeichnet, da sie in einem späteren
Verfahrensschritt zumindest teilweise von dem
Aufwachssubstrat getrennt und auf einen vom Aufwachssubstrat verschiedenen Träger transferiert wird. In einem weiteren Verfahrensschritt werden Ionen in die
Transferschicht implantiert, um eine Trennzone in der
Transferschicht auszubilden. Bei den Ionen handelt es sich vorzugsweise um Wasserstoffionen . Alternativ kann es sich bei den Ionen um Ionen von Edelgasen wie beispielsweise Helium, Neon, Krypton oder Xenon handeln.
Gemäß einer Ausgestaltung wird in einem weiteren
Verfahrensschritt ein Trägersubstrat auf eine dem
Aufwachssubstrat gegenüberliegende Oberfläche der
Transferschicht aufgebracht. Das Trägersubstrat wird
beispielsweise mittels Löten oder Bonden mit der
Transferschicht verbunden. Das Trägersubstrat muss im
Gegensatz zum Aufwachssubstrat vorteilhaft nicht zum
epitaktischen Aufwachsen eines Nitrid- Verbindungshalbleitermaterials geeignet sein, so dass für das Trägersubstrat eine große Freiheit bei der Materialauswahl besteht. Insbesondere kann ein Trägersubstrat ausgewählt werden, dass sich durch vergleichsweise geringe Kosten und/oder eine gute Wärmeleitfähigkeit auszeichnet.
Beispielsweise kann das Trägersubstrat ein
Halbleitermaterial, ein Metall, eine Metalllegierung oder eine Keramik aufweisen. Insbesondere kann das Trägersubstrat Ge, GaAs, A1N, Mo, Au oder eine Legierung mit Mo oder Au aufweisen .
Gemäß einer Ausgestaltung wird in einem weiteren
Verfahrensschritt die Transferschicht entlang der Trennzone mittels einer Temperaturbehandlung in lateraler Richtung zertrennt. Bei der Temperaturbehandlung wird die
Transferschicht beispielsweise auf eine Temperatur im Bereich von 300 °C bis 900 °C, bevorzugt auf eine Temperatur im
Bereich zwischen 300 °C und 700 °C, aufgeheizt. Das Aufheizen kann beispielsweise durch eine Erhöhung der
Umgebungstemperatur, beispielsweise in einem Ofen, oder auch durch eine lokale Erwärmung durch elektromagnetische
Strahlung, zum Beispiel Laser- oder Mikrowellenstrahlung, bewirkt werden.
Bei der Temperaturbehandlung diffundieren die implantierten Ionen in der Trennzone und erzeugen Bläschen (sogenannte Blister) . Die Ausbreitung der Bläschen in der Trennzone führt schließlich zum Zertrennen der Transferschicht in einen ersten Teil, der auf dem Aufwachssubstrat angeordnet ist, und einen zweiten Teil, der auf dem Trägersubstrat angeordnet ist .
Der nach dem Zertrennen auf dem Aufwachssubstrat angeordnete erste Teil der Transferschicht wird vorzugsweise nachträglich vom Aufwachssubstrat entfernt, beispielsweise mittels eines Ätz- oder Polierprozesses, um das Aufwachssubstrat für das epitaktische Aufwachsen weiterer Halbleiterschichten wieder verwenden zu können. Dies ist insbesondere dann vorteilhaft, wenn ein vergleichsweise teures Aufwachssubstrat wie
beispielsweise GaN oder Saphir verwendet wird. Ein zweiter Teil der Transferschicht ist nach dem Zertrennen auf dem Trägersubstrat angeordnet. Auf die vom Trägersubstrat abgewandte Oberfläche der Transferschicht wird eine weitere Transferschicht aufgewachsen, die mindestens eine
Halbleiterschicht aus InyGai-yN mit 0 < y -S 1 enthält. Die weitere Transferschicht weist vorteilhaft einen größeren
Indium-Anteil y als die zuvor aufgewachsene Transferschicht auf. Beispielsweise kann die zuerst auf das Aufwachssubstrat aufgewachsene Transferschicht Ino, o3Gao, 97N und die weitere Transferschicht Ino, o6Gao, 94N aufweisen.
Gemäß einer Ausgestaltung werden in einem weiteren
Verfahrensschritt Ionen in die weitere Transferschicht zur Ausbildung einer Trennzone implantiert. Nachfolgend wird ein weiteres Trägersubstrat auf die weitere Transferschicht aufgebracht, und die weitere Transferschicht nachfolgend entlang der Trennzone durch eine Temperaturbehandlung
zertrennt. Die Verfahrensschritte der Implantationen von Ionen in die weitere Transferschicht, des Aufbringens eines weiteren Trägersubstrats auf die weitere Transferschicht, und des Zertrennens der weiteren Transferschicht entlang der
Trennzone durch eine Temperaturbehandlung erfolgen gemäß den zuvor im Zusammenhang mit der auf das Aufwachssubstrat aufgewachsenen Transferschicht beschriebenen vorteilhaften Ausgestaltungen .
In einem weiteren Verfahrensschritt wird eine
Halbleiterschichtenfolge, die eine aktive Schicht enthält, auf die vom weiteren Trägersubstrat abgewandte Oberfläche der weiteren Transferschicht epitaktisch aufgewachsen. Das weitere Trägersubstrat mit der zuletzt aufgebrachten weiteren Transferschicht fungiert also als Quasi-Substrat zum
Aufwachsen der Halbleiterschichtenfolge des
optoelektronischen Bauelements, welche die aktive Schicht enthält .
Durch das Aufwachsen der Transferschicht mit dem Indium- Gehalt x auf das Aufwachssubstrat , das Transferieren der Transferschicht auf ein Trägersubstrat, das Aufwachsen einer weiteren Transferschicht mit einem größeren Indium-Gehalt y auf die Transferschicht und dem nachfolgenden Transferieren der weiteren Transferschicht auf ein weiteres Trägersubstrat wird vorteilhaft ein Quasi-Substrat zum Aufwachsen der
Halbleiterschichtenfolge des optoelektronischen Bauelements geschaffen, das einen im Vergleich zum Aufwachssubstrat großen Indium-Gehalt und eine daraus resultierende
vergleichsweise große Gitterkonstante aufweist. Das so erzeugte Quasi-Substrat ermöglicht das Aufwachsen einer Halbleiterschichtenfolge, welche eine oder mehrere Schichten aus InGaN aufweist, mit geringen Schichtspannungen und hoher Kristallqualität. Insbesondere kann auf diese Weise eine aktive Schicht, die InGaN enthält, in hoher Schichtqualität aufgewachsen werden.
Bei einer bevorzugten Ausgestaltung werden die
Verfahrensschritte des Aufwachsens der weiteren
Transferschicht, der Implantation von Ionen in die weitere Transferschicht, des Aufbringens eines weiteren
Trägersubstrats und des Zertrennens der weiteren
Transferschicht einmal oder mehrmals wiederholt, wobei die jeweils mindestens eine Halbleiterschicht der weiteren
Transferschicht einen größeren Indium-Anteil aufweist, als die mindestens eine Halbleiterschicht der jeweils zuvor aufgebrachten Transferschicht. Der Indium-Anteil in der mindestens einen Halbleiterschicht der weiteren
Transferschicht wird also vorteilhaft bei jeder Wiederholung schrittweise erhöht.
Die Erfindung macht sich die Erkenntnis zunutze, dass die beim Aufwachsen der Transferschicht auf das Aufwachssubstrat und/oder eine zuvor aufgewachsene Transferschicht
entstehenden mechanischen Spannungen beim Zertrennen der
Transferschicht und dem damit verbundenen Ablösen von der zum epitaktischen Aufwachsen genutzten Aufwachsoberflache
abgebaut werden. Durch eine Wiederholung oder sogar mehrfache Wiederholung dieser Verfahrensschritte kann erreicht werden, dass die zuletzt aufgebrachte Transferschicht einen
vergleichsweise hohen Indium-Gehalt aufweist, wobei sie aber trotzdem nur geringe mechanische Spannungen und eine hohe Kristallqualität aufweist. Bei einer bevorzugten Ausgestaltung ist der Indium-Anteil y der mindestens einen Halbleiterschicht der weiteren
Transferschicht um einen Wert zwischen einschließlich 0,02 und einschließlich 0,05, besonders bevorzugt um einen Wert zwischen einschließlich 0,03 und einschließlich 0,04, größer als der Indium-Anteil der mindestens einen Halbleiterschicht der zuvor aufgebrachten Transferschicht.
Die Erhöhung des Indium-Anteils erfolgt in diesem Fall vorteilhaft derart, dass beim Aufwachsen der weiteren
Transferschicht nur eine geringe Gitterfehlanpassung zur vorhergehenden Transferschicht vorliegt, wobei andererseits aber die Erhöhung des Indium-Anteils ausreichend groß ist, dass mit einer nicht zu großen Anzahl von Wiederholungen ein Zielwert für den Indium-Anteil erreicht wird.
Die Anzahl der Wiederholungen beträgt bei einer bevorzugten Ausgestaltung mindestens zwei, besonders bevorzugt zwischen einschließlich zwei und einschließlich acht.
Bei einer vorteilhaften Ausgestaltung enthält die zuletzt aufgebrachte Transferschicht, auf die die
Halbleiterschichtenfolge des optoelektronischen Bauelements aufgewachsen wird, InyGai-yN mit y ^ 0,1, bevorzugt y ^ 0,2, besonders bevorzugt y ^ 0,3. Das zuletzt verwendete
Trägersubstrat mit der zuletzt aufgebrachten Transferschicht bildet so ein Quasisubstrat für die Halbleiterschichtenfolge des optoelektronischen Bauelements aus, das einen hohen
Indium-Gehalt aufweist.
Das Verfahren ist insbesondere geeignet zur Herstellung eines optoelektronischen Bauelements, bei dem die aktive Schicht einen hohen Indium-Gehalt aufweist. Bei einer bevorzugten Ausgestaltung enthält die aktive Schicht mindestens eine Schicht aus InzGai-zN mit z > 0,1. Bevorzugt ist z > 0,2, besonders bevorzugt z > 0,3. Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als
Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein.
Gemäß einer vorteilhaften Ausgestaltung ist die aktive
Schicht eine Strahlungsemittierende Schicht, die zur Emission von Strahlung mit einer Wellenlänge von 450 nm oder mehr, besonders bevorzugt von 600 nm oder mehr, geeignet ist. Bei einer bevorzugten Ausgestaltung weist die Transferschicht und/oder die mindestens eine weitere Transferschicht eine Dicke zwischen einschließlich 200 nm und einschließlich 2 ym auf. Dieser Dickenbereich ist vorteilhaft für die
Verfahrensschritte der Ionenimplantation zur Ausbildung einer Trennzone und des Zertrennens der Transferschicht durch die Temperaturbehandlung .
Bei einer Ausgestaltung besteht die Transferschicht und/oder die mindestens eine weitere Transferschicht aus einer
einzigen Halbleiterschicht. Die Transferschicht und/oder die mindestens eine weitere Transferschicht kann in diesem Fall vorteilhaft in einem einzigen Verfahrensschritt auf das Aufwachssubstrat und/oder die zuvor aufgebrachte
Transferschicht aufgewachsen werden.
Alternativ ist es aber auch möglich, dass die Transferschicht und/oder die mindestens eine weitere Transferschicht mehrere Teilschichten aufweist, die eine Übergitterstruktur
ausbilden. Insbesondere kann die Transferschicht und/oder die mindestens eine weitere Transferschicht bei dieser
Ausgestaltung ein InxiGai-xiN/Inx2Gai-X2N-Übergitter mit x2 > xl aufweisen. Durch die Ausbildung eines Übergitters können mechanische Spannungen, die beim Aufwachsen einer einzigen Transferschicht entstehen, vorteilhaft vermindert werden.
Bei einer bevorzugten Ausgestaltung ist das Aufwachssubstrat ein GaN-Substrat oder ein Saphir-Substrat. Diese
vergleichsweise teuren Aufwachssubstrat können nach dem
Ablösen von zumindest einem Teil der Transferschicht und/oder der weiteren Transferschicht vorteilhaft erneut zum
Aufwachsen verwendet werden. Vorzugsweise wird ein nach dem Zertrennen der Transferschicht auf dem Aufwachssubstrat verbleibender Teil der Transferschicht mittels eines Ätz¬ oder Polierprozesses von dem Aufwachssubstrat entfernt, um dieses zum epitaktischen Aufwachsen weiterer
Halbleiterschichten vorzubereiten .
Das Trägersubstrat und/oder das weitere Trägersubstrat weist bei dem Verfahren vorzugsweise Ge, GaAs, A1N, Mo, Au oder Legierungen mit Au oder Mo auf. Diese Materialien zeichnen sich insbesondere durch eine gute Wärmeleitfähigkeit und/oder elektrische Leitfähigkeit aus.
Die Erfindung wird im Folgenden anhand von
Ausführungsbeispielen im Zusammenhang mit den Figuren 1 bis 13 näher erläutert.
Es zeigen:
Figuren 1 bis 12 eine schematische Darstellung eines
Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Bauelements anhand von Zwischenschritten, und
Figur 13 eine schematische Darstellung eines
Aufwachssubstrats mit der Transferschicht bei einem weiteren Ausführungsbeispiel des Verfahrens.
Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die
dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen . Bei dem in Figur 1 dargestellten ersten Zwischenschritt des Verfahrens ist eine Transferschicht 2 auf ein
Aufwachssubstrat 1 aufgewachsen worden. Das Aufwachsen der Transferschicht 2 erfolgt epitaktisch, beispielsweise mittels MOVPE (Metal Organic Vapour Phase Epitaxy) . Bei dem
Aufwachssubstrat 1 handelt es sich um ein zum epitaktischen Aufwachsen eines Nitrid-Verbindungshalbleiters geeignetes Aufwachssubstrat , vorzugsweise um ein Saphir-Substrat oder ein GaN-Substrat .
Die Transferschicht 2 ist eine Halbleiterschicht aus InxGai-xN mit 0 < x < 1. Der Indium-Gehalt x der unmittelbar auf das Aufwachssubstrat aufgewachsenen Transferschicht 2 beträgt vorzugsweise zwischen einschließlich 0,02 und 0,05, besonders bevorzugt zwischen einschließlich 0,03 und einschließlich
0,04. Der Indium-Gehalt x der Transferschicht 2 ist in diesem Fall vergleichsweise niedrig, so dass die Transferschicht 2 nur eine geringe Gitterfehlanpassung zum Aufwachssubstrat 1 aufweist. Dies hat den Vorteil, dass mechanische Spannungen beim Aufwachsen der Transferschicht 2 gering sind, so dass die Transferschicht 2 mit einer hohen Schichtqualität
aufgewachsen werden kann. Die Dicke der Transferschicht 2 beträgt vorzugsweise zwischen einschließlich 200 nm und einschließlich 2 ym.
Bei dem in Figur 2 dargestellten weiteren Zwischenschritt des Verfahrens werden, wie durch die Pfeile angedeutet,
Wasserstoffionen 3 zur Ausbildung einer Trennzone 4 in die Transferschicht 2 implantiert. Alternativ zu Wasserstoffionen 3 können auch andere Ionen, beispielsweise Ionen von
Edelgasen wie Helium, Neon, Krypton oder Xenon, in die
Transferschicht 2 implantiert werden. Die Lage der Trennzone 4 in der Transferschicht 2 wird durch die Eindringtiefe der Ionen 3 in das Halbleitermaterial der Transferschicht 2 bestimmt, und kann somit durch die Energie der implantierten Ionen 3 gezielt eingestellt werden. Bei dem in Figur 3 dargestellten Zwischenschritt ist ein Trägersubstrat 5 auf eine dem Aufwachssubstrat 1
gegenüberliegende Oberfläche der Transferschicht 2
aufgebracht worden. Das Trägersubstrat 5 kann beispielsweise durch Löten oder Bonden mit der Transferschicht 2 verbunden werden. Bei dem Trägersubstrat kann es sich beispielsweise um ein Substrat aus Ge, GaAs, A1N, ein Metall wie beispielsweise Mo, Au oder Legierungen davon handeln. Das Trägersubstrat 5 muss insbesondere nicht zum epitaktischen Aufwachsen eines Nitrid-Verbindungshalbleitermaterials geeignet sein und kann daher vorteilhaft anhand anderer Kriterien, wie
beispielsweise dem thermischen Ausdehnungskoeffizienten, der Wärmeleitfähigkeit und/oder der elektrischen Leitfähigkeit ausgewählt werden. Insbesondere kann ein im Vergleich zu GaN oder Saphir vergleichsweise kostengünstiges Trägersubstrat 5 verwendet werden.
Nachfolgend wird, wie in Figur 4 schematisch dargestellt, eine Temperaturbehandlung durchgeführt, bei der der Verbund aus dem Aufwachssubstrat 1, der Transferschicht 2 und dem Trägersubstrat 5 auf eine Temperatur zwischen etwa 300 °C und 900 °C, vorzugsweise zwischen einschließlich 300 °C und einschließlich 700 °C, aufgeheizt wird. Dabei bilden sich in der Trennzone 4, in die zuvor die Wasserstoffionen
implantiert wurden, Bläschen 6 (so genannte Blister) aus, die sich mit zunehmender Dauer der Temperaturbehandlung in der Trennzone 4 ausbreiten. Wie in Figur 5 dargestellt, führt dies schließlich dazu, dass die Transferschicht 2 im Bereich der Trennzone 4 in lateraler Richtung zertrennt wird. Das Zertrennen der Transferschicht 2 entlang der Trennzone 4 kann durch eine mechanische
Einwirkung unterstützt werden, in dem beispielsweise ein Drehmoment auf das Aufwachssubstrat 1 und/oder das
Trägersubstrat 5 ausgeübt wird. Nach dem Zertrennen der
Transferschicht 2 ist beispielsweise ein Teil der
Transferschicht 2 auf dem Aufwachssubstrat 1 und ein weiterer Teil der Transferschicht 2 auf dem Trägersubstrat 5
angeordnet. Der auf dem Aufwachssubstrat 1 verbleibende Teil der Transferschicht 2 kann beispielsweise mit einem Ätz- oder Polierprozess von dem Aufwachssubstrat 1 entfernt werden, so dass dieses zum Aufwachsen weiterer Transferschichten wieder verwendet werden kann. Dies ist insbesondere dann
vorteilhaft, wenn ein hochwertiges Aufwachssubstrat 1 wie beispielsweise GaN oder Saphir verwendet wird.
Der auf dem Trägersubstrat 5 verbleibende Teil der
Transferschicht 2 wird vorzugsweise mit einem Ätz- oder
Polierverfahren geglättet, so dass der Verbund aus dem
Trägersubstrat 5 und der darauf angeordneten Transferschicht 2 ein Quasi-Substrat zum Aufwachsen einer oder mehrerer weiterer Halbleiterschichten ausbildet. Der so erzeugte
Verbund aus dem Trägersubstrat 5 und der vorzugsweise
geglätteten Transferschicht 2 ist in Figur 6 dargestellt. Es kann zusätzlich eine weitere Temperaturbehandlung erfolgen, um eine durch die vorherige Ionenimplantation bedingte eventuelle Schädigung der Kristallstruktur der
Transferschicht 2 auszuheilen.
In einem weiteren Verfahrensschritt wird, wie in Figur 7 dargestellt, eine weitere Transferschicht 7 auf die vom Trägersubstrat 5 abgewandte Oberfläche der Transferschicht 2 aufgewachsen. Bei der weiteren Transferschicht 7 handelt es sich um eine Schicht aus InyGai-yN, deren Indium-Gehalt y größer ist als der Indium-Gehalt der zuvor aufgebrachten Transferschicht 2. Bevorzugt ist der Indium-Gehalt y der weiteren Transferschicht 7 um einen Wert zwischen
einschließlich 0,02 und einschließlich 0,05, besonders bevorzugt zwischen einschließlich 0,03 und einschließlich 0,04, größer als der Indium-Gehalt der zuvor aufgebrachten Transferschicht 2. Die weitere Transferschicht 7 weist daher vorteilhaft nur eine vergleichsweise geringe
Gitterfehlanpassung zu der zuvor aufgewachsenen
Transferschicht 2 auf. Dies hat den Vorteil, dass die weitere Transferschicht 7 mit einer geringen Verspannung in
vergleichsweise guter Schichtqualität auf die zuvor
aufgebrachte Transferschicht 2 aufgewachsen werden kann.
Nachfolgend werden, wie in Figur 8 dargestellt, Ionen 3, vorzugsweise Wasserstoffionen, zur Ausbildung einer Trennzone 4 in die weitere Transferschicht 7 implantiert.
Wie in Figur 9 dargestellt, wird nachfolgend ein weiteres Trägersubstrat 8 auf die dem Trägersubstrat 5
gegenüberliegende Oberfläche der weiteren Transferschicht 7 aufgebracht. Nachfolgend wird eine Temperaturbehandlung durchgeführt, bei der die in die weitere Transferschicht 7 implantierten Ionen in der Trennzone 4 diffundieren und
Bläschen 6 ausbilden.
Dies führt, wie in Figur 10 dargestellt, zu einer Zertrennung der weiteren Transferschicht 7 entlang der Trennzone 4. Der auf dem weiteren Trägersubstrat 8 verbleibende Teil der weiteren Transferschicht 7 kann nachfolgend beispielsweise mit einem Ätz- oder Polierverfahren geglättet werden, so dass der in Figur 11 dargestellte Verbund aus dem weiteren
Trägersubstrat 8 und der weiteren Transferschicht 7 ein
Quasi-Substrat zum epitaktischen Aufwachsen einer oder mehrerer weiterer Halbleiterschichten ausbildet.
Vorteilhafte Ausgestaltungen der in den Figuren 8 bis 11 dargestellten Verfahrensschritte entsprechen den zuvor im Zusammenhang mit den Figuren 2 bis 6 erläuterten
Verfahrensschritten .
Die in den Figuren 7 bis 11 dargestellten Verfahrensschritte können nachfolgend einmal oder mehrmals wiederholt werden, wobei der Indium-Gehalt y der weiteren Transferschicht 7 bei jeder Wiederholung schrittweise erhöht wird. Vorzugsweise wird der Indium-Gehalt der weiteren Transferschicht 7 bei jeder Wiederholung um einen Wert zwischen einschließlich 0,02 und 0,05, bevorzugt zwischen einschließlich 0,03 und
einschließlich 0,04, erhöht. Auf diese Weise kann vorteilhaft erreicht werden, dass das in Figur 11 dargestellte Quasi¬ Substrat, das durch den Verbund aus dem zuletzt verwendeten Trägersubstrat 8 und der zuletzt aufgebrachten weiteren
Transferschicht 7 gebildet wird, eine Aufwachsoberfläche zum Aufwachsen einer oder mehrerer weiterer Halbleiterschichten aufweist, die einen vergleichsweise großen Indium-Gehalt aufweist. Vorzugsweise beträgt der Indium-Gehalt y der weiteren Transferschicht 7 nach der zuletzt durchgeführten Wiederholung mindestens 0,1, bevorzugt mindestens 0,2 und besonders bevorzugt mindestens 0,3. , ,
- 1 b -
Auf die von dem weiteren Trägersubstrat 8 abgewandte
Oberfläche der weiteren Transferschicht 7 wird nachfolgend, wie in Figur 12 dargestellt, die Halbleiterschichtenfolge 9 eines optoelektronischen Bauelements 12 aufgewachsen. Die Halbleiterschichtenfolge 9 des optoelektronischen Bauelements 12 enthält insbesondere die aktive Schicht 10. Weiterhin kann die Halbleiterschichtenfolge 9 eine oder mehrere weitere Halbleiterschichten 11 enthalten.
Die aktive Schicht 10 des optoelektronischen Bauelements 12 enthält bevorzugt mindestens eine Schicht aus InzGai-zN mit z > 0,1, bevorzugt z > 0,2 und besonders bevorzugt z > 0,3. Die aktive Schicht 10 mit diesem vergleichsweise großen
Indium-Gehalt kann mit geringer Verspannung und in guter Kristallqualität auf die weitere Transferschicht 7
aufgewachsen werden, da auch die weitere Transferschicht 7 einen vergleichsweise großen Indium-Gehalt aufweist.
Vorzugsweise ist der Indium-Gehalt in der aktiven Schicht 10 um nicht mehr als 0,05, bevorzugt um nicht mehr als 0,02 größer als der Indium-Gehalt in der weiteren Transferschicht 7. Besonders bevorzugt weisen die aktive Schicht 10 und die weitere Transferschicht 7 den gleichen Indium-Gehalt auf.
Die aktive Schicht 10 kann bei einer Ausgestaltung eine
Einfach- oder Mehrfach-Quantentopfstruktur sein. Zur
elektrischen Kontaktierung kann das optoelektronische
Bauelement 12 mit elektrischen Kontakten 13, 14 versehen werden. Bei dem optoelektronischen Bauelement 12 kann es sich insbesondere um eine LED oder einen Halbleiterlaser handeln. Das optoelektronische Bauelement 12 ist vorzugsweise ein
Strahlungsemittierendes optoelektronisches Bauelement, das eine Emissionswellenlänge von mehr als 450 nm, bevorzugt von mehr als 600 nm, aufweist. Derart große Emissionswellenlängen lassen sich in der auf einem Nitrid-Verbindungshalbleiter basierenden aktiven Schicht insbesondere durch den
vergleichsweise hohen Indium-Gehalt realisieren. In Figur 13 ist beispielhaft der erste Verfahrensschritt bei einem weiteren Ausführungsbeispiel des Verfahrens
dargestellt, bei dem die Transferschicht 2 epitaktisch auf das Aufwachssubstrat 1 aufgewachsen wurde. Die
Transferschicht 2 und/oder die weitere Transferschicht müssen bei dem Verfahren nicht notwendigerweise durch eine einzelne Halbleiterschicht gebildet sein. Vielmehr können die
Transferschicht 2 und/oder die weitere Transferschicht mehrere Teilschichten umfassen. Insbesondere können die
Transferschicht 2 und/oder die weitere Transferschicht als Übergitterstruktur 15 ausgestaltet sein. Die Transferschicht 2 weist bei diesem Ausführungsbeispiel eine
Übergitterstruktur 15 aus abwechselnden ersten Teilschichten 16 aus InxiGai-xiN mit 0 < xl < 1 und zweiten Teilschichten 17 aus InX2Gai-X2 0 < x2 < 1 und x2 > xl auf. Die weiteren
Verfahrensschritte entsprechen dem im Zusammenhang mit den
Figuren 1 bis 12 dargestellten Ausführungsbeispiel und werden daher nicht nochmals erläutert.
Wie die in Figur 13 dargestellte Transferschicht 2 können auch die später aufgebrachten weiteren Transferschichten 7 als Übergitterstruktur 15 ausgebildet sein. Bei dieser
Ausgestaltung werden vorzugsweise die Indium-Gehalte xl und x2 bei jeder Wiederholung des Aufwachsens einer weiteren Transferschicht 7 um einen Wert zwischen 0,02 und 0,05, bevorzugt zwischen 0,03 und 0,04, erhöht. Durch die
Ausgestaltung der Transferschicht 2 und/oder der weiteren Transferschicht 7 als Übergitterstruktur 15 können Verspannungen in dem Halbleitermaterial weiter vermindert werden .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Verfahren zur Herstellung eines optoelektronischen
Bauelements (12), umfassend die Schritte:
a) epitaktisches Aufwachsen einer Transferschicht (2), die mindestens eine Halbleiterschicht aus InxGai-xN mit 0 < x < 1 enthält, auf ein Aufwachssubstrat (1),
b) Implantation von Ionen (3) in die Transferschicht (2) zur Ausbildung einer Trennzone (4),
c) Aufbringen eines Trägersubstrats (5) auf eine dem Aufwachssubstrat (1) gegenüberliegende Oberfläche der Transferschicht (2),
d) Zertrennen der Transferschicht (2) in lateraler
Richtung entlang der Trennzone (4) durch eine
Temperaturbehandlung,
e) Aufwachsen einer weiteren Transferschicht (7), die mindestens eine Halbleiterschicht aus InyGai-yN mit 0 < y < 1 enthält, auf eine vom Trägersubstrat (5) abgewandte Oberfläche der zuvor aufgewachsenen Transferschicht (2), wobei die mindestens eine Halbleiterschicht der weiteren Transferschicht (7) einen größeren Indiumanteil y als die mindestens eine Halbleiterschicht der zuvor
aufgewachsenen Transferschicht (2) aufweist,
f) Implantation von Ionen (3) in die weitere
Transferschicht (7) zur Ausbildung einer Trennzone (4), g) Aufbringen eines weiteren Trägersubstrats (8) auf die weitere Transferschicht (7),
h) Zertrennen der weiteren Transferschicht (7) in lateraler Richtung entlang der Trennzone (4) durch eine Temperaturbehandlung, und
i) Epitaktisches Aufwachsen einer
Halbleiterschichtenfolge (9), die eine aktive Schicht (10) enthält, auf die vom weiteren Trägersubstrat (8) abgewandte Oberfläche der weiteren Transferschicht (7).
2. Verfahren nach Anspruch 1,
bei dem die Schritte e) bis h) einmal oder mehrmals wiederholt werden, wobei die mindestens eine
Halbleiterschicht der weiteren Transferschicht (7) jeweils einen größeren Indiumanteil y aufweist, als die mindestens eine Halbleiterschicht der jeweils zuvor aufgebrachten Transferschicht (2, 7).
3. Verfahren nach Anspruch 2,
wobei der Indiumanteil y der mindestens einen
Halbleiterschicht der weiteren Transferschicht (7) jeweils um einen Wert zwischen 0,02 und 0,05 größer ist als der Indiumanteil der mindestens einen
Halbleiterschicht der zuvor aufgebrachten
Transferschicht (2, 7) .
4. Verfahren nach Anspruch 2 oder 3,
wobei die Anzahl der Wiederholungen mindestens zwei beträgt .
5. Verfahren nach Anspruch 4,
wobei die Anzahl der Wiederholungen zwischen
einschließlich zwei und einschließlich acht beträgt.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die zuletzt aufgebrachte Transferschicht (7)
InyGai-yN mit y ^ 0,1 aufweist.
7. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die zuletzt aufgebrachte Transferschicht (7) InyGai-yN mit y ^ 0,3 aufweist.
8. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die aktive Schicht (10) mindestens eine Schicht aus InzGai-zN mit z > 0,1 aufweist.
9. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die aktive Schicht (10) mindestens eine Schicht aus InzGai-zN mit z > 0,3 aufweist.
10. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die aktive Schicht (10) zur Emission von
Strahlung mit einer Wellenlänge von 450 nm oder mehr geeignet ist.
11. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die aktive Schicht (10) zur Emission von
Strahlung mit einer Wellenlänge von 600 nm oder mehr geeignet ist.
12. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Transferschicht (2) und/oder die mindestens eine weitere Transferschicht (7) eine Dicke zwischen einschließlich 200 nm und einschließlich 2 ym aufweist.
13. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Transferschicht (2) und/oder die mindestens eine weitere Transferschicht (7) aus einer einzigen Halbleiterschicht besteht.
14. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Transferschicht (2) und/oder die mindestens eine weitere Transferschicht (7) mehrere Teilschichten (16, 17) aufweist, die eine Übergitterstruktur (15) ausbilden .
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Trägersubstrat (5) und/oder das weitere Trägersubstrat (8) Ge, GaAs, A1N, Mo, Au oder eine Legierung mit Au oder Mo aufweist.
PCT/EP2012/067808 2011-09-19 2012-09-12 Verfahren zur herstellung eines optoelektronischen bauelements WO2013041424A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014530192A JP5727677B2 (ja) 2011-09-19 2012-09-12 オプトエレクトロニクス部品の製造方法
US14/344,573 US9373747B2 (en) 2011-09-19 2012-09-12 Method for producing an optoelectronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011113775.4A DE102011113775B9 (de) 2011-09-19 2011-09-19 Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102011113775.4 2011-09-19

Publications (1)

Publication Number Publication Date
WO2013041424A1 true WO2013041424A1 (de) 2013-03-28

Family

ID=47008509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/067808 WO2013041424A1 (de) 2011-09-19 2012-09-12 Verfahren zur herstellung eines optoelektronischen bauelements

Country Status (5)

Country Link
US (1) US9373747B2 (de)
JP (1) JP5727677B2 (de)
DE (1) DE102011113775B9 (de)
TW (1) TWI472060B (de)
WO (1) WO2013041424A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
US20090117711A1 (en) * 2005-09-01 2009-05-07 Osram Opto Semiconductors Gmbh Method for Laterally Cutting Through a Semiconductor Wafer and Optoelectronic Component

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595207B2 (ja) 2001-01-29 2010-12-08 パナソニック株式会社 窒化物半導体基板の製造方法
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4414312B2 (ja) 2003-09-26 2010-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ エピタキシャル成長のための基板の作製方法
DE102004062290A1 (de) 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
JP4458116B2 (ja) * 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
TWI416615B (zh) 2007-10-16 2013-11-21 Epistar Corp 分離二種材料系統之方法
JP5026946B2 (ja) 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
DE102008019268A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP2009245982A (ja) 2008-03-28 2009-10-22 Sumitomo Electric Ind Ltd 窒化物発光素子
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374564A (en) 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
US20090117711A1 (en) * 2005-09-01 2009-05-07 Osram Opto Semiconductors Gmbh Method for Laterally Cutting Through a Semiconductor Wafer and Optoelectronic Component

Also Published As

Publication number Publication date
TWI472060B (zh) 2015-02-01
TW201316547A (zh) 2013-04-16
DE102011113775A1 (de) 2013-03-21
JP2014526801A (ja) 2014-10-06
DE102011113775B9 (de) 2021-10-21
US20150044798A1 (en) 2015-02-12
US9373747B2 (en) 2016-06-21
JP5727677B2 (ja) 2015-06-03
DE102011113775B4 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
EP2011142B1 (de) Verfahren zur herstellung eines verbundsubstrats
DE112015000824B4 (de) Verfahren zur Herstellung eines elektronischen Halbleiterchips
DE102005052357A1 (de) Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE102013106683A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112016003716T5 (de) Verfahren zur Abtrennung eines Halbleiter-Substrats von der darauf liegenden Funktionsschicht
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE102014015782B4 (de) Verfahren zur Herstellung von Galliumnitridmaterialien und Halbleitervorlage
DE102014116231A1 (de) Gesteuertes Abspalten von Gruppe-III-Nitriden, die eine eingebettete Abspalt-Ablösungsebene enthalten
EP1675189A2 (de) Verfahren zur Herstellung eines Halbleiterchips
DE112014001423T5 (de) Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
EP1681711A1 (de) Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
WO2013045190A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und entsprechender optoelektronischer halbleiterchip
DE112014002779B4 (de) Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
DE102011113775B9 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2019145216A1 (de) Verfahren zur herstellung eines nitrid-verbindungshalbleiter-bauelements
DE102016116425A1 (de) Optoelektronisches Bauelement
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12769993

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014530192

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14344573

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12769993

Country of ref document: EP

Kind code of ref document: A1