JP2014526801A - オプトエレクトロニクス部品の製造方法 - Google Patents
オプトエレクトロニクス部品の製造方法 Download PDFInfo
- Publication number
- JP2014526801A JP2014526801A JP2014530192A JP2014530192A JP2014526801A JP 2014526801 A JP2014526801 A JP 2014526801A JP 2014530192 A JP2014530192 A JP 2014530192A JP 2014530192 A JP2014530192 A JP 2014530192A JP 2014526801 A JP2014526801 A JP 2014526801A
- Authority
- JP
- Japan
- Prior art keywords
- transfer layer
- layer
- carrier substrate
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 229910052738 indium Inorganic materials 0.000 claims abstract description 45
- 238000000926 separation method Methods 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 51
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 44
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- -1 nitride compound Chemical class 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
オプトエレクトロニクス部品（１２）の製造方法を開示する。ＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）を含む転送層（２）を成長基板（１）の上に成長させる。次いで、分離ゾーン（４）を形成する目的で、転送層（２）の中にイオン（３）を注入し、キャリア基板（５）を貼り付け、熱処理によって転送層（２）を分離する。ＩｎｙＧａ１−ｙＮ（０＜ｙ≦１、ｙ＞ｘ）を含むさらなる転送層（７）を、前に成長させた転送層（２）の上に成長させ、分離ゾーン（４）を形成する目的で、さらなる転送層（７）の中にイオンを注入し、さらなるキャリア基板（８）を貼り付け、熱処理によってさらなる転送層（７）を分離する。次いで、さらなるキャリア基板（８）とは反対側のさらなる転送層（７）の表面上に、活性層（１０）を含む半導体積層体（９）を成長させる。
【選択図】図３
【選択図】図３
Description
本発明は、オプトエレクトロニクス部品の製造方法に関する。オプトエレクトロニクス部品は、特に、例えばＬＥＤや半導体レーザなどの発光オプトエレクトロニクス部品に関する。
＜関連出願＞
本特許出願は、独国特許出願第１０２０１１ １１３ ７７５．４号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
＜関連出願＞
本特許出願は、独国特許出願第１０２０１１ １１３ ７７５．４号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
３６０ｎｍを超える発光波長を有するオプトエレクトロニクス部品を製造するためには、インジウムを含む窒化物化合物半導体材料が頻繁に使用される。窒化物化合物半導体材料の電子バンドギャップは、特に、インジウムの含有量によって調整することができる。例えば、材料系ＩｎｘＧａ１−ｘＮにおいては、約３．４ｅＶ（ＧａＮ）と約０．７ｅＶ（ＩｎＮ）との間のバンドギャップを、インジウム含有量ｘの関数として調整することができる。
しかしながら、インジウム含有量が増大するにつれて窒化物化合物半導体材料の格子定数が大きくなるため、比較的高いインジウム含有量を有する窒化物化合物半導体層を作製することが妨げられる。これに起因して、窒化物化合物半導体層をエピタキシャル成長させるために一般に使用される成長基板（例えばサファイアやＧａＮ）に対する格子不整合が発生する。一般的には、インジウム含有層（特に、オプトエレクトロニクス部品の活性層）の前に、成長基板の上に１層または何層かのバッファ層（例えばＧａＮからなる）を最初に成長させる。
成長基板またはＧａＮ半導体層の上にインジウム含有層を成長させることによって、異なる格子定数に起因して、インジウム含有半導体層に比較的大きな圧縮応力が発生する。これらの応力は、結晶構造における欠陥につながることがあり、これによりオプトエレクトロニクス部品の効率が低下する。
特許文献１には、横方向に半導体層を分離する方法が開示されており、半導体層の中にイオンを注入した後に熱処理を行う。
本発明の目的は、ＩｎＧａＮを含み、低減した応力および改善された結晶品質を有する活性層を製造することのできるオプトエレクトロニクス部品を製造するための改善された方法を提供することである。
この目的は、請求項１の特徴を有する方法によって達成される。本発明の有利な実施形態および発展形態は、従属請求項の主題である。
オプトエレクトロニクス部品を製造する方法の少なくとも一実施形態によると、最初に、成長基板を形成する。成長基板は、窒化物化合物半導体材料をエピタキシャル成長させるのに適している基板であり、好ましくはサファイア基板、ＧａＮ基板、またはＳｉＣ基板である。ＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）からなる少なくとも１層の半導体層を含む転送層を、成長基板の上にエピタキシャル成長させる。半導体層またはいくつかのサブ層からなるこの転送層を転送層と称するのは、以降の方法ステップにおいて、少なくとも部分的に成長基板から分離されて、成長基板とは異なるキャリアに転送されるためである。
さらなる方法ステップにおいて、転送層に分離ゾーンを形成する目的で、転送層の中にイオンを注入する。イオンは、水素イオンであることが好ましい。これに代えて、イオンは、不活性ガス（例えば、ヘリウム、ネオン、クリプトン、キセノンなど）のイオンとすることもできる。
一実施形態によると、さらなる方法ステップにおいて、成長基板とは反対側の転送層の表面にキャリア基板を貼り付ける。キャリア基板は、例えば、はんだ付けまたは接合によって転送層に結合される。成長基板とは異なり、キャリア基板は、窒化物化合物半導体材料をエピタキシャル成長させるのに適していなくてもよく、すなわち、キャリア基板の材料の選択には大きな自由度があり、これは有利である。特に、比較的低コストである、もしくは、熱伝導率が良好である、またはその両方を特徴とするキャリア基板を選択することができる。例えば、キャリア基板は、半導体材料、金属、金属合金、またはセラミック材料を含んでいることができる。特に、キャリア基板は、Ｇｅ、ＧａＡｓ、ＡｌＮ、Ｍｏ、またはＡｕ、あるいはＭｏまたはＡｕとの合金を含んでいることができる。
一実施形態によると、さらなる方法ステップにおいて、転送層を熱処理によって分離ゾーンに沿って横方向に分離する。熱処理時、転送層は、例えば、３００℃〜９００℃の範囲内の温度まで、好ましくは３００℃〜７００℃の範囲内の温度まで加熱する。加熱は、一例として、例えば炉の中で周囲温度を高めることによって行う、または場合によっては、電磁放射（例：レーザまたはマイクロ波放射）によって部分的に加熱することによって行うことができる。
熱処理時、注入されたイオンは、分離ゾーンにおいて拡散し、気泡（いわゆるブリスタ）を形成する。分離ゾーンにおいてバブルが伝搬することによって、最終的に転送層が分離し、成長基板の上に配置されている第１の部分と、キャリア基板の上に配置されている第２の部分とに分かれる。
分離後に成長基板の上に配置されている、転送層の第１の部分は、さらなる半導体層をエピタキシャル成長させるために成長基板を使用できるようにする目的で、次いで例えばエッチング工程または研磨工程によって成長基板から除去されることが好ましい。これは、比較的高価な成長基板（例えばＧａＮやサファイア）が使用されるときに特に有利である。
分離後、キャリア基板の上には転送層の第２の部分を配置させる。キャリア基板とは反対側の転送層の表面に、ＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）からなる少なくとも１層の半導体層を含んでいるさらなる転送層を成長させる。さらなる転送層は、前に成長させた転送層よりも高いインジウム割合ｙを有することが有利である。例えば、成長基板の上に最初に成長させる転送層は、Ｉｎ０．０３Ｇａ０．９７Ｎを含んでいることができ、さらなる転送層は、Ｉｎ０．０６Ｇａ０．９４Ｎを含んでいることができる。
一実施形態によると、さらなる方法ステップにおいて、さらなる転送層の中にイオンを注入して分離ゾーンを形成する。次いで、さらなる転送層にさらなるキャリア基板を貼り付け、次いで、さらなる転送層を分離ゾーンに沿って熱処理によって分離する。さらなる転送層の中にイオンを注入するステップと、さらなる転送層にさらなるキャリア基板を貼り付けるステップと、さらなる転送層を分離ゾーンに沿って熱処理によって分離するステップは、成長基板の上に成長させる転送層に関連して前述した有利な実施形態に従って実施する。
さらなる方法ステップにおいては、さらなるキャリア基板とは反対側のさらなる転送層の表面の上に、活性層を含んだ半導体積層体をエピタキシャル成長させる。したがって、最後に形成されたさらなる転送層を有するさらなるキャリア基板は、活性層を含んだオプトエレクトロニクス部品の半導体積層体を成長させるための擬似基板として機能する。
インジウム含有量ｘを有する転送層を成長基板の上に成長させ、転送層をキャリア基板に転送し、より高いインジウム含有量ｙを有するさらなる転送層を転送層の上に成長させ、次いでさらなる転送層をさらなるキャリア基板に転送することによって、オプトエレクトロニクス部品の半導体積層体を成長させるための擬似基板が有利に作製され、この擬似基板は、成長基板と比較して高いインジウム含有量と、その結果として生じる比較的高い格子定数を有する。このようにして形成される擬似基板によって、小さい層応力および高い結晶品質を有するＩｎＧａＮからなる１層またはいくつかの層を備えた半導体積層体を成長させることができる。特に、この方法では、ＩｎＧａＮを含んだ活性層を、高い層品質において成長させることができる。
好ましい実施形態においては、さらなる転送層を成長させる方法ステップと、さらなる転送層の中にイオンを注入する方法ステップと、さらなるキャリア基板を貼り付ける方法ステップと、さらなる転送層を分離する方法ステップは、１回または何回か繰り返され、さらなる転送層の少なくとも１層の各半導体層は、それぞれの前に形成された転送層の少なくとも１層の半導体層よりも高いインジウム含有量を有する。したがって、さらなる転送層の少なくとも１層の半導体層におけるインジウムの割合は、反復のたびに徐々に増大していき、これは有利である。
本発明では、成長基板もしくは前に成長させた転送層またはその両方の上に転送層を成長させるときに発生する機械的応力が、転送層を分離して、それに対応するエピタキシャル成長に使用された成長表面を除去するときに減少する、といった知識を利用する。これらの方法ステップを１回、場合によっては何回か繰り返すならば、最後に形成された転送層は比較的高いインジウム含有量を有することができ、この場合、インジウム含有量が比較的高いにもかかわらず、最後の転送層は、小さい機械的応力および高い結晶品質を有するのみである。
好ましい実施形態においては、さらなる転送層の少なくとも１層の半導体層のインジウムの割合ｙは、前に形成された転送層の少なくとも１層の半導体層のインジウムの割合よりも、０．０２〜０．０５の範囲内（両端値を含む）の値だけ、特に好ましくは０．０３〜０．０４の範囲内（両端値を含む）の値だけ大きい。
この場合、さらなる転送層を成長させるときに、先行する転送層に対する小さい格子不整合のみが存在するように、インジウムの割合を増大させることが有利であり、その一方で、多すぎない回数の反復によってインジウムの割合の目標値が達成されるように、インジウムの割合の増大を十分に大きなものとする。
好ましい実施形態においては、反復の回数は、少なくとも２回、特に好ましくは２〜８回の範囲内（両端値を含む）である。
有利な実施形態においては、最後に形成される転送層（この層の上にオプトエレクトロニクス部品の半導体積層体が成長する）は、ＩｎｙＧａ１−ｙＮを含んでおり、このときｙ≧０．１、好ましくはｙ≧０．２、特に好ましくはｙ≧０．３である。したがって、最後に形成される転送層を有する最後に使用されるキャリア基板は、高いインジウム含有量を有するオプトエレクトロニクス部品の半導体積層体のための擬似基板を形成する。
本方法は、活性層が高いインジウム含有量を有するオプトエレクトロニクス部品を製造するのに特に適している。好ましい実施形態においては、活性層は、ＩｎｚＧａ１−ｚＮ（ｚ≧０．１）からなる少なくとも１層を含んでいる。好ましくはｚ≧０．２、特に好ましくはｚ≧０．３である。活性層は、例えば、ｐｎ接合部、ダブルヘテロ構造、単一量子井戸構造、または多重量子井戸構造として形成することができる。
有利な実施形態によると、活性層は、４５０ｎｍ以上、特に好ましくは６００ｎｍ以上の波長を有する放射を放出するのに適している放射放出層である。
好ましい実施形態においては、前記転送層もしくは前記少なくとも１層のさらなる転送層またはその両方は、２００ｎｍ〜２μｍの範囲内（両端値を含む）の厚さを有する。この厚さ範囲は、イオンを注入して分離ゾーンを形成する方法ステップと、熱処理によって転送層を分離する方法ステップにおいて有利である。
一実施形態においては、前記転送層もしくは前記少なくとも１層のさらなる転送層またはその両方は、単一の半導体層からなる。この場合、前記転送層もしくは前記少なくとも１層のさらなる転送層またはその両方は、成長基板、もしくは前に形成された転送層、またはその両方の上に、１回の方法ステップにおいて成長させることができ、これは有利である。
しかしながら、これに代えて、転送層もしくは少なくとも１層のさらなる転送層またはその両方が、超格子構造を形成する何層かのサブ層を備えていることも可能である。特に、この実施形態においては、転送層もしくは少なくとも１層のさらなる転送層またはその両方は、Ｉｎｘ１Ｇａ１−ｘ１Ｎ／Ｉｎｘ２Ｇａ１−ｘ２Ｎの超格子（ｘ２＞ｘ１）を備えていてもよい。超格子を形成することによって、単一の転送層を成長させるときに発生する機械的応力を減少させることができ、これは有利である。
好ましい実施形態においては、前記成長基板は、ＧａＮ基板またはサファイア基板である。これらの比較的高価な成長基板は、転送層やさらなる転送層の少なくとも一部を除去した後に、成長目的に再び使用することができる。転送層を分離した後に成長基板上に残る転送層の一部は、さらなる半導体層をエピタキシャル成長させるために成長基板を準備する目的で、エッチング工程または研磨工程によって成長基板から除去されることが好ましい。
本方法においては、キャリア基板もしくはさらなるキャリア基板またはその両方は、Ｇｅ、ＧａＡｓ、ＡｌＮ、Ｍｏ、またはＡｕ、あるいはＡｕまたはＭｏとの合金を含んでいることが好ましい。これらの材料は、特に、効率的な熱伝導率もしくは効率的な導電率またはその両方をもつことを特徴とする。
以下では、本発明について、図１〜図１３を参照しながら例示的な実施形態を使用してさらに詳しく説明する。
図面において、類似する部分、または同様に機能する部分には、それぞれ同じ参照数字を付してある。図示した部分と、部分の互いのサイズの比率は、正しい縮尺ではないものとみなされたい。
図１に示した、本方法の最初の中間ステップにおいては、成長基板１の上に転送層２が成長している。転送層２は、例えばＭＯＶＰＥ（有機金属気相成長法）によって、エピタキシャル成長している。成長基板１は、窒化物化合物半導体をエピタキシャル成長させるのに適するサファイア基板またはＧａＮ基板であることが好ましい。
転送層２は、ＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）からなる半導体層である。成長基板の上に直接成長する転送層２のインジウム含有量ｘは、好ましくは０．０２〜０．０５の範囲内（両端値を含む）、特に好ましくは０．０３〜０．０４の範囲内（両端値を含む）である。転送層２のインジウム含有量ｘは、この場合には比較的低く、すなわち、成長基板１に対する転送層２の格子不整合はわずかである。この利点として、転送層２を成長させるときの機械的応力が小さく、すなわち高い層品質で転送層２を成長させることができる。転送層２の厚さは、２００ｎｍ〜２μｍの範囲内（両端値を含む）であることが好ましい。
図２に示した、本方法のさらなる中間ステップにおいては、水素イオン３を、矢印によって示したように転送層２の中に注入し、分離ゾーン４を形成する。水素イオン３の代わりとして、別のイオン、例えば不活性ガス（ヘリウム、ネオン、クリプトン、またはキセノンなど）のイオンを転送層２の中に注入することもできる。転送層２における分離ゾーン４の位置は、転送層２の半導体材料の中へのイオン３の侵入深さによって決まり、したがって、注入されるイオン３のエネルギによって目標の位置に調整することができる。
図３に示した中間ステップにおいては、成長基板１とは反対側の転送層２の表面にキャリア基板５が貼り付けられている。キャリア基板５は、例えばはんだ付けまたは接合によって転送層２に結合することができる。キャリア基板は、例えば、Ｇｅ、ＧａＡｓ、ＡｌＮ、金属（例えばＭｏやＡｕ）、またはこれらの合金からなる基板とすることができる。特に、キャリア基板５は、窒化物化合物半導体材料をエピタキシャル成長させるのに適していなくてもよく、したがって、例えば熱膨張係数、熱伝導率、導電率などの別の基準に基づいて選択することができ、これは有利である。特に、ＧａＮやサファイアと比較して費用効率の比較的高いキャリア基板５を使用することができる。
次いで、図４に概略的に示したように、熱処理を行い、成長基板１と、転送層２と、キャリア基板５とからなる複合体を、約３００℃〜９００℃の範囲内の温度、特に好ましくは３００℃〜７００℃の範囲内（両端値を含む）の温度まで加熱する。分離ゾーン４（前に水素イオンを注入した）に気泡６（いわゆるブリスタ）が形成され、気泡６は、熱処理の時間長が増すにつれて分離ゾーン４内を伝搬する。
図５に示したように、これにより最終的に、転送層２を分離ゾーン４の領域において横方向に分離する。例えば成長基板１もしくはキャリア基板５またはその両方にトルクがかかることによる機械的な効果によって、転送層２を分離ゾーン４に沿って分離させることができる。転送層２を分離した後には、例えば転送層２の一部が成長基板１の上に配置されており、転送層２のさらなる部分がキャリア基板５の上に配置されている。成長基板１の上に残っている転送層２の一部は、例えばエッチング工程または研磨工程によって成長基板から除去することができ、すなわち、この成長基板は、さらなる転送層を成長させる目的に使用することができる。これは、高品質な成長基板１（例えばＧａＮまたはサファイア）が使用されるときに特に有利である。
キャリア基板５の上に残っている転送層２の部分は、エッチング法または研磨法を使用して平滑化することが好ましく、したがって、キャリア基板５と、キャリア基板５の上に配置されている転送層２とからなる複合体が、１層または何層かのさらなる半導体層を成長させるための擬似基板を形成する。図６は、キャリア基板５と、好ましくは平滑化された転送層２とからなる、このように作製された複合体を示している。前のイオン注入に起因する転送層２の結晶構造の損傷を修正する目的で、さらなる熱処理を追加的に行ってもよい。
さらなる方法ステップにおいては、図７に示したように、キャリア基板５とは反対側の転送層２の表面上に、さらなる転送層７を成長させる。さらなる転送層７は、ＩｎｙＧａ１−ｙＮからなる層であり、この層のインジウム含有量ｙは、前に形成された転送層２のインジウム含有量よりも高い。さらなる転送層７のインジウム含有量ｙは、前に形成された転送層２のインジウム含有量よりも、０．０２〜０．０５の範囲内（両端値を含む）の値、特に０．０３〜０．０４の範囲内（両端値を含む）だけ大きいことが好ましい。したがって、さらなる転送層７は、前に成長させた転送層２に対して比較的小さい格子不整合を有するのみであり、これは有利である。この利点は、さらなる転送層７を、前に形成されている転送層２の上に、小さい応力および比較的高い層品質において成長させることができることである。
次いで、図８に示したように、イオン３（好ましくは水素イオン）をさらなる転送層７の中に注入して分離ゾーン４を形成する。
次いで、図９に示したように、キャリア基板５とは反対側のさらなる転送層７の表面に、さらなるキャリア基板８を貼り付ける。次いで、熱処理を行い、さらなる転送層７の中に注入されたイオンが分離ゾーン４において拡散し、気泡６を形成する。
図１０に示したように、この結果として、さらなる転送層７が分離ゾーン４に沿って分離する。
次いで、さらなるキャリア基板８の上に残っているさらなる転送層７の部分を、例えばエッチング法または研磨法によって平滑化することができ、すなわち、さらなるキャリア基板８とさらなる転送層７とからなる複合体（図１１に示した）が、１層または何層かのさらなる半導体層をエピタキシャル成長させるための擬似基板を形成する。
図８〜図１１に示した方法ステップの有利な実施形態は、図２〜図６を参照しながら前に説明した方法ステップに対応する。
次いで、図７〜図１１に示した方法ステップを、１回または数回繰り返すことができ、反復のたびに、さらなる転送層７のインジウム含有量ｙが次第に増大していく。さらなる転送層７のインジウム含有量は、各反復ごとに、０．０２〜０．０５の範囲内（両端値を含む）の値、好ましくは０．０３〜０．０４の範囲内（両端値を含む）の値だけ増大するとよい。このようにして、図１１に示した擬似基板（最後に使用されたキャリア基板８と最後に形成されたさらなる転送層７とからなる複合体によって形成されている）が、１層または何層かのさらなる半導体層を成長させるための成長表面（この成長表面は比較的高いインジウム含有量を有する）を備えることを達成でき、これは有利である。好ましくは、さらなる転送層７のインジウム含有量ｙは、最後に行われた反復の後、少なくとも０．１、好ましくは少なくとも０．２、特に好ましくは少なくとも０．３である。
次いで、図１２に示したように、さらなるキャリア基板８とは反対側のさらなる転送層７の表面の上に、オプトエレクトロニクス部品１２の半導体積層体９を成長させる。オプトエレクトロニクス部品１２の半導体積層体９は、特に、活性層１０を含んでいる。さらに、半導体積層体９は、１層または何層かのさらなる半導体層１１を含んでいることができる。
オプトエレクトロニクス部品１２の活性層１０は、ＩｎｚＧａ１−ｚＮからなる好ましくは少なくとも１層を含んでおり、このときｚ≧０．１、好ましくはｚ≧０．２、特に好ましくはｚ≧０．３である。この比較的高いインジウム含有量を有する活性層１０は、さらなる転送層７の上に、小さい応力および高い結晶品質において成長させることができ、なぜならさらなる転送層７も比較的高いインジウム含有量を有するからである。好ましくは、活性層１０におけるインジウム含有量は、さらなる転送層７におけるインジウム含有量より０．０５以下だけ大きい、さらに好ましくは０．０２以下だけ大きい。特に好ましい方法においては、活性層１０とさらなる転送層７とが同じインジウム含有量を有する。
一実施形態においては、活性層１０は、単一量子井戸構造または多重量子井戸構造としてもよい。電気接触を形成する目的で、オプトエレクトロニクス部品１２に電気コンタクト１３，１４を設けてもよい。オプトエレクトロニクス部品１２は、特に、ＬＥＤまたは半導体レーザとすることができる。オプトエレクトロニクス部品１２は、４５０ｎｍより長い、好ましくは６００ｎｍより長い発光波長を有する放射放出オプトエレクトロニクス部品であることが好ましい。このサイズの発光波長は、窒化物化合物半導体系の活性層において、特に、比較的高いインジウム含有量によって、生成することができる。
図１３は、一例として、本方法のさらなる例示的な実施形態における第１の方法ステップを示しており、転送層２が成長基板１の上にエピタキシャルに成長している。転送層２もしくはさらなる転送層またはその両方は、本方法においては、必ずしも１層の半導体層によって形成しなくてもよい。むしろ、転送層２もしくはさらなる転送層またはその両方は、何層かのサブ層を含んでいることができる。特に、転送層２もしくはさらなる転送層またはその両方を、超格子構造１５として構成することができる。この例示的な実施形態においては、転送層２は、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）からなる第１のサブ層１６と、Ｉｎｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、ｘ２＞ｘ１）からなる第２のサブ層１７とが交互に配置されている超格子構造１５を備えている。さらなる方法ステップについては、図１〜図１２に関連して説明した例示的な実施形態と同じであるため、ここでは説明しない。
図１３に示した転送層２と同様に、次いで形成されるさらなる転送層７も、超格子構造１５として形成することができる。この構造においては、インジウム含有量ｘ１およびｘ２は、好ましくは、さらなる転送層７の成長が繰り返されるたびに、０．０２〜０．０５の範囲内の値だけ、好ましくは０．０３〜０．０４の範囲内の値だけ増大する。転送層２もしくはさらなる転送層７またはその両方を超格子構造１５として構成することによって、半導体材料における応力をさらに減少させることができる。
ここまで、本発明について例示的な実施形態を使用して説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
Claims (15)
- オプトエレクトロニクス部品（１２）を製造する方法であって、
ａ） ＩｎｘＧａ１−ｘＮ（０＜ｘ＜１）からなる少なくとも１層の半導体層を含む転送層（２）を、成長基板（１）の上にエピタキシャル成長させるステップと、
ｂ） 前記転送層（２）の中にイオン（３）を注入して分離ゾーン（４）を形成するステップと、
ｃ） 前記成長基板（１）とは反対側の前記転送層（２）の表面にキャリア基板（５）を貼り付けるステップと、
ｄ） 熱処理によって、前記分離ゾーン（４）に沿って横方向に前記転送層（２）を分離するステップと、
ｅ） ＩｎｙＧａ１−ｙＮ（０＜ｙ≦１）からなる少なくとも１層の半導体層を含むさらなる転送層（７）を、前記キャリア基板（５）とは反対側の、前に成長させた前記転送層（２）の表面上に、成長させるステップであって、前記さらなる転送層（７）の前記少なくとも１層の半導体層が、前に成長させた前記転送層（２）の前記少なくとも１層の半導体層よりも高いインジウム割合ｙを有する、前記ステップと、
ｆ） 前記さらなる転送層（７）の中にイオン（３）を注入して分離ゾーン（４）を形成するステップと、
ｇ） 前記さらなる転送層（７）にさらなるキャリア基板（８）を貼り付けるステップと、
ｈ） 熱処理によって、前記分離ゾーン（４）に沿って横方向に前記さらなる転送層（７）を分離するステップと、
ｉ） 前記さらなるキャリア基板（８）とは反対側の前記さらなる転送層（７）の表面上に、活性層（１０）を含む半導体積層体（９）をエピタキシャル成長させるステップと、
を含む方法。 - 前記ステップｅ）〜ステップｈ）が１回または何回か繰り返され、前記さらなる転送層（７）の前記少なくとも１層の半導体層それぞれが、それぞれの前に形成された前記転送層（２，７）の前記少なくとも１層の半導体層よりも高いインジウム割合ｙを有する、
請求項１に記載の方法。 - 前記さらなる転送層（７）の前記少なくとも１層の半導体層の前記インジウム割合ｙが、前に形成された前記転送層（２，７）の前記少なくとも１層の半導体層のインジウム割合よりも、それぞれ０．０２〜０．０５の範囲内の値だけ大きい、
請求項２に記載の方法。 - 前記繰返しの回数が少なくとも２回である、
請求項２または請求項３に記載の方法。 - 前記繰返しの回数が２〜８回の範囲内（両端値を含む）である、
請求項４に記載の方法。 - 最後に形成される前記転送層（７）が、ＩｎｙＧａ１−ｙＮ（ｙ≧０．１）を含んでいる、
請求項１から請求項５のいずれかに記載の方法。 - 最後に形成される前記転送層（７）が、ＩｎｙＧａ１−ｙＮ（ｙ≧０．３）を含んでいる、
請求項１から請求項６のいずれかに記載の方法。 - 前記活性層（１０）が、ＩｎＺＧａ１−ｚＮ（ｚ≧０．１）からなる少なくとも１層を備えている、
請求項１から請求項７のいずれかに記載の方法。 - 前記活性層（１０）が、ＩｎＺＧａ１−ｚＮ（ｚ≧０．３）からなる少なくとも１層を備えている、
請求項１から請求項８のいずれかに記載の方法。 - 前記活性層（１０）が、４５０ｎｍ以上の波長を有する放射を放出するのに適している、
請求項１から請求項９のいずれかに記載の方法。 - 前記活性層（１０）が、６００ｎｍ以上の波長を有する放射を放出するのに適している、
請求項１から請求項１０のいずれかに記載の方法。 - 前記転送層（２）もしくは前記少なくとも１層のさらなる転送層（７）またはその両方が、２００ｎｍ〜２μｍの範囲内（両端値を含む）の厚さを有する、
請求項１から請求項１１のいずれかに記載の方法。 - 前記転送層（２）もしくは前記少なくとも１層のさらなる転送層（７）またはその両方が、単一の半導体層からなる、
請求項１から請求項１２のいずれかに記載の方法。 - 前記転送層（２）もしくは前記少なくとも１層のさらなる転送層（７）またはその両方が、超格子構造（１５）を形成する何層かのサブ層（１６，１７）を備えている、
請求項１から請求項１３のいずれかに記載の方法。 - 前記キャリア基板（５）もしくは前記さらなるキャリア基板（８）またはその両方が、Ｇｅ、ＧａＡｓ、ＡｌＮ、Ｍｏ、Ａｕ、あるいはＡｕまたはＭｏとの合金を含んでいる、
請求項１から請求項１４のいずれかに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102011113775.4 | 2011-09-19 | ||
| DE102011113775.4A DE102011113775B9 (de) | 2011-09-19 | 2011-09-19 | Verfahren zur Herstellung eines optoelektronischen Bauelements |
| PCT/EP2012/067808 WO2013041424A1 (de) | 2011-09-19 | 2012-09-12 | Verfahren zur herstellung eines optoelektronischen bauelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014526801A true JP2014526801A (ja) | 2014-10-06 |
| JP5727677B2 JP5727677B2 (ja) | 2015-06-03 |
Family
ID=47008509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014530192A Expired - Fee Related JP5727677B2 (ja) | 2011-09-19 | 2012-09-12 | オプトエレクトロニクス部品の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9373747B2 (ja) |
| JP (1) | JP5727677B2 (ja) |
| DE (1) | DE102011113775B9 (ja) |
| TW (1) | TWI472060B (ja) |
| WO (1) | WO2013041424A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222772A (ja) * | 2001-01-29 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体基板の製造方法 |
| JP2005109478A (ja) * | 2003-09-26 | 2005-04-21 | Soi Tec Silicon On Insulator Technologies | エピタキシャル成長のための基板の作製方法 |
| JP2009152305A (ja) * | 2007-12-19 | 2009-07-09 | Furukawa Electric Co Ltd:The | 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板 |
| JP2009231816A (ja) * | 2008-02-29 | 2009-10-08 | Shin Etsu Chem Co Ltd | 単結晶薄膜を有する基板の製造方法 |
| JP2009245982A (ja) * | 2008-03-28 | 2009-10-22 | Sumitomo Electric Ind Ltd | 窒化物発光素子 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| TWI240434B (en) | 2003-06-24 | 2005-09-21 | Osram Opto Semiconductors Gmbh | Method to produce semiconductor-chips |
| DE112005002838T5 (de) | 2004-11-18 | 2007-11-15 | Showa Denko K.K. | Halbleiterstapelstruktur auf Basis von Galliumnitrid, Verfahren zu dessen Herstellung, Halbleitervorrichtung auf Basis von Galliumnitrid und Lampe unter Verwendung der Vorrichtung |
| DE102004062290A1 (de) | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
| DE102005052358A1 (de) | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
| JP4458116B2 (ja) | 2007-05-30 | 2010-04-28 | 住友電気工業株式会社 | エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス |
| TWI416615B (zh) | 2007-10-16 | 2013-11-21 | Epistar Corp | 分離二種材料系統之方法 |
| DE102008019268A1 (de) | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| TWI407491B (zh) | 2008-05-09 | 2013-09-01 | Advanced Optoelectronic Tech | 分離半導體及其基板之方法 |
| US9117944B2 (en) | 2008-09-24 | 2015-08-25 | Koninklijke Philips N.V. | Semiconductor light emitting devices grown on composite substrates |
| US8637383B2 (en) * | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
-
2011
- 2011-09-19 DE DE102011113775.4A patent/DE102011113775B9/de not_active Expired - Fee Related
-
2012
- 2012-08-31 TW TW101131741A patent/TWI472060B/zh not_active IP Right Cessation
- 2012-09-12 US US14/344,573 patent/US9373747B2/en active Active
- 2012-09-12 WO PCT/EP2012/067808 patent/WO2013041424A1/de active Application Filing
- 2012-09-12 JP JP2014530192A patent/JP5727677B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222772A (ja) * | 2001-01-29 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体基板の製造方法 |
| JP2005109478A (ja) * | 2003-09-26 | 2005-04-21 | Soi Tec Silicon On Insulator Technologies | エピタキシャル成長のための基板の作製方法 |
| JP2009152305A (ja) * | 2007-12-19 | 2009-07-09 | Furukawa Electric Co Ltd:The | 窒化物半導体単結晶基板製造方法、窒化物半導体単結晶基板および該基板の製造用基板 |
| JP2009231816A (ja) * | 2008-02-29 | 2009-10-08 | Shin Etsu Chem Co Ltd | 単結晶薄膜を有する基板の製造方法 |
| JP2009245982A (ja) * | 2008-03-28 | 2009-10-22 | Sumitomo Electric Ind Ltd | 窒化物発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201316547A (zh) | 2013-04-16 |
| DE102011113775B4 (de) | 2021-07-22 |
| US20150044798A1 (en) | 2015-02-12 |
| TWI472060B (zh) | 2015-02-01 |
| WO2013041424A1 (de) | 2013-03-28 |
| US9373747B2 (en) | 2016-06-21 |
| JP5727677B2 (ja) | 2015-06-03 |
| DE102011113775B9 (de) | 2021-10-21 |
| DE102011113775A1 (de) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI545794B (zh) | 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置 | |
| US20090117711A1 (en) | Method for Laterally Cutting Through a Semiconductor Wafer and Optoelectronic Component | |
| TWI532209B (zh) | 一種用於形成一埋入式金屬層結構的方法 | |
| US8093686B2 (en) | Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material | |
| JP2006210660A (ja) | 半導体基板の製造方法 | |
| JP2007096330A (ja) | Ｉｉｉ−ｖ族発光デバイス | |
| JP4980616B2 (ja) | 半導体チップを製作するための方法 | |
| JP2013542608A (ja) | 複合基板の形成方法 | |
| US8772800B2 (en) | Semiconductor light-emitting device | |
| JP2009270200A (ja) | 半導体をその基板から分離する方法 | |
| US11735685B2 (en) | Supports for a semiconductor structure and associated wafers for an optoelectronic device | |
| JP5582617B2 (ja) | 歪み層の緩和 | |
| TW201413783A (zh) | 碳化矽紋層 | |
| JP2013247362A (ja) | 半導体素子用薄膜貼り合わせ基板の製造方法 | |
| JP5727677B2 (ja) | オプトエレクトロニクス部品の製造方法 | |
| US8263984B2 (en) | Process for making a GaN substrate | |
| US8901598B2 (en) | Light emitting device | |
| JP2010226023A (ja) | 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法 | |
| JP2007027448A (ja) | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 | |
| JP2010040737A (ja) | 半導体基板及びその製造方法 | |
| JP2011193010A (ja) | 半導体ウェハ及び高周波電子デバイス用半導体ウェハ | |
| JP5544875B2 (ja) | 複合基板 | |
| US20090197397A1 (en) | Method of Manufacturing Semiconductor Device | |
| WO2024052695A1 (en) | Method of separating a semiconductor device from a substrate | |
| TW200537703A (en) | Method to produce a radiation-emitting semiconductor-chip and said produced semiconductor-chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5727677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |