JP2007027448A - 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 - Google Patents

半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2007027448A
JP2007027448A JP2005208015A JP2005208015A JP2007027448A JP 2007027448 A JP2007027448 A JP 2007027448A JP 2005208015 A JP2005208015 A JP 2005208015A JP 2005208015 A JP2005208015 A JP 2005208015A JP 2007027448 A JP2007027448 A JP 2007027448A
Authority
JP
Japan
Prior art keywords
type
semiconductor layer
light emitting
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005208015A
Other languages
English (en)
Other versions
JP4508021B2 (ja
Inventor
Nobuyuki Takakura
信之 高倉
Takayoshi Takano
隆好 高野
Masaharu Yasuda
正治 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2005208015A priority Critical patent/JP4508021B2/ja
Publication of JP2007027448A publication Critical patent/JP2007027448A/ja
Application granted granted Critical
Publication of JP4508021B2 publication Critical patent/JP4508021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】 ナノコラムを複数有して成る半導体発光素子において、貫通転位を持たないというナノコラムの利点を活かした高効率な半導体発光素子を実現する。
【解決手段】 サファイア基板1上に、低温バッファ層を介して、n型GaNエピ層2、n型GaNナノコラム3、多重量子井戸ナノコラム4、p型GaNナノコラム5を、順次積層成長させる(図1(a))。次に、シリコンCMP技術を用いて回転研磨を行い、均一な高さのナノコラム6を形成し(図1(b))、p型GaNナノコラム5上に、p型GaN基板7を積層し、加熱・加圧して貼合わせる(図1(c))。その後、抵抗値を抑えるためにp型GaN基板7を薄膜化してp型GaN電極形成領域8とし(図1(d))、p型電極11およびn型電極12を、蒸着、リソグラフィ、ドライエッチングを用いて形成する(図1(e))。したがって、p型電極側からも、貫通転位を無くすことができる。
【選択図】 図1

Description

本発明は、半導体内で電子と正孔とを結合させて発光させる半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法に関し、特に前記半導体発光素子としては、ナノコラムと称される柱状結晶構造体を複数有して成るものに関する。
近年、III−N化合物半導体(以下、ナイトライドと呼ぶ)または酸化物半導体を用いて、その中に量子井戸を形成し、外部から電流を流して、この量子井戸で電子と正孔とを結合させて発光させる固体発光素子の発展が目覚しい。しかしながら、これらの固体発光素子の作製においては、以下に述べる課題を有する。
たとえば、ナイトライドに関して言及すると、結晶成長が抱える根本的な課題として、異種材料基板上への結晶成長が主であるということが挙げられる。ナイトライドのヘテロエピタキシャル成長に関する一般的な成長モデルとしては、先ず基板上に薄く堆積された低温バッファ層上に三次元核が形成され、さらに成長が進むと核が大きくなり、隣接する核と結合して平坦な面が形成される。以降、平坦な面を維持しながら2次元成長を継続する。しかしながら、隣接する核が結合する際、それぞれの核が独立して形成されているので、成長面が完全に一致せず、結合後、核界面に多くの欠陥を形成する。欠陥の多くは貫通転位として結晶表面にまで達する。この貫通転位は非発光再結合中心として作用し、固体発光素子の発光効率を著しく減少させる。
このような課題に対して、従来から、貫通転位を減少させるための様々な取り組みがなされてきた。その結果、当初、ナイトライド結晶内に1010cm−2程度あった転位を、10cm−2程度まで減少させるに至っている。
さらなる低転位化技術として、柱状結晶構造体(以下、ナノコラムと呼ぶ)が注目され始めている。ナノコラムは、100nm程度の直径を有し、隣接する核が結合することなく、独立して柱状の結晶を形成している。したがって、ナノコラムにはその結晶内にほとんど貫通転位を含まず、非常に高品質な結晶を得ることができる。また、ナノコラムは表面積が薄膜に比べて格段に大きく、円筒形状をしているので、通常の薄膜の発光素子に比べて、光取り出し効率の向上が期待されている。
そのようなナノコラムを用いた固体発光素子の製作が試みられた一例として、図5に非特許文献1の構造を示す。その従来技術によれば、RF−MBE(高周波分子線エピタキシー)装置によって、シリコン基板43上に、n型GaNナノコラム層44、発光層45を形成し、ナノコラム径を広げながらp型GaNコンタクト層46をエピタキシャル成長させた上に、半透明p型電極のNi(2nm)/Au(3nm)を形成させている。
菊池、野村、岸野「窒化物半導体ナノコラム結晶を用いた新しい機能性デバイス材料の開発」(応用物理学会2004年秋季大会予稿集第1分冊4P−W−1)
しかしながら、上述の従来技術では、p型電極を形成するために面方位の異なる結晶が混在して成長し、たとえナノコラム内に貫通転位が無くとも、p型電極形成層(p型GaNコンタクト層46)に多数の貫通転位が発生してしまうという問題がある。その貫通転位で、発光層45で発生した光の多くが、基板43やp型電極領域に吸収されてしまい、光取り出し効率が、期待される程、向上できていないのが実情である。
本発明の目的は、光取り出し効率を一層向上することができる半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法を提供することである。
本発明の半導体発光素子は、単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子において、前記p型窒化物半導体層またはp型酸化物半導体層上に、これらとオーミックコンタクトを取ることができる導電性基板を貼合わせて成るp型電極を有することを特徴とする。
上記の構成によれば、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体(ナノコラム)を複数有して成る半導体発光素子において、そのナノコラムの先端側に設けるべきp型電極を、前記p型窒化物半導体層またはp型酸化物半導体層とオーミックコンタクトを取ることができる導電性基板の貼合わせで実現する。具体的には、前記ナノコラムの先端を研磨して高さを揃えて平坦にし、導電性基板を密着させて、加圧および加熱する。
したがって、導電性基板から成るp型電極内には、前記p型窒化物半導体層またはp型酸化物半導体層を面方向に成長させて該p型電極とした場合に生じるような貫通転位はなく、ナノコラムが内部に貫通転位を持たないという利点を活かした高効率な半導体発光素子を実現することができる。
また、本発明の半導体発光素子は、前記単結晶基板と前記n型窒化物半導体層またはn型酸化物半導体層との間にはn型基板層が介在され、前記柱状結晶構造体の成長後に前記単結晶基板が除去され、代りに前記n型基板層とオーミックコンタクトを取ることができる導電性基板を貼合わせて成るn型電極をさらに有することを特徴とする。
上記の構成によれば、前記単結晶基板を除去した後のn型基板層に対して、該n型基板層と同じ型の不純物をドープして作成されたn型の導電性基板を貼合わせてn型電極とする。
したがって、n型電極からp型電極まで、素子の厚み方向に電流を流すことができ、より一層高輝度の半導体発光素子を実現することができる。また、安価ではあるけれども、ナノコラムの発光波長において光を吸収してしまうSi基板などの基板も、吸収を伴わない導電性基板に置換えることで、ナノコラムを成長させる基板として使用することができる。
さらにまた、本発明の半導体発光素子では、前記p型電極またはn型電極の一方は、分布型ブラッグ多層膜を含むことを特徴とする。
上記の構成によれば、前記n型窒化物半導体層またはn型酸化物半導体層および前記p型窒化物半導体層またはp型酸化物半導体層を成長させて電極とした場合、前記分布型ブラッグ多層膜を形成しようとすると、III族材料の層とV族材料の層とを積層することになり、それらの材料の間の屈折率の差が小さいので、多くの層を積層しなければならないのに対して、導電性基板を貼合わせて電極とする場合、前記分布型ブラッグ多層膜を形成するにあたって、II族材料の層とVI族材料の層とを積層することで実現することができる。
したがって、それらの材料間は屈折率の差が大きいので、所望の反射率を得るにあたっての多層膜の層数を少なくすることができる。
また、本発明の照明装置は、前記の半導体発光素子を用いることを特徴とする。
上記の構成によれば、貫通転位を持たない高効率な半導体発光素子を用いることで、同じ光束(輝度、照度)を得るにも、小型で低消費電力な照明装置を実現することができる。
さらにまた、本発明の半導体発光素子の製造方法は、単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子の製造方法において、前記p型窒化物半導体層またはp型酸化物半導体層を平坦に研磨する工程と、研磨した前記p型窒化物半導体層またはp型酸化物半導体層上に導電性基板を積層し、加圧および加熱することでそれらを貼合わせ、前記導電性基板をp型電極に形成する工程とを含むことを特徴とする。
上記の構成によれば、単結晶基板上に柱状構造を維持したまま、n型窒化物半導体層またはn型酸化物半導体層、発光層、およびp型窒化物半導体層またはp型酸化物半導体層を順に成長させることで、複数の柱状結晶構造体(ナノコラム)を有して成る半導体発光素子を製造するにあたって、そのナノコラムの先端側に設けるべきp型電極を、導電性基板の貼合わせで作成する。具体的には、その貼合わせにあたって、前記p型窒化物半導体層またはp型酸化物半導体層の先端を、化学的もしくは物理的に研磨して高さを揃えて平坦にし、その後、前記導電性基板を積層し、加圧および加熱して貼合わせる。
したがって、導電性基板から成るp型電極内には、前記p型窒化物半導体層またはp型酸化物半導体層を面方向に成長させてp型電極とした場合に生じるような貫通転位はなく、ナノコラムが内部に貫通転位を持たないという利点を活かした高効率な半導体発光素子を製造することができる。
また、本発明の半導体発光素子の製造方法は、前記導電性基板を貼合わせる工程の前に、該導電性基板および柱状結晶構造体の少なくとも一方の貼合わせ面側に、窒素原子を含むプラズマを照射する工程をさらに行うことを特徴とする。
上記の構成によれば、導電性基板を貼合わせる前に、その貼合わせる面を活性化しておくことで、表面原子同士の結合力を強固にすることができ、貼合わせ時の圧力や温度を低くして、素子へのダメージを低減することができる。
さらにまた、本発明の半導体発光素子の製造方法は、前記導電性基板を貼合わせる工程を、10−6Pa以下の高真空中で行うことを特徴とする。
上記の構成によれば、p型窒化物半導体層またはp型酸化物半導体層と導電性基板との貼合わせ面の清浄度を高め、表面原子同士の結合力を強固にすることができる。これによって、貼合わせ時の圧力や温度を低くすることができ、素子へのダメージを低減することができる。
本発明の半導体発光素子は、以上のように、単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子において、前記p型窒化物半導体層またはp型酸化物半導体層上に、導電性基板を貼合わせて成るp型電極を設ける。
それゆえ、導電性基板から成るp型電極内には、前記p型窒化物半導体層またはp型酸化物半導体層を面方向に成長させて該p型電極とした場合に生じるような貫通転位はなく、ナノコラムが内部に貫通転位を持たないという利点を活かした高効率な半導体発光素子を実現することができる。
また、本発明の照明装置は、以上のように、前記の半導体発光素子を用いる。
それゆえ、貫通転位を持たない高効率な半導体発光素子を用いることで、同じ光束(輝度、照度)を得るにも、小型で低消費電力な照明装置を実現することができる。
さらにまた、本発明の半導体発光素子の製造方法は、以上のように、単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子の製造方法において、前記p型窒化物半導体層またはp型酸化物半導体層を平坦に研磨した後、導電性基板を積層し、加圧および加熱することでそれらを貼合わせ、前記導電性基板をp型電極に形成する。
それゆえ、導電性基板から成るp型電極内には、前記p型窒化物半導体層またはp型酸化物半導体層を面方向に成長させてp型電極とした場合に生じるような貫通転位はなく、ナノコラムが内部に貫通転位を持たないという利点を活かした高効率な半導体発光素子を製造することができる。
[実施の形態1]
図1は、本発明の実施の第1の形態に係る半導体発光素子である発光ダイオードD1の製造工程を模式的に示す断面図である。先ず、サファイア基板1上に、図示しない低温バッファ層を介して、n型基板層であるn型GaNエピ層2を形成し、このn型GaNエピ層2の表面には、将来n型電極とコンタクトを取るため、n型不純物Siを高濃度にドープしておく。このn型GaNエピ層2がn型の導電性基板となり、その上にナノコラム6を形成する。
本実施の形態および後述する他の実施の形態では、有機金属気相成長(MOCVD)によって作製を行うことを前提としているが、ナノコラムの成長方法はこれに限定されるものではなく、分子線エピタキシー(MBE)やハイドライド気相成長(HVPE)等の装置を用いてもナノコラムが作製可能であることは公知である。以下、特に断らない限り、MOCVD装置を用いるものとする。
次に、前記n型GaNエピ層2の表面を、窒素プラズマで窒化し、成長温度を通常のGaN成長の温度より上げ、窒素過剰雰囲気下でGaNを成長させると、GaN結晶が柱状に成長する。この成長において、通常のエピ成長による発光ダイオードの作製のドーピング技術を用いると、n型GaNナノコラム3、多重量子井戸ナノコラム4(発光層を形成する。以下、MQWナノコラムと呼ぶ)、p型GaNナノコラム5を、順次積層成長させることができる。こうして、図1(a)に示すように、ナノコラム3〜5を成長させることができる。
注目すべきは、本発明では、p型GaNナノコラム5上に、図1(c)に示すように、p型GaN基板7を貼合わせることである。しかしながら、前記図1(a)に示すように、ナノコラム3〜5は成長させた状態では高さは揃っていないので、貼合わせを行うことができない。そこで、多層半導体を作製する際に広く用いられるシリコンCMP技術を用い、前記ナノコラム3〜5の全体をダイヤモンドペーストを用いて回転研磨を行い、図1(b)に示すような均一な高さのナノコラム6を形成する。研磨には、他の手法が用いられてもよい。
このナノコラムの6の先端部に、同様に研磨によって表面を平坦にした前記p型GaN基板7を積層し、貼合せ用のグラファイトの治具を用いて、8MPa程度の圧力を貼合わせ面に垂直に加え、その状態で炉に入れ、窒素雰囲気で1時間程度、適度な温度を加えると、前記図1(c)に示すように、p型GaN基板7とナノコラム6とを貼合わせることができる。
この貼合わせを行う前に、p型GaN基板7およびナノコラム6の少なくとも一方に窒素プラズマを照射して貼合わせ面を活性化したり、貼合わせを10−6Pa以下の超高真空で行うことで、さらに良好な貼合わせを行うことができる。前者は表面の活性化によって、後者は貼合わせ面の清浄度を高めることによって、いずれも表面原子同士の結合力を強固にする。これによって、貼合わせ時の圧力や温度を低くすることができ、素子へのダメージを低減することができる。
続いて、上記と同様に、ダイヤモンドペーストを用いた回転研磨によってp型GaN基板7を薄膜化して、図1(d)で示すように、p型GaN電極形成領域8とする。薄膜化の理由は、p型GaNはn型GaNに比べて極めて高抵抗であり、薄膜化しないと電流経路が高抵抗化し、発光ダイオードの発光効率を劣化させるためである。
その後、通常の発光ダイオードの作製と同じ技術を用いて電極形成を行う。すなわち、薄膜化したp型GaN電極形成領域8上にAu/Niの透明導電膜10を形成し、さらにフォトリソグラフィ技術、ドライエッチング技術によって、将来、n型電極形成部分となる領域をエッチングして、前記透明導電膜10、p型GaN電極形成領域8およびナノコラム6を取り除く。その後、p型電極11を、蒸着、リソグラフィ、ドライエッチングを用いて形成し、同様にしてn型電極12を形成し、図1(e)で示すような本実施の形態の発光ダイオードD1の構造を完成する。
このようにナノコラム6の先端側に設けるべきp型電極を、p型GaN基板7の貼合わせで作成することで、該p型GaN基板7内には、前記p型GaNナノコラム5を面方向に成長させてp型電極とした場合に生じるような貫通転位はなく、ナノコラムが内部に貫通転位を持たないという利点を活かした高効率な発光ダイオードを製造することができる。
[実施の形態2]
図2は、本発明の実施の第2の形態に係る半導体発光素子である発光ダイオードD2の製造工程を模式的に示す断面図である。この発光ダイオードD2の構造において、前述の発光ダイオードD1の構造に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。図2(a)は前述の図1(c)と同様に、ナノコラム6の先端にp型GaN基板7を貼合せた状態を示し、注目すべきは、本実施の形態では、前記サファイア基板1が除去されて、n型GaNエピ層2と同じ型の不純物をドープして作成されたn型導電性基板19に交換されることである。
詳しくは、ナノコラム6の先端にp型GaN基板7を貼合せた後、サファイア基板1側からYAGレーザを照射することによって、図2(b)で示すように、該サファイア基板1を除去する。このようなサファイアのレーザリフトオフ技術は、当業者においては周知の技術であるので、詳細は省略する。
そして、前記n型GaNエピ層2とpn接合とならない同じ極性の前記n型導電性基板19の表面に窒素プラズマを照射し、貼合わせ面の表面原子を活性化したものを前記n型GaNエピ層2の表面に積層する。この際、n型GaNエピ層2は、事前に前述のダイヤモンドペーストを用いた回転研磨によって、表面を十分平坦にしておく。その後、前記グラファイトの治具を用いて、8MPa程度の圧力を貼合わせ面に垂直に加え、その状態で炉に入れ、窒素雰囲気で1時間、適度な温度を加えると、図2(c)に示すように、n型GaNエピ層2とn型導電性基板19とが貼合わせされる。この際、前述のように超高真空中で貼合せを行うことで、より良好な貼合わせが実現されることは言うまでもない。このn型導電性基板19が本実施の形態の発光ダイオードD2でのn型電極となる。
そして、第1の実施の形態と同様に、ダイヤモンドペーストを用いた回転研磨によって、図2(d)で示すようにp型GaN基板7を薄膜化して、p型GaN電極形成領域8とする。薄膜化の理由は、前述のとおりである。その後、p型GaN電極形成領域8の上に透明導電膜10を蒸着し、通常の蒸着、リソグラフィ、ドライエッチングを用いて、前記p型電極11を形成して、図2(e)で示すような本実施の形態の発光ダイオードD2の構造を完成する。
このようにナノコラム6を成長させたサファイア基板1を除去し、代わってn型GaNエピ層2と同じ極性のn型導電性基板19を貼合せることによって、n型電極からp型電極11まで、素子の厚み方向に電流を流すことができ、より一層高輝度の発光ダイオードを実現することができる。また、安価ではあるけれども、ナノコラム6の発光波長において光を吸収してしまうSi基板などの基板も、吸収を伴わないn型導電性基板19に置換えることで、ナノコラム6を成長させる基板として使用することができる。
この発光ダイオードD2は、p型GaN基板7側から光を取出すので、前記n型導電性基板19は、発光層(多重量子井戸ナノコラム4)で発生する光の反射率が80%以上であることが望ましい。前記n型導電性基板19に代えて、たとえばCuW合金などから成り、前記n型GaNエピ層2とオーミックコンタクトすることができる金属基板が用いられてもよい。
[実施の形態3]
図3は、本発明の実施の第3の形態に係る半導体発光素子である発光ダイオードD3の製造工程を模式的に示す断面図である。この発光ダイオードD3の構造において、前述の発光ダイオードD2の構造に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、本実施の形態では、前述の図1(c)がナノコラム6の先端にp型GaN基板7を貼合せているのに対して、図3(a)で示すように、透明導電材料基板28を貼合せていることである。
前記透明導電材料基板28の貼合わせは、前記p型GaN基板7の貼合せと条件が多少変わるだけで、ほぼ同じ工程で作製することができる。すなわち、前記ナノコラム6の先端部に、同様に研磨によって表面を平坦にした導電性材料基板28を積層し、グラファイトの治具を用いて、8MPa程度の圧力を貼合わせ面に垂直に加え、その状態で炉に入れ、窒素雰囲気で1時間、適度な温度を加えると、前記図3(a)に示すように、透明導電性材料基板28をナノコラム6の先端に貼合わせることができる。
この後の作製プロセスは全く第2の実施の形態と同様であり、図3(b)〜図3(e)の各工程は、図2(b)〜図2(e)の各工程にそれぞれ対応している。ただし、p型GaN基板7と異なり、透明導電材料基板28は、それ自体でp型電極となり得るので、前記透明導電膜10を形成する必要はない。したがって、サファイア基板1を除去し、n型導電性基板19を貼合せ、該透明導電材料基板28を薄膜化することで透明電極層30となり、その後、p型電極11が直接形成される。
したがって、前記透明導電膜10の形成工程を省略することができる。
[実施の形態4]
図4は、本発明の実施の第4の形態に係る半導体発光素子である発光ダイオードD4の製造工程を模式的に示す断面図である。この発光ダイオードD4の構造は、前述の発光ダイオードD1の構造に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。注目すべきは、本実施の形態では、前述の図1(c)がナノコラム6の先端にp型GaN基板7を貼合せているのに対して、図4(a)で示すように、ブラッグ反射多層膜(以下、DBRミラー層と呼ぶ)37を積層した透明導電材料基板38を貼合せていることである。
前記透明導電材料基板38は、たとえばp型GaAsから成り、前記DBRミラー層37は、II−VI族の分布型ブラッグ反射多層膜を形成した導電性基板である。このII−VI族のDBRミラー層は、高い反射率(90%以上)を持つとともに、導電性であることは周知の事実である(たとえば文献1:A.Murai, L.McCarthey, U.Mishra, S.P.Denbaars, C.Kruse, S.Figge and D.Hommel J.J.Appl. Phys. Vol.43, No.10A,1275(2004))。
本実施の形態では、貼合わせる基板がp型GaN基板7の代わりにDBRミラー層37を有する透明導電材料基板38である点を除けば、図4(a)〜図4(d)は、図1(c)〜図1(e)までの工程と全く同じであるので、詳細は省略する。
最終的には、図4(d)に示すように、サファイア基板1上のn型GaNエピ層2上に形成されたn型電極12と、ナノコラム6上に形成されたDBRミラー層37を有する透明導電材料基板38を薄膜化したp型電極形成層40上に形成されたp型電極41とを電極とする発光ダイオードとなる。
この発光ダイオードD4の特徴は、電流は前記p型電極41からn型電極12に流れ、途中MQWナノコラム4において電子・正孔の再結合によって光を発生するが、発生した光はDBRミラー層37でほぼすべて反射され、サファイア基板1側から取出されることである。したがって、透明導電材料基板38のGaAs層のバンドギャップが、MQWナノコラム4を形成するInGaN層のバンドギャップより小さくても問題にならず、該透明導電材料基板38での光吸収ロスをなくして、全体の発光効率を向上させることができる。
通常、高反射率のDBRミラーは、III−V族で形成するのは極めて困難である。これは、III族材料の層とV族材料の層との間の屈折率の差が小さいので、前記高反射率のDBRミラーを作成するためには、多くの層を積層しなければならないからである。したがって、図5で示す従来技術では、p型電極形成層(p型GaNコンタクト層)46にDBRミラー層を形成するには、前記III−V族の材料を使用しなければならないのに対して、本発明のように別の透明導電材料基板38を貼合せることで、屈折率差の大きいII−VI族のDBRミラー層37を使用することができ、所望の反射率を得るにあたって、層数を少なくすることができる。
さらに、貼合わせる透明導電性基板38について、前もって形成するのは、前記DBRミラー層37に限らず、発光波長に対して高反射率の金属層などでも、同様に光取出し面への光の供給効率を向上することができる。また、透明導電性基板38として、熱伝導率の高い金属基板を用いることで、放熱特性を向上させることができ、発光効率の更なる向上が可能になる。
[実施の形態5]
以下に、本発明の実施の第5の形態に係る半導体発光素子である発光ダイオードについて説明するが、素子構造は、上述の発光ダイオードD1〜D4のいずれの構造であってもよい。注目すべきは、上述の発光ダイオードD1〜D4では、ナノコラム3〜5は窒化物半導体層から成るのに対して、本実施の形態では、酸化物半導体層から成ることである。
酸化物半導体であるZnOは、発光素子として非常に優れた特性を有している。励起子の結合エネルギが60meVと、GaNの2〜3倍であり、内部量子効率がGaNに比べて高くなる可能性がある上、屈折率は約2であり、GaNの屈折率2.5に比べて小さく、光取出しの点で圧倒的に有利である。また材料自身が安価であることも商業ベースで考えると魅力的である。
そこで、上述の実施の形態1〜4は、窒化物半導体であるGaN系ナノコラムについて述べているが、結晶構造上、よく似ている酸化物半導体であるZnOについても、全く同じ構造の半導体発光素子を、同様に作製することができる。このことに関して、以下に説明する。
GaNとZnOとは、共に六方晶系の結晶構造を持ち、結晶の格子定数も近い。バンドギャップも、GaNの3.4に対して、ZnOは3.3と、これもまた近い。両方とも直接遷移型半導体である。したがってGaNでナノコラムが形成されるのであれば、ZnOでもナノコラムが形成できる。実際、文献2では、MOCVD法を用いて、サファイア基板上にZnOのナノコラム(同文献ではナノロッドと呼んでいる)を形成している(文献2:W.I.Park, Y.H.Jun, S.W.Jung and Gyu-Chul Yi Appl.Phys.Lett. 964(2003))。
もうひとつの本発明の重要な技術である貼合わせについてであるが、貼合せ技術で重要なことは、平坦化および加熱・加圧である。重要な物性としては熱膨張率であるが、GaNが5.6x10−6/Kなのに対して、ZnOは2.9x10−6/K(c軸に平行)、4.7x10−6/K(c軸に垂直)と、やはりGaNに近い数値を有している。したがって基本的にGaNで貼合せが可能な物質は、ZnOでも貼り合せ可能と考えられる。
以上から、実施の形態1〜4で述べた発光ダイオードD1〜D4は、ZnOでも実現可能と考えられる。
上述のように構成される発光ダイオードD1〜D4を照明装置に用いることで、同じ光束(輝度、照度)を得るにも、小型で低消費電力な照明装置を実現することができる。
本発明の実施の第1の形態に係る半導体発光素子である発光ダイオードの製造工程を模式的に示す断面図である。 本発明の実施の第2の形態に係る半導体発光素子である発光ダイオードの製造工程を模式的に示す断面図である。 本発明の実施の第3の形態に係る半導体発光素子である発光ダイオードの製造工程を模式的に示す断面図である。 本発明の実施の第4の形態に係る半導体発光素子である発光ダイオードの製造工程を模式的に示す断面図である。 典型的な従来技術の半導体発光素子の製造工程を模式的に示す断面図である。
符号の説明
1 サファイア基板
2 n型GaNエピ層
3 n型GaNナノコラム
4 多重量子井戸ナノコラム
5 p型GaNナノコラム
6 ナノコラム
7 p型Gan基板
8 p型GaN電極形成領域
10 透明導電膜
11,41 p型電極
12 n型電極
19 n型導電性基板
28 透明導電材料基板
30 透明電極層
37 ブラッグ反射多層膜
38 透明導電材料基板
D1〜D4 発光ダイオード

Claims (7)

  1. 単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子において、
    前記p型窒化物半導体層またはp型酸化物半導体層上に、これらとオーミックコンタクトを取ることができる導電性基板を貼合わせて成るp型電極を有することを特徴とする半導体発光素子。
  2. 前記単結晶基板と前記n型窒化物半導体層またはn型酸化物半導体層との間にはn型基板層が介在され、前記柱状結晶構造体の成長後に前記単結晶基板が除去され、代りに前記n型基板層とオーミックコンタクトを取ることができる導電性基板を貼合わせて成るn型電極をさらに有することを特徴とする請求項1記載の半導体発光素子。
  3. 前記p型電極またはn型電極の一方は、分布型ブラッグ多層膜を含むことを特徴とする請求項2記載の半導体発光素子。
  4. 前記請求項1〜3のいずれか1項に記載の半導体発光素子を用いることを特徴とする照明装置。
  5. 単結晶基板上に、n型窒化物半導体層またはn型酸化物半導体層と、発光層と、p型窒化物半導体層またはp型酸化物半導体層とを順に積層した柱状結晶構造体を複数有して成る半導体発光素子の製造方法において、
    前記p型窒化物半導体層またはp型酸化物半導体層を平坦に研磨する工程と、
    研磨した前記p型窒化物半導体層またはp型酸化物半導体層上に導電性基板を積層し、加圧および加熱することでそれらを貼合わせ、前記導電性基板をp型電極に形成する工程とを含むことを特徴とする半導体発光素子の製造方法。
  6. 前記導電性基板を貼合わせる工程の前に、該導電性基板および柱状結晶構造体の少なくとも一方の貼合わせ面側に、窒素原子を含むプラズマを照射する工程をさらに行うことを特徴とする請求項5記載の半導体発光素子の製造方法。
  7. 前記導電性基板を貼合わせる工程を、10−6Pa以下の高真空中で行うことを特徴とする請求項5または6記載の半導体発光素子の製造方法。
JP2005208015A 2005-07-19 2005-07-19 半導体発光素子の製造方法 Expired - Fee Related JP4508021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005208015A JP4508021B2 (ja) 2005-07-19 2005-07-19 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005208015A JP4508021B2 (ja) 2005-07-19 2005-07-19 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007027448A true JP2007027448A (ja) 2007-02-01
JP4508021B2 JP4508021B2 (ja) 2010-07-21

Family

ID=37787818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005208015A Expired - Fee Related JP4508021B2 (ja) 2005-07-19 2005-07-19 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4508021B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152878A1 (ja) * 2007-06-11 2008-12-18 Hitachi Maxell, Ltd. 結晶シリコン素子
KR101046144B1 (ko) * 2008-10-21 2011-07-01 삼성엘이디 주식회사 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
KR101045685B1 (ko) 2008-09-04 2011-07-01 루미엔스 포토닉스 잉크 열전 반도체 소자와 그의 제조 방법
US8232127B2 (en) 2008-09-24 2012-07-31 Hanvision Co., Ltd. Thermo-electric semiconductor device and method for manufacturing the same
WO2013025043A1 (ko) * 2011-08-16 2013-02-21 서울대학교산학협력단 광소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244457A (ja) * 1993-02-16 1994-09-02 Nisshin Steel Co Ltd 発光ダイオードの製造方法
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Soi基板の製造方法
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244457A (ja) * 1993-02-16 1994-09-02 Nisshin Steel Co Ltd 発光ダイオードの製造方法
JPH10335616A (ja) * 1997-05-29 1998-12-18 Mitsubishi Materials Shilicon Corp Soi基板の製造方法
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152878A1 (ja) * 2007-06-11 2008-12-18 Hitachi Maxell, Ltd. 結晶シリコン素子
KR101045685B1 (ko) 2008-09-04 2011-07-01 루미엔스 포토닉스 잉크 열전 반도체 소자와 그의 제조 방법
US8232127B2 (en) 2008-09-24 2012-07-31 Hanvision Co., Ltd. Thermo-electric semiconductor device and method for manufacturing the same
KR101046144B1 (ko) * 2008-10-21 2011-07-01 삼성엘이디 주식회사 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
WO2013025043A1 (ko) * 2011-08-16 2013-02-21 서울대학교산학협력단 광소자 및 그 제조방법
US9444006B2 (en) 2011-08-16 2016-09-13 Snu R&Db Foundation Optical device and method for manufacturing same

Also Published As

Publication number Publication date
JP4508021B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
JP4525500B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
TWI545794B (zh) 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置
US6887770B2 (en) Method for fabricating semiconductor device
JP4591276B2 (ja) 半導体発光素子の製造方法
US8884306B2 (en) Semiconductor device and method for manufacturing the same
JP4225510B2 (ja) 化合物半導体発光ダイオードおよびその製造方法
JP4852755B2 (ja) 化合物半導体素子の製造方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP4980616B2 (ja) 半導体チップを製作するための方法
JP4483736B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
JP4586934B2 (ja) 半導体発光素子およびそれを用いる照明装置
JP4508021B2 (ja) 半導体発光素子の製造方法
JP5128335B2 (ja) GaN系半導体基板、その製造方法および半導体素子
JP4586935B2 (ja) 半導体発光素子の製造方法
JP2004031657A (ja) 半導体発光素子およびその製造方法ならびに半導体発光装置
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2008066590A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US20110024775A1 (en) Methods for and devices made using multiple stage growths
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100952015B1 (ko) 반도체 소자 제조방법
US8536585B2 (en) Semiconductor light emitting device including anode and cathode having the same metal structure
KR101349550B1 (ko) 발광다이오드 제조방법
KR101252558B1 (ko) 수직형 발광 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees