WO2013025043A1 - 광소자 및 그 제조방법 - Google Patents

광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2013025043A1
WO2013025043A1 PCT/KR2012/006484 KR2012006484W WO2013025043A1 WO 2013025043 A1 WO2013025043 A1 WO 2013025043A1 KR 2012006484 W KR2012006484 W KR 2012006484W WO 2013025043 A1 WO2013025043 A1 WO 2013025043A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
optical device
forming
current injection
graphite
Prior art date
Application number
PCT/KR2012/006484
Other languages
English (en)
French (fr)
Inventor
이규철
정건욱
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to US14/117,613 priority Critical patent/US9444006B2/en
Publication of WO2013025043A1 publication Critical patent/WO2013025043A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Definitions

  • the present invention relates to an optical device and a method of manufacturing the same.
  • LEDs Light-emitting diodes
  • next-generation displays and lighting using light-emitting diodes and manufacturing cell phone keypads / flashes and automobile headlights / indicators.
  • a light emitting diode using a polycrystalline nitride thin film has a problem in that device characteristics and efficiency are lower than those of a light emitting diode using a single crystal nitride semiconductor material manufactured from a single crystal sapphire substrate.
  • the present invention has been made to solve the above-mentioned problems of the prior art, and an object thereof is to provide an optical device using an amorphous substrate and having an excellent crystallinity, thereby improving an electrical property and an optical property, and a manufacturing method thereof. .
  • an amorphous substrate A current injection layer formed on the substrate; A graphite layer formed on the current injection layer; And it provides an optical device comprising a semiconductor portion formed on the graphite layer.
  • a semiconductor layer is formed after forming a graphite layer on a transparent amorphous substrate, so that the problem of semiconductor portion formation can be solved on a conventional amorphous substrate, a semiconductor portion having excellent crystallinity can be formed, and a current injection layer
  • adjusting the thickness of the graphite layer to maximize the advantages of the transparent amorphous substrate can provide an optical device and a method of manufacturing the same that can arbitrarily control the direction of light emitted or absorbed in the optical device.
  • FIG. 1 is a perspective view showing the structure of an optical device according to an embodiment of the present invention.
  • FIGS 2 to 6 are cross-sectional views showing the structure of an optical device according to another embodiment of the present invention.
  • FIG 7 and 8 are cross-sectional views showing the structure of an optical device according to another embodiment of the present invention.
  • FIG. 9 and 10 are flowcharts illustrating a method of manufacturing the optical device according to FIG. 1.
  • 11 to 16 are cross-sectional views illustrating an optical device manufacturing process.
  • optical element layer 160 second electrode layer
  • FIG. 1 is a perspective view showing the structure of an optical device according to an embodiment of the present invention
  • Figures 2 to 6 are sectional views showing the structure of an optical device according to another embodiment of the present invention
  • Figures 7 and 8 FIG. Is a cross-sectional view showing the structure of an optical device according to another embodiment of the invention.
  • an optical device includes a substrate 110, a current injection layer 120 formed on the substrate 110, a graphite layer 130 formed on the current injection layer 120, and And a semiconductor unit 140 formed on the graphite layer 130.
  • the substrate 110 is provided as a transparent amorphous substrate, and is made of at least one material of metal, glass, and resin, and the substrate 110 has no physical or chemical change at a high temperature of 1000 ° C. or higher, and has a wavelength in the visible light region. It is provided with what can transmit light.
  • the current injection layer 120 formed on the substrate 110 is made of one of a conductive metal material, a transparent conductive oxide, and a conductive polymer.
  • the metal material may be, for example, gold (Au), nickel (Ni), titanium (Ti), chromium (Cr), or the like
  • the transparent conductive oxide may be, for example, indium tin oxide (ITO) or indium (IZO). zinc oxide), AZO (aluminum zinc oxide) and IZTO (indium zinc tin oxide).
  • the current injection layer 120 may be formed by one of metal deposition, thermal deposition, electron beam deposition, and sputtering.
  • the current injection layer 120 may be formed by a metal deposition method commonly used for metal coating. ) Is formed.
  • a plurality of carbon atoms are covalently connected to each other to form graphene, which forms polycyclic aromatic molecules, in a layer or sheet form.
  • Covalently linked carbon atoms form a 6-membered ring as the basic repeating unit, but may further include a 5-membered ring and / or a 7-membered ring.
  • the graphite layer 130 appears as a single layer of carbon atoms (usually sp 2 bonds) covalently bonded to each other.
  • the graphite layer may have a variety of structures, such a structure may vary depending on the content of 5-membered and / or 7-membered rings that may be included in the graphite layer.
  • the graphite layer 130 may be formed of a single layer of graphene as described above, but a plurality of graphenes may be stacked to form a plurality of layers.
  • the graphite layer 130 is formed by chemical vapor deposition, for example, thermal chemical vapor deposition, rapid thermal annealing chemical vapor deposition, plasma chemical vapor deposition, inductive current plasma chemical vapor deposition, organometallic chemical vapor deposition, low pressure chemical vapor deposition, and It is formed by the method of atmospheric pressure chemical vapor deposition.
  • chemical vapor deposition for example, thermal chemical vapor deposition, rapid thermal annealing chemical vapor deposition, plasma chemical vapor deposition, inductive current plasma chemical vapor deposition, organometallic chemical vapor deposition, low pressure chemical vapor deposition, and It is formed by the method of atmospheric pressure chemical vapor deposition.
  • the current injection layer 120 and the graphite layer 130 has a property that can transmit light in the visible light region.
  • a plurality of semiconductor portions 140 formed on the graphite layer 130 are formed at arbitrary points on the graphite layer 130.
  • the semiconductor unit 140 may be formed vertically or horizontally on the upper side of the graphite layer 130, but is vertically formed in the present invention.
  • the angle formed by the semiconductor portion 140 with the graphite layer 130 does not necessarily need to be 90 °, and the portion where the semiconductor portion 140 and the graphite layer 130 come into contact with each other is disposed on the upper side of the graphite layer 130. It may be formed by a bottom-up method.
  • the semiconductor portion 140 is formed.
  • the damage portion serves to help nucleation and growth occur on the graphite layer 130.
  • the semiconductor unit 140 may adjust the position of the semiconductor unit 140 by adjusting the position of the damage unit formed in the graphite layer 130.
  • the mask layer 200 having the opening 210 formed on the graphite layer 130 is provided, and then the damage part is formed in the graphite layer 130 through the opening 210.
  • the mask layer 200 may be removed after the damage portion is formed in the graphite layer 130, or may be used instead of the insulating layer.
  • the semiconductor unit 140 is selected from a group consisting of a fine rod, a fine needle, a micro tube, a micro wall, a thin film, and a combination thereof.
  • the cross section of the semiconductor unit 140 may include a polygon such as a circle, a triangle, a square, It can have a variety of geometric shapes, such as complex figures, and straight or curved trench shapes.
  • the semiconductor unit 140 is made of one of an oxide, a nitride carbide, a III-V or II-VI compound, or a silicon-based material.
  • the semiconductor unit 140 may be an n-type semiconductor or a p-type semiconductor according to the doped material.
  • the optical device according to another embodiment of the present invention may further include an optical device layer 150 formed on the semiconductor portion 140.
  • the optical device layer 150 may be formed of a single layer or a plurality of layers. 2 and 3 show that the optical device layer 150 is formed of a single layer, the single-layer optical device layer 150 is formed of an n-type semiconductor or a P-type semiconductor.
  • An n-type semiconductor is a semiconductor doped with an n-type impurity.
  • the n-type impurity is one of silicon, germanium, selenium, tellurium, and carbon.
  • the p-type semiconductor is a semiconductor doped with p-type impurity. Consists of one of magnesium, zinc and beryllium.
  • the n-type semiconductor and the p-type semiconductor are both made of one of indium nitride, gallium nitride, aluminum nitride, gallium aluminum nitride, and indium gallium nitride.
  • the optical device layer 150 may be formed to surround each of the semiconductor parts 140.
  • the optical device layer 150 may be formed in the form of a thin film on the upper side of the semiconductor unit 140.
  • the optical device layer 150 is formed of a plurality of layers.
  • the first optical device layer 151, the second optical device layer 153, and the first optical device are described.
  • the above-described well layer 152 may be omitted. If the well layer 152 is omitted, the first optical device layer 151 and the second optical device layer 153 may be formed in direct contact with each other.
  • the second optical device layer 153 is made of a p-type semiconductor
  • the first optical device layer 151 is made of a p-type semiconductor
  • the optical element layer 153 is made of an n-type semiconductor.
  • each semiconductor unit 140, the first optical device layer 151, The well layer 152 and the second optical device layer 153 may be stacked.
  • the first optical device layer 151 and the well layer 152 are stacked on each semiconductor unit 140, and then the second optical device layer 153 has a thin film form including the same. It may be formed.
  • a well layer in the form of a thin film on the upper side of the first optical device layer 151 ( 152 and the second optical device layer 153 may be stacked.
  • the optical device according to another embodiment of the present invention may further include a second electrode layer 160 formed on the upper side of the optical device layer (15).
  • the second electrode layer 160 When the second electrode layer 160 is formed, particularly when the second electrode layer 160 is formed to correspond to the upper portion of the optical device layer 150, the second electrode layer 160 may have a transmission ratio and a reflection ratio set for light. It can be adjusted to form a thickness that can be.
  • the optical device according to the present invention when used as a light emitting device, the light may be reflected on the second electrode layer 160 to focus light generated from the optical device layer 150 toward the substrate 110. Form to thickness.
  • the second electrode layer 160 is formed to a thickness through which light can pass to facilitate light absorption from the outside.
  • the current injection layer 120 is used as the first electrode layer or a separate first electrode layer is formed.
  • the first electrode layer does not need to be formed separately, so that the structure is simple and process cost and time can be saved.
  • FIGS. 11 to 16 are cross-sectional views illustrating a process of manufacturing an optical device.
  • the method of manufacturing an optical device includes preparing a substrate 110 (step S305), forming a current injection layer 120 on the substrate 110 (step S310), and a current injection layer 120. Forming a graphite layer 130 on the upper side of (S315 step), and forming a semiconductor portion 140 on the graphite layer 130 (S320 step).
  • Step S305 a step of preparing the substrate 110 is performed.
  • the substrate 110 may be prepared as a transparent amorphous substrate, and may be made of one of metal, glass, and resin, and may have no physical / chemical change at a high temperature of 1000 ° C. or higher, and may transmit light having wavelengths in the visible and ultraviolet regions. Prepare with a substrate.
  • Step S310 After the substrate 110 is prepared, the step of forming the current injection layer 120 on the substrate 110 is performed. (Step S310)
  • the current injection layer 120 may be formed of a metal material such as gold (Au), nickel (Ni), titanium (Ti), chromium (Cr), or the like, indium tin oxide (ITO), indium zinc oxide (IZO), or aluminum zinc oxide (AZO).
  • Metal such as thermal evaporator, e-beam evaporator, sputter, etc., using one of transparent conductive oxide (TCO) and conductive polymer such as IZTO (indium zinc tin oxide) It is formed by a vapor deposition method.
  • Graphite layer 130 has a plurality of carbon atoms are covalently bonded to each other to form a graphene is formed in the form of a layer or a sheet polycyclic aromatic molecules.
  • the graphite layer 130 may be formed by thermal chemical vapor deposition (T-CVD), rapid thermal chemical vapor deposition (RTCVD), plasma enhanced chemical vapor deposition (PECVD). , Inductively coupled enhanced chemical vapor deposition (ICPCVD), metal organic chemical vapor deposition (MOCVD), low pressur chemical vapor deposition (LPCVD), or atmospheric pressure chemical It is formed by chemical field deposition, such as atmospheric pressure chemical vapor deposition (APCVD).
  • T-CVD thermal chemical vapor deposition
  • RTCVD rapid thermal chemical vapor deposition
  • PECVD plasma enhanced chemical vapor deposition
  • ICPCVD Inductively coupled enhanced chemical vapor deposition
  • MOCVD metal organic chemical vapor deposition
  • LPCVD low pressur chemical vapor deposition
  • APCVD atmospheric pressure chemical vapor deposition
  • the semiconductor portion 140 is formed on the upper surface of the graphite layer 130. (S320 step)
  • the semiconductor unit 140 is formed by forming a damage unit on the graphite layer 130 and then stacking the damage unit on the formed damage unit.
  • a method of forming a damage unit on the graphite layer 130 including the step of providing a mask layer 200 on the upper side of the graphite layer 130 (step S405) and Forming an opening 210 in the mask layer 200 (step S410), and forming a damage part through the opening 210 (step S415).
  • the semiconductor part 140 is controlled by controlling the position of the damage part formed in the graphite layer 130 through the positions of the mask layer 200 provided in the graphite layer 130 and the opening 210 formed in the mask layer 200. You can also control the position of).
  • the opening 210 formed in the mask layer 200 is formed by one of electron beam lithography, photolithography, nanoimprint, AAO, laser interference lithography, template, and block copolymer polymer.
  • a damage portion is formed in the graphite layer 130 through the opening 210, and the damage portion includes one of a gas plasma, an ion beam, an electron beam, a proton beam, and a neutron beam. Formed by the method.
  • the damage formed on the graphite layer 130 serves as a seed to help form the semiconductor unit 140.
  • the damage portion is formed in the graphite layer 130 in this manner, the above-described semiconductor portion 140 is formed.
  • the semiconductor unit 140 may be formed by one of chemical vapor deposition, sputtering, thermal or electron beame vaporization, pulse laser deposition, and vapor-phase transport process. Is formed by.
  • the semiconductor portion 140 is formed by using an organometallic chemical vapor deposition method.
  • an organometallic chemical vapor deposition method catalyst-free MOCVD
  • the catalyst is not used. Contamination may be prevented and an effect of forming the semiconductor unit 140 having excellent electrical and optical performance may be obtained.
  • the method may further include forming the optical device layer 150 on the semiconductor unit 140. do.
  • the optical device layer 150 when a single layer of the optical device layer 150 is further formed on the semiconductor portion 140, it is formed of an n-type semiconductor or a p-type semiconductor, silicon n, It uses one of germanium, selenium, tellurium, and carbon, one of magnesium, zinc and beryllium as p-type impurities, and indium nitride, gallium nitride, aluminum nitride, gallium nitride, and indium nitride as semiconductor materials It is formed using a material of one of gallium.
  • the first optical device layer 151 is formed of an n-type semiconductor
  • the second optical device layer 153 is formed of a p-type semiconductor
  • the first optical device layer 151 Is formed of a p-type semiconductor
  • the second optical element layer 153 is formed of an n-type semiconductor.
  • another embodiment of the present invention further includes forming the second electrode layer 160 on the upper side of the optical device layer 150.
  • the second electrode layer 160 is formed in the same manner as the current injection layer 120 is formed by using the same material as the material of the current injection layer 120 described above, a description thereof will be omitted.
  • the pre-formed current injection layer 120 may be used as the first electrode layer, or a separate first electrode layer may be formed on the graphite layer 130.
  • an insulating layer may be formed between the first electrode layer and the second electrode layer.
  • the current injection layer 120 is used as the first electrode layer, since it is not necessary to form a separate first electrode layer, the structure is simpler than that of forming a separate first electrode layer, and the process cost and time are saved. You can get it.
  • the optical device according to the present invention forms a current injection layer on the amorphous substrate, it is possible to obtain an effect of overcoming the limitation of the amorphous substrate, which has not been passed through the current.
  • the advantages of the transparent amorphous substrate may be maximized by controlling the thickness of the current injection layer and the graphite layer, and an effect of controlling the direction of light emitted or absorbed by the optical device may be obtained.
  • the semiconductor is formed on the graphite layer, the problem of forming the semiconductor portion in the conventional amorphous substrate can be compensated for, and the effect of forming the semiconductor portion having excellent crystallinity can be obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 광소자는 투명한 비정질의 기판; 상기 기판 상에 형성된전류주입층; 상기 전류주입층 상에 형성된 흑연층; 및 상기 흑연층 상에 형성된 반도체부를 포함하고, 비정질 기판에 흑연층을 형성한 후 반도체부를 형성함으로써, 종래의 비정질 기판에 반도체부 형성의 문제점을 보완할 수 있으며, 우수한 결정성을 갖는 반도체부를 형성할 수 있는 광소자 및 그 제조방법을 제공할 수 있다.

Description

광소자 및 그 제조방법
본 발명은 광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(LED)는 효율이 높고 수명이 길기 때문에, 에너지 절감 효과가 크고, 친환경적인 광소자로 각광을 받고 있다.
최근에는 발광 다이오드를 이용하여 차세대 디스플레이 및 조명을 개발하고 있으며, 핸드폰 키패드/플래쉬 및 자동차 전조등/표시등을 제작하고 있다.
특히, 질화물 반도체 물질을 이용한 청색 발광 다이오드는 LED 백색 조명이나 LCD TV의 백라이트 유닛 등과 같은 다양한 분야에 적용할 수 있기 때문에 많은 연구와 투자가 이루어지고 있다.
그러나, 대면적 디스플레이나 조명용 광원으로 발광 반도체를 이용하기에는 어려움이 있는데, 특히 발광 다이오드의 경우 대면적으로 제작하기 어려우며, 가격 경쟁력이 떨어진다는 문제점이 있다.
이는 발광 다이오드가 단결정 기판을 사용하기 때문에 제조 단가가 비싸고 제품 크기가 제한적이기 때문이다.
따라서 대면적화 및 저가의 발광 다이오드를 제조하기 위해서는 저비용 대면적 공정이 가능한 비정질 기판을 사용하는 단파장 광소자의 개발이 시급한 실정이다.
그러나 비정질 기판에서는 효율이 높은 질화물 반도체 물질을 이용한 발광 다이오드를 제조하기 어려운 문제점이 있다. 그 이유는, 비정질 기판 상에 질화물 박막을 제조하게 되면 다결정 박막으로 형성되기 때문이다.
따라서 다결정 질화물 박막을 이용한 발광 다이오드는 단결정 사파이어 기판에서 제작한 단결정 질화물 반도체 물질을 이용한 발광 다이오드에 비해서 소자 특성과 효율이 떨어지는 문제점이 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 그 목적은 비정질 기판을 사용하며, 우수한 결정성을 갖는 반도체부를 형성하여 전기적 성질 및 광학적 성질이 향상된 광소자 및 그 제조방법을 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의하면, 비정질의 기판; 상기 기판 상에 형성된 전류주입층; 상기 전류주입층 상에 형성된 흑연층; 및 상기 흑연층 상에 형성된 반도체부를 포함하는 광소자를 제공한다.
상기와 같은 목적을 달성하기 위한 본 발명에 의하면, a) 비정질의 기판을 준비하는 단계; b) 상기 기판 상에 전류주입층을 형성하는 단계; c) 상기 전류주입층 상에 흑연층을 형성하는 단계; 및 d) 상기 흑연층 상에 반도체부를 형성하는 단계를 포함하는 광소자 제조방법을 제공한다.
본 발명은 투명한 비정질 기판에 흑연층을 형성한 후 반도체부를 형성함으로써, 종래의 비정질 기판에 반도체부 형성의 문제점을 보완할 수 있으며, 우수한 결정성을 갖는 반도체부를 형성할 수 있고, 전류주입층과 흑연층의 두께를 조절함으로써 투명한 비정질 기판의 장점을 극대화하여 광소자에서 발광 또는 흡수하는 빛의 방향을 임의대로 조절할 수 있는 광소자 및 그 제조방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 광소자의 구조가 도시된 사시도이다.
도 2 내지 도 6은 본 발명의 다른 실시예에 따른 광소자의 구조가 도시된 단면도이다.
도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 광소자의 구조가 도시된 단면도이다.
도 9 및 도 10은 도 1에 따른 광소자의 제조방법이 도시된 흐름도이다.
도 11 내지 도 16은 광소자 제조과정이 도시된 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 기판 120: 전류주입층
130: 흑연층 140: 반도체부
150: 광소자층 160: 제2 전극층
200: 마스크층 210: 개구부
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 광소자의 구조가 도시된 사시도이며, 도 2 내지 도 6은 본 발명의 다른 실시예에 따른 광소자의 구조가 도시된 단면도이고, 도 7 및 도 8은 본 발명의 또 다른 실시예에 따른 광소자의 구조가 도시된 단면도이다.
도 1을 참조하였을 때 본 발명에 따른 광소자는, 기판(110)과, 기판(110) 에 형성되는 전류주입층(120)과, 전류주입층(120) 상측에 형성되는 흑연층(130)과, 흑연층(130) 상측에 형성되는 반도체부(140)를 포함한다.
기판(110)은 투명한 비정질 기판으로 구비되며, 금속, 유리, 수지 중 적어도 하나의 물질로 이루어지며, 기판(110)은 1000℃ 이상의 고온에서 물리적, 화학적 변화가 없고, 가시광선 영역의 파장을 가진 빛이 투과할 수 있는 것으로 구비된다.
기판(110)에 형성되는 전류주입층(120)은 도전성을 지닌 금속 물질, 투명전도성산화물 및 도전성 폴리머 중 하나의 물질로 이루어진다.
여기서, 금속 물질은 예를 들면, 금(Au), 니켈(Ni), 티타늄(Ti) 및 크롬(Cr)등과 같은 것이고, 투명전도성산화물은 예를 들면, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide) 및 IZTO(indium zinc tin oxide)등과 같은 것이다.
한편, 전류주입층(120)은 금속증착법, 열증착법, 전자빔증착법 및 스퍼터링 중 하나의 방법에 의해 형성될 수 있으며, 본 발명에서는 금속 코팅을 위해 통상적으로 사용되는 금속증착법에 의해 전류주입층(120)이 형성된다.
전류주입층(120)의 상측에 형성되는 흑연층(130)은 복수 개의 탄소원자들이 서로 공유 결합으로 연결되어 폴리시클릭 방향족 분자를 형성하는 그래핀이 층 또는 시트 형태로 형성되는 것이다.
공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6 원환을 형성하나, 5 원환 및/또는 7 원환을 더 포함하는 것도 가능하다.
따라서 흑연층(130)은 서로 공유 결합된 탄소원자들(통상 sp2 결합)의 단일층으로서 보이게 된다. 상기 흑연층은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 흑연층 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다.
즉, 흑연층(130)은 상기와 같은 그래핀의 단일층으로 이루어질 수 있으나, 그래핀이 복수 개 적층되어 복수층으로 이루어질 수도 있다.
흑연층(130)은 화학기상증착법에 의해 형성되는데, 예를들면 열화학기상증착법, 급속 열처리 화학기상증착법, 플라즈마 화학기상증착법, 유도전류플라즈마 화학기상증착법, 유기금속 화학기상증착법, 저압화학증기증착 및 상압화학증기증착 중 어느 하나의 방법에 의해 형성된다.
한편, 전류주입층(120)과 흑연층(130)은 가시광선 영역의 빛을 투과할 수 있는 특성을 갖는다.
따라서, 흑연층(130)과 전류주입층(120)을 조절하여, 흑연층(130), 전류주입층(120) 및 기판(110)으로 빛을 입사시켰을 때 기판(110)의 빛 투과율 및 반사율을 조절할 수 있다.
흑연층(130)의 상측에 형성되는 반도체부(140)는 흑연층(130)의 상측 임의의 지점에서 복수 개 형성된다.
반도체부(140)는 흑연층(130)의 상측에 수직 또는 수평으로 형성될 수 있는데, 본 발명에서는 수직으로 형성된다. 그러나 반도체부(140)가 흑연층(130)과 이루는 각도가 반드시 90˚ 일 필요는 없으며, 반도체부(140)와 흑연층(130)이 접하는 부분을 시점으로 흑연층(130)의 상측면에 대해 쌓아가기(bottom-up) 방법으로 형성될 수 있다.
한편, 흑연층(130)의 표면은 화학적으로 매우 안정하고 반응성이 매우 떨어지므로, 흑연층(130)의 상측면에 반도체부(140)의 성장을 위해서는 흑연층(130)의 표면에 데미지(damage)부를 형성한 후, 반도체부(140)를 형성한다.
데미지부는 흑연층(130) 상에 핵생성(nucleation)과 성장이 일어날 수 있도록 도와주는 역할을 한다.
따라서, 반도체부(140)는 흑연층(130)에 형성되는 데미지부의 위치를 조절함으로써, 반도체부(140)의 위치를 조절할 수 있다.
한편, 데미지부를 형성하기 위해서는 흑연층(130)의 상측에 개구부(210)가 형성된 마스크층(200)을 구비한 후, 개구부(210)를 통해 흑연층(130)에 데미지부를 형성하게 된다.
마스크층(200)은 흑연층(130)에 데미지부가 형성된 후 제거되거나, 제거되지 않고 절연층 대신으로 사용할 수도 있다.
그리고 반도체부(140)는 미세 막대, 미세 바늘, 미세 튜브, 미세 벽, 박막 및 이들의 조합으로 이루어진 군에서 선택되어 형성되며, 반도체부(140)의 단면은 원형, 삼각형, 사각형 등의 다각형, 복합 도형, 및 직선형 또는 곡선형의 도랑 형태와 같이 다양한 기하학적 형태를 가질 수 있다.
반도체부(140)는 산화물, 질화물 카바이드, Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물, 또는 실리콘 계열의 물질 중 하나로 이루어진다.
반도체부(140)를 이루는 물질에 대해 보다 구체적으로 살펴보면, 실리콘, 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 물질로 이루어진다.
또한 반도체부(140)는 도핑되는 물질에 따라 n-형 반도체 또는 p-형 반도체가 될 수 있다.
한편, 본 발명의 다른 실시예에 따른 광소자는 반도체부(140)의 상측에 형성되는 광소자층(150)을 더 포함할 수 있다.
광소자층(150)은 단일층 또는 복수 개의 층으로 이루어질 수 있다. 도 2 및 도 3은 광소자층(150)이 단일층으로 이루어진 것을 나타낸 도면으로, 단일층의 광소자층(150)은 n 형 반도체 또는 P형 반도체로 형성된다.
n 형 반도체는 n형 불순물이 도핑된 반도체로서, n 형 불순물로는 실리콘, 게르마늄, 셀레늄, 텔루르 및 탄소 중 하나로 이루어지고, p 형 반도체는 p 형 불순물이 도핑된 반도체로서, p 형 불순물로는 마그네슘, 아연 및 베릴륨 중 하나로 이루어진다.
그리고 반도체 물질로는 n 형 반도체 및 p형 반도체 모두 질화 인듐, 질화 갈륨, 질화 알루미늄, 질화 갈륨 알루미늄 및 질화인듐갈륨 중 하나로 이루어진다.
도 2에는 복수 개의 반도체부(140)의 일부만 도시되어 있으나, 도 2를 참조하면, 광소자층(150)은 각각의 반도체부(140)를 둘러싸는 형태로 형성될 수 있다.
한편, 도 3에 도시된 바와 같이, 광소자층(150)은 반도체부(140)의 상측에 박막 형태로 형성될 수도 있다.
도 4 내지 도 6은 광소자층(150)이 복수 개의 층으로 이루어진 경우를 도시한 것으로, 도면을 참조하면 제 1 광소자층(151)과 제 2 광소자층(153), 제 1 광소자층(151)과 제2 광소자층(153) 사이에 형성된 우물층(152)을 포함한다.
그러나 전술한 우물층(152)은 생략하여도 무방하며, 우물층(152)이 생략되면 제 1 광소자층(151)과 제2 광소자층(153)이 직접 접하며 형성될 수 있다.
여기서, 제 1 광소자층(151)이 n형 반도체로 이루어지면 제2 광소자층(153)은 p형 반도체로 이루어지고, 제 1 광소자층(151)이 p 형 반도체로 이루어지면 제 2 광소자층(153)은 n 형 반도체로 이루어진다.
복수 개의 층으로 이루어진 광소자층(150)의 구조를 도면을 참조하여 좀 더 상세히 설명하면, 도 4에서 도시된 바와 같이 각각의 반도체부(140)를 둘러싸며 제 1 광소자층(151), 우물층(152) 및 제 2 광소자층(153)이 적층되는 형태로 형성될 수 있다.
한편, 도 5에 도시된 바와 같이 각각의 반도체부(140)에 제 1 광소자층(151) 및 우물층(152)이 적층 형성된 후 제 2 광소자층(153)이 이들을 포함하는 박막 형태로 형성될 수도 있다.
그리고 도 6에 도시된 바와 같이 각각의 반도체부(140)를 포함하는 박막 형태의 제 1 광소자층(151)이 형성된 후, 제 1 광소자층(151)의 상측에 박막 형태의 우물층(152) 및 제2 광소자층(153)이 적층 형성될 수 있다.
한편, 본 발명의 또 다른 실시예에 따른 광소자는 광소자층(15)의 상측에 형성되는 제2 전극층(160)을 더 포함할 수 있다.
제 2 전극층(160)이 형성되는 경우, 특히 도 8에서와 같이 광소자층(150)의 상부에 대응되게 형성되는 경우에는 제 2 전극층(160)을 빛에 대해 설정된 투과 비율 및 반사 비율을 가질 수 있는 두께로 형성되도록 조절할 수 있다.
예를 들어 본 발명에 따른 광소자를 발광소자로 사용하는 경우, 광소자층(150)에서 발생하는 빛을 기판(110)을 향해 집광시킬 수 있도록 제2 전극층(160)을 빛이 반사될 수 있는 두께로 형성한다.
그러나 본 발명에 따른 광소자를 태양전지로 사용하는 경우, 외부로부터의 빛 흡수가 용이하도록 제 2 전극층(160)을 빛이 투과할 수 있는 두께로 형성한다.
그리고 제 2 전극층(160)이 형성되는 경우에는 전술한 전류주입층(120)을 제 1 전극층으로 사용하거나, 별도의 제 1 전극층을 형성한다.
전류주입층(120)을 제 1 전극층으로 사용하면 별도로 제 1 전극층을 형성할 필요가 없으므로 구조가 간단하며 공정 비용 및 시간을 절약하는 효과를 얻을 수 있다.
도 9 및 도 10은 도 1에 따른 광소자의 제조방법이 도시된 흐름도이며, 도 11 내지 도 16은 광소자 제조과정이 도시된 단면도이다..
이하에서는 도 9 내지 도 16을 참조하여 본 발명에 따른 광소자의 제조방법에 대해 설명하기로 하겠다.
본 발명에 따른 광소자의 제조방법은 기판(110)을 준비하는 단계(S305단계)와, 기판(110)에 전류주입층(120)을 형성하는 단계(S310단계)와, 전류주입층(120)의 상측에 흑연층(130)을 형성하는 단계(S315단계)와, 흑연층(130)의 상측에 반도체부(140)를 형성하는 단계(S320 단계)를 포함한다.
먼저 기판(110)을 준비하는 단계가 이루어진다. (S305 단계)
기판(110)은 투명한 비정질 기판으로 준비되되, 금속, 유리 및 수지 중 하나의 물질로 이루어지며, 1000℃ 이상의 고온에서 물리적/화학적 변화가 없고, 가시광선과 자외선 영역의 파장을 가진 빛이 투과할 수 있는 기판으로 준비한다.
기판(110)이 준비된 후에는 기판(110)에 전류주입층(120)을 형성하는 단계가 이루어진다. (S310 단계)
전류주입층(120)은 금(Au), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 등과 같은 금속 물질, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등과 같은 투명전도성산화물(TCO) 및 도전성 폴리머 중 하나의 물질을 이용하여 열증착법(thermal evaporator), 전자빔증착법(e-beam evaporator), 스퍼터 (sputter) 등과 같은 금속증착법에 의해 형성된다.
전류주입층(120)이 형성된 후에는 전류주입층(120)의 상측에 흑연층(130)을 형성하는 단계가 이루어진다. (S315 단계)
흑연층(130)은 복수 개의 탄소원자들이 서로 공유결합으로 연결되어 폴리시클릭 방향족 분자를 형성하는 그래핀이 층 또는 시트 형태로 형성된다.
이러한 흑연층(130)은 열 화학기상증착법(thermal chemical vapor deposition; T-CVD), 급속 열처리 화학기상증착법(rapid thermal chemical vapor deposition; RTCVD), 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition; PECVD), 유도전류플라즈마 화학기상증착법(inductively coupled enhanced chemical vapor deposition; ICPCVD), 유기금속 화학기상증착법(metal organic chemical vapor deposition; MOCVD), 저압화학증기증착(low pressur chemical vapor deposition; LPCVD), 또는 상압화학증기증착(atmospheric pressure chemical vapor deposition; APCVD) 등과 같은 화학기장증착법에 의해 형성된다.
흑연층(130)의 상측면에는 반도체부(140)가 형성되는 단계가 이루어진다. (S320 단계)
반도체부(140)는 흑연층(130)에 데미지부를 형성한 후, 형성된 데미지부에 쌓아가기(bottom-uo) 방법에 의해 형성된다.
한편, 반도체부(140)가 형성되기 전, 흑연층(130)에 데미지부를 형성하는 방법에 대해 살펴보면, 흑연층(130)의 상측면에 마스크층(200)을 구비하는 단계(S405단계)와, 마스크층(200)에 개구부(210)를 형성하는 단계(S410 단계)와, 개구부(210)를 통해 데미지부를 형성하는 단계(S415 단계)를 포함한다.
여기서 흑연층(130)에 구비되는 마스크층(200)과 마스크층(200)에 형성되는 개구부(210)의 위치를 통해 흑연층(130)에 형성되는 데미지부의 위치를 제어함으로써, 반도체부(140)의 위치도 제어할 수 있다.
그리고 마스크층(200)에 형성되는 개구부(210)는 전자빔 리소그래피, 포토리소그래피, 나노임프린트, AAO, 레이저 간섭 리소그래피, 탬플릿 및 블록 공중합체 고분자 중 하나의 방법에 의해 형성된다.
마스크층(200)의 개구부(210)가 형성된 후에는, 개구부(210)를 통해 흑연층(130)에 데미지부를 형성하는데, 데미지부는 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔 중 하나의 방법에 의해 형성된다.
이와 같이 흑연층(130)에 형성된 데미지부가 씨드(seed) 역할을 하여 반도체부(140) 형성에 도움을 준다.
이와 같은 방법으로 흑연층(130)에 데미지부가 형성된 후에 전술한 반도체부(140)가 형성된다.
반도체부(140)는 화학기상증착법, 스퍼터링(sputtering), 열 또는 전자빔 증발법(thermal or electron beamevaporation), 펄스레이저 증착법(pulse laser deposition) 및 기상 이송법(vapor-phase transport process) 중 하나의 방법에 의해 형성된다.
본 발명에서는 유기금속 화학증착법을 사용하여 반도체부(140)를 형성하는데, 특히 화학기상증착법 중 무촉매 유기금속 화학기상증착법(catalyst-free MOCVD)을 사용할 경우, 촉매를 사용하지 않음으로 인해 촉매에 의한 오염을 방지할 수 있으며, 전기적, 광학적 성능이 우수한 반도체부(140)를 형성하는 효과를 얻을 수 있다.
한편, 도 2 내지 도 6에 도시된 바와 같은 본 발명의 다른 실시예에 따르면 반도체부(140)를 형성한 후 반도체부(140)의 상측에 광소자층(150)을 형성하는 단계를 더 포함한다.
도 2 및 도 3에서와 같이 반도체부(140)의 상측에 단일층의 광소자층(150)이 더 형성될 경우에는, n 형 반도체 또는 p 형 반도체로 형성되며, n 형 불순물로는 실리콘, 게르마늄, 셀레늄, 텔루르, 및 탄소 중 하나를 이용하고, p 형 불순물로는 마그네슘, 아연 및 베릴륨 중 하나를 이용하며, 반도체 물질로는 질화 인듐, 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨 중 하나의 물질을 이용하여 형성한다.
도 4 내지 도 6에서와 같이 반도체부(140)의 상측에 복수개의 층의 광소자층(150)이 더 형성될 경우에는, 제 1 광소자층(151), 우물층(152) 및 제 2 광소자층(153)의 구조로 형성하되, 제 1 광소자층(151)이 n 형 반도체로 형성되면 제 2 광소자층(153)은 p 형 반도체로 형성하고, 제 1 광소자층(151)이 p 형 반도체로 형성되면 제2 광소자층(153)은 n 형 반도체로 형성한다.
그리고 도 7 및 도 8에 도시된 바와 같이 본 발명의 또 다른 실시예에서는 광소자층(150)의 상측에 제 2 전극층(160)을 형성하는 단계를 더 포함한다.
제 2 전극층(160)은 전술한 전류주입층(120)을 이루는 물질과 동일한 물질을 이용하여, 전류주입층(120)이 형성되는 방법과 동일한 방법으로 형성시키므로 이에 대한 설명을 생략하기로 하겠다.
그리고 제 2 전극층(160)이 형성되는 경우에는 미리 형성된 전류주입층(120)을 제 1 전극층으로 사용하거나, 흑연층(130) 상측에 별도의 제 1 전극층을 형성할 수도 있다.
한편, 별도의 제 1 전극층을 형성하는 경우에는 제 1 전극층과 제 2 전극층 사이에 절연층을 형성할 수도 있다.
특히 전류주입층(120)을 제 1 전극층으로 사용하게 되면 별도의 제1 전극층을 형성할 필요가 없기 때문에 별도의 제 1 전극층을 형성할 때보다 구조가 간단하고 공정 비용 및 시간을 절약하는 효과를 얻을 수 있다.
본 발명에 따른 광소자는 비정질 기판에 전류주입층을 형성하기 때문에 종래에 전류가 통하지 않던 비정질 기판의 한계를 극복하는 효과를 얻을 수 있다.
또한, 전류주입층의 상측에 흑연층을 형성하여 전류주입층이 물리적으로나 화학적으로 변형되는 것을 방지하는 효과를 얻을 수 있다.
그리고 전류주입층과 흑연층의 두께를 조절하여 투명한 비정질 기판의 장점을 극대화할 수 있으며, 광소자에서 발광 또는 흡수하는 빛 방향을 조절하는 효과도 얻을 수 있다.
특히 흑연층에 반도체를 형성하기 때문에 종래의 비정질 기판에 반도체부 형성의 문제점을 보완할 수 있으며, 우수한 결정성을 갖는 반도체부를 형성하는 효과를 얻을 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (23)

  1. 광소자에 있어서,
    투명한 비정질의 기판;
    상기 기판 상에 형성된 전류주입층;
    상기 전류주입층 상에 형성된 흑연층; 및
    상기 흑연층 상에 형성된 반도체부를 포함하는 광소자.
  2. 제 1항에 있어서,
    상기 전류주입층은 도전성 있는 물질로 이루어지는 광소자.
  3. 제 1 항에 있어서,
    상기 전류주입층 및 상기 흑연층은 가시광선 또는 자외선 영역의 빛에 대해 설정된 투과 비율 및 반사 비율을 가질 수 있는 두께로 형성되는 광소자.
  4. 제 1 항에 있어서,
    상기 기판은 1000℃ 이상의 고온에서 물리적, 화학적 작용에 의한 변형이 제한되고, 가시광선 영역의 빛이 투과되는 재질인 광소자.
  5. 제1 항에 있어서,
    상기 반도체부는 미세 막대, 미세 바늘, 미세 튜브, 미세 벽, 및 박막으로 이루어진 군에서 선택되는 구조체를 포함하는 광소자.
  6. 제 1 항에 있어서,
    상기 반도체부는 상기 흑연층 상의 데미지부로부터 성장하여 형성된 것인 광소자.
  7. 제 6 항에 있어서,
    상기 흑연층 상에는 하나 이상의 개구부가 패터닝된 마스크층이 형성되고,
    상기 데미지부는 상기 개구부를 통해 형성할 수 있는는 광소자.
  8. 제 1 항에 있어서,
    상기 반도체부의 표면에 형성되는 광소자층을 더 포함하는 광소자.
  9. 제 8 항에 있어서,
    상기 광소자층은 제 1 광소자층, 제 2 광소자층 및 상기 제1 광소자층과 상기 제2 광소자층 사이에 형성된 우물층을 포함하며,
    상기 제1 광소자층은 n형 반도체 및 p형 반도체 중 하나로 형성되고, 상기 제2 광소자층은 상기 n형 반도체 및 상기 p형 반도체 중 다른 하나로 형성되는 광소자.
  10. 제 9 항에 있어서,
    상기 n형 반도체는 실리콘, 게르마늄, 셀레늄, 텔루르 및 탄소로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄 또는 질화인듐갈륨을 포함하고,
    상기 p 형 반도체는 마그네슘, 아연 및 벨리륨으로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄 또는 질화인듐갈륨을 포함하는 광소자.
  11. 제 8 항에 있어서,
    상기 광소자층의 상측에 형성되는 전극층을 더 포함하는 광소자.
  12. 제 11 항에 있어서,
    상기 전류주입층은 제 1 전극층이고, 상기 전극층은 제 2 전극층인 광소자.
  13. 광소자 제조방법에 있어서,
    투명한 비정질의 기판을 준비하는 단계;
    상기 기판 상에 전류주입층을 형성하는 단계;
    상기 전류주입층 상에 흑연층을 형성하는 단계; 및
    상기 흑연층 상에 반도체부를 형성하는 단계를 포함하는 광소자 제조방법.
  14. 제 13 항에 있어서,
    상기 전류주입층을 형성하는 단계에서 상기 전류주입층은 금속증착법, 열증착법, 전자빔증착법, 및 스퍼터링 중 적어도 하나의 방법에 의해 형성되는 광소자 제조방법.
  15. 제 13 항에 있어서,
    상기 흑연층을 형성하는 단계에서 상기 흑연층은 화학기상증착법에 의해 형성되는 광소자 제조방법.
  16. 제 13 항에 있어서,
    상기 흑연층 상에 상기 반도체부의 성장을 위한 데미지부를 형성하는 단계를 더 포함하는 광소자 제조방법.
  17. 제16항에 있어서,
    상기 데미지부는 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔으로 이루어진 군에서 선택된 하나 이상의 방법의 조합에 의해 형성되는 것인 광소자.
  18. 제 16 항에 있어서,
    상기 데미지부를 형성하는 단계는,
    상기 흑연층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 하나 이상의 개구부를 형성하는 단계;
    상기 데미지부를 상기 개구부를 통해 상기 흑연층 상에 형성하는 단계를 포함하는 광소자 제조방법.
  19. 제 18 항에 있어서,
    상기 개구부를 형성하는 단계는 전자빔 리소그래피, 포토리소그래피, 나노임프린트, AAO, 레이저 간섭 리소그래피, 탬플릿, 및 블록 공중합체 고분자 중 적어도 하나의 방법을 이용하는 단계인 것인 광소자 제조방법.
  20. 제 13 항에 있어서,
    상기 반도체부에 광소자층을 형성하는 단계를 더 포함하는 광소자 제조방법.
  21. 제20항에 있어서,
    상기 전류주입층은 제1 전극층이고,
    상기 광소자층의 표면에 제2 전극층을 형성하는 단계를 더 포함하는 광소자 제조방법.
  22. 제21항에 있어서,
    상기 광소자층을 형성하는 단계의 이전 또는 이후에,
    상기 전류주입층과 상기 제2 전극층 사이에 절연층을 형성하는 단계를 더 포함하는 광소자 제조방법.
  23. 제 21 항에 있어서,
    상기 제 2 전극층은 빛을 투과시키거나 반사시킬 수 있는 두께로 형성되는 광소자 제조방법.
PCT/KR2012/006484 2011-08-16 2012-08-14 광소자 및 그 제조방법 WO2013025043A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/117,613 US9444006B2 (en) 2011-08-16 2012-08-14 Optical device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0081270 2011-08-16
KR1020110081270A KR101267450B1 (ko) 2011-08-16 2011-08-16 광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
WO2013025043A1 true WO2013025043A1 (ko) 2013-02-21

Family

ID=47715277

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/006484 WO2013025043A1 (ko) 2011-08-16 2012-08-14 광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US9444006B2 (ko)
KR (1) KR101267450B1 (ko)
WO (1) WO2013025043A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9739501B2 (en) 2014-08-22 2017-08-22 Ut-Battelle, Llc AC induction field heating of graphite foam
US9906078B2 (en) * 2014-08-22 2018-02-27 Ut-Battelle, Llc Infrared signal generation from AC induction field heating of graphite foam
KR102688666B1 (ko) * 2017-01-20 2024-07-25 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
US11131502B2 (en) 2017-08-14 2021-09-28 Ut-Battelle, Llc Heating system with induction power supply and electromagnetic acoustic transducer with induction power supply
US10284021B2 (en) 2017-08-14 2019-05-07 Ut-Battelle, Llc Lighting system with induction power supply

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027448A (ja) * 2005-07-19 2007-02-01 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007329354A (ja) * 2006-06-08 2007-12-20 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造及びその製造方法
KR20110024209A (ko) * 2009-09-01 2011-03-09 주식회사 이노칩테크놀로지 ＧａＮ 기판의 제조 방법 및 이를 통해 제조된 ＧａＮ 기판
KR20110065202A (ko) * 2009-12-09 2011-06-15 삼성엘이디 주식회사 캐리어로서 도전성 기판을 갖는 ｌｅｄ 소자의 제조 장치 및 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4098939A (en) * 1975-05-22 1978-07-04 Narumi China Corporation Substrate assembly for a luminescent display panel having fired liquid gold layers for segmented display electrodes
JPS529372A (en) * 1975-07-11 1977-01-24 Narumi China Corp Fluorescent display tube substratge
JP2009272334A (ja) * 2008-04-30 2009-11-19 Toyota Motor Corp 半導体装置、この半導体装置を含む太陽電池、及びこれらの製造方法
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027448A (ja) * 2005-07-19 2007-02-01 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007329354A (ja) * 2006-06-08 2007-12-20 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造及びその製造方法
KR20110024209A (ko) * 2009-09-01 2011-03-09 주식회사 이노칩테크놀로지 ＧａＮ 기판의 제조 방법 및 이를 통해 제조된 ＧａＮ 기판
KR20110065202A (ko) * 2009-12-09 2011-06-15 삼성엘이디 주식회사 캐리어로서 도전성 기판을 갖는 ｌｅｄ 소자의 제조 장치 및 제조 방법

Also Published As

Publication number Publication date
KR20130019233A (ko) 2013-02-26
US20140291690A1 (en) 2014-10-02
KR101267450B1 (ko) 2013-05-31
US9444006B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
WO2013025043A1 (ko) 광소자 및 그 제조방법
WO2012047068A2 (ko) 발광소자 및 그 제조방법
US9122352B2 (en) Optical touch device and method of forming photo sensor
CN101859858B (zh) 基于石墨烯的透明导电电极及其制法与应用
WO2020155801A1 (zh) 阵列基板及其制作方法和显示面板
US20120138937A1 (en) Light-Scattering Substrate, Method of Manufacturing the Same, Organic Light-Emitting Display Device Including the Same, and Method of Manufacturing the Organic Light-Emitting Display Device
CN112768584B (zh) 一种发光二极管芯片及其应用
KR20150099858A (ko) 반도체 장치
WO2012057504A2 (ko) 태양전지 및 그 제조 방법
CN104201188A (zh) Oled像素单元及其制备方法、显示面板和显示装置
CN103760707A (zh) 一种阵列基板、液晶显示面板及显示装置
WO2017215076A1 (zh) 一种自发光器件、制备方法及显示装置
JP2015095657A (ja) 薄膜トランジスタの駆動バックプレート及びその製造方法
WO2013135075A1 (zh) 阵列基板的制作方法、阵列基板及显示装置
WO2015043081A1 (zh) 低温多晶硅薄膜的制备方法、薄膜晶体管和显示装置
WO2020171341A1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
KR101571351B1 (ko) 실리콘-그래핀 이종접합 태양전지의 제조방법 및 이에 의하여 제조된 실리콘-그래핀 이종접합 태양전지
US20180248077A1 (en) Integration of iii-nitride nanowire on transparent conductive substrates for optoelectronic and electronic devices
CN109713025A (zh) 显示面板及其制备方法、显示装置
WO2015096318A1 (zh) 阵列基板及其制作方法、显示装置
CN203085550U (zh) 一种woled及显示设备
WO2012057506A2 (ko) 태양전지 및 그 제조 방법
WO2019056524A1 (zh) 一种oled显示面板及其制作方法
KR20110138183A (ko) 광전 변환 장치 및 그 제작 방법
CN103021942B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12824252

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14117613

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12824252

Country of ref document: EP

Kind code of ref document: A1