WO2012047068A2 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2012047068A2
WO2012047068A2 PCT/KR2011/007460 KR2011007460W WO2012047068A2 WO 2012047068 A2 WO2012047068 A2 WO 2012047068A2 KR 2011007460 W KR2011007460 W KR 2011007460W WO 2012047068 A2 WO2012047068 A2 WO 2012047068A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
emitting device
microstructure
carbon layer
Prior art date
Application number
PCT/KR2011/007460
Other languages
English (en)
French (fr)
Other versions
WO2012047068A3 (ko
Inventor
이규철
이철호
김용진
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to US13/878,251 priority Critical patent/US8916850B2/en
Publication of WO2012047068A2 publication Critical patent/WO2012047068A2/ko
Publication of WO2012047068A3 publication Critical patent/WO2012047068A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • a light emitting device is a light emitting diode (LED).
  • a light emitting diode is a device that emits light through a combination of electrons and holes near a p-n junction or in an active layer by flowing a current through a compound semiconductor terminal.
  • MOCVD organometallic chemical vapor deposition
  • the conventional light emitting diode was mainly manufactured by depositing a compound on a sapphire substrate.
  • the sapphire substrate has good light transmittance and mechanical strength, there are disadvantages such as low heat transfer rate and difficulty in processing.
  • a laser lift-off process is required to manufacture a vertical light emitting diode.
  • Graphene may be considered as one of the alternative candidate materials that can overcome the disadvantages of the sapphire substrate.
  • Graphene refers to a layer in which carbon atoms are connected to each other to have a honeycomb two-dimensional planar structure.
  • the experimental method of obtaining graphene was first known in 2004 by Ander K. Geim of Manchester University, which separated the graphene from graphite mechanically, and since then, research into the physical and chemical properties of graphene has continued. Recently, a technique for growing graphene on a large substrate up to 30 inches by using chemical vapor deposition (CVD) has emerged.
  • Graphite, ie, graphite has two or more layered structures. In other words, if only one layer of graphite is separated, it becomes graphene.
  • Graphene has excellent thermal and electrical conductivity, good chemical / mechanical stability, and transparency.
  • graphene has a high electron mobility, low resistivity, wide surface area, and commercially advantageous than carbon nanotubes (carbon nanotube).
  • graphene or graphite of a layered structure comprising graphene can be easily separated from the original substrate and transferred to another substrate.
  • the present invention is derived under the background art, and an object thereof is to provide a light emitting device using graphene and a method of manufacturing the same.
  • the problem to be solved by the present application is not limited to the problem described above, another problem that is not described will be clearly understood by those skilled in the art from the following description.
  • a carbon layer comprising graphene; A plurality of microstructures grown upward from the carbon layer; And it provides a light emitting device comprising a light emitting structure layer formed on the surface of the microstructure.
  • a carbon layer comprising a graphene
  • Growing a plurality of microstructures upwardly from the carbon layer And providing a light emitting structure layer on the surface of the microstructure.
  • the present invention provides a light emitting device using graphene and a method of manufacturing the same. Specifically, according to the present invention, a microstructure is formed above the graphene, and a light emitting structure layer is formed on the surface of the microstructure. As a result, the light emitting device can be separated and transferred on various substrates.
  • the microstructure since the microstructure has excellent crystallinity compared to the thin film, it is possible to manufacture a light emitting device having high efficiency due to excellent electrical and optical properties.
  • the microstructure grown upward the area of the light emitting layer can be increased compared to the thin film.
  • the microstructure may increase the light emission effect by the surface irregularities, thereby improving the luminous efficiency.
  • graphene has excellent electrical conductivity, and thus graphene or graphite may be used as the lower electrode.
  • the graphene is excellent in thermal conductivity can prevent the performance degradation of the light emitting device due to heat.
  • FIG. 1A is a cross-sectional view of a light emitting device according to an embodiment of the present invention
  • FIG. 1B is a schematic diagram schematically showing graphene.
  • 2 to 7 are cross-sectional views of light emitting devices according to another embodiment of the present invention.
  • FIG. 8A is a cross-sectional view of a light emitting device according to still another embodiment of the present invention
  • FIG. 8B is an enlarged cross-sectional view taken along line A-A of FIG. 5A.
  • 9A to 9E are perspective views showing various shapes of the microstructures.
  • 10A and 10B are schematic diagrams illustrating a transfer process of graphene.
  • 11A to 11G are cross-sectional views sequentially illustrating steps of manufacturing a light emitting device according to an embodiment of the present invention.
  • 12A and 12B are scanning electron microscope (SEM) photographs showing zinc oxide microstructures grown on graphene.
  • 13A and 13B are scanning electron micrographs showing a light emitting structure layer formed on a zinc oxide microstructure.
  • FIG. 14 is an optical micrograph showing a state in which light is emitted from the light emitting device according to an embodiment of the present invention.
  • FIG. 15 is a graph illustrating measurement results of electroluminescence spectra according to various applied voltages in a light emitting device according to an embodiment of the present invention.
  • 16 is a graph showing a measurement result of a current-voltage characteristic curve in a light emitting device according to an embodiment of the present invention.
  • FIG. 1A is a cross-sectional view of a light emitting device according to an embodiment of the present invention
  • FIG. 1B is a schematic diagram schematically showing graphene.
  • the light emitting device 1 may include a substrate 10, a carbon layer 20, an insulating layer 30, a microstructure 40, a light emitting structure layer 50, and a first electrode 60. Include.
  • the substrate 10 may be any material such as metal, glass, resin, or the like.
  • silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, indium nitride, aluminum nitride, zinc oxide, magnesium oxide, aluminum oxide, titanium oxide , Sapphire, quartz, pyrex may be used, but is not limited to these materials.
  • the carbon layer 20 is located on the substrate 10. However, when the carbon layer 20 has sufficient mechanical strength, the substrate 10 is not necessarily required. In this case, the carbon layer 20 itself may serve as a substrate without having a separate substrate 10. .
  • the carbon layer 20 may be detachable from the substrate 10.
  • the carbon layer 20 and the upper structure may be separated from the substrate 10 and transferred. Details thereof will be described later.
  • the carbon layer 20 includes one or more layers of graphene.
  • Graphene is a two-dimensional planar material in which carbon atoms are connected to each other to form a honeycomb, as shown in FIG. 1B.
  • Graphene may have a variety of structures, such a structure may vary depending on the content of 5-membered and / or 7-membered rings that can be included in the graphene.
  • the insulating layer 30 is located on the carbon layer 20.
  • the insulating layer 30 insulates the carbon layer 20 including conductive graphene from other layers including the first electrode 60.
  • the material of the insulating layer 30 is not particularly limited, for example, oxides such as silica, alumina, titania, mullite, cordierite, spinel, zeolite, forsterite, carbides such as boron carbide, silicon nitride, boron nitride, and nitride Nitrides such as aluminum, fluorides such as magnesium fluoride and aluminum fluoride, polyvinylphenol, polyimide, polymethyl methacrylate, polyolefin, polyolefin polymers represented by polyvinyl alcohol, polyvinylacetate, or polyisobutylene, or It may be a copolymer thereof.
  • the microstructure 40 is provided in plurality at any point on the carbon layer 20.
  • the microstructure 40 is a structure of approximately micro or nano scale, and is not particularly limited in size or shape.
  • the microstructure 40 is formed by growing upward from the carbon layer 20. This is because the microstructure 40 does not have to be formed perpendicularly to the carbon layer 20, but rather the portion where the microstructure 40 is in contact with the carbon layer 20 is formed on the plate surface of the carbon layer 20. It means that it is formed by a bottom-up method with respect to.
  • the microstructure 40 manufactured by the stacking method can grow to excellent crystallinity having a very low dislocation density despite a difference in material constants (lattice constant, thermal expansion coefficient, etc.) from the carbon layer 20. Therefore, it has better crystallinity than the structure manufactured by the top-down method based on the thin film deposition and etching process. That is, the electrical and optical properties of the microstructure 40 are excellent, and thus the light emitting device 1 can be manufactured with high efficiency.
  • the microstructure 40 may be grown upward from damage formed on the carbon layer 20, and details thereof will be described later.
  • the material of the microstructure 40 is not particularly limited, and for example, zinc oxide, magnesium oxide, zinc cadmium oxide, zinc magnesium cadmium, zinc beryllium oxide, magnesium beryllium oxide, zinc manganese oxide, zinc magnesium manganese oxide, gallium nitride , Aluminum aluminide, gallium aluminum nitride, or indium gallium nitride.
  • the shape of the microstructure 40 is not particularly limited, and for example, the cylindrical fine rod 40a as shown in FIG. 9A, the fine rod 40b as the polygonal column as shown in FIG. 9B, and the fine rod 40B as shown in FIG. Fine needle 40c as shown, fine tube 40d as shown in FIG. 9D, and fine wall 40e as shown in FIG. 9E.
  • the light emitting structure layer 50 is formed on the surface of the microstructure 40.
  • the light emitting structure layer 50 may be formed to be long along at least the side surface of the microstructure 40.
  • the light emitting structure layer 50 may be formed on the side surface of the microstructure 40 and may not be present on the top surface of the microstructure 40.
  • the coaxial heterostructure nanostructures have a structure in which a heterogeneous light emitting structure layer 50 is stacked in the coaxial direction of the microstructure 40 as in the present embodiment. Sometimes referred to as a coaxial heterostructure nanowire (COHN).
  • COHN coaxial heterostructure nanowire
  • the light emitting structure layer 50 is illustrated as completely covering the microstructure 40 in the drawing, the light emitting structure layer 50 does not necessarily need to be such a structure.
  • the light emitting structure layer 50 may not be formed on the upper surface of the microstructure 40. It is also possible.
  • the light emitting structure layer 50 may be positioned above the insulating layer 30 so as not to contact the carbon layer 20. In this case, as shown in FIG. 1, the lower side of the side of the microstructure 20 is in contact with the insulating layer 30, and the light emitting structure layer 50 is formed of the upper side of the microstructure 20 and the insulating layer 30. The light emitting structure layer 50 and the carbon layer 20 do not come into contact with each other.
  • the light emitting structure layer 50 is formed of a multilayer thin film structure, and may include, for example, an n-type semiconductor layer 52, a quantum active layer 54, and a p-type semiconductor layer 56.
  • the n-type semiconductor layer 52 is formed on the surface of the microstructure 40 and is made of a semiconductor material doped with n-type impurities. Silicon, germanium, selenium, tellurium, or carbon may be used as the n-type impurity, and gallium nitride, aluminum nitride, gallium aluminum nitride, or indium gallium nitride may be used as the semiconductor material, but is not limited thereto. .
  • the quantum active layer 54 is formed on the surface of the n-type semiconductor layer 52 and emits light by an applied voltage.
  • the quantum active layer 54 may be configured by alternately stacking a plurality of quantum barrier layers 542 and a plurality of quantum well layers 544 (see FIG. 8B), and emit light by recombination of electrons and holes.
  • the quantum barrier layer 542 includes gallium nitride, indium gallium nitride, aluminum nitride, gallium aluminum nitride, zinc oxide, zinc oxide, zinc cadmium oxide, zinc magnesium cadmium, zinc beryllium, zinc magnesium beryllium, zinc manganese oxide, Or zinc magnesium magnesium manganese, but is not limited to these materials.
  • the quantum well layer 544 includes gallium nitride, indium gallium nitride, aluminum nitride, gallium nitride, zinc oxide, magnesium oxide, zinc cadmium oxide, zinc magnesium cadmium oxide, zinc beryllium, zinc magnesium beryllium, and zinc oxide. It may be made of manganese, or zinc magnesium manganese oxide, but is not limited to these materials.
  • the p-type semiconductor layer 56 is formed on the surface of the quantum active layer 54 and is made of a semiconductor material doped with p-type impurities. Mg, zinc, or beryllium may be used as the p-type impurity, and gallium nitride, aluminum nitride, gallium aluminum nitride, or indium gallium nitride may be used as the semiconductor material, but is not limited thereto.
  • the first electrode layer 60 is formed on the light emitting structure layer 50.
  • the first electrode layer 60 is a conductive material such as metals such as Au, Ni, Ti, Cr, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), and indium zinc tin (IZTO). transparent conductive oxides (TCO), conductive polymers, graphene, and the like, may be used.
  • the first electrode layer 60 and the carbon layer 20, or the second electrode layer 80 described later are connected to an external power source through a lead or the like so that the light emitting device 1 can emit light.
  • the physical / chemical properties of the light emitting device are remarkably improved by using the carbon layer 20 including graphene. This is because of the following properties of graphene.
  • the carbon layer 20 including graphene itself may be used as an electrode, and even if a separate electrode is provided in the carbon layer 20, the contact resistance is small.
  • the carbon layer 20 itself is used as an electrode, the structure is simpler than in the case where a separate electrode is provided, thereby saving process cost and time.
  • graphene has excellent thermal conductivity. Therefore, the heat dissipation characteristics of the light emitting device 1 are excellent, and thus the manufacture of a high output device is easy. This is one of particularly excellent characteristics compared with the light emitting element 1 based on the conventional sapphire substrate.
  • graphene has excellent chemical and mechanical stability, especially flexibility and ductility.
  • the carbon layer 20 including graphene may be manufactured to be transparent.
  • graphene and the structure thereon may be transferred separately from the substrate 10.
  • substrate selection was limited by material constants during material preparation (growth, deposition, etc.).
  • graphene is easily separated and transferable, there are no constraints on substrate selection. That is, the graphene and the structure thereon may be separated from the original substrate and transferred onto another substrate having the desired properties. For example, a transition such as a flexible and changeable polymer substrate, a transparent substrate, or a substrate having excellent thermal conductivity is free.
  • the microstructure 40 is grown on the carbon layer 20 and the light emitting structure layer 50 is formed on the microstructure 40,
  • the surface area of the structure layer 50 becomes much wider than in the case of a simple thin film structure. Therefore, the luminous efficiency of the light emitting element 1 becomes high.
  • the transport efficiency is excellent.
  • the first electrode 60 and the light emitting structure layer 50 are in surface contact, the contact resistance is reduced.
  • the microstructure 40 may improve light emission characteristics as compared to the conventional thin film structure by using the surface irregularities effect.
  • FIGS. 2 to 7 are cross-sectional views of a light emitting device according to another embodiment of the present invention.
  • the same reference numerals are given to the same elements as in the above-described embodiment, and redundant description thereof will be omitted.
  • the second electrode layer 80 is formed on the bottom surface of the carbon layer 20. Since the second electrode layer 80 is in surface contact with the carbon layer 20, the contact resistance is small.
  • a conductive material such as metals such as Au, Ni, Ti, Cr, indium tin oxide (ITO), indium zinc oxide (IZO), and AZO (aluminum zinc oxide), transparent conductive oxides (TCO) such as indium zinc tin oxide (IZTO), conductive polymers, graphene, and the like may be used.
  • the second electrode layer 80 between the carbon layer 20 and the insulating layer 30.
  • the carbon layer 20 and the second electrode layer 80 are insulated from the light emitting structure layer 50 and the first electrode layer 60.
  • the second electrode layer 80 is formed on the upper surface of the carbon layer 20, but is installed in a separate region, not between the carbon layer 20 and the insulating layer 30. It is also possible.
  • the insulating layer 30 is described as being in contact with the lower side of the microstructure 40, but as shown in FIG. 5, the n-type semiconductor layer 52 is the microstructure 40. It is also possible to cover the whole side surface of the surface of the n-type semiconductor layer 52, the lower side of the n-type semiconductor layer 52 in contact with the insulating layer (30).
  • the insulating layer 30 exists in all cases, but the insulating layer 30 is not necessarily required.
  • the insulating layer 30 is not necessarily required.
  • the insulating layer 30 may not be provided between the second electrode layer (not shown) and the first electrode layer 60.
  • the first electrode layer 60 may be provided only in a partial region on the p-type semiconductor layer 56.
  • the first electrode layer 60 may be located only on the side surface of the p-type semiconductor layer 56 and may not be located on the upper surface.
  • a region where the first electrode layer 60 is not located may function as a light emitting path, which is particularly the first electrode layer. This is useful when 60 is not transparent.
  • the second electrode layer 80 may be provided only in a partial region on the surface of the carbon layer 20. The first electrode layer 60 and / or the second electrode layer 80 may be formed in a grid form.
  • FIG. 8A is a cross-sectional view of a light emitting device according to still another embodiment of the present invention
  • FIG. 8B is an enlarged cross-sectional view taken along line A-A of FIG. 5A.
  • the same reference numerals are given to the same elements as in the above-described embodiment, and redundant description thereof will be omitted.
  • the trench portion formed by the light emitting structure layer 50 and the insulating layer 30 is filled with an insulator 70 such as spin-on glass (SOG).
  • the insulator 70 is not completely covered with the p-type semiconductor layer 56, and the first electrode layer 60 is positioned above the insulator 70 and the p-type semiconductor layer 56.
  • the substrate 10 is shown to be in contact with the lower surface of the carbon layer 20, but is not limited thereto.
  • the substrate may be disposed on the lower surface of the carbon layer 20 as illustrated in FIGS. 2 to 5. It is also possible that this does not exist.
  • the second electrode layer 80 may be in contact with the carbon layer 20, and as shown in FIG. 5, the n-type semiconductor layer 52 may include the carbon layer 20. It is also possible to contact with.
  • the microstructure 40 is not limited to this structure.
  • the microstructure 40 itself to have the function of an n-type semiconductor layer (not shown).
  • a quantum active layer and a p-type semiconductor layer may be formed on the microstructure 40.
  • the n-type semiconductor layer, the quantum active layer, and the p-type semiconductor layer are sequentially stacked on the microstructure 40, but the structure is not limited thereto.
  • the p-type semiconductor layer, the quantum active layer, and the n-type semiconductor layer may be sequentially stacked on the microstructure 40.
  • the microstructure 40 itself may have a function of a p-type semiconductor layer. In this case, a quantum active layer and an n-type semiconductor layer may be formed on the microstructure 40.
  • microstructure 40 it is also possible to make the microstructure 40 a heterojunction structure.
  • the light emitting structure layer 50 is shown as consisting of only the n-type semiconductor layer 52, the quantum active layer 54, and the p-type semiconductor layer 56 in the drawings, embodiments of the present invention is limited to this structure only It is not.
  • the light emitting structure layer 50 may include an n-GaN layer (a type of n-type semiconductor layer), an InGaN layer, and a p-GaN layer (a type of p-type semiconductor layer). It is also possible to form an undoped GaN layer between the n-GaN layer to improve the lattice match between the microstructure 40 and the n-GaN layer, and between the p-GaN layer and the first electrode layer 60. It is also possible to form a metal layer for ohmic contact to conduct electricity between the GaN layer and the first electrode layer 60.
  • FIGS. 10A and 10B are schematic diagrams illustrating a transfer process of graphene.
  • graphene is easily separated from the substrate and easily transferred. That is, the carbon layer 20 and the upper structures thereof may be separated from the lower substrate 10 (see FIG. 10A), and the separated carbon layer 20 and the upper structures may be separated from the other substrate 10a. Can be metastasized (see FIG. 10B).
  • the carbon layer 20 and the substrate 10 may be separated by only mechanical force, which is called a mechanical lift-off. It has been experimentally demonstrated that the carbon layer 20 and the structures above it can be separated from the substrate by mechanical lift off and transferred to other substrates, such as sapphire substrates, glass substrates, metal substrates, and resin substrates.
  • the carbon layer 20 when the carbon layer 20 includes a plurality of graphene, the carbon layer 20 itself may be separated into a portion of the graphene, and the remaining carbon layer 20 of the layer.
  • 11A to 11G are cross-sectional views sequentially illustrating steps of manufacturing a light emitting device according to an embodiment of the present invention.
  • the substrate 10 having the carbon layer 20 including graphene is prepared on the upper side, and the mask layer 90 is coated on the carbon layer 20.
  • the method of forming the carbon layer 20 including graphene on the substrate 10 may be chemical vapor deposition (CVD), but is not limited thereto.
  • CVD chemical vapor deposition
  • graphene may be physically or chemically separated from single crystal graphite.
  • RTCVD rapid heating chemical vapor deposition
  • PECVD plasma chemical vapor deposition
  • ICPCVD inductively coupled plasma chemical vapor deposition
  • MOCVD organic metal chemical vapor deposition
  • the carbon layer 20 is positioned on the substrate 10, but the carbon layer 20 itself may be used as the substrate without using the substrate 10.
  • the mask layer 90 is patterned to form a plurality of openings 90a.
  • Methods of patterning the mask layer 90 are well known in semiconductor manufacturing processes, such as e-beam lithography, photolithography, laser interference lithography, or nanoimprint. Method can be used.
  • a patterning method using a template such as anodized aluminum oxide or block copolymer may be used.
  • damage (not shown) is generated on the surface of the carbon layer 20 through the opening formed in the mask layer 90.
  • a method of generating damage there is a method of using a gas plasma or an ion beam, an electron beam, a proton beam, or a neutron beam as shown, but is not limited thereto.
  • Types of gas used for the gas plasma include O 2 , N 2 , Cl 2 , H, Ar, CF 4 , SF 6 , BCl 3 , ozone, and the like, but are not limited thereto.
  • the mask layer 90 is removed.
  • the mask layer 90 is not necessarily removed, and the mask layer 90 may be left as a kind of insulating layer.
  • CVD chemical vapor deposition
  • sputtering thermal or electron beam evaporation including an organometallic chemical vapor deposition method (thermal or electron beam evaporation)
  • a physical growth method such as pulse laser deposition, and a vapor-phase transport process using a metal catalyst such as gold may be used.
  • a catalyst-free MOCVD the catalyst can be prevented from contamination due to the absence of a catalyst, and the microstructure 40 having excellent electrical and optical performance can be manufactured. .
  • the surface of graphene is very chemically stable and inactive, making it difficult to grow thin films or microstructures on graphene. That is, since the material grows only in the surface defects or step edge (step edge) of the graphene, it was not possible to make the microstructure to the desired level in the prior art.
  • the position and density control of the microstructure 40 through the patterning and the generation of damage so far, but it is not necessary to perform this method For example, it is also possible to perform gas plasma etching directly on the carbon layer 20 without using the mask layer 90. In addition, it is also possible to scan the ion beam on the carbon layer 20 without using the mask layer 90. In this case, by adjusting the scanning position of the ion beam, the position of the microstructure 40 without using the mask layer and It is possible to perform density adjustment.
  • microstructure 40 it is not necessary to generate damage on the carbon layer 20 to grow the microstructure 40 based on this.
  • an insulating layer 30 is formed on the carbon layer 20.
  • the insulating layer 30 may be laminated only on the carbon layer 20 by using a material having a high selectivity between materials, and after laminating the insulating layer 30 on the carbon layer 20 and the microstructure 40.
  • the insulating layer 30 may be present only on the upper surface of the carbon layer 20 and the lower side of the microstructure 40 by a partial etching method.
  • Forming the light emitting structure layer 50 may include forming an n-type semiconductor layer 52 on the surface of the microstructure 40, and forming a quantum active layer 54 on the surface of the n-type semiconductor layer 52. Forming the p-type semiconductor layer 56 on the surface of the quantum active layer 54.
  • the second electrode layer 80 is formed.
  • the present invention is not limited to the embodiment.
  • the second electrode layer 80 is formed on the carbon layer 20 before forming the insulating layer 30.
  • the second electrode layer 80 is positioned between the carbon layer 20 and the insulating layer 30.
  • the second electrode layer 80 may be formed on the upper surface of the carbon layer 20, but may be provided in a separate region instead of between the carbon layer 20 and the insulating layer 30.
  • the insulating layer 30 after the n-type semiconductor layer 52 is formed on the surface of the microstructure 40.
  • the groove portion formed by the light emitting structure layer 50 and the insulating layer 30 is filled with an insulator 70 such as SOG, and then the insulator 70 and the p-type semiconductor. It is also possible to form the first electrode layer 60 in contact with the layer 56.
  • the light emitting device was actually manufactured using the method of manufacturing the light emitting device according to the present invention.
  • 12A and 12B are scanning electron microscope (SEM) photographs showing zinc oxide microstructures grown on graphene.
  • 12A illustrates a case where the pitch between the microstructures is 1 ⁇ m
  • FIG. 12B illustrates a case where the pitch between the microstructures is 2 ⁇ m.
  • the microstructure is cylindrical with a height of 2.2 ⁇ 0.3 ⁇ m and a diameter of 200 ⁇ 10 nm.
  • n-GaN layer is Si-doped, 3-period GaN / In x Ga 1-x N multi-quantum well; in phase (MQW quantum active layer), and Mg are zinc oxide doped p-GaN layer microstructure Coaxial splicing.
  • 13A is a scanning electron micrograph showing a light emitting structure layer formed on a zinc oxide microstructure. As can be seen in the hexagonal shape in the figure, it can be seen that the single crystal GaN / In x Ga 1-x N layer is well formed in a heteroepitaxial manner.
  • Ni / Au metal electrodes (10 nm / 10 nm) were laminated so as to make ohmic contact with the p-GaN layer.
  • 13B is a scanning electron micrograph after filling the SOG insulator.
  • FIG. 15 is a graph showing measurement results of electroluminescence spectra according to various applied voltages in the light emitting device according to the experimental example.
  • FIG. At bias voltages above approximately 5V, it can be seen that the full emission spectrum peaks at 3.0 eV. This corresponds to purple light.
  • 16 is a graph showing a measurement result of a current-voltage characteristic curve in the light emitting device according to the experimental example. It shows rectification characteristics at a turn-on voltage of 5V, and a leakage current of 5x10 -3 A at -5V.

Abstract

본 발명은, 그래핀을 포함하는 탄소층; 상기 탄소층에서 상측으로 성장된 복수의 미세 구조체; 및 상기 미세 구조체의 표면 상에 형성된 발광 구조층을 포함하는 발광소자를 제공한다.

Description

발광소자 및 그 제조방법
본 발명은 발광소자 및 그 제조방법에 관한 것이다.
발광소자의 일례로 발광 다이오드(LED; Light Emitting Diode)가 있다. 발광 다이오드는 화합물 반도체 단자에 전류를 흘려서 p-n접합 부근 혹은 활성층에서 전자와 홀(hole)의 결합에 의해 빛을 방출하는 소자이다. 최근 반도체 기술의 발전에 따라 발광 다이오드의 고품질화가 급격히 진행되고 있으며, 그 일례로 사파이어 기판 상에 유기금속 화학기상증착법(MOCVD)으로 III-IV족 질화물층을 형성함으로써, 고휘도의 청색 발광 다이오드를 구현하는 기술이 상용되고 있다.
이와 같이, 종래의 발광 다이오드는 주로 사파이어 기판 상에 화합물을 증착하여 제조되었다. 그러나, 사파이어 기판은 광투과성이나 기계적 강도는 좋은 반면에, 열전달율이 낮고 가공이 어려운 등의 단점이 있었다. 또한, 수직형 발광 다이오의 제작을 위해서는 레이저 리프트 오프 공정을 거쳐야 한다는 단점도 있었다.
사파이어 기판의 단점을 극복할 수 있는 대체 후보물질의 하나로서 그래핀(graphene)을 고려할 수 있다. 그래핀은 탄소 원자들이 서로 연결되어 벌집 모양의 2차원 평면 구조를 갖는 하나의 층을 말한다. 그래핀을 실험적으로 얻는 방법은, 2004년 Manchester University의 Ander K. Geim이 그래파이트로부터 그래핀을 역학적으로 분리해낸 것이 최초로 알려져 있으며, 그 이후 그래핀의 물리적, 화학적 성질에 대한 연구가 이어지고 있다. 최근에는 화학기상증착법(CVD)을 이용하여 30인치에 이르는 대형 기판에 그래핀을 성장하는 기술도 등장하였다. 이러한 그래핀이 두 층 이상 층상구조를 가지는 것이 그래파이트(graphite), 즉 흑연이다. 즉, 그래파이트의 한 층만을 분리하면 그래핀이 된다.
그래핀은 열 및 전기 전도도가 매우 우수하고, 화학적/기계적 안정성이 뛰어나며, 투명하다. 또한, 그래핀은 전자 이동도가 높고, 비저항이 낮으며, 표면적이 넓고, 상업적인 면에서도 탄소나노튜브(carbon nanotube)보다 유리하다. 또한, 그래핀 또는 그래핀을 포함하는 층상 구조의 그래파이트는 원래의 기판으로부터 쉽게 분리되어 다른 기판으로 이동(전이; transfer)할 수 있다.
이러한 장점에도 불구하고 그래핀을 반도체 소자로서 이용하는 데에는 제한이 있었다. 특히, 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어지기 때문에, 그래핀 상에 미세 구조물 또는 박막을 성장시키기가 매우 힘들었다.
본 발명은 전술한 배경기술 하에서 도출된 것으로, 그래핀을 이용한 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 측면에 의하면, 그래핀을 포함하는 탄소층; 상기 탄소층에서 상측으로 성장된 복수의 미세 구조체; 및 상기 미세 구조체의 표면 상에 형성된 발광 구조층을 포함하는 발광소자를 제공한다.
상기 목적을 달성하기 위한 본 발명의 제2 측면에 의하면, 그래핀을 포함하는 탄소층을 마련하는 단계; 상기 탄소층에서 상측으로 복수의 미세 구조체를 성장시키는 단계; 및 상기 미세 구조체의 표면 상에 발광 구조층을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.
본 발명은 그래핀을 이용한 발광소자 및 그 제조방법을 제공한다. 구체적으로, 본 발명에 의하면, 그래핀의 상측으로 미세 구조체를 형성하고, 이 미세 구조체의 표면 상에 발광 구조층를 형성하게 된다. 이로써, 발광소자를 분리하여 다양한 기판 상에 전이(transfer)하는 것이 가능하게 된다.
또한, 미세 구조체는 박막에 비해 우수한 결정성을 가지므로, 전기적 성질 및 광학적 성질이 우수하여 고효율의 발광소자를 제조할 수 있다. 또한, 상측으로 성장된 미세 구조체를 이용함으로써 박막에 비해 발광층의 면적을 확대시킬 수 있다. 또한, 미세구조체는 표면의 요철효과로 광 방출효과를 높여 발광효율을 높일 수 있다.
또한, 그래핀은 전기 전도도가 우수하여 그래핀 또는 그래파이트를 하부 전극으로 사용가능하다. 또한, 그래핀은 열 전도도가 우수하여 열에 의한 발광소자의 성능저하를 방지할 수 있다. 그 외의 본 발명에 의한 효과는 명세서에서 기술하기로 한다.
도 1a는 본 발명의 일실시예에 의한 발광소자의 단면도이며, 도 1b는 그래핀을 개략적으로 나타낸 모식도이다.
도 2 내지 도 7는 본 발명의 다른 실시예에 의한 발광소자의 단면도이다.
도 8a는 본 발명의 또 다른 실시예에 의한 발광소자의 단면도이며, 도 8b는 도 5a의 A-A선을 절단한 확대단면도이다.
도 9a 내지 도 9e는 미세 구조체의 여러가지 형상을 나타낸 사시도이다.
도 10a 및 도 10b는 그래핀의 전이(transfer) 프로세스를 나타낸 모식도이다.
도 11a 내지 도 11g는 본 발명의 일실시예에 의한 발광소자의 제조 단계를 순차적으로 나타낸 단면도이다.
도 12a 및 도 12b는 그래핀 상에 성장시킨 산화아연 미세 구조체를 나타낸 주사전자현미경(SEM) 사진이다.
도 13a 및 도 13b는 산화아연 미세 구조체 상에 형성한 발광 구조층을 나타낸 주사전자현미경 사진이다.
도 14는 본 발명의 일실시예에 의한 발광소자에서 광이 방출되는 모습을 나타낸 광학현미경 사진이다.
도 15는 본 발명의 일실시예에 의한 발광소자에서, 다양한 인가 전압에 의한 전장 발광(electroluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다.
도 16은 본 발명의 일실시예에 의한 발광소자에서, 전류-전압 특성 곡선의 측정결과를 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 다른 부분 "상"에 존재한다고 할 때, 이는 어떤 부분이 다른 부분의 바로 위에(즉, 접촉하여) 존재하는 경우뿐 아니라, 그 중간에 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a는 본 발명의 일실시예에 의한 발광소자의 단면도이며, 도 1b는 그래핀을 개략적으로 나타낸 모식도이다.
도 1을 참고하면, 발광소자(1)는 기판(10), 탄소층(20), 절연층(30), 미세 구조체(40), 발광 구조층(50), 및 제1 전극(60)을 포함한다.
기판(10)은 금속, 유리, 수지 등의 어떠한 재료도 가능하다. 예컨대, 기판(10)의 재료로서, 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으나, 이러한 재료로 한정되는 것은 아니다.
탄소층(20)은 기판(10) 상에 위치한다. 그러나, 탄소층(20)이 충분한 기계적 강도를 갖는 경우 기판(10)이 반드시 필요한 것은 아니며, 이 경우 별도의 기판(10)을 두지 않고 탄소층(20) 자체가 기판의 역할을 하게 할 수도 있다.
또한, 탄소층(20)은 기판(10)과 분리가능할 수 있다. 이로써, 탄소층(20) 및 그 상측의 구조물은 기판(10)과 분리되어 전이(transfer)될 수 있다. 이에 대한 상세는 후술하기로 한다.
탄소층(20)은 그래핀을 한 층 이상 포함한다. 그래핀은 도 1b에 도시된 바와 같이 탄소 원자들이 서로 연결되어 벌집 모양을 이루는 2차원 평면 구조의 물질이다. 그래핀은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다.
절연층(30)은 탄소층(20) 상에 위치한다. 절연층(30)은 도전성이 있는 그래핀을 포함하는 탄소층(20)을 제1 전극(60)을 비롯한 다른 층으로부터 절연시킨다. 절연층(30)의 재료는 특별히 한정되지 않으며, 예컨대 실리카, 알루미나, 티타니아, 뮬라이트, 코디어라이트, 스피넬, 제오라이트, 포스테라이트 등의 산화물, 탄화붕소 등의 탄화물, 질화실리콘이나 질화붕소, 질화알루미늄 등의 질화물, 불화마그네슘, 불화알루미늄 등의 불화물, 폴리비닐페놀, 폴리이미드, 폴리메틸메타크릴레이트, 폴리스틸렌, 폴리비닐알코올, 폴리비닐아세테이트, 또는 폴리이소부틸렌으로 대표되는 폴리올레핀계 폴리머, 또는 이들의 공중합체일 수 있다.
미세 구조체(40)는 탄소층(20) 상의 임의의 지점에서 복수개 설치된다. 미세 구조체(40)는 대략 마이크로(micro) 또는 나노(nano) 스케일의 구조물로서, 그 크기 또는 형상에 특별한 제한이 있는 것은 아니다. 또한, 미세 구조체(40)는 탄소층(20)에서 상측으로 성장하여 형성된다. 이는 미세 구조체(40)가 탄소층(20)에 대해 반드시 수직으로 형성되어야 하는 것이 아니라, 미세 구조체(40)가 탄소층(20)과 접하는 부분을 시점으로 하여, 탄소층(20)의 판면에 대해 상방으로 쌓아가기(bottom-up) 방법으로 형성된다는 것을 의미한다.
쌓아가기 방법에 의해 제조된 미세 구조체(40)는 탄소층(20)과의 물질 상수(격자 상수나 열팽창 계수 등)의 차이에도 불구하고, 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장할 수 있다. 따라서, 박막 증착과 식각 공정에 기반한 깎아내기(top-down) 방법으로 제조된 구조물보다 우수한 결정성을 가진다. 즉, 미세 구조체(40)의 전기적 성질 및 광학적 성질이 우수하여, 고효율의 발광소자(1) 제조가 가능하다.
미세 구조체(40)는 탄소층(20)에 형성된 데미지(damage)로부터 상측으로 성장한 것일 수 있으며, 이에 대한 상세는 후술하기로 한다.
미세 구조체(40)의 재료는 특별히 한정되지 않으며, 예컨대 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨일 수 있다.
미세 구조체(40)의 형상에는 특별한 제한이 없으며, 예컨대 도 9a에 도시된 바와 같은 원기둥 형태의 미세 막대(40a), 도 9b에 도시된 바와 같은 다각기둥 형태의 미세 막대(40b), 도 9c에 도시된 바와 같은 미세 바늘(40c), 도 9d에 도시된 바와 같은 미세 튜브(40d), 도 9e에 도시된 바와 같은 미세 벽(40e)일 수 있다.
발광 구조층(50)은 미세 구조체(40)의 표면 상에 형성된다. 예컨대, 도 1에 도시된 바와 같이 발광 구조층(50)이 적어도 미세 구조체(40)의 측면을 따라 길게 형성될 수 있다. 발광 구조층(50)이 미세 구조체(40)의 측면 상에 형성되고 미세 구조체(40)의 상면 상에는 존재하지 않아도 무방하다. 미세 구조체(40)가 나노 스케일의 막대(나노막대) 형상을 갖는 경우, 본 실시예와 같이 미세 구조체(40)의 동축 방향으로 이형의 발광 구조층(50)이 적층되는 구조를 동축 이형구조체 나노막대(COHN: coaxial heterostructure nanowire)라 하기도 한다.
도면에서는 발광 구조층(50)이 미세 구조체(40)를 완전히 덮는 것으로 도시되어 있으나, 반드시 이러한 구조일 필요는 없으며, 예컨대 미세 구조체(40)의 상면에는 발광 구조층(50)이 형성되지 않도록 하는 것도 가능하다.
발광 구조층(50)은 탄소층(20)과 접하지 않도록 절연층(30)의 상측에 위치할 수 있다. 이 경우, 도 1에 도시된 바와 같이, 미세 구조체(20)의 측면 하부는 절연층(30)과 접하고, 발광 구조층(50)은 미세 구조체(20)의 측면 상부 및 절연층(30)과 접하게 되어, 발광 구조층(50)과 탄소층(20)은 접하지 않게 된다.
발광 구조층(50)은 다층 박막 구조로 형성되며, 예컨대 n형 반도체층(52), 양자 활성층(54), 및 p형 반도체층(56)을 포함할 수 있다.
n형 반도체층(52)은 미세 구조체(40)의 표면 상에 형성되며, n형 불순물이 도핑된 반도체 물질로 제조된다. n형 불순물로는 실리콘, 게르마늄, 셀레늄, 텔루르, 또는 탄소가 사용될 수 있으며, 반도체 물질로는 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨이 사용될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
양자 활성층(54)은 n형 반도체층(52)의 표면 상에 형성되며, 인가 전압에 의해 광을 방출한다. 구체적으로, 양자 활성층(54)은 복수의 양자 장벽층(542)과 복수의 양자 우물층(544)이 교대로 적층되어 구성될 수 있으며(도 8b 참조), 전자와 정공의 재결합에 의해 발광하는 특성을 가진다. 양자 장벽층(542)은 질화갈륨, 질화인듐갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다. 또한, 양자 우물층(544)은 질화갈륨, 질화인듐갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
p형 반도체층(56)은 양자 활성층(54)의 표면 상에 형성되며, p형 불순물이 도핑된 반도체 물질로 제조된다. p형 불순물로는 마그네슘, 아연 또는 베릴륨이 사용될 수 있으며, 반도체 물질로는 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨이 사용될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
제1 전극층(60)은 발광 구조층(50) 상에 형성된다. 제1 전극층(60)은 도전성을 지닌 재료, 예컨대 Au, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등이 사용될 수 있다. 제1 전극층(60) 및 탄소층(20), 또는 후술하는 제2 전극층(80)이 리드 등을 통해 외부 전원에 연결됨으로써 발광소자(1)가 발광할 수 있게 된다.
이와 같이, 본 발명의 일실시예에 의한 발광소자에서는, 그래핀을 포함하는 탄소층(20)을 이용함으로써 발광소자의 물리적/화학적 성질이 비약적으로 향상된다. 이는 그래핀의 다음과 같은 성질 때문이다.
먼저, 그래핀은 전기 전도도가 매우 우수하다. 따라서, 그래핀을 포함하는 탄소층(20) 자체를 전극으로 이용하여도 되며, 탄소층(20)에 별도의 전극을 설치하더라도 접촉 저항이 작다. 탄소층(20) 자체를 전극으로 이용할 경우, 별도의 전극을 설치하는 경우에 비해 구조가 간단하여, 공정 비용과 시간이 절약된다.
또한, 그래핀은 열 전도도가 우수하다. 따라서 발광소자(1)의 열방출 특성이 우수하여 고출력 소자의 제조가 용이하다. 이는, 종래 사파이어 기판을 기초로 하는 발광소자(1)에 비해 특히 우수한 특성 중의 하나이다.
또한, 그래핀은 화학적, 기계적 안정성이 뛰어나며, 특히 가요성과 연성을 지닌다. 그리고, 그래핀을 포함하는 탄소층(20)은 투명하게 제조가능하다.
또한, 그래핀 및 그 위의 구조물은 기판(10)과 분리되어 전이될 수 있다. 기존의 발광소자의 제조시에는, 소재 준비(성장, 증착 등) 과정에서 물질 상수에 의해 기판 선택에 제약이 있었다. 그러나, 그래핀은 쉽게 분리되어 전이 가능하므로, 기판 선택의 제약이 전혀 없다. 즉, 그래핀 및 그 위의 구조물을 원래의 기판과 분리하여 원하는 특성을 갖는 다른 기판 상으로 전이할 수 있다. 예컨대, 유연하고 변경 가능한 고분자 기판이라든가, 투명한 기판, 또는 열전도성이 우수한 기판으로 옮기는 등의 전이가 자유롭다.
한편, 본 발명의 일실시예에 의한 발광소자에서는, 탄소층(20) 상에 미세 구조체(40)를 성장시키고, 이 미세 구조체(40) 상에 발광 구조층(50)을 형성하기 때문에, 발광 구조층(50)의 표면적이 단순한 박막 구조인 경우보다 매우 넓어지게 된다. 따라서 발광소자(1)의 발광 효율이 높아진다. 또한, 탄소층(20) 상에 길게 연장된 미세 구조체(40)를 따라 전자가 이송되므로, 이송 효율이 우수하다. 또한, 제1 전극(60)과 발광 구조층(50)이 면접촉을 하게 되므로 접촉 저항이 작아지게 된다.
또한, 미세 구조체(40)는 표면의 요철 효과를 이용함으로써 종래의 박막 구조에 비하여 빛의 방출 특성을 향상시킬 수 있다.
도 2 내지 도 7은 본 발명의 다른 실시예에 의한 발광소자의 단면도이다. 앞서 설명한 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여하였으며, 이에 대한 중복 설명은 생략하기로 한다.
먼저, 도 2를 참조하면, 본 실시예에서는 탄소층(20)의 하면에 제2 전극층(80)이 형성된다. 제2 전극층(80)은 탄소층(20)과 면접촉하기 때문에 접촉 저항이 작다. 제2 전극층(80)으로는, 제1 전극층(60)과 마찬가지로, 도전성을 지닌 재료, 예컨대 Au, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등이 사용될 수 있다.
다른 방안으로서, 도 3에 도시된 바와 같이, 탄소층(20)과 절연층(30)의 사이에 제2 전극층(80)을 형성하는 것도 가능하다. 이 경우에도 탄소층(20)과 제2 전극층(80)은 발광 구조층(50) 및 제1 전극층(60)과 절연되어 있다.
다른 방안으로써, 도 4에 도시된 바와 같이, 제2 전극층(80)이 탄소층(20)의 상면에 형성되되, 탄소층(20)과 절연층(30)의 사이가 아닌 별도의 영역에 설치되는 것도 가능하다.
한편, 지금까지의 실시예에서는 모두 절연층(30)이 미세 구조체(40)의 측면 하부와 접하는 것으로 설명하였으나, 도 5에 도시된 바와 같이, n형 반도체층(52)이 미세 구조체(40)의 측면 전체를 덮고, 이 n형 반도체층(52)의 측면 하부가 절연층(30)과 접하는 것도 가능하다.
또한, 지금까지의 실시예에서는 모두 절연층(30)이 존재하는 것으로 설명하였으나, 반드시 절연층(30)이 필요한 것은 아니다. 예컨대 도 6에 도시된 바와 같이 n형 반도체층(52)이 탄소층(20)의 상면을 덮도록 형성되어 탄소층(20)과 제1 전극층(60)이 접촉하지 않는 경우라면, 탄소층(20) 또는 제2 전극층(미도시)과 제1 전극층(60) 사이에 절연층(30)이 마련되지 않아도 된다.
또한, 제1 전극층(60)이 p형 반도체층(56) 상의 일부 영역에만 마련되는 것도 가능하다. 예컨대 도 7에 도시된 바와 같이 제1 전극층(60)이 p형 반도체층(56)의 측면에만 위치하고 상면에는 위치하지 않을 수 있다. 이와 같이 제1 전극층(60)이 p형 반도체층(56) 상의 일부 영역에만 마련되는 경우에는, 제1 전극층(60)이 위치하지 않는 영역이 발광통로로서 기능할 수 있으며, 이는 특히 제1 전극층(60)이 투명하지 않은 경우에 유용하다. 또한, 도시하지는 않았으나 제2 전극층(80)도 탄소층(20)의 표면 상에서 일부 영역에만 마련되는 것이 가능하다. 제1 전극층(60) 및/또는 제2 전극층(80)은 그리드(grid) 형태로 형성될 수도 있다.
도 8a는 본 발명의 또 다른 실시예에 의한 발광소자의 단면도이며, 도 8b는 도 5a의 A-A선을 절단한 확대단면도이다. 앞서 설명한 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여하였으며, 이에 대한 중복 설명은 생략하기로 한다.
본 실시예에 의하면, 발광 구조층(50)과 절연층(30)이 이루는 홈(trench) 부분이 SOG(Spin-On Glass) 등의 절연체(70)로 채워진다. 이 때 절연체(70)가 p형 반도체층(56)을 완전히 덮지 않도록 하며, 절연체(70) 및 p형 반도체층(56)과 접하도록 제1 전극층(60)이 그 상측에 위치한다. 도 8a에서는 탄소층(20)의 하면에 기판(10)이 접하는 것으로 도시되어 있으나, 이러한 구조로 한정되는 것은 아니며, 예컨대 도 2 내지 도 5에 도시된 바와 같이 탄소층(20)의 하면에 기판이 존재하지 않는 것도 가능하다. 또한, 도 2 내지 도 4에 도시된 바와 같이 탄소층(20)에 제2 전극층(80)이 접하는 것도 가능하며, 도 5에 도시된 바와 같이 n형 반도체층(52)이 탄소층(20)과 접하는 것도 가능하다.
한편, 지금까지의 실시예에서는 미세 구조체(40) 상에 별도의 반도체층들이 형성되는 것으로 설명하였으나, 이러한 구조로 한정되는 것은 아니다. 예컨대, 미세 구조체(40) 자체가 n형 반도체층의 기능을 갖도록 하는 것도 가능하다(도시되지 않음). 이 경우 미세 구조체(40) 상에 양자 활성층 및 p형 반도체층이 형성될 수 있다.
또한, 지금까지의 실시예에서는 미세 구조체(40) 상에 차례로 n형 반도체층, 양자 활성층, 및 p형 반도체층이 적층된 구조로 설명하였으나, 이러한 구조로 한정되는 것은 아니다. 예컨대, 미세 구조체(40) 상에 차례로 p형 반도체층, 양자 활성층, 및 n형 반도체층이 적층되는 것도 가능하다. 또한, 미세 구조체(40) 자체가 p형 반도체층의 기능을 갖도록 하는 것도 가능하며, 이 경우 미세 구조체(40) 상에 양자 활성층 및 n형 반도체층이 형성될 수 있다.
또한, 미세 구조체(40)를 이종 접합구조로 하는 것도 가능하다. 예컨대 미세 구조체(40)의 상면에 n형 반도체층을 형성하는 것도 가능하다.
또한, 도면에서는 발광 구조층(50)이 n형 반도체층(52), 양자 활성층(54), 및 p형 반도체층(56)만으로 이루어진 것으로 도시되어 있으나, 본 발명의 실시예가 이러한 구조만으로 한정되는 것은 아니다. 예컨대, 발광 구조층(50)은 n-GaN층(n형 반도체층의 일종), InGaN층, 및 p-GaN층(p형 반도체층의 일종)을 포함할 수 있으며, 미세 구조체(40)와 n-GaN층의 사이에는 미세 구조체(40)와 n-GaN층의 격자 정합을 향상시키기 위해 도핑되지 않은 GaN층을 형성하는 것도 가능하며, p-GaN층과 제1 전극층(60) 사이에는 p-GaN층과 제1 전극층(60) 간의 통전을 위해 오믹 접촉(Ohmic contact)용 금속층을 형성하는 것도 가능하다.
도 10a 및 도 10b는 그래핀의 전이(transfer) 프로세스를 나타낸 모식도이다. 전술한 바와 같이, 그래핀은 기판으로부터 분리되어 전이되기가 용이하다. 즉, 탄소층(20) 및 그 상측의 구조물들은 하부의 기판(10)과 분리될 수 있으며(도 10a 참조), 이 분리된 탄소층(20) 및 그 상측의 구조물들은 다른 기판(10a)에 전이될 수 있다(도 10b 참조). 탄소층(20)과 기판(10)은 역학적 힘만으로도 분리될 수 있으며, 이를 역학적 리프트오프(mechanical lift-off)라 한다. 탄소층(20) 및 그 상측의 구조물들을 역학적 리프트 오프에 의해 기판으로부터 분리하여 다른 기판, 예컨대 사파이어 기판, 유리 기판, 금속 기판, 및 수지 기판으로 전이할 수 있음이 실험적으로 입증되었다.
한편, 탄소층(20)이 복수층의 그래핀을 포함할 경우, 탄소층(20) 자체가 한 층의 그래핀, 및 나머지 탄소층(20)을 이루는 부분으로 분리되는 것도 가능하다.
이상 본 발명의 실시예에 의한 발광소자의 구성을 설명하였다. 이하에서는 발광소자의 제조방법의 일실시예를 도면을 참고하여 설명하기로 한다.
도 11a 내지 도 11g는 본 발명의 일실시예에 의한 발광소자의 제조 단계를 순차적으로 나타낸 단면도이다.
먼저, 도 11a에 도시된 바와 같이, 그래핀을 포함하는 탄소층(20)이 상측에 형성된 기판(10)을 준비하고, 탄소층(20) 상에 마스크층(90)을 도포한다. 기판(10) 상에 그래핀을 포함하는 탄소층(20)을 형성하는 방법은 화학기상증착법(CVD)일 수 있으나, 이러한 방법으로 한정되는 것은 아니다. 예컨대, 단결정 그래파이트로부터 물리적 또는 화학적으로 그래핀을 분리하여 사용할 수도 있다. 한편, 화학기상증착법으로는 일반적인 CVD법 이외에도, RTCVD(급속가열 화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.
한편, 본 실시예에서는 기판(10) 상에 탄소층(20)이 위치하는 것으로 설명하였으나, 기판(10)을 사용하지 않고 탄소층(20) 자체를 기판으로서 사용하는 것도 가능하다.
다음으로, 도 11b에 도시된 바와 같이, 마스크층(90)을 패터닝하여 복수개의 개구부(90a)를 형성한다. 마스크층(90)을 패터닝하는 방법은 반도체 제조공정에서 잘 알려져 있으며, 예컨대 전자빔 리소그래피(e-beam lithography), 포토리소그래피(photolithography), 레이저 간섭 리소그래피(laser interference lithography) 또는 나노임프린트(nanoimprint) 등의 방법을 사용할 수 있다. 또한, 양극산화알루미늄(anodic aluminum oxide) 또는 블록공중합체(block copolymer) 등의 탬플릿(template)을 이용한 패터닝 방법도 사용할 수 있다.
다음으로, 도 11c에 도시된 바와 같이, 마스크층(90)에 형성된 개구부를 통해 탄소층(20)의 표면에 데미지(damage)(미도시)를 생성시킨다. 데미지를 생성하는 방법으로는, 도시된 바와 같이 가스 플라즈마를 사용하거나 이온빔(ion beam), 전자빔, 양성자빔, 또는 중성자빔을 사용하는 방법이 있으나, 이에 한정되는 것은 아니다. 가스 플라즈마에 이용되는 가스의 종류로는 O2, N2, Cl2, H, Ar, CF4, SF6, BCl3, 오존 등이 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 11d에 도시된 바와 같이, 데미지로부터 미세 구조체(40)를 성장시킨 후, 마스크층(90)을 제거한다. 다만, 마스크층(90)의 제거가 반드시 필요한 것은 아니며, 마스크층(90)을 일종의 절연층으로서 잔존시키는 것도 가능하다.
탄소층(20) 상에 미세 구조체(40)를 성장시키는 방법으로는, 유기금속 화학기상증착법을 포함하는 화학기상증착법(CVD), 스퍼터링(sputtering), 열 또는 전자빔 증발법(thermal or electron beam evaporation), 펄스레이저 증착법(pulse laser deposition) 등과 같은 물리적 성장법, 및 금과 같은 금속촉매를 이용하는 기상 이송법(vapor-phase transport process) 등을 사용할 수 있다. 무촉매 유기금속 화학기상증착법(catalyst-free MOCVD)을 사용할 경우, 촉매를 사용하지 않음으로 인해 촉매에 의한 오염을 방지할 수 있으며, 전기적, 광학적 성능이 우수한 미세 구조체(40)의 제조가 가능하다.
일반적으로 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어져 그래핀 상에 박막이나 미세 구조물을 성장시키기가 매우 힘들다. 즉, 그래핀의 표면 결함이나 스텝 엣지(step edge) 부분에서만 소재가 성장하므로, 종래에는 원하는 수준으로 미세 구조물을 만드는 것이 불가능하였다.
그러나, 본 발명의 실시예에 의한 발광소자의 제조방법에 의하면, 그래핀의 표면에 인위적으로 데미지를 줌으로써, 이 데미지를 기점으로 핵성성(nucleation) 및 성장(growth)이 일어나게 된다. 따라서, 그래핀 상에 미세 구조체를 생성하는 것이 가능할 뿐만 아니라, 미세 구조체의 위치 및 밀도 조절도 용이하게 이루어진다.
한편, 지금까지는 패터닝 및 데미지의 생성을 통해 미세 구조체(40)의 위치 및 밀도 조절을 행하였으나, 반드시 이러한 방법을 행할 필요가 있는 것은 아니다. 예컨대 마스크층(90)을 사용하지 않고 탄소층(20) 상에 직접 가스 플라즈마 식각을 행하는 것도 가능하다. 또한, 마스크층(90)을 사용하지 않고 탄소층(20) 상에 이온빔을 주사하는 것도 가능하며, 이 경우 이온빔의 주사 위치를 조절하면 마스크층을 사용하지 않고서도 미세 구조체(40)의 위치 및 밀도 조절을 행하는 것이 가능하다.
또한, 반드시 탄소층(20) 상에 데미지를 생성시켜 이를 기점으로 미세 구조체(40)를 성장시켜야 하는 것도 아니다. 예컨대, 온도 및 압력 등의 공정 조건을 적절히 선택함으로써 탄소층(20) 상에 직접 미세 구조체(40)를 성장시키는 것도 가능하다.
다음으로, 도 11e에 도시된 바와 같이, 탄소층(20) 상에 절연층(30)을 형성한다. 절연층(30)은 재료간의 선택비가 높은 물질을 이용하여 탄소층(20)에만 적층되도록 하는 것도 가능하며, 절연층(30)을 탄소층(20) 및 미세 구조체(40) 상에 적층한 후 부분식각 등의 방법으로 탄소층(20)의 상면 및 미세 구조체(40)의 측면 하부에만 절연층(30)이 존재하도록 할 수도 있다.
다음으로, 도 11f에 도시된 바와 같이, 미세 구조체(40)의 표면 상에 탄소층(10)에 수직인 방향으로 발광 구조층(50) 및 제1 전극층(60)을 차례로 형성한다. 발광 구조층(50)을 형성하는 단계는, 미세 구조체(40)의 표면 상에 n형 반도체층(52)을 형성하는 단계, n형 반도체층(52)의 표면 상에 양자 활성층(54)을 형성하는 단계, 및 양자 활성층(54)의 표면 상에 p형 반도체층(56)을 형성하는 단계를 포함할 수 있다.
마지막으로, 도 11g에 도시된 바와 같이, 탄소층(20)의 하면에 위치한 기판(10)을 제거한 후, 제2 전극층(80)을 형성한다.
이상, 본 발명의 일실시예에 의한 발광소자의 제조방법을 설명하였으나, 본 발명이 이러한 실시예로 한정되는 것은 아니다. 예컨대, 제2 전극층(80)을 형성하지 않고 그래핀을 포함하는 탄소층(20) 자체를 전극으로서 이용하는 것도 가능하다.
또한, 절연층(30)을 형성하기 전에 탄소층(20) 상에 제2 전극층(80)을 형성하는 것도 가능하다. 이 경우 제2 전극층(80)은 탄소층(20)과 절연층(30)의 사이에 위치하게 된다. 또한, 제2 전극층(80)을 탄소층(20)의 상면에 형성하되, 탄소층(20)과 절연층(30)의 사이가 아닌 별도의 영역에 설치하는 것도 가능하다.
또한, 미세 구조체(40)의 표면 상에 n형 반도체층(52)을 형성한 후에 절연층(30)을 형성하는 것도 가능하다.
또한, 발광 구조층(50)을 형성한 후에, 발광 구조층(50)과 절연층(30)이 이루는 홈 부분을 SOG 등의 절연체(70)로 채운 후, 이 절연체(70) 및 p형 반도체층(56)과 접하도록 제1 전극층(60)을 형성하는 것도 가능하다.
<실험예>
본 발명에 의한 발광소자의 제조방법을 이용하여 실제로 발광소자를 제조하였다.
먼저, 소수층의 그래핀 시트(few-layer graphene sheet) 상에 마스크층을 덮은 후, 전자빔 리소그래피를 이용하여 마스크층에 직경이 200nm인 원형 개구부 어레이를 패터닝하였다. 이후, 마스크층을 제거하고 데미지를 기점으로 하여 MOVPE(metal-organic vapor phase ipitaxy) 방식으로 산화아연(ZnO) 미세 구조체를 수직 성장시켰다.
도 12a 및 도 12b는 그래핀 상에 성장시킨 산화아연 미세 구조체를 나타낸 주사전자현미경(SEM) 사진이다. 도 12a는 미세 구조체 간의 피치가 1㎛인 경우이며, 도 12b는 미세 구조체 간의 피치가 2㎛인 경우를 나타낸다. 두 경우 공히, 미세 구조체는 높이 2.2±0.3㎛, 직경 200±10nm인 원기둥 형상이다.
다음으로, 산화아연 미세 구조체 상에 질화갈륨계 p-n 동종접합(homojunction) 발광 구조층을 형성하였다. 구체적으로는, Si이 도핑된 n-GaN층, 3주기 GaN/InxGa1-xN 다중 양자우물(MQW; 양자 활성층), 및 Mg이 도핑된 p-GaN층을 산화아연 미세 구조체 상에 동축 접합시켰다.
도 13a는 산화아연 미세 구조체 상에 형성한 발광 구조층을 나타낸 주사전자현미경 사진이다. 도면상의 6각형 형태에서 알 수 있는 바와 같이, 단결정 GaN/InxGa1-xN 층이 헤테로에피택셜 방식으로 잘 형성됨을 알 수 있다.
다음으로, 미세 구조체 사이에 SOG 절연체를 채운 후, p-GaN 층과 오믹 접촉이 이루어지도록 Ni/Au 금속 전극(10nm/10nm)을 적층하였다. 도 13b는 SOG 절연체를 채운 후의 주사전자현미경 사진이다.
도 14는 상기 실험예에 의한 발광소자에서 광이 방출되는 모습을 나타낸 광학현미경 사진이다. 눈으로 관찰가능한 자색광이 방출됨을 확인하였다.
도 15은 상기 실험예에 의한 발광소자에서, 다양한 인가 전압에 의한 전장 발광(electroluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다. 대략 5V 이상의 바이어스 전압에서, 전장 발광 스펙트럼이 3.0 eV에서 피크를 이룸을 알 수 있다. 이는 자색광에 해당한다.
도 16는 상기 실험예에 의한 발광소자에서, 전류-전압 특성 곡선의 측정결과를 나타낸 그래프이다. 5V의 턴온 전압(turn-on voltage)에서 정류특성을 나타내며, -5V에서 5×10-3A의 누설전류를 나타낸다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (23)

  1. 그래핀을 포함하는 탄소층;
    상기 탄소층에서 상측으로 성장된 복수의 미세 구조체; 및
    상기 미세 구조체의 표면 상에 형성된 발광 구조층
    을 포함하는 발광소자.
  2. 제1항에 있어,
    상기 발광 구조층 상에 형성된 제1 전극층을 더 포함하는 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 전극층과 상기 탄소층 사이에 위치한 절연층을 더 포함하는 발광소자.
  4. 제1항 또는 제2항에 있어서,
    상기 탄소층의 하부에 위치한 기판을 더 포함하는 발광소자.
  5. 제4항에 있어서,
    상기 탄소층과 상기 기판은 분리가능한 것인 발광소자.
  6. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 상기 탄소층에 형성된 데미지(damage)로부터 상측으로 성장된 것인 발광소자.
  7. 제1항 또는 제2항에 있어서,
    상기 탄소층의 표면 상에 형성된 제2 전극층을 더 포함하는 발광소자.
  8. 제3항에 있어서,
    상기 발광 구조층은 상기 탄소층과 접하지 않도록 상기 절연층의 상측에 위치하는 것인 발광소자.
  9. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 미세 막대, 미세 바늘, 미세 튜브, 및 미세 벽으로 이루어진 군에서 선택되는 구조체를 포함하는 발광소자.
  10. 제1항 또는 제2항에 있어서,
    상기 발광 구조층은, n형 반도체층, p형 반도체층, 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 양자 활성층을 포함하는 발광소자.
  11. 제10항에 있어서,
    상기 n형 반도체층은, 실리콘, 게르마늄, 셀레늄, 텔루르, 및 탄소로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하고,
    상기 p형 반도체층은 마그네슘, 아연, 및 베릴륨으로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하는 발광소자.
  12. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광소자.
  13. 그래핀을 포함하는 탄소층을 마련하는 단계;
    상기 탄소층에서 상측으로 복수의 미세 구조체를 성장시키는 단계; 및
    상기 미세 구조체의 표면 상에 발광 구조층을 형성하는 단계
    를 포함하는 발광소자의 제조방법.
  14. 제13항에 있어서,
    상기 발광 구조층을 형성하는 단계 후에, 상기 발광 구조층 상에 제1 전극층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  15. 제13항 또는 제14항에 있어서,
    상기 탄소층을 마련하는 단계는, 기판 상에 상기 그래핀을 포함하는 탄소층을 마련하는 단계인 것인 발광소자의 제조방법.
  16. 제13항 또는 제14항에 있어서,
    상기 미세 구조체를 성장시키는 단계는,
    상기 탄소층 상에 데미지(damage)를 생성하는 단계; 및
    상기 데미지로부터 상기 미세 구조체를 상측으로 성장시키는 단계를 포함하는 것인 발광소자의 제조방법.
  17. 제16항에 있어서,
    상기 데미지를 생성하는 단계는,
    상기 탄소층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계; 및
    상기 개구부를 통해 상기 탄소층에 데미지를 생성하는 단계
    를 포함하는 것인 발광소자의 제조방법.
  18. 제16항에 있어서,
    상기 데미지를 생성하는 단계는, 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔 중 하나 이상의 방법을 이용하는 단계인 것인 발광소자의 제조방법.
  19. 제17항에 있어서,
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계는, 전자빔 리소그래피, 포토리소그래피, 레이저 간섭 리소그래피, 나노임프린트, 및 탬플릿 중 하나 이상의 방법을 이용하는 단계인 것인 발광소자의 제조방법.
  20. 제13항 또는 제14항에 있어서,
    상기 미세 구조체를 성장시키는 단계 후에, 상기 탄소층 상에 절연층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  21. 제13항 또는 제14항에 있어서,
    상기 발광 구조층을 형성하는 단계 후에, 상기 탄소층의 표면 상에 제2 전극층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  22. 제13항 또는 제14항에 있어서,
    상기 발광 구조층은, n형 반도체층, p형 반도체층, 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 양자 활성층을 포함하는 것인 발광소자의 제조방법.
  23. 제13항 또는 제14항에 있어서,
    상기 미세 구조체는 미세 막대, 미세 바늘, 미세 튜브, 및 미세 벽으로 이루어진 군에서 선택되는 구조체를 포함하는 발광소자의 제조방법.
PCT/KR2011/007460 2010-10-07 2011-10-07 발광소자 및 그 제조방법 WO2012047068A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/878,251 US8916850B2 (en) 2010-10-07 2011-10-07 Light-emitting element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0097840 2010-10-07
KR1020100097840A KR101217209B1 (ko) 2010-10-07 2010-10-07 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2012047068A2 true WO2012047068A2 (ko) 2012-04-12
WO2012047068A3 WO2012047068A3 (ko) 2012-05-31

Family

ID=45928257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007460 WO2012047068A2 (ko) 2010-10-07 2011-10-07 발광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US8916850B2 (ko)
KR (1) KR101217209B1 (ko)
WO (1) WO2012047068A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409580A (zh) * 2014-11-12 2015-03-11 无锡格菲电子薄膜科技有限公司 一种GaN基LED外延片及其制备方法
TWI476953B (zh) * 2012-08-10 2015-03-11 Univ Nat Taiwan 半導體發光元件及其製作方法
EP2722889A3 (en) * 2012-10-18 2016-03-23 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021444A1 (en) * 2010-05-31 2014-01-23 Snu R&Db Foundation Electronic device and manufacturing method thereof
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR101908546B1 (ko) * 2012-04-27 2018-10-17 엘지이노텍 주식회사 발광소자
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2529953B (en) * 2013-06-28 2020-04-01 Intel Corp Nanostructures and nanofeatures with Si (111) planes on Si (100) wafers for III-N epitaxy
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
KR102075986B1 (ko) 2014-02-03 2020-02-11 삼성전자주식회사 반도체 발광소자
US9337279B2 (en) 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
KR102212557B1 (ko) 2014-11-03 2021-02-08 삼성전자주식회사 나노구조 반도체 발광소자
ES2901111T3 (es) * 2015-07-13 2022-03-21 Crayonano As Diodos emisores de luz y fotodetectores en forma de nanohilos/nanopirámides
ES2821019T3 (es) 2015-07-13 2021-04-23 Crayonano As Nanocables o nanopirámides cultivados sobre un sustrato grafítico
TWI539043B (zh) 2015-07-21 2016-06-21 財團法人工業技術研究院 石墨烯花的形成方法
US10714337B2 (en) 2015-07-31 2020-07-14 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
CN105161588A (zh) * 2015-08-18 2015-12-16 西安电子科技大学 基于r面蓝宝石衬底上黄光LED材料及其制作方法
CN109791963B (zh) * 2016-09-29 2021-09-17 日亚化学工业株式会社 发光元件
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
CN107749437A (zh) * 2017-11-17 2018-03-02 广州市香港科大霍英东研究院 可挠性发光二极管制程及其结构
KR102142359B1 (ko) * 2018-09-27 2020-08-07 한국원자력연구원 붕소가 도핑된 탄소나노 소재의 제조 방법
CN109638116B (zh) * 2018-11-27 2020-12-25 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法及外延片
US11462659B2 (en) * 2019-09-10 2022-10-04 Koito Manufacturing Co., Ltd. Semiconductor light emitting device and manufacturing method of semiconductor light emitting device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
KR20090003526A (ko) * 2007-06-14 2009-01-12 삼성전자주식회사 그래핀을 이용한 적외선 발광소자
KR20090123951A (ko) * 2007-03-13 2009-12-02 위스콘신 얼럼나이 리서어치 화운데이션 그래파이트계 광전지
KR20100074442A (ko) * 2008-12-24 2010-07-02 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693805B1 (ko) 2005-06-20 2007-03-12 (주)더리즈 질화갈륨계 화합물 반도체 소자와, 이의 제조 방법
KR101636915B1 (ko) * 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
US8648328B2 (en) * 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332650A (ja) * 2005-05-24 2006-12-07 Lg Electronics Inc ロッド型発光素子及びその製造方法
KR20090123951A (ko) * 2007-03-13 2009-12-02 위스콘신 얼럼나이 리서어치 화운데이션 그래파이트계 광전지
KR20090003526A (ko) * 2007-06-14 2009-01-12 삼성전자주식회사 그래핀을 이용한 적외선 발광소자
KR20100074442A (ko) * 2008-12-24 2010-07-02 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법
KR20100082215A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 백색 발광 다이오드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476953B (zh) * 2012-08-10 2015-03-11 Univ Nat Taiwan 半導體發光元件及其製作方法
EP2722889A3 (en) * 2012-10-18 2016-03-23 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
US9548416B2 (en) 2012-10-18 2017-01-17 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
CN104409580A (zh) * 2014-11-12 2015-03-11 无锡格菲电子薄膜科技有限公司 一种GaN基LED外延片及其制备方法

Also Published As

Publication number Publication date
US8916850B2 (en) 2014-12-23
KR101217209B1 (ko) 2012-12-31
WO2012047068A3 (ko) 2012-05-31
KR20120036129A (ko) 2012-04-17
US20130187128A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
WO2012047068A2 (ko) 발광소자 및 그 제조방법
WO2012047069A2 (ko) 발광소자 및 그 제조방법
WO2012070784A2 (en) Light emitting device and method of fabricating the same
WO2012148228A2 (ko) 초소형 led 소자 및 그 제조방법
EP2442373B1 (en) Light-emitting devices
TWI476812B (zh) 發光二極體的製備方法
US20080308835A1 (en) Silicon based solid state lighting
JP5409707B2 (ja) 半導体素子、半導体素子の製造方法、発光ダイオード、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
WO2010101332A1 (ko) 발광소자
WO2013032268A1 (ko) 전자 소자 및 그 제조 방법
JP2018518843A (ja) 転写のないマイクロｌｅｄディスプレイ
WO2014126300A1 (ko) 나노 구조체 및 이를 포함하는 나노 디바이스
KR20120099544A (ko) 습식식각형 버퍼층을 이용한 수직형 발광다이오드 제조 방법
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2010147357A2 (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
WO2012057506A2 (ko) 태양전지 및 그 제조 방법
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
WO2014108009A1 (zh) 氮化物发光二极管及其制作方法
KR101309308B1 (ko) 전자소자와 그 제조방법
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
WO2015016507A1 (ko) 발광 소자 제조용 템플릿 및 자외선 발광 소자 제조 방법
KR20160016586A (ko) 반도체 광전자 소자 및 그 제조방법
WO2021246578A1 (ko) 발광 소자의 제조 장치 및 제조 방법
JP2022541557A (ja) Ｌｅｄアレイ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830953

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13878251

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11830953

Country of ref document: EP

Kind code of ref document: A2