WO2021246578A1 - 발광 소자의 제조 장치 및 제조 방법 - Google Patents

발광 소자의 제조 장치 및 제조 방법 Download PDF

Info

Publication number
WO2021246578A1
WO2021246578A1 PCT/KR2020/012447 KR2020012447W WO2021246578A1 WO 2021246578 A1 WO2021246578 A1 WO 2021246578A1 KR 2020012447 W KR2020012447 W KR 2020012447W WO 2021246578 A1 WO2021246578 A1 WO 2021246578A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
soft material
material layer
layer
emitting device
Prior art date
Application number
PCT/KR2020/012447
Other languages
English (en)
French (fr)
Inventor
유제원
김동균
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US17/926,031 priority Critical patent/US20230187578A1/en
Priority to CN202080100615.5A priority patent/CN115516649A/zh
Publication of WO2021246578A1 publication Critical patent/WO2021246578A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Definitions

  • the present invention relates to an apparatus and method for manufacturing a light emitting device.
  • a method of manufacturing a light emitting device includes providing a plurality of light emitting patterns on a substrate, providing a soft material layer between the light emitting patterns, deforming the soft material layer and separating the light emitting patterns from the substrate.
  • the soft material layer may be contracted or expanded by an external stimulus to change its volume.
  • the deforming of the soft material layer may include irradiating light to the soft material layer.
  • the soft material layer may include a photoactive polymer material.
  • the photoactive polymer material may include a trans-cis photoisomer group.
  • Deforming the soft material layer may include heating the soft material layer.
  • the soft material layer may include an elastomer.
  • the method of manufacturing the light emitting device may further include forming an insulating layer on the light emitting patterns.
  • the soft material layer may be provided directly on the insulating layer.
  • the soft material layer may be provided by slit coating, spin coating, or inkjet printing.
  • the method of manufacturing the light emitting device may further include removing the soft material layer between deforming the soft material layer and separating the light emitting patterns.
  • the providing of the light emitting patterns may include providing a light emitting laminate on the substrate, and etching the light emitting laminate.
  • the light emitting laminate may include a first semiconductor layer, a second semiconductor layer disposed on the first semiconductor layer, and an active layer disposed between the first semiconductor layer and the second semiconductor layer.
  • An apparatus for manufacturing a light emitting device may include a coating device for providing a soft material layer on the light emitting patterns, and a light irradiation device or a temperature control device for deforming the soft material layer can
  • the light irradiation device may contract or expand the soft material layer by irradiating light to the soft material layer.
  • the temperature control device may heat or cool the soft material layer to contract or expand the soft material layer.
  • the temperature control device may include an electric field application device.
  • the temperature control device may include a thermoelectric element.
  • the separation surface of the light emitting device is defective and broken defects can be minimized.
  • FIG. 1 and 2 are perspective and cross-sectional views illustrating a light emitting device according to an exemplary embodiment.
  • FIG. 3 is a perspective view illustrating a light emitting device according to another exemplary embodiment.
  • FIG. 4 is a cross-sectional view illustrating a light emitting device according to another embodiment.
  • FIG. 5 is a perspective view illustrating a light emitting device according to another embodiment.
  • 6 to 16 are cross-sectional views of a process step-by-step process of a method of manufacturing a light emitting device according to an exemplary embodiment.
  • 17 and 18 are schematic structural diagrams illustrating an apparatus for manufacturing a light emitting device according to an exemplary embodiment.
  • FIGS. 1 and 2 are perspective and cross-sectional views illustrating a light emitting device according to an exemplary embodiment.
  • the rod-shaped light emitting device LD having a cylindrical shape is illustrated in FIGS. 1 and 2 , the type and/or shape of the light emitting device LD is not limited thereto.
  • the light emitting device LD is interposed between the first semiconductor layer 11 and the second semiconductor layer 13 , and the first and second semiconductor layers 11 and 13 .
  • An active layer 12 may be included.
  • the light emitting device LD may be configured as a stack in which the first semiconductor layer 11 , the active layer 12 , and the second semiconductor layer 13 are sequentially stacked along one direction.
  • the light emitting device LD may be provided in the shape of a rod extending in one direction.
  • the light emitting device LD may have one end and the other end along one direction.
  • one of the first and second semiconductor layers 11 and 13 is disposed at one end of the light emitting device LD, and the first and second semiconductor layers are disposed at the other end of the light emitting device LD.
  • the other one of (11, 13) may be disposed.
  • the light emitting device LD may be a bar-shaped light emitting diode manufactured in a bar shape.
  • the bar shape encompasses a rod-like shape longer than the width direction (ie, an aspect ratio greater than 1) in the longitudinal direction, such as a cylinder or polygonal prism, or a bar-like shape, and the The shape of the cross section is not particularly limited.
  • a length L of the light emitting device LD may be greater than a diameter D (or a width of a cross-section) thereof.
  • the light emitting device LD may have a size as small as a nano-scale to a micrometer scale, for example, a diameter (D) and/or a length (L) in the range of about 100 nm to about 10 ⁇ m. have.
  • the size of the light emitting device LD is not limited thereto.
  • the size of the light emitting device LD may be variously changed according to design conditions of various devices using the light emitting device using the light emitting device LD as a light source, for example, a display device.
  • the first semiconductor layer 11 may include at least one n-type semiconductor material.
  • the first semiconductor layer 11 includes one of InAlGaN, GaN, AlGaN, InGaN, AlN, InN, and an n-type semiconductor material doped with a first conductive dopant such as Si, Ge, Sn, etc. may include, but is not necessarily limited thereto.
  • the active layer 12 is disposed on the first semiconductor layer 11 and may be formed in a single or multiple quantum well structure.
  • a cladding layer (not shown) doped with a conductive dopant may be formed on the upper and/or lower portions of the active layer 12 .
  • the cladding layer may be formed of AlGaN or InAlGaN.
  • a material such as AlGaN or InAlGaN may be used to form the active layer 12 , and in addition to this, various materials may constitute the active layer 12 .
  • the active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13 to be described later.
  • the light emitting device LD When a voltage equal to or greater than the threshold voltage is applied to both ends of the light emitting device LD, the light emitting device LD may emit light while electron-hole pairs are combined in the active layer 12 .
  • the light emitting device LD may be used as a light source of various light emitting devices including pixels of a display device.
  • the second semiconductor layer 13 is disposed on the active layer 12 , and may include a semiconductor material of a different type from that of the first semiconductor layer 11 .
  • the second semiconductor layer 13 may include at least one p-type semiconductor material.
  • the second semiconductor layer 13 may include a semiconductor material of at least one of InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, and may include a p-type semiconductor material doped with a second conductive dopant such as Mg.
  • the material constituting the second semiconductor layer 13 is not limited thereto, and in addition to this, various materials may form the second semiconductor layer 13 .
  • the first length L1 of the first semiconductor layer 11 may be longer than the second length L2 of the second semiconductor layer 13 .
  • the light emitting device LD when the semiconductor layers 11 and 13 and the active layer 12 of the light emitting device LD include nitrogen (N), the light emitting device LD has a central wavelength band in the range of 400 nm to 500 nm. It may emit blue light having a wavelength or green light having a range of 500 nm to 570 nm.
  • the central wavelength band of the blue light and the green light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as blue or green in the art.
  • the light emitting device LD may further include an insulating layer INF provided on a surface thereof.
  • the insulating layer INF may be formed on the surface of the light emitting device LD to surround at least the outer peripheral surface of the active layer 12 , and may further surround one region of the first and second semiconductor layers 11 and 13 .
  • the insulating layer INF may expose both ends of the light emitting device LD having different polarities.
  • the insulating layer INF includes one end of each of the first and second semiconductor layers 11 and 13 positioned at both ends of the light emitting device LD in the longitudinal direction, for example, two planes (ie, upper surfaces) of a cylinder. and the lower surface) may be exposed without being covered.
  • the insulating layer INF may expose both ends of the light emitting device LD having different polarities and side portions of the semiconductor layers 11 and 13 adjacent to the both ends.
  • the insulating layer INF includes at least one insulating material of silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ), and titanium dioxide (TiO 2 ). It may be composed of a single layer or multiple layers (eg , a double layer composed of aluminum oxide (Al 2 O 3 ) and silicon dioxide (SiO 2 )), but is not necessarily limited thereto.
  • the light emitting device LD may further include additional components in addition to the first semiconductor layer 11 , the active layer 12 , the second semiconductor layer 13 , and/or the insulating layer INF.
  • the light emitting device LD may include one or more phosphor layers, an active layer, a semiconductor material and/or disposed on one end side of the first semiconductor layer 11 , the active layer 12 and/or the second semiconductor layer 13 .
  • An electrode layer may be additionally included.
  • FIG. 3 is a perspective view illustrating a light emitting device according to another exemplary embodiment.
  • a portion of the insulating layer INF is omitted for convenience of description.
  • the light emitting device LD may further include an electrode layer 14 disposed on the second semiconductor layer 13 .
  • the electrode layer 14 may be an ohmic contact electrode electrically connected to the second semiconductor layer 13 , but is not limited thereto.
  • the electrode layer 14 may be a Schottky contact electrode.
  • the electrode layer 14 may include a metal or a metal oxide, and for example, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO, and oxides or alloys thereof may be used alone or in combination. Further, the electrode layer 14 may be substantially transparent or translucent.
  • the light emitting device LD may further include an electrode layer disposed on the first semiconductor layer 11 .
  • FIG. 4 is a cross-sectional view illustrating a light emitting device according to another embodiment.
  • the insulating layer INF may have a curved shape in a corner region adjacent to the electrode layer 14 .
  • the curved surface may be formed by etching during the manufacturing process of the light emitting device LD.
  • the insulating layer INF may have a curved shape in a region adjacent to the electrode layer in the light emitting device of another embodiment having a structure further including an electrode layer disposed on the above-described first semiconductor layer 11 . .
  • FIG. 5 is a perspective view illustrating a light emitting device according to another embodiment.
  • a portion of the insulating layer INF is omitted for convenience of description.
  • the third semiconductor layer 15 , the active layer 12 and the second semiconductor layer are disposed between the first semiconductor layer 11 and the active layer 12 . It may further include a fourth semiconductor layer 16 and a fifth semiconductor layer 17 disposed between (13).
  • the light emitting device LD of FIG. 5 is different from the embodiment of FIG. 1 in that a plurality of semiconductor layers 15 , 16 , 17 and electrode layers 14a and 14b are further disposed, and the active layer 12 contains other elements. There is a difference.
  • the arrangement and structure of the insulating layer INF may be substantially the same as that of FIG. 1 , the overlapping content will be omitted and the differences will be mainly described below.
  • the light emitting device LD of FIG. 5 may be a semiconductor in which the active layer 12 and other semiconductor layers each include at least phosphorus (P). That is, the light emitting device LD according to an embodiment may emit red light having a central wavelength band in a range of 620 nm to 750 nm.
  • the central wavelength band of the red light is not limited to the above-described range, and includes all wavelength ranges that can be recognized as red in the present technical field.
  • the first semiconductor layer 11 may include at least one of InAlGaP, GaP, AlGaP, InGaP, AlP, and InP doped with n-type.
  • the first semiconductor layer 11 may be doped with an n-type dopant, for example, the n-type dopant may be Si, Ge, Sn, or the like.
  • the first semiconductor layer 11 may be n-AlGaInP doped with n-type Si.
  • the second semiconductor layer 13 may be any one or more of InAlGaP, GaP, AlGaNP, InGaP, AlP, and InP doped with p-type.
  • the second semiconductor layer 13 may be doped with a p-type dopant, and for example, the p-type dopant may be Mg, Zn, Ca, Se, Ba, or the like.
  • the second semiconductor layer 13 may be p-GaP doped with p-type Mg.
  • the active layer 12 may be disposed between the first semiconductor layer 11 and the second semiconductor layer 13 .
  • the active layer 12 of FIG. 5 may include a material having a single or multiple quantum well structure to emit light in a specific wavelength band.
  • the active layer 12 may include a material such as AlGaP or AlInGaP.
  • the quantum layer may include AlGaP or AlInGaP
  • the well layer may include a material such as GaP or AlInP.
  • the active layer 12 may include AlGaInP as a quantum layer and AlInP as a well layer to emit red light having a central wavelength band of 620 nm to 750 nm.
  • the light emitting device LD of FIG. 5 may include a clad layer disposed adjacent to the active layer 12 . As shown in the figure, the third semiconductor layer 15 and the fourth semiconductor layer 16 disposed between the first semiconductor layer 11 and the second semiconductor layer 13 above and below the active layer 12 are clad. It can be a layer.
  • the third semiconductor layer 15 may be disposed between the first semiconductor layer 11 and the active layer 12 .
  • the third semiconductor layer 15 may be an n-type semiconductor like the first semiconductor layer 11 .
  • the first semiconductor layer 11 is n-AlGaInP
  • the third semiconductor layer 15 is n-AlInP. may be, but is not necessarily limited thereto.
  • the fourth semiconductor layer 16 may be disposed between the active layer 12 and the second semiconductor layer 13 .
  • the fourth semiconductor layer 16 may be an n-type semiconductor like the second semiconductor layer 13 .
  • the second semiconductor layer 13 is p-GaP
  • the fourth semiconductor layer 16 is p-AlInP.
  • the fifth semiconductor layer 17 may be disposed between the fourth semiconductor layer 16 and the second semiconductor layer 13 .
  • the fifth semiconductor layer 17 may be a semiconductor doped with p-type like the second semiconductor layer 13 and the fourth semiconductor layer 16 .
  • the fifth semiconductor layer 17 may perform a function of reducing a difference in lattice constant between the fourth semiconductor layer 16 and the second semiconductor layer 13 . That is, the fifth semiconductor layer 17 may be a TSBR (tensile strain barrier reducing) layer.
  • the fifth semiconductor layer 17 may include, but is not limited to, p-GaInP, p-AlInP, p-AlGaInP, or the like.
  • the first electrode layer 14a and the second electrode layer 14b may be disposed on the first semiconductor layer 11 and the second semiconductor layer 13 , respectively.
  • the first electrode layer 14a may be disposed on the lower surface of the first semiconductor layer 11
  • the second electrode layer 14b may be disposed on the upper surface of the second semiconductor layer 13 .
  • the present invention is not limited thereto, and at least one of the first electrode layer 14a and the second electrode layer 14b may be omitted.
  • the first electrode layer 14a may not be disposed on the lower surface of the first semiconductor layer 11 , and only one second electrode layer 14b may be disposed on the upper surface of the second semiconductor layer 13 . have.
  • the first electrode layer 14a and the second electrode layer 14b may each include at least one of the materials illustrated in the electrode layer 14 of FIG. 3 .
  • the light emitting device LD shown in FIG. 4 will be mainly described, but for those skilled in the art, various shapes of light emitting devices including the light emitting device LD shown in FIGS. 1 to 5 will be described. can be applied to
  • FIGS. 6 to 16 are cross-sectional views of a process step-by-step process of a method of manufacturing a light emitting device according to an exemplary embodiment.
  • components substantially identical to those of FIGS. 1 to 5 are denoted by the same reference numerals and detailed reference numerals are omitted.
  • the substrate 1 may include a sapphire substrate and a transparent substrate such as glass.
  • the present invention is not limited thereto, and may be formed of a conductive substrate such as GaN, SiC, ZnO, Si, GaP, and GaAs.
  • a case in which the substrate 1 is a sapphire substrate will be exemplified and described.
  • the thickness of the substrate 1 is not particularly limited, but as an example, the thickness of the substrate 1 may be about 400 ⁇ m to 1500 ⁇ m.
  • a light emitting stack LDs is then formed on the substrate 1 .
  • the light emitting stacks LDs may be formed by growing a seed crystal by an epitaxial method.
  • the light emitting laminates (LDs) may be formed by electron beam deposition, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual thermal It may be formed by dual-type thermal evaporation, sputtering, or metal organic chemical vapor deposition (MOCVD), preferably, metal-organic chemical vapor deposition (MOCVD). It may be formed by, but is not necessarily limited thereto.
  • a precursor material for forming the light emitting laminates (LDs) is not particularly limited within a range that can be generally selected for forming a target material.
  • the precursor material may be a metal precursor including an alkyl group such as a methyl group or an ethyl group.
  • it may be a compound such as trimethyl gallium (Ga(CH 3 ) 3 ), trimethyl aluminum (Al(CH 3 ) 3 ), triethyl phosphate ((C 2 H 5 ) 3 PO 4 ), but not necessarily limited thereto it's not going to be
  • the light emitting stack LDs may include a first semiconductor layer 11 , an active layer 12 , a second semiconductor layer 13 , and an electrode layer 14 that are sequentially stacked. Since the first semiconductor layer 11 , the active layer 12 , the second semiconductor layer 13 , and the electrode layer 14 have been described with reference to FIGS. 1 to 5 , overlapping content will be omitted.
  • a buffer layer and/or a sacrificial layer may be further disposed between the substrate 1 and the first semiconductor layer 11 .
  • the buffer layer may serve to reduce a lattice constant difference between the substrate 1 and the first semiconductor layer 11 .
  • the buffer layer may include an undoped semiconductor, and may include substantially the same material as the first semiconductor layer 11 , but may be a material not doped with n-type or p-type.
  • the buffer layer may be at least one of undoped InAlGaN, GaN, AlGaN, InGaN, AlN, and InN, but is not limited thereto.
  • the sacrificial layer may include a material capable of smoothly growing crystals of the semiconductor layer in a subsequent process.
  • the sacrificial layer may include at least one of an insulating material and a conductive material.
  • the sacrificial layer may include silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy), etc. as an insulating material, and as a conductive material, ITO, IZO, IGO, ZnO, graphene, graphene It may include, but is not limited to, fin oxide (Graphene oxide).
  • the light emitting stacks LDs are etched in a direction perpendicular to the substrate 1 to form a plurality of light emitting patterns LDp.
  • the process of etching the light emitting laminates LDs may be performed by a conventional method.
  • the etching process may be a dry etching method, a wet etching method, reactive ion etching (RIE), inductively coupled plasma reactive ion etching (ICP-RIE), or the like.
  • RIE reactive ion etching
  • ICP-RIE inductively coupled plasma reactive ion etching
  • the etching etchant may be Cl 2 or O 2 , but is not necessarily limited thereto.
  • an insulating layer INF surrounding the outer surfaces of the plurality of light emitting patterns LDp is then formed.
  • the insulating layer INF is formed to surround an outer surface of each of the plurality of light emitting patterns LDp, and may be partially removed to expose a top surface of the electrode layer 14 .
  • the insulating layer INF may be formed using a method of coating or immersing an insulating material on the outer surface of the light emitting pattern LDp, but is not limited thereto.
  • the insulating layer INF may be formed by atomic layer deposition (ALD).
  • a soft material layer SML is then formed in a space between the plurality of light emitting patterns LDp.
  • the soft material layer SML may be directly formed on the above-described insulating layer INF.
  • the soft material layer may be formed by coating a soft material composition between the plurality of light emitting patterns (LDp), and the coating method of the composition may be slit coating, spin coating, or inkjet printing method, It is not necessarily limited thereto.
  • the soft material layer SML may include a soft material that can be contracted or expanded by an external stimulus to change its volume.
  • the soft material layer (SML) may include a photoactive polymer material.
  • the soft material layer (SML) is a photoactive polymer material and may include a trans-cis photoisomer group.
  • the soft material layer SML may include a diazo- or triazo-based compound, but is not limited thereto.
  • the soft material layer (SML) includes a photoactive polymer material
  • by irradiating light having a wavelength that enables cis-trans isomerization of the photoactive polymer material, through photoisomerization By changing the molecular structure, a macroscopic volume change of the soft material layer (SML) may be brought about.
  • the soft material layer may include an elastomer.
  • the soft material layer may include styrene-based elastomers, olefin-based elastomers, polyolefin-based elastomers, and polyurethane-based thermoplastic elastomers.
  • polystyrene-butadiene-styrene poly(2-chloro-1,3-butadiene) (2) -chloro-1,3-butadiene
  • silicone thermoplastic polyurethane (TPU), polyurethane (PU), polysiloxane (PDMS or h-PDMS), polymethyl methacrylate (PMMA), polyether ether ketone (PEEK)
  • TPU thermoplastic polyurethane
  • PU polyurethane
  • PDMS or h-PDMS polysiloxane
  • PMMA polymethyl methacrylate
  • PEEK polyether ether ketone
  • polymers such as ultra-high molecular weight polyethylene (UHMWPE) and silicone rubber, copolymers, composite materials, and mixtures thereof, but is not necessarily limited thereto.
  • UHMWPE ultra-high molecular weight polyethylene
  • silicone rubber copolymers, composite materials, and mixtures thereof, but is not necessarily limited thereto.
  • the soft material layer (SML) may further include liquid and/or gaseous ethanol dispersed in the elastomer.
  • the volume of the soft material layer (SML) is changed by shrinking and expanding the volume of the elastomer surrounding the ethanol molecules through vaporization and/or liquefaction of ethanol.
  • ethanol is exemplified as a material dispersed in the elastomer in this embodiment, it is not particularly limited as long as it is a material having a boiling point of a temperature (about 300 °C or less) that will not affect the light emitting pattern (LDp).
  • cracks CR are formed at one end of the plurality of light emitting patterns LDp by deforming (contracting and/or expanding) the soft material layer SML.
  • cracks CR may be formed at one end of the plurality of adjacent light emitting patterns LDp. have. Accordingly, the plurality of emission patterns LDp may be easily separated from the substrate 1 .
  • mass production is possible compared to the conventional ultrasonic separation process, and the separation surface of the light emitting pattern LDp is defective and the light emitting pattern LDp is not separated. The crushing defect can be minimized.
  • the soft material layer SML may be contracted and/or expanded by irradiating light to the soft material layer SML.
  • the soft material layer (SML) includes the photoactive polymer material
  • by irradiating light with a wavelength that enables cis-trans isomerization of the photoactive polymer material by irradiating light with a wavelength that enables cis-trans isomerization of the photoactive polymer material, A macroscopic volume change of the soft material layer (SML) can be brought about by changing the molecular structure through isomerization.
  • the soft material layer SML may be heated and/or cooled to contract and/or expand the soft material layer SML.
  • the soft material layer (SML) includes an elastomer and liquid and/or gaseous ethanol dispersed in the elastomer
  • the soft material layer (SML) is heated and/or cooled to
  • the volume of the soft material layer (SML) can be changed by shrinking and expanding the volume of the elastomer surrounding the ethanol molecules through vaporization and/or liquefaction.
  • the soft material layer SML is then removed.
  • the soft material layer (SML) may be removed by washing or vaporization.
  • the light emitting patterns LDp may be separated from the substrate 1 . In this case, since the additional separation process can be omitted, the manufacturing process can be simplified.
  • a plurality of light emitting devices LD may be manufactured by separating the plurality of light emitting patterns LDp from the substrate 1 .
  • the plurality of light emitting patterns LDp are formed due to contraction and/or expansion of the soft material layer SML formed between the plurality of light emitting patterns LDp. Since it can be easily separated from the substrate 1 , mass production of the light emitting device LD is possible, and the separation surface defect and crushing defect of the light emitting device LD can be minimized.
  • FIGS. 17 and 18 are schematic structural diagrams illustrating an apparatus for manufacturing a light emitting device according to an exemplary embodiment.
  • components substantially identical to those of FIGS. 1 to 16 are denoted by the same reference numerals, and detailed reference numerals are omitted.
  • an apparatus for manufacturing a light emitting device is a chamber (CH), a stage (ST), a coating device (CU), a light irradiation device (LU), and/or a temperature control device ( TCU, TU).
  • CH chamber
  • ST stage
  • CU coating device
  • LU light irradiation device
  • TCU temperature control device
  • the chamber CH may be a space in which a light emitting device is manufactured or separated.
  • a gate valve through which the target substrate SUB enters and exits may be disposed at one side of the chamber CH.
  • an appropriate process temperature may be maintained during heating and/or cooling of the target substrate SUB.
  • the present invention is not necessarily limited thereto, and the chamber may be omitted according to embodiments.
  • the stage ST may provide a space in which the target substrate SUB is disposed.
  • the overall shape of the stage ST may follow the shape of the target substrate SUB.
  • the stage ST may be coupled to the stage moving unit and moved in a horizontal or vertical direction by the stage moving unit.
  • the target substrate SUB may be seated on the stage ST for manufacturing and/or separation of the light emitting device.
  • a plurality of target substrates SUB may be simultaneously seated on the stage ST according to the size of the chamber CH and/or the stage ST.
  • a substrate aligner may be installed on the stage ST to align the target substrate SUB.
  • the substrate aligner may be made of quartz or a ceramic material, and may be provided in the form of an electrostatic chuck, but is not limited thereto.
  • the target substrate SUB may be substantially the same as the substrate 1 illustrated in FIG. 6 .
  • the target substrate SUB may be provided in the chamber CH with the emission pattern LDp formed on the substrate 1 .
  • the target substrate SUB will be mainly described as the substrate 1 on which the emission pattern LDp is formed.
  • the coating device CU may be disposed and/or moved to overlap the stage ST.
  • the coating apparatus CU is an apparatus for forming a soft material layer (SML in FIG. 11 ) between a plurality of light emitting patterns LDp of a target substrate SUB, and is a slit coating apparatus, a spin coating apparatus, or an inkjet printing apparatus. and the like, but is not necessarily limited thereto.
  • the coating apparatus CU may include a print head and a plurality of nozzles that provide a path through which ink, eg, soft material composition (SMC), may be ejected from the print head.
  • the print head may be coupled to the print head moving unit and moved horizontally or vertically by the print head moving unit.
  • the soft material composition SMC sprayed by the plurality of nozzles may be supplied to the upper surface of the target substrate SUB.
  • the soft material composition (SMC) may be provided in a solution state.
  • the soft material composition (SMC) may include a soft material that can be contracted or expanded by an external stimulus to change its volume.
  • the soft material may be a solid material that is provided in a dispersed state in a solvent and finally remains between the target substrate SUB, ie, the plurality of light emitting patterns LDp, after the solvent is removed.
  • the solvent may be a substance that is vaporized or volatilized by room temperature or heat.
  • the solvent may be acetone, water, alcohol, toluene, or the like.
  • the apparatus for manufacturing the light emitting element LD may include a light irradiation unit LU or a temperature control unit TCU, TU for deforming the soft material layer SML of the target substrate SUB. .
  • the light irradiation device LU irradiates a laser beam on one surface of the target substrate SUB for the light reaction of the soft material layer SML.
  • the laser beam emitted from the light irradiation device LU may have a wavelength range that enables cis-trans isomerization of the above-described soft material layer SML. Accordingly, as described above, a macroscopic volume change of the soft material layer (SML) can be brought about by changing the molecular structure through photoisomerization of the photoactive polymer material of the soft material layer (SML). .
  • the temperature control units TCU and TU may serve to cool and/or heat the target substrate SUB to deform the soft material layer SML.
  • the temperature control unit (TCU, TU) may include a temperature control unit (TCU) and a thermoelectric element (TU).
  • the temperature control unit TCU may serve to maintain an appropriate process temperature in consideration of the elastomeric property of the elastomer of the soft material layer SML.
  • the thermoelectric element TU may absorb or radiate heat according to the polarity of an applied current. Since the target substrate SUB can be cooled or heated by the Peltier effect, the soft material layer SML can be easily deformed.
  • thermoelectric element TU is exemplified as a means for cooling and/or heating the target substrate SUB, but is not limited thereto, and a heat source for heating the target substrate SUB and/or cooling for cooling.
  • a unit or the like may be provided separately.
  • heat source heat conduction such as a sheath heater, heat radiation such as a sheath/lamp heater, a heating method by a laser, and a heating method by heat of an electric field applying device may be applied, It is not necessarily limited thereto.
  • a heat sink made of copper (Cu) or aluminum (Al) having high thermal conductivity may be applied, or a cooling method using a refrigerant may be applied.
  • the cooling unit may include a refrigerant supply device and a refrigerant circulation device, but is not necessarily limited thereto.
  • the soft material layer SML is formed between the plurality of light emitting patterns LDp of the target substrate SUB by using the coating device CU, and the light irradiation apparatus
  • the soft material layer SML of the target substrate SUB may be contracted and/or expanded by using the LU or the temperature control unit TCU or TU. Accordingly, the plurality of light emitting devices can be easily separated due to contraction and/or expansion of the soft material layer SML formed between the plurality of light emitting patterns LDp, so that mass production of the light emitting device is possible and the light emitting device can be easily separated. As described above, it is possible to minimize the failure of the separation surface and the failure of crushing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광 소자의 제조 방법 및 제조 장치가 제공된다. 발광 소자의 제조 방법은 기판 상에 복수의 발광 패턴들을 제공하는 단계, 상기 발광 패턴들 사이에 연질 재료층을 제공하는 단계, 상기 연질 재료층을 변형시키는 단계, 및 상기 기판으로부터 상기 발광 패턴들을 분리하는 단계를 포함한다.

Description

발광 소자의 제조 장치 및 제조 방법
본 발명은 발광 소자의 제조 장치 및 제조 방법에 관한 것이다.
정보 디스플레이에 관한 관심이 고조되고 휴대 가능한 정보 매체를 이용하려는 요구가 높아지면서, 표시 장치에 대한 요구 및 상업화가 중점적으로 이루어지고 있다.
본 발명이 해결하고자 하는 과제는 발광 소자의 분리면 불량 및 파쇄 불량을 최소화할 수 있는 발광 소자의 제조 방법 및 제조 장치를 제공하는 것이다.
과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 기판 상에 복수의 발광 패턴들을 제공하는 단계, 상기 발광 패턴들 사이에 연질 재료층을 제공하는 단계, 상기 연질 재료층을 변형시키는 단계, 및 상기 기판으로부터 상기 발광 패턴들을 분리하는 단계를 포함한다.
상기 연질 재료층은 외부 자극에 의해 수축 또는 팽창되어 부피가 변할 수 있다.
상기 연질 재료층을 변형시키는 단계는 상기 연질 재료층에 광을 조사하는 단계를 포함할 수 있다.
상기 연질 재료층은 광 활성 고분자 물질을 포함할 수 있다.
상기 광 활성 고분자 물질은 트랜스-시스 광이성질화기를 포함할 수 있다.
상기 연질 재료층을 변형시키는 단계는 상기 연질 재료층을 가열하는 단계를 포함할 수 있다.
상기 연질 재료층은 탄성중합체를 포함할 수 있다.
상기 발광 소자의 제조 방법은 상기 발광 패턴들 상에 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 연질 재료층은 상기 절연층 상에 직접 제공될 수 있다.
상기 연질 재료층은 슬릿 코팅, 스핀 코팅, 또는 잉크젯 프린팅에 의해 제공될 수 있다.
상기 발광 소자의 제조 방법은 상기 연질 재료층을 변형시키는 단계와 상기 발광 패턴들을 분리하는 단계 사이에 상기 연질 재료층을 제거하는 단계를 더 포함할 수 있다.
상기 발광 패턴들을 제공하는 단계는, 상기 기판 상에 발광 적층체를 제공하는 단계, 및 상기 발광 적층체를 식각하는 단계를 포함할 수 있다.
상기 발광 적층체는, 제1 반도체층, 상기 제1 반도체층 상에 배치된 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 장치는 상기 발광 패턴들 상에 연질 재료층을 제공하는 코팅 장치, 및 상기 연질 재료층을 변형시키는 광 조사 장치 또는 온도 제어 장치를 포함할 수 있다.
상기 광 조사 장치는 상기 연질 재료층에 광을 조사하여 상기 연질 재료층을 수축 또는 팽창시킬 수 있다.
상기 온도 제어 장치는 상기 연질 재료층을 가열 또는 냉각하여 상기 연질 재료층을 수축 또는 팽창시킬 수 있다.
상기 온도 제어 장치는 전계 인가 장치를 포함할 수 있다.
상기 온도 제어 장치는 열전 소자를 포함할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예에 의하면, 복수의 발광 패턴들 사이에 형성된 연질 재료층이 외부 자극에 의해 수축 및/또는 팽창됨에 따라 복수의 발광 패턴들을 기판으로부터 용이하게 분리할 수 있으므로, 발광 소자의 분리면 불량 및 파쇄 불량을 최소화할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다.
도 3은 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 4는 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 5는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다.
도 6 내지 도 16은 일 실시예에 따른 발광 소자의 제조 방법의 공정 단계별 단면도들이다.
도 17 및 도 18은 일 실시예에 따른 발광 소자의 제조 장치를 나타내는 개략적인 구조도들이다.
이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하, 첨부된 도면을 참조하여 실시예들에 대해 상세히 설명한다.
도 1 및 도 2는 일 실시예에 따른 발광 소자를 나타내는 사시도 및 단면도이다. 도 1 및 도 2에서는 원기둥 형상의 막대형 발광 소자(LD)가 도시되었으나, 발광 소자(LD)의 종류 및/또는 형상이 이에 한정되는 것은 아니다.
도 1 및 도 2를 참조하면, 발광 소자(LD)는 제1 반도체층(11) 및 제2 반도체층(13)과, 제1 및 제2 반도체층들(11, 13)의 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 일 방향을 따라 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구성될 수 있다.
실시예에 따라, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)는 일 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
실시예에 따라, 발광 소자(LD)의 일측 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나가 배치되고, 발광 소자(LD)의 타측 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
실시예에 따라, 발광 소자(LD)는 막대 형상으로 제조된 막대형 발광 다이오드일 수 있다. 여기서, 막대 형상은 원기둥 또는 다각 기둥 등과 같이 폭 방향보다 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 또는 바 형상(bar-like shape)을 포괄하며, 그 단면의 형상이 특별히 한정되지는 않는다. 예를 들어, 발광 소자(LD)의 길이(L)는 그 직경(D)(또는, 횡단면의 폭)보다 클 수 있다.
실시예에 따라, 발광 소자(LD)는 나노 스케일 내지 마이크로 스케일(nanometer scale to micrometer scale) 정도로 작은 크기, 일 예로 약 100nm 내지 약 10um 범위의 직경(D) 및/또는 길이(L)를 가질 수 있다. 다만, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니다. 예를 들어, 발광 소자(LD)의 크기는 발광 소자(LD)를 이용한 발광 장치를 광원으로 이용하는 각종 장치, 일 예로 표시 장치 등의 설계 조건에 따라 다양하게 변경될 수 있다.
제1 반도체층(11)은 적어도 하나의 n형 반도체 물질을 포함할 수 있다. 예를 들어, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 n형 반도체 물질을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
활성층(12)은 제1 반도체층(11) 상에 배치되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 일 실시예에서, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 클래드층은 AlGaN 또는 InAlGaN으로 형성될 수 있다. 실시예에 따라, AlGaN, InAlGaN 등의 물질이 활성층(12)을 형성하는 데에 이용될 수 있으며, 이 외에도 다양한 물질이 활성층(12)을 구성할 수 있다. 활성층(12)은 제1 반도체층(11) 및 후술하는 제2 반도체층(13) 사이에 배치될 수 있다.
발광 소자(LD)의 양단에 문턱 전압 이상의 전압이 인가되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광할 수 있다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)는 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용될 수 있다.
제2 반도체층(13)은 활성층(12) 상에 배치되며, 제1 반도체층(11)의 타입과 상이한 타입의 반도체 물질을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 p형 반도체 물질을 포함할 수 있다. 다만, 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다. 실시예에 따라, 제1 반도체층(11)의 제1 길이(L1)는 제2 반도체층(13)의 제2 길이(L2)보다 길 수 있다.
상술한 바와 같이, 발광 소자(LD)의 반도체층들(11, 13) 및 활성층(12)이 질소(N)를 포함하는 경우, 발광 소자(LD)는 중심 파장 대역이 400nm 내지 500nm의 범위를 갖는 청색의 광 또는 500nm 내지 570nm의 범위를 갖는 녹색의 광을 방출할 수 있다. 다만, 청색 광 및 녹색 광의 중심 파장 대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 청색 또는 녹색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
실시예에 따라, 발광 소자(LD)는 표면에 제공된 절연층(INF)을 더 포함할 수 있다. 절연층(INF)은 적어도 활성층(12)의 외주면을 둘러싸도록 발광 소자(LD)의 표면에 형성될 수 있으며, 이외에도 제1 및 제2 반도체층들(11, 13)의 일 영역을 더 둘러쌀 수 있다.
실시예에 따라, 절연층(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부를 노출할 수 있다. 예를 들어, 절연층(INF)은 길이 방향 상에서 발광 소자(LD)의 양단에 위치한 제1 및 제2 반도체층들(11, 13) 각각의 일단, 일 예로 원기둥의 두 평면(즉, 상부면 및 하부면)은 커버하지 않고 노출할 수 있다. 몇몇 다른 실시예에서, 절연층(INF)은 서로 다른 극성을 가지는 발광 소자(LD)의 양 단부 및 상기 양 단부와 인접한 반도체층들(11, 13)의 측부를 노출할 수도 있다.
실시예에 따라, 절연층(INF)은 이산화규소(SiO 2), 질화규소(Si 3N 4), 산화알루미늄(Al 2O 3) 및 이산화티타늄(TiO 2) 중 적어도 하나의 절연 물질을 포함하여 단일층 또는 다중층(예를 들어, 산화알루미늄(Al 2O 3)과 이산화규소(SiO 2)로 구성된 이중층)으로 구성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
일 실시예에서, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 제2 반도체층(13) 및/또는 절연층(INF) 외에도 추가적인 구성요소를 더 포함할 수 있다. 예를 들면, 발광 소자(LD)는 제1 반도체층(11), 활성층(12) 및/또는 제2 반도체층(13)의 일단 측에 배치된 하나 이상의 형광체층, 활성층, 반도체 물질 및/또는 전극층을 추가적으로 포함할 수 있다.
도 3은 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 3에서는 설명의 편의를 위해 절연층(INF)의 일부가 생략되어 도시되었다.
도 3을 참조하면, 발광 소자(LD)는 제2 반도체층(13) 상에 배치된 전극층(14)을 더 포함할 수 있다. 전극층(14)은 제2 반도체층(13)에 전기적으로 연결되는 오믹(Ohmic) 컨택 전극일 수 있으나, 반드시 이에 제한되는 것은 아니다. 실시예에 따라, 전극층(14)은 쇼트키(Schottky) 컨택 전극일 수 있다. 전극층(14)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO, IZO, ITZO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있다. 또한, 전극층(14)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)의 활성층(12)에서 생성되는 광이 전극층(14)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다. 별도 도시하진 않았지만, 다른 실시예에서, 발광 소자(LD)는 제1 반도체층(11) 상에 배치된 전극층을 더 포함할 수도 있다.
도 4는 또 다른 실시예에 따른 발광 소자를 나타내는 단면도이다.
도 4를 참조하면, 절연층(INF)은 전극층(14)과 인접한 모서리 영역에서 곡면의 형상을 가질 수 있다. 실시예에 따라, 상기 곡면은 발광 소자(LD)의 제조 과정에서 에칭(etching)으로 인하여 형성된 것일 수 있다.
별도 도시하진 않았지만, 상술한 제1 반도체층(11) 상에 배치된 전극층을 더 포함한 구조를 가진 다른 실시예의 발광 소자에서도 절연층(INF)이 상기 전극층과 인접한 영역에서 곡면의 형상을 가질 수도 있다.
도 5는 또 다른 실시예에 따른 발광 소자를 나타내는 사시도이다. 도 5에서는 설명의 편의를 위해 절연층(INF)의 일부가 생략되어 도시되었다.
도 5를 참조하면, 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11)과 활성층(12) 사이에 배치된 제3 반도체층(15), 활성층(12)과 제2 반도체층(13) 사이에 배치된 제4 반도체층(16) 및 제5 반도체층(17)을 더 포함할 수 있다. 도 5의 발광 소자(LD)는 복수의 반도체층(15, 16, 17) 및 전극층(14a, 14b)이 더 배치되고, 활성층(12)이 다른 원소를 함유하는 점에서 도 1의 실시예와 차이가 있다. 그 외에 절연층(INF)의 배치 및 구조는 도 1과 실질적으로 동일할 수 있으므로, 이하에서는 중복되는 내용은 생략하고 차이점을 중심으로 서술하기로 한다.
도 5의 발광 소자(LD)는 활성층(12) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 즉, 일 실시예에 따른 발광 소자(LD)는 중심 파장 대역이 620nm 내지 750nm의 범위를 갖는 적색의 광을 방출할 수 있다. 다만, 적색 광의 중심 파장 대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 발광 소자(LD)가 적색의 광을 방출하는 경우 제1 반도체층(11)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상을 포함할 수 있다. 제1 반도체층(11)은 n형 도펀트가 도핑될 수 있으며, 일 예로 n형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(11)은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
발광 소자(LD)가 적색의 광을 방출하는 경우 제2 반도체층(13)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 제2 반도체층(13)은 p형 도펀트가 도핑될 수 있으며, 일 예로 p형 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 예시적인 실시예에서, 제2 반도체층(13)은 p형 Mg로 도핑된 p-GaP일 수 있다.
활성층(12)은 제1 반도체층(11)과 제2 반도체층(13) 사이에 배치될 수 있다. 도 1의 활성층(12)과 같이 도 5의 활성층(12)도 단일 또는 다중 양자 우물 구조의 물질을 포함하여 특정 파장대의 광을 방출할 수 있다. 일 예로, 활성층(12)이 적색 파장대의 광을 방출하는 경우, 활성층(12)은 AlGaP, AlInGaP 등의 물질을 포함할 수 있다. 특히, 활성층(12)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInP를 우물층으로 AlInP를 포함하여 620nm 내지 750nm의 중심 파장대역을 갖는 적색 광을 방출할 수 있다.
도 5의 발광 소자(LD)는 활성층(12)과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도면에 도시된 바와 같이, 활성층(12)의 상하에서 제1 반도체층(11) 및 제2 반도체층(13) 사이에 배치된 제3 반도체층(15)과 제4 반도체층(16)은 클래드층일 수 있다.
제3 반도체층(15)은 제1 반도체층(11)과 활성층(12) 사이에 배치될 수 있다. 제3 반도체층(15)은 제1 반도체층(11)과 같이 n형 반도체일 수 있으며, 일 예로 제1 반도체층(11)은 n-AlGaInP이고, 제3 반도체층(15)은 n-AlInP일 수 있으나, 반드시 이에 제한되는 것은 아니다.
제4 반도체층(16)은 활성층(12)과 제2 반도체층(13) 사이에 배치될 수 있다. 제4 반도체층(16)은 제2 반도체층(13)과 같이 n형 반도체일 수 있으며, 일 예로 제2 반도체층(13)은 p-GaP이고, 제4 반도체층(16)은 p-AlInP 일 수 있다.
제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이에 배치될 수 있다. 제5 반도체층(17)은 제2 반도체층(13) 및 제4 반도체층(16)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(17)은 제4 반도체층(16)과 제2 반도체층(13) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 즉, 제5 반도체층(17)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 일 예로, 제5 반도체층(17)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극층(14a)과 제2 전극층(14b)은 각각 제1 반도체층(11) 및 제2 반도체층(13) 상에 배치될 수 있다. 제1 전극층(14a)은 제1 반도체층(11)의 하면에 배치되고, 제2 전극층(14b)은 제2 반도체층(13)의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(14a) 및 제2 전극층(14b) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 발광 소자(LD)는 제1 반도체층(11) 하면에 제1 전극층(14a)이 배치되지 않고, 제2 반도체층(13) 상면에 하나의 제2 전극층(14b)만이 배치될 수도 있다. 제1 전극층(14a)과 제2 전극층(14b)은 각각 도 3의 전극층(14)에서 예시된 재료들 중 적어도 하나를 포함할 수 있다.
계속해서, 상술한 실시예에 따른 발광 소자의 제조 방법에 대해 설명한다. 이하의 실시예에서는 도 4에 도시된 발광 소자(LD)가 적용된 것을 중심으로 설명되나, 통상의 기술자라면 도 1 내지 도 5 등에 도시된 발광 소자(LD)를 포함한 다양한 형상의 발광 소자들을 실시예들에 적용할 수 있다.
도 6 내지 도 16은 일 실시예에 따른 발광 소자의 제조 방법의 공정 단계별 단면도들이다. 이하에서는 도 1 내지 도 5와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 6을 참조하면, 먼저 발광 소자(LD)를 지지하도록 구성되는 기판(1)을 준비한다. 기판(1)은 사파이어 기판 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 기판(1)이 사파이어 기판인 경우를 예시하여 설명한다. 기판(1)의 두께는 특별히 제한되지 않으나, 일 예로 기판(1)의 두께는 약 400um 내지 1500um일 수 있다.
도 7을 참조하면, 이어서 기판(1) 상에 발광 적층체(LDs)를 형성한다. 발광 적층체(LDs)는 에피택셜법에 의해 시드 결정을 성장시켜 형성될 수 있다. 실시예에 따라, 발광 적층체(LDs)는 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD)에 의해 형성될 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.
발광 적층체(LDs)를 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH 3) 3), 트리메틸 알루미늄(Al(CH 3) 3), 트리에틸 인산염((C 2H 5) 3PO 4)과 같은 화합물일 수 있으나, 반드시 이에 제한되는 것은 아니다. 발광 적층체(LDs)는 순차적으로 적층된 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)을 포함할 수 있다. 제1 반도체층(11), 활성층(12), 제2 반도체층(13), 및 전극층(14)은 도 1 내지 도 5 등을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
별도로 도시하지 않았지만, 기판(1)과 제1 반도체층(11) 사이에는 버퍼층 및/또는 희생층이 더 배치될 수 있다. 상기 버퍼층은 기판(1)과 제1 반도체층(11)과의 격자 상수 차이를 줄이는 역할을 할 수 있다. 일 예로, 상기 버퍼층은 언도프드(Undoped) 반도체를 포함할 수 있으며, 실질적으로 제1 반도체층(11)과 동일한 물질을 포함하되, n형 또는 p형으로 도핑되지 않은 물질일 수 있다. 예시적인 실시예에서, 상기 버퍼층은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 반드시 이에 제한되는 것은 아니다. 상기 희생층은 후속 공정에서 반도체층의 결정이 원활하게 성장할 수 있는 재료를 포함할 수 있다. 상기 희생층은 절연 물질 및 전도성 물질 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 상기 희생층은 절연 물질로서 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있으며, 전도성 물질로서 ITO, IZO, IGO, ZnO, 그래핀, 그래핀 산화물(Graphene oxide) 등을 포함할 수도 있으나, 반드시 이에 제한되는 것은 아니다.
도 8을 참조하면, 이어서 발광 적층체(LDs)를 기판(1)에 수직한 방향으로 식각하여 복수의 발광 패턴(LDp)을 형성한다. 발광 적층체(LDs)를 식각하는 공정은 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각 공정은 건식 식각법, 습식 식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 적합할 수 있다. 상술한 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl 2 또는 O 2 등일 수 있으나, 반드시 이에 제한되는 것은 아니다.
도 9 및 도 10을 참조하면, 이어서 복수의 발광 패턴(LDp)들의 외면을 둘러싸는 절연층(INF)을 형성한다. 절연층(INF)은 복수의 발광 패턴(LDp) 각각의 외면을 둘러싸도록 형성되며, 전극층(14)의 상면이 노출되도록 부분적으로 제거될 수 있다. 절연층(INF)은 발광 패턴(LDp)의 외면에 절연 물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다. 일 예로, 절연층(INF)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수도 있다.
도 11을 참조하면, 이어서 복수의 발광 패턴(LDp)들 사이의 공간에 연질 재료층(SML)을 형성한다. 연질 재료층(SML)은 상술한 절연층(INF) 상에 직접 형성될 수 있다.
연질 재료층(SML)은 복수의 발광 패턴(LDp)들 사이에 연질 재료 조성물을 코팅하여 형성될 수 있으며, 상기 조성물의 코팅 방법은 슬릿 코팅, 스핀 코팅, 또는 잉크젯 프린팅 방식에 의할 수 있으나, 반드시 이에 제한되는 것은 아니다.
연질 재료층(SML)은 외부 자극에 의해 수축 또는 팽창되어 부피가 변할 수 있는 연질 재료(soft material)을 포함할 수 있다. 일 실시예에서, 연질 재료층(SML)은 광 활성 고분자 물질을 포함할 수 있다. 예를 들어, 연질 재료층(SML)은 광 활성 고분자 물질로서, 트랜스-시스 광이성질화기를 포함할 수 있다. 예를 들어, 연질 재료층(SML)은 디아조(diazo-) 또는 트리아조(triazo-)계 화합물을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 연질 재료층(SML)이 광 활성 고분자 물질을 포함하는 경우, 상기 광 활성 고분자 물질의 시스-트랜스 이성질화(cis-trans isomerization)를 가능하게 하는 파장의 광을 조사하여, 광이성질화를 통해 분자 구조를 변화시켜 연질 재료층(SML)의 거시적인(macroscopic) 부피 변화를 가져올 수 있다.
실시예에 따라, 연질 재료층(SML)은 탄성중합체(elastomer)를 포함할 수 있다. 예를 들어, 연질 재료층(SML)은 스티렌계 엘라스토머(styrene-based elastomers), 올레핀계 엘라스토머(olefin-based elastomers), 폴리올레핀계 엘라스토머(polyolefin-based elastomers), 폴리우레탄계 열가소성 엘라스토머(polyurethane-based thermoplastic elastomers), 폴리아미드(polyamides), 폴리부타디엔(polybutadienes), 폴리이소부틸렌(polyisobutylene), 폴리스티렌-부타디엔-스티렌(styrene-butadiene-styrene), 폴리(2-클로로-1,3-부타디엔)(2-chloro-1,3-butadiene), 실리콘, 열가소성 폴리우레탄(TPU), 폴리우레탄(PU), 폴리실록산(PDMS 또는 h-PDMS), 폴리메틸메타크릴레이트(PMMA), 폴리에테르에테르케톤(PEEK), 초고분자량폴리에틸렌(UHMWPE) 및 실리콘 고무와 같은 중합체(polymers), 공중합체(copolymers), 복합 재료(composite materials) 및 이들의 혼합물을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다. 연질 재료층(SML)은 상기 탄성중합체 내부에 분산된 액체 및/또는 기체 상태의 에탄올을 더 포함할 수 있다. 이 경우, 연질 재료층(SML)을 가열 및/또는 냉각하여, 에탄올의 기화 및/또는 액화를 통해 에탄올 분자를 감싸는 탄성중합체의 부피를 수축 및 팽창시킴으로써 연질 재료층(SML)의 부피를 변화시킬 수 있다. 한편, 본 실시예에서는 탄성중합체에 분산된 물질로서 에탄올을 예시하였으나, 발광 패턴(LDp)에 영향을 미치지 않을 온도(약 300°C 이하)의 끓는점을 갖는 물질이라면 특별히 제한되는 것은 아니다.
도 12 내지 도 14를 참조하면, 이어서 연질 재료층(SML)을 변형(수축 및/또는 팽창)시켜 복수의 발광 패턴(LDp)들의 일단에 크랙(CR)이 형성된다.
상술한 바와 같이, 연질 재료층(SML)이 외부 자극(광 또는 열)에 의해 수축 또는 팽창되어 부피가 변함에 따라, 인접한 복수의 발광 패턴(LDp)들의 일단에 크랙(CR)이 형성될 수 있다. 이에 따라, 복수의 발광 패턴(LDp)들이 기판(1)으로부터 용이하게 분리될 수 있다. 이 경우, 연질 재료층(SML)의 변형을 통해 발광 패턴(LDp)들을 분리하는 경우, 종래 초음파 분리 공정 대비 대량 생산이 가능하며, 발광 패턴(LDp)의 분리면 불량 및 발광 패턴(LDp)의 파쇄 불량을 최소화할 수 있다.
일 실시예에서, 연질 재료층(SML)에 광을 조사하여 연질 재료층(SML)을 수축 및/또는 팽창시킬 수 있다. 상술한 바와 같이, 연질 재료층(SML)이 광 활성 고분자 물질을 포함하는 경우, 상기 광 활성 고분자 물질의 시스-트랜스 이성질화(cis-trans isomerization)를 가능하게 하는 파장의 광을 조사하여, 광이성질화를 통해 분자 구조를 변화시켜 연질 재료층(SML)의 거시적인 부피 변화를 가져올 수 있다.
다른 실시예에서, 연질 재료층(SML)을 가열 및/또는 냉각하여 연질 재료층(SML)을 수축 및/또는 팽창시킬 수 있다. 상술한 바와 같이, 연질 재료층(SML)이 탄성중합체와 탄성중합체 내부에 분산된 액체 및/또는 기체 상태의 에탄올을 포함하는 경우, 연질 재료층(SML)을 가열 및/또는 냉각하여, 에탄올의 기화 및/또는 액화를 통해 에탄올 분자를 감싸는 탄성중합체의 부피를 수축 및 팽창시킴으로써 연질 재료층(SML)의 부피를 변화시킬 수 있다.
도 15를 참조하면, 이어서 연질 재료층(SML)을 제거한다. 연질 재료층(SML)은 세척(washing)하거나 기화에 의해 제거될 수 있다. 연질 재료층(SML)이 세척되는 과정에서 발광 패턴(LDp)들은 기판(1)으로부터 분리될 수 있다. 이 경우, 추가 분리 공정을 생략할 수 있으므로, 제조 공정을 간소화할 수 있다.
도 16을 참조하면, 이어서 기판(1)으로부터 복수의 발광 패턴(LDp)들을 분리하여 복수의 발광 소자(LD)들을 제조할 수 있다. 상술한 실시예에 따른 발광 소자(LD)의 제조 방법에 의하면, 복수의 발광 패턴(LDp)들 사이에 형성된 연질 재료층(SML)의 수축 및/또는 팽창으로 인해 복수의 발광 패턴(LDp)들을 기판(1)으로부터 용이하게 분리할 수 있으므로, 발광 소자(LD)의 대량 생산이 가능하며 발광 소자(LD)의 분리면 불량 및 파쇄 불량을 최소화할 수 있다.
계속해서, 상술한 실시예에 따른 발광 소자의 제조 장치에 대해 설명한다.
도 17 및 도 18은 일 실시예에 따른 발광 소자의 제조 장치를 나타내는 개략적인 구조도들이다. 이하에서는 도 1 내지 도 16과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 17 및 도 18을 참조하면, 일 실시예에 따른 발광 소자의 제조 장치는 챔버(CH), 스테이지(ST), 코팅 장치(CU), 광 조사 장치(LU), 및/또는 온도 제어 장치(TCU, TU)를 포함할 수 있다.
챔버(CH)는 발광 소자의 제조 또는 분리가 진행되는 공간일 수 있다. 별도로 도시하지 않았지만, 챔버(CH)의 일측에는 대상 기판(SUB)이 출입되는 게이트 밸브가 배치될 수 있다. 챔버(CH) 내에서 발광 소자(LD)를 제조 또는 분리하는 경우, 대상 기판(SUB)의 가열 및/또는 냉각시 적정 공정 온도를 유지할 수 있다. 다만, 반드시 이에 제한되는 것은 아니며, 실시예에 따라 챔버는 생략될 수 있다.
스테이지(ST)는 대상 기판(SUB)이 배치되는 공간을 제공할 수 있다. 스테이지(ST)의 전반적인 형상은 대상 기판(SUB)의 형상을 추종할 수 있다. 예를 들어, 대상 기판(SUB)이 직사각형 형상일 경우 스테이지(ST)의 전반적인 형상은 직사각형이 되고, 대상 기판(SUB)이 원형일 경우 스테이지(ST)의 전반적인 형상은 원형이 될 수 있다. 별도로 도시하지 않았지만, 스테이지(ST)는 스테이지 이동부에 결합되어, 스테이지 이동부에 의해 수평 또는 수직 방향으로 이동될 수 있다.
발광 소자의 제조 및/또는 분리를 위해 스테이지(ST) 상부에 대상 기판(SUB)이 안착될 수 있다. 챔버(CH) 및/또는 스테이지(ST)의 규모에 따라 복수의 대상 기판(SUB)이 스테이지(ST) 상에 동시에 안착될 수 있다. 별도로 도시하지 않았지만, 대상 기판(SUB)의 얼라인(align)을 위해 스테이지(ST) 상부에는 기판 얼라이너(aligner)가 설치될 수 있다. 상기 기판 얼라이너(aligner)는 석영이나 세라믹 물질로 이루어질 수 있고, 정전 척 등의 형태로 제공될 수 있지만, 이에 제한되는 것은 아니다. 일 실시예에 따른 발광 소자의 제조 장치를 설명함에 있어서, 대상 기판(SUB)은 도 6에 도시된 기판(1)과 실질적으로 동일할 수 있다. 또는, 대상 기판(SUB)은 도 10에 도시된 바와 같이, 기판(1) 상에 발광 패턴(LDp)이 형성된 상태로 챔버(CH) 내에 제공될 수도 있다. 이하에서는, 대상 기판(SUB)이 도 10에 도시된 바와 같이, 발광 패턴(LDp)이 형성된 기판(1)인 것을 중심으로 설명한다.
코팅 장치(CU)는 스테이지(ST)와 중첩하도록 배치 및/또는 이동될 수 있다. 코팅 장치(CU)는 대상 기판(SUB)의 복수의 발광 패턴(LDp)들 사이에 연질 재료층(도 11의 SML)을 형성하기 위한 장치로서, 슬릿 코팅 장치, 스핀 코팅 장치, 또는 잉크젯 프린팅 장치 등일 수 있으나, 반드시 이에 제한되는 것은 아니다. 이하에서는, 코팅 장치(CU)가 잉크젯 프린팅 장치인 경우를 중심으로 설명한다. 코팅 장치(CU)는 프린트 헤드와 프린트 헤드로부터 잉크, 예를 들어, 연질 재료 조성물(SMC)이 분사될 수 있는 경로를 제공하는 복수의 노즐을 포함할 수 있다. 별도로 도시하지 않았지만, 상기 프린트 헤드는 프린트 헤드 이동부에 결합되어, 프린트 헤드 이동부에 의해 수평 또는 수직 방향으로 이동될 수 있다. 복수의 노즐에 의해 분사되는 연질 재료 조성물(SMC)은 대상 기판(SUB)의 상면으로 공급될 수 있다.
연질 재료 조성물(SMC)은 용액 상태로 제공될 수 있다. 상술한 바와 같이, 연질 재료 조성물(SMC)은 외부 자극에 의해 수축 또는 팽창되어 부피가 변할 수 있는 연질 재료(soft material)을 포함할 수 있다. 상기 연질 재료는 용매 내에 분산된 상태로 제공되어, 용매가 제거된 후 최종적으로 대상 기판(SUB) 즉, 복수의 발광 패턴(LDp)들 사이에 잔류하는 고형 물질일 수 있다. 상기 용매는 상온 또는 열에 의해 기화되거나 휘발되는 물질일 수 있다. 용매는 아세톤, 물, 알코올, 톨루엔 등일 수 있다. 이외 상기 연질 재료에 대한 상세한 내용은 도 11 내지 도 13 등을 참조하여 설명한 바 있으므로, 중복되는 내용은 생략한다.
발광 소자(LD)의 제조 장치는 상술한 바와 같이, 대상 기판(SUB)의 연질 재료층(SML)을 변형시키기 위한 광 조사 장치(LU) 또는 온도 제어 장치(TCU, TU)를 포함할 수 있다.
도 17을 참조하면, 광 조사 장치(LU)는 연질 재료층(SML)의 광 반응을 위해 대상 기판(SUB)의 일면 상에 레이저 빔을 조사한다. 광 조사 장치(LU)에서 방출되는 레이저 빔은 상술한 연질 재료층(SML)의 시스-트랜스 이성질화(cis-trans isomerization)를 가능하게 하는 파장 범위를 가질 수 있다. 이에 따라, 연질 재료층(SML)의 광 활성 고분자 물질의 광이성질화를 통해 분자 구조를 변화시켜 연질 재료층(SML)의 거시적인(macroscopic)한 부피 변화를 가져올 수 있음은 앞서 설명한 바와 같다.
도 18을 참조하면, 온도 제어 장치(TCU, TU)는 연질 재료층(SML)의 변형을 위해 대상 기판(SUB)을 냉각 및/또는 가열하는 역할을 할 수 있다. 온도 제어 장치(TCU, TU)는 온도 조절부(TCU) 및 열전 소자(TU)를 포함할 수 있다. 온도 조절부(TCU)는 상술한 연질 재료층(SML)의 탄성중합체의 탄성 특성(elastomeric property)을 고려하여 적정 공정 온도를 유지하는 역할을 할 수 있다. 열전 소자(TU)는 인가되는 전류의 극성에 따라 열을 흡수 또는 방출할 수 있다. 이러한 펠티어 효과에 의해 대상 기판(SUB)을 냉각 또는 가열할 수 있으므로, 연질 재료층(SML)을 용이하게 변형시킬 수 있다. 한편, 도면에서는 대상 기판(SUB)을 냉각 및/또는 가열하는 수단으로서 열전 소자(TU)를 예시하였으나, 이에 제한되는 것은 아니며, 대상 기판(SUB)을 가열하기 위한 열원 및/또는 냉각을 위한 냉각 유닛 등을 별도로 구비할 수도 있다. 상기 열원으로서 시스 히터(sheath heater) 등의 열전도, 시스/램프 히터(sheath/lamp heater) 등의 열방사, 레이저에 의한 가열 방식, 및 전계 인가 장치의 발열에 의한 가열 방식 등이 적용될 수 있으나, 반드시 이에 제한되는 것은 아니다. 또한, 상기 냉각 유닛으로서 열전도율이 높은 구리(Cu), 알루미늄(Al) 등의 방열판이 적용되거나, 냉매에 의한 냉각 방식이 적용될 수 있다. 이 경우, 상기 냉각 유닛은 냉매 공급 장치 및 냉매 순환 장치 등을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상술한 일 실시예에 따른 발광 소자의 제조 장치는 코팅 장치(CU)를 이용하여 대상 기판(SUB)의 복수의 발광 패턴(LDp)들 사이에 연질 재료층(SML) 을 형성하고, 광 조사 장치(LU) 또는 온도 제어 장치(TCU, TU)를 이용하여 대상 기판(SUB)의 연질 재료층(SML)을 수축 및/또는 팽창시킬 수 있다. 이에 따라, 복수의 발광 패턴(LDp)들 사이에 형성된 연질 재료층(SML)의 수축 및/또는 팽창으로 인해 복수의 발광 소자들을 용이하게 분리할 수 있으므로, 발광 소자의 대량 생산이 가능하며 발광 소자의 분리면 불량 및 파쇄 불량을 최소화할 수 있음은 앞서 설명한 바와 같다.
본 실시예와 관련된 기술분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 범위는 전술한 설명이 아니라 청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (18)

  1. 기판 상에 복수의 발광 패턴들을 제공하는 단계;
    상기 발광 패턴들 사이에 연질 재료층을 제공하는 단계;
    상기 연질 재료층을 변형시키는 단계; 및
    상기 기판으로부터 상기 발광 패턴들을 분리하는 단계를 포함하는 발광 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 연질 재료층은 외부 자극에 의해 수축 또는 팽창되어 부피가 변하는 발광 소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 연질 재료층을 변형시키는 단계는 상기 연질 재료층에 광을 조사하는 단계를 포함하는 발광 소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 연질 재료층은 광 활성 고분자 물질을 포함하는 발광 소자의 제조 방법.
  5. 제4 항에 있어서,
    상기 광 활성 고분자 물질은 트랜스-시스 광이성질화기를 포함하는 발광 소자의 제조 방법.
  6. 제1 항에 있어서,
    상기 연질 재료층을 변형시키는 단계는 상기 연질 재료층을 가열하는 단계를 포함하는 발광 소자의 제조 방법.
  7. 제6 항에 있어서,
    상기 연질 재료층은 탄성중합체를 포함하는 발광 소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 발광 패턴들 상에 절연층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  9. 제8 항에 있어서,
    상기 연질 재료층은 상기 절연층 상에 직접 제공되는 발광 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 연질 재료층은 슬릿 코팅, 스핀 코팅, 또는 잉크젯 프린팅에 의해 제공되는 발광 소자의 제조 방법.
  11. 제1 항에 있어서,
    상기 연질 재료층을 변형시키는 단계와 상기 발광 패턴들을 분리하는 단계 사이에 상기 연질 재료층을 제거하는 단계를 더 포함하는 발광 소자의 제조 방법.
  12. 제1 항에 있어서,
    상기 발광 패턴들을 제공하는 단계는,
    상기 기판 상에 발광 적층체를 제공하는 단계; 및
    상기 발광 적층체를 식각하는 단계를 포함하는 발광 소자의 제조 방법.
  13. 제12 항에 있어서,
    상기 발광 적층체는,
    제1 반도체층;
    상기 제1 반도체층 상에 배치된 제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치된 활성층을 포함하는 발광 소자의 제조 방법.
  14. 복수의 발광 패턴들을 포함하는 대상 기판이 배치되는 스테이지;
    상기 발광 패턴들 상에 연질 재료층을 제공하는 코팅 장치; 및
    상기 연질 재료층을 변형시키는 광 조사 장치 또는 온도 제어 장치를 포함하는 발광 소자의 제조 장치.
  15. 제14 항에 있어서,
    상기 광 조사 장치는 상기 연질 재료층에 광을 조사하여 상기 연질 재료층을 수축 또는 팽창시키는 발광 소자의 제조 장치.
  16. 제14 항에 있어서,
    상기 온도 제어 장치는 상기 연질 재료층을 가열 또는 냉각하여 상기 연질 재료층을 수축 또는 팽창시키는 발광 소자의 제조 장치.
  17. 제16 항에 있어서,
    상기 온도 제어 장치는 전계 인가 장치를 포함하는 발광 소자의 제조 장치.
  18. 제16 항에 있어서,
    상기 온도 제어 장치는 열전 소자를 포함하는 발광 소자의 제조 장치.
PCT/KR2020/012447 2020-06-02 2020-09-15 발광 소자의 제조 장치 및 제조 방법 WO2021246578A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/926,031 US20230187578A1 (en) 2020-06-02 2020-09-15 Manufacturing apparatus and manufacturing method for light-emitting device
CN202080100615.5A CN115516649A (zh) 2020-06-02 2020-09-15 用于发光设备的制造装置和制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200066647A KR20210149962A (ko) 2020-06-02 2020-06-02 발광 소자의 제조 장치 및 제조 방법
KR10-2020-0066647 2020-06-02

Publications (1)

Publication Number Publication Date
WO2021246578A1 true WO2021246578A1 (ko) 2021-12-09

Family

ID=78831507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/012447 WO2021246578A1 (ko) 2020-06-02 2020-09-15 발광 소자의 제조 장치 및 제조 방법

Country Status (4)

Country Link
US (1) US20230187578A1 (ko)
KR (1) KR20210149962A (ko)
CN (1) CN115516649A (ko)
WO (1) WO2021246578A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207319A1 (en) * 2022-01-04 2023-07-05 Samsung Display Co., Ltd. Semiconductor light emitting diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP2014075550A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光照射装置
KR20190140545A (ko) * 2018-06-11 2019-12-20 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200005692A (ko) * 2018-07-05 2020-01-16 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
JP2014075550A (ja) * 2012-10-05 2014-04-24 Sharp Corp 光照射装置
KR20190140545A (ko) * 2018-06-11 2019-12-20 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR20200005692A (ko) * 2018-07-05 2020-01-16 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207319A1 (en) * 2022-01-04 2023-07-05 Samsung Display Co., Ltd. Semiconductor light emitting diode

Also Published As

Publication number Publication date
CN115516649A (zh) 2022-12-23
KR20210149962A (ko) 2021-12-10
US20230187578A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
WO2012047068A2 (ko) 발광소자 및 그 제조방법
US11050004B2 (en) Micro panchromatic QLED array device based on quantum dot transfer process of deep silicon etching templates, and preparation method therefor
US20190053347A1 (en) Methods and apparatus for vertically stacked multicolor light-emitting diode (led) display
US11177243B2 (en) Micro light-emitting diode display fabrication and assembly
US7956370B2 (en) Silicon based solid state lighting
CN108899337B (zh) 微发光二极管基板及其制备方法、显示面板
US20110108800A1 (en) Silicon based solid state lighting
US9570653B2 (en) Light-emitting semiconductor structure and method for fabricating light-emitting diode device
KR20150098246A (ko) 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
KR100745332B1 (ko) 유기 발광표시장치 및 그 제조방법
WO2015147390A1 (ko) 발광다이오드 및 이의 제조방법
JP2010067990A (ja) 互いに異なる大きさの発光セルを有する発光ダイオード及びこれを採用した発光素子
WO2014163323A1 (en) Ultraviolet light emitting device separated from growth substrate and method of fabricating the same
WO2012029381A1 (ja) 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
CN110416244A (zh) 显示面板及其制作方法
CN108461508A (zh) 显示装置及其制造方法
WO2021246578A1 (ko) 발광 소자의 제조 장치 및 제조 방법
Guo et al. Wafer-level monolithic integration of vertical micro-LEDs on glass
KR20210156624A (ko) 나노 막대 발광 소자 및 그 제조 방법
JP2008270616A (ja) 半導体発光装置の製造方法および半導体発光装置
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
WO2019045435A1 (en) LIGHT EMITTING DIODE APPARATUS AND METHOD FOR MANUFACTURING THE SAME
Wang et al. GaN-on-Si micro resonant-cavity light-emitting diodes with dielectric and metal mirrors
JP2011109063A (ja) 棒状構造発光素子の製造方法および表示装置の製造方法
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20938642

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20938642

Country of ref document: EP

Kind code of ref document: A1