WO2012047069A2 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
WO2012047069A2
WO2012047069A2 PCT/KR2011/007461 KR2011007461W WO2012047069A2 WO 2012047069 A2 WO2012047069 A2 WO 2012047069A2 KR 2011007461 W KR2011007461 W KR 2011007461W WO 2012047069 A2 WO2012047069 A2 WO 2012047069A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
type semiconductor
emitting device
carbon
Prior art date
Application number
PCT/KR2011/007461
Other languages
English (en)
French (fr)
Other versions
WO2012047069A3 (ko
Inventor
이규철
정건욱
이철호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to US13/877,951 priority Critical patent/US9166101B2/en
Publication of WO2012047069A2 publication Critical patent/WO2012047069A2/ko
Publication of WO2012047069A3 publication Critical patent/WO2012047069A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • a light emitting device is a light emitting diode (LED).
  • a light emitting diode is a device that emits light through a combination of electrons and holes near a p-n junction or in an active layer by flowing a current through a compound semiconductor terminal.
  • MOCVD organometallic chemical vapor deposition
  • the conventional light emitting diode was mainly manufactured by depositing a compound on a sapphire substrate.
  • the sapphire substrate has good light transmittance and mechanical strength, there are disadvantages such as low heat transfer rate and difficulty in processing.
  • a laser lift-off process is required to manufacture a vertical light emitting diode.
  • Graphene may be considered as one of the alternative candidate materials that can overcome the disadvantages of the sapphire substrate.
  • Graphene refers to a layer in which carbon atoms are connected to each other to have a honeycomb two-dimensional planar structure.
  • the experimental method of obtaining graphene was first known in 2004 by Ander K. Geim of Manchester University, which separated the graphene from graphite mechanically, and since then, research into the physical and chemical properties of graphene has continued. Recently, a technique for growing graphene on a large substrate up to 30 inches by using chemical vapor deposition (CVD) has emerged.
  • Graphite, ie, graphite has two or more layered structures. In other words, if only one layer of graphite is separated, it becomes graphene.
  • Graphene has excellent thermal and electrical conductivity, good chemical / mechanical stability, and transparency.
  • graphene has a high electron mobility, low resistivity, wide surface area, and commercially advantageous than carbon nanotubes (carbon nanotube).
  • graphene or graphite of a layered structure comprising graphene can be easily separated from the original substrate and transferred to another substrate.
  • the present invention is derived under the background art, and an object thereof is to provide a light emitting device using graphene and a method of manufacturing the same.
  • the problem to be solved by the present application is not limited to the problem described above, another problem that is not described will be clearly understood by those skilled in the art from the following description.
  • a carbon layer comprising graphene; A plurality of microstructures grown upward from the carbon layer; A thin film layer covering the microstructure; And it provides a light emitting device comprising a light emitting structure layer formed on the thin film layer.
  • a carbon layer comprising a graphene; Growing a plurality of microstructures upwardly on the carbon layer; Forming a thin film layer covering the microstructure; And providing a light emitting structure layer on the thin film layer.
  • the present invention provides a light emitting device using graphene and a method of manufacturing the same. Specifically, according to the present invention, after forming a microstructure above the graphene and forming a thin film layer covering the microstructure, a light emitting structure layer is formed on the thin film layer. It is possible to separate the light emitting elements and to transfer them on various substrates.
  • the microstructure has excellent crystallinity, the electrical and optical properties are excellent, and a high-efficiency light emitting device can be manufactured using a high quality thin film formed on the microstructure.
  • graphene has excellent electrical conductivity, and thus graphene or graphite may be used as the lower electrode.
  • the graphene is excellent in thermal conductivity can prevent the performance degradation of the light emitting device due to heat.
  • Figure 1a is a cross-sectional view of a light emitting device according to an embodiment of the present invention
  • Figure 1b is a schematic diagram schematically showing a graphene
  • Figure 1c is an enlarged cross-sectional view showing a quantum active layer.
  • FIGS 2 to 6 are cross-sectional views of light emitting devices according to another embodiment of the present invention.
  • 7A to 7E are perspective views showing various shapes of the microstructures.
  • 8A and 8B are schematic diagrams illustrating a transfer process of graphene.
  • 9A to 9G are cross-sectional views sequentially illustrating steps of manufacturing a light emitting device according to an embodiment of the present invention.
  • 10A is an optical microscope photograph of graphene subjected to oxygen plasma treatment.
  • 10B is a scanning electron microscope (SEM) photograph showing the zinc oxide microstructures grown on graphene.
  • 10C is a scanning electron micrograph showing a gallium nitride thin film layer covering a zinc oxide microstructure.
  • FIG. 11 is a graph showing measurement results of room temperature photoluminescence spectra of a zinc oxide thin film layer in a light emitting device according to an embodiment of the present invention.
  • FIG. 12 is a graph illustrating measurement results of electroluminescence spectra at various applied voltages in the light emitting device according to the embodiment of the present invention.
  • FIG. 13 is a graph showing a measurement result of a current-voltage characteristic curve in a light emitting device according to an embodiment of the present invention.
  • Figure 1a is a cross-sectional view of a light emitting device according to an embodiment of the present invention
  • Figure 1b is a schematic diagram schematically showing a graphene
  • Figure 1c is an enlarged cross-sectional view showing a quantum active layer.
  • the light emitting device 1 includes a substrate 10, a carbon layer 20, a microstructure 30, a thin film layer 42, a light emitting structure layer 40, and a first electrode 50. do.
  • the substrate 10 may be any material such as metal, glass, resin, or the like.
  • silicon, silicon carbide, gallium arsenide, spinel, indium phosphide, gallium phosphide, aluminum phosphide, gallium nitride, indium nitride, aluminum nitride, zinc oxide, magnesium oxide, aluminum oxide, titanium oxide , Sapphire, quartz, pyrex may be used, but is not limited to these materials.
  • the carbon layer 20 is located on the substrate 10. However, when the carbon layer 20 has sufficient mechanical strength, the substrate 10 is not necessarily required. In this case, the carbon layer 20 itself may serve as a substrate without having a separate substrate 10. .
  • the carbon layer 20 may be detachable from the substrate 10.
  • the carbon layer 20 and the upper structure may be separated from the substrate 10 and transferred. Details thereof will be described later.
  • the carbon layer 20 includes one or more layers of graphene.
  • Graphene is a two-dimensional planar material in which carbon atoms are connected to each other to form a honeycomb, as shown in FIG. 1B.
  • Graphene may have a variety of structures, such a structure may vary depending on the content of 5-membered and / or 7-membered rings that can be included in the graphene.
  • the microstructure 30 is provided in plurality at any point on the carbon layer 20.
  • the microstructure 30 is a structure of approximately micro or nano scale, and is not particularly limited in size or shape.
  • the microstructure 30 is formed by growing upward from the carbon layer 20. This does not necessarily mean that the microstructure 30 is formed perpendicular to the carbon layer 20, but rather the portion where the microstructure 30 is in contact with the carbon layer 20 is formed on the plate surface of the carbon layer 20. It means that it is formed by a bottom-up method with respect to.
  • the microstructure 30 manufactured by the stacking method can grow to excellent crystallites having a very low dislocation density despite a difference in material constants (lattice constant or thermal expansion coefficient) from the carbon layer 20. Therefore, it has better crystallinity and electrical and optical properties than the structure manufactured by the top-down method based on the thin film deposition and etching process. Therefore, the thin film layer 42 formed on the microstructure 30 is also excellent in electrical and optical properties, it is possible to manufacture the light emitting device 1 of high efficiency.
  • the fine structure 30 may be grown upward from damage formed on the carbon layer 20, and details thereof will be described later.
  • the material of the microstructure 30 is not particularly limited, and for example, zinc oxide, magnesium oxide, zinc cadmium oxide, zinc magnesium cadmium, zinc beryllium oxide, magnesium beryllium oxide, zinc manganese oxide, zinc magnesium manganese oxide, gallium nitride , Aluminum aluminide, gallium aluminum nitride, or indium gallium nitride.
  • the shape of the microstructure 30 is not particularly limited, and for example, the cylindrical fine rod 30a as shown in FIG. 7A, the fine rod 30b as the polygonal column as shown in FIG. 7B, and FIG. 7C. It may be a fine needle 30c as shown, a fine tube 30d as shown in FIG. 7D, and a fine wall 30e as shown in FIG. 7E.
  • the thin film layer 42 is formed to cover the microstructure 30. That is, the microstructure 30 and the thin film layer 42 are provided so that the microstructure 30 may be drawn in the thin film layer 42.
  • the microstructure 30 serves as a kind of seed layer for forming the thin film layer 42. That is, it is very difficult to stack a thin film on graphene or graphite, but it is easy to form the microstructure 30 on the graphene or graphite, and form the thin film layer 42 using the microstructure 30 as a seed. Do.
  • the material of the thin film layer 42 may be nitride such as gallium nitride, oxide such as zinc oxide, or the like, but is not particularly limited thereto.
  • the thin film layer 42 is preferably made of a material similar to the microstructure 30 in the crystal structure and lattice constant for matching with the microstructure 30.
  • the thin film layer 42 may be formed as a structural layer for emitting light, for example, an n-type semiconductor layer.
  • the n-type semiconductor layer is made of a semiconductor material doped with n-type impurities.
  • Silicon, germanium, selenium, tellurium, or carbon may be used as the n-type impurity, and gallium nitride, aluminum nitride, gallium aluminum nitride, or indium gallium nitride may be used as the semiconductor material, but is not limited thereto. .
  • the light emitting structure layer 40 may be positioned above the thin film layer 42.
  • the light emitting structure layer 40 is formed in a multilayer thin film structure, and may include, for example, a quantum active layer 44 and a p-type semiconductor layer 46.
  • the thin film layer 42 is formed of an n-type semiconductor layer
  • the thin film layer 42, the quantum active layer 44, and the p-type semiconductor layer 46 are collectively referred to as light emitting structure layers, or they are referred to as semiconductor layers or light emission. It is also possible to call it a heterojunction.
  • the quantum active layer 44 is formed on the surface of the thin film layer 42 and emits light by the applied voltage.
  • the quantum active layer 44 may be configured by alternately stacking a plurality of quantum barrier layers 442 and a plurality of quantum well layers 444 (see FIG. 1C), and emit light by recombination of electrons and holes.
  • the quantum barrier layer 442 includes gallium nitride, indium gallium nitride, aluminum nitride, gallium aluminum nitride, zinc oxide, zinc oxide, zinc cadmium oxide, zinc magnesium cadmium, zinc beryllium, zinc magnesium beryllium, zinc manganese oxide, Or zinc magnesium magnesium manganese, but is not limited to these materials.
  • the quantum well layer 444 includes gallium nitride, indium gallium nitride, aluminum nitride, gallium nitride, zinc oxide, zinc oxide, zinc cadmium oxide, zinc magnesium cadmium, zinc beryllium, zinc magnesium beryllium, and zinc oxide. It may be made of manganese, or zinc magnesium manganese oxide, but is not limited to these materials.
  • the p-type semiconductor layer 46 is formed on the surface of the quantum active layer 44 and is made of a semiconductor material doped with p-type impurities. Mg, zinc, or beryllium may be used as the p-type impurity, and gallium nitride, aluminum nitride, gallium aluminum nitride, or indium gallium nitride may be used as the semiconductor material, but is not limited thereto.
  • the first electrode layer 50 is formed on the light emitting structure layer 40.
  • the first electrode layer 50 may be formed of a conductive material, such as metals such as Au, Ni, Ti, and Cr, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum zinc oxide (AZO), and indium zinc tin (IZTO). transparent conductive oxides (TCO), conductive polymers, graphene, and the like, may be used.
  • the light emitting device 1 may emit light by connecting the first electrode layer 50 and the carbon layer 20 or the second electrode layer 70 described later to an external power source through a lead or the like.
  • the physical / chemical properties of the light emitting device are remarkably improved by using the carbon layer 20 including graphene. This is because of the following properties of graphene.
  • the carbon layer 20 including graphene itself may be used as an electrode, and even if a separate electrode is provided in the carbon layer 20, the contact resistance is small.
  • the carbon layer 20 itself is used as an electrode, the structure is simpler than in the case where a separate electrode is provided, thereby saving process cost and time.
  • graphene has excellent thermal conductivity. Therefore, the heat dissipation characteristics of the light emitting device 1 are excellent, and thus the manufacture of a high output device is easy. This is one of particularly excellent characteristics compared with the light emitting element 1 based on the conventional sapphire substrate.
  • graphene has excellent chemical and mechanical stability, especially flexibility and ductility.
  • the carbon layer 20 including graphene may be manufactured to be transparent.
  • graphene and the structure thereon may be transferred separately from the substrate 10.
  • substrate selection was limited by material constants during material preparation (growth, deposition, etc.).
  • graphene is easily separated and transferable, there are no constraints on substrate selection. That is, the graphene and the structure thereon may be separated from the original substrate and transferred onto another substrate having the desired properties. For example, a transition such as a flexible and changeable polymer substrate, a transparent substrate, or a substrate having excellent thermal conductivity is free.
  • the transport efficiency is excellent.
  • the first electrode layer 50 and the light emitting structure layer 40 make surface contact, the contact resistance becomes small.
  • FIGS. 2 to 5 are cross-sectional views of a light emitting device according to another embodiment of the present invention.
  • the same reference numerals are given to the same elements as in the above-described embodiment, and redundant description thereof will be omitted.
  • the thin film layer 60 covering the microstructure 30 is formed, and the light emitting structure layer 40 is formed on the thin film layer 60.
  • the thin film layer 60 is not an n-type semiconductor layer. That is, the light emitting structure layer 40 includes the n-type semiconductor layer 42, the quantum active layer 44, and the p-type semiconductor layer 46.
  • the second electrode layer 70 may be formed on the bottom surface of the carbon layer 20. Since the second electrode layer 70 is in surface contact with the carbon layer 20, the contact resistance is small.
  • a conductive material such as metals such as Au, Ni, Ti, Cr, indium tin oxide (ITO), indium zinc oxide (IZO), and AZO (aluminum zinc oxide), transparent conductive oxides (TCO) such as indium zinc tin oxide (IZTO), conductive polymers, graphene, and the like may be used.
  • the second electrode layer 70 is formed on the upper surface of the carbon layer 20, but is provided in a separate region, not between the carbon layer 20 and the thin film layer 42. It is also possible.
  • the second electrode layer 70 is an n-type semiconductor layer without being in contact with the carbon layer 20. It may be formed to be in contact with the thin film layer 42.
  • the thin film layer 42 may be formed to have a step, and the second electrode layer 70 may be located on an end portion where the light emitting structure layer 40 is not formed.
  • the thin film layer 42 is an n-type semiconductor layer and the light emitting structure layer 40 is formed of the quantum active layer 44 and the p-type semiconductor layer 46 in the above embodiments, the present invention is practiced. Examples are not limited to this structure alone.
  • the thin film layer 42 is formed of an n-GaN layer (a kind of n-type semiconductor layer), and the light emitting structure layer 40 includes an InGaN layer and a p-GaN layer (a kind of p-type semiconductor layer). It is also possible to form an undoped GaN layer between the microstructure 30 and the n-GaN layer to improve the lattice match between the microstructure 30 and the n-GaN layer. It is also possible to form a metal layer for ohmic contact between the electrode layers 50 to conduct electricity between the p-GaN layer and the first electrode layer 50.
  • the thin film layer 42 is a p-type semiconductor layer
  • the light emitting structure layer 40 is composed of a quantum active layer and an n-type semiconductor layer.
  • the first electrode layer 50 may be provided only in a partial region on the p-type semiconductor layer 46 (not shown). As such, when the first electrode layer 50 is provided only in a part of the region on the p-type semiconductor layer 46, a region in which the first electrode layer 50 is not located may function as a light emitting path, in particular, the first electrode layer. This is useful when 50 is not transparent.
  • the second electrode layer 70 may be provided only in a partial region on the surface of the carbon layer 20. The first electrode layer 50 and / or the second electrode layer 70 may be formed in a grid form.
  • FIGS. 8A and 8B are schematic diagrams illustrating a transfer process of graphene.
  • graphene is easily separated from the substrate and easily transferred. That is, the carbon layer 20 and the upper structures thereof may be separated from the lower substrate 10 (see FIG. 8A), and the separated carbon layer 20 and the upper structures may be separated from the other substrate 10a. Can be metastasized (see FIG. 8B).
  • the carbon layer 20 and the substrate 10 may be separated by only mechanical force, which is called a mechanical lift-off. It has been experimentally demonstrated that the carbon layer 20 and the structures above it can be separated from the substrate by mechanical lift off and transferred to other substrates, such as sapphire substrates, glass substrates, metal substrates, and resin substrates.
  • the carbon layer 20 when the carbon layer 20 includes a plurality of graphene, the carbon layer 20 itself may be separated into a portion of the graphene, and the remaining carbon layer 20 of the layer.
  • 9A to 9G are cross-sectional views sequentially illustrating steps of manufacturing a light emitting device according to an embodiment of the present invention.
  • the substrate 10 having the carbon layer 20 including graphene is prepared on the upper side, and the mask layer 80 is coated on the carbon layer 20.
  • the method of forming the carbon layer 20 including graphene on the substrate 10 may be chemical vapor deposition (CVD), but is not limited thereto.
  • CVD chemical vapor deposition
  • graphene may be physically or chemically separated from single crystal graphite.
  • RTCVD rapid heating chemical vapor deposition
  • PECVD plasma chemical vapor deposition
  • ICPCVD inductively coupled plasma chemical vapor deposition
  • MOCVD organic metal chemical vapor deposition
  • the carbon layer 20 is positioned on the substrate 10, but the carbon layer 20 itself may be used as the substrate without using the substrate 10.
  • the mask layer 80 is patterned to form a plurality of openings 90a.
  • the method of patterning the mask layer 80 is well known in the semiconductor manufacturing process, such as e-beam lithography, photolithography, laser interference lithography, or nanoimprint. Method can be used. In addition, a patterning method using a template such as anodized aluminum oxide or block copolymer may be used.
  • damage (not shown) is generated on the surface of the carbon layer 20 through the opening formed in the mask layer 80.
  • a method of generating damage there is a method of using a gas plasma or an ion beam, an electron beam, a proton beam, or a neutron beam as shown, but is not limited thereto.
  • Types of gas used for the gas plasma include O 2 , N 2 , Cl 2 , H, Ar, CF 4 , SF 6 , BCl 3 , ozone, and the like, but are not limited thereto.
  • the mask layer 80 is removed.
  • CVD chemical vapor deposition
  • sputtering thermal or electron beam evaporation, including organometallic chemical vapor deposition (CVD).
  • a physical growth method such as pulse laser deposition, and a vapor-phase transport process using a metal catalyst such as gold may be used.
  • a catalyst-free MOCVD a catalyst-free contamination can be prevented by not using a catalyst, and a fine structure 30 having excellent electrical and optical performance can be manufactured.
  • the surface of graphene is very chemically stable and inactive, making it difficult to grow thin films or microstructures on graphene. That is, since the material grows only in the surface defects or step edge (step edge) of the graphene, it was not possible to make the microstructure to the desired level in the prior art.
  • the position and density of the microstructure 30 have been adjusted by patterning and damage generation, it is not necessary to perform such a method.
  • microstructure 40 it is not necessary to generate damage on the carbon layer 20 to grow the microstructure 40 based on this.
  • the thin film layer 42 is formed so as to completely cover the microstructure 30.
  • Forming the light emitting structure layer 40 includes forming a quantum active layer 44 on the surface of the thin film layer 42, and forming a p-type semiconductor layer 46 on the surface of the quantum active layer 44. It may include a step.
  • the second electrode layer 70 is formed.
  • the present invention is not limited to the embodiment.
  • the second electrode layer 70 may be position between the carbon layer 20 and the thin film layer 42.
  • the second electrode layer 70 may be formed on the upper surface of the carbon layer 20, but may be provided in a separate region other than the carbon layer 20 and the thin film layer 42. It is also possible to provide the second electrode layer 70 on the thin film layer 42.
  • the light emitting device was actually manufactured using the method of manufacturing the light emitting device according to the present invention.
  • the graphene is mechanically separated from the single crystal graphite powder, and then transferred onto the sapphire substrate.
  • an oxygen plasma is applied to the graphene (oxygen partial pressure is 100 mTorr, applied current 50 mA).
  • 10A is an optical microscope photograph of graphene subjected to oxygen plasma treatment.
  • a zinc oxide microstructure is formed on the graphene by the non-catalyst MOCVD method.
  • High purity diethylzinc and oxygen are supplied as reactants for zinc oxide growth.
  • High purity argon was used as a carrier gas.
  • 10B is a scanning electron microscope (SEM) photograph showing the zinc oxide microstructures grown on graphene.
  • FIG. 10C is a scanning electron micrograph showing a gallium nitride thin film layer covering a zinc oxide microstructure.
  • a gallium nitride based pn homojunction light emitting structure layer was formed on the gallium nitride thin film layer. Specifically, an Si-doped n-GaN layer, a 3-cycle GaN / In x Ga 1-x N multiple quantum well (MQW; quantum active layer), and a Mg-doped p-GaN layer are deposited on the zinc oxide microstructure. Coaxial splicing.
  • FIG. 11 is a graph showing measurement results of room temperature photoluminescence spectra of a zinc oxide thin film layer in a light emitting device according to an embodiment of the present invention. It can be seen that photoluminescence peak value appears at 3.4 eV.
  • FIG. 12 is a graph illustrating measurement results of electroluminescence spectra at various applied voltages in the light emitting device according to the embodiment of the present invention. As the applied current increases from 8.1 mA to 8.1 mAfh, it can be seen that the peak value of the electric field emission shifts from 2.71 eV to 2.75 eV.
  • FIG. 13 is a graph showing a measurement result of a current-voltage characteristic curve in a light emitting device according to an embodiment of the present invention. It shows rectification at turn-on voltage of 4.5V and leakage current of 1x10 -5 A at -4V.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은, 그래핀을 포함하는 탄소층; 상기 탄소층에서 상측으로 성장된 복수의 미세 구조체; 상기 미세 구조체를 피복하는 박막층; 및 상기 박막층 상에 형성된 발광 구조층을 포함하는 발광소자를 제공한다.

Description

발광소자 및 그 제조방법
본 발명은 발광소자 및 그 제조방법에 관한 것이다.
발광소자의 일례로 발광 다이오드(LED; Light Emitting Diode)가 있다. 발광 다이오드는 화합물 반도체 단자에 전류를 흘려서 p-n접합 부근 혹은 활성층에서 전자와 홀(hole)의 결합에 의해 빛을 방출하는 소자이다. 최근 반도체 기술의 발전에 따라 발광 다이오드의 고품질화가 급격히 진행되고 있으며, 그 일례로 사파이어 기판 상에 유기금속 화학기상증착법(MOCVD)으로 III-IV족 질화물층을 형성함으로써, 고휘도의 청색 발광 다이오드를 구현하는 기술이 상용되고 있다.
이와 같이, 종래의 발광 다이오드는 주로 사파이어 기판 상에 화합물을 증착하여 제조되었다. 그러나, 사파이어 기판은 광투과성이나 기계적 강도는 좋은 반면에, 열전달율이 낮고 가공이 어려운 등의 단점이 있었다. 또한, 수직형 발광 다이오의 제작을 위해서는 레이저 리프트 오프 공정을 거쳐야 한다는 단점도 있었다.
사파이어 기판의 단점을 극복할 수 있는 대체 후보물질의 하나로서 그래핀(graphene)을 고려할 수 있다. 그래핀은 탄소 원자들이 서로 연결되어 벌집 모양의 2차원 평면 구조를 갖는 하나의 층을 말한다. 그래핀을 실험적으로 얻는 방법은, 2004년 Manchester University의 Ander K. Geim이 그래파이트로부터 그래핀을 역학적으로 분리해낸 것이 최초로 알려져 있으며, 그 이후 그래핀의 물리적, 화학적 성질에 대한 연구가 이어지고 있다. 최근에는 화학기상증착법(CVD)을 이용하여 30인치에 이르는 대형 기판에 그래핀을 성장하는 기술도 등장하였다. 이러한 그래핀이 두 층 이상 층상구조를 가지는 것이 그래파이트(graphite), 즉 흑연이다. 즉, 그래파이트의 한 층만을 분리하면 그래핀이 된다.
그래핀은 열 및 전기 전도도가 매우 우수하고, 화학적/기계적 안정성이 뛰어나며, 투명하다. 또한, 그래핀은 전자 이동도가 높고, 비저항이 낮으며, 표면적이 넓고, 상업적인 면에서도 탄소나노튜브(carbon nanotube)보다 유리하다. 또한, 그래핀 또는 그래핀을 포함하는 층상 구조의 그래파이트는 원래의 기판으로부터 쉽게 분리되어 다른 기판으로 이동(전이; transfer)할 수 있다.
이러한 장점에도 불구하고 그래핀을 반도체 소자로서 이용하는 데에는 제한이 있었다. 특히, 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어지기 때문에, 그래핀 상에 미세 구조물 또는 박막을 성장시키기가 매우 힘들었다.
본 발명은 전술한 배경기술 하에서 도출된 것으로, 그래핀을 이용한 발광소자 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나, 본원이 해결하고자 하는 과제는 이상에서 기술한 과제로 제한되지 않으며, 기술되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 측면에 의하면, 그래핀을 포함하는 탄소층; 상기 탄소층에서 상측으로 성장된 복수의 미세 구조체; 상기 미세 구조체를 피복하는 박막층; 및 상기 박막층 상에 형성된 발광 구조층을 포함하는 발광소자를 제공한다.
상기 목적을 달성하기 위한 본 발명의 제2 측면에 의하면, 그래핀을 포함하는 탄소층을 마련하는 단계; 상기 탄소층 상에서 상측으로 복수의 미세 구조체를 성장시키는 단계; 상기 미세 구조체를 피복하는 박막층을 형성하는 단계; 및 상기 박막층 상에 발광 구조층을 형성하는 단계를 포함하는 발광소자의 제조방법을 제공한다.
본 발명은 그래핀을 이용한 발광소자 및 그 제조방법을 제공한다. 구체적으로, 본 발명에 의하면, 그래핀의 상측으로 미세 구조체를 형성하고, 이 미세 구조체를 피복하는 박막층을 형성한 후, 이 박막층 상에 발광 구조층을 형성하게 된다. 발광소자를 분리하여 다양한 기판 상에 전이(transfer)하는 것이 가능하게 된다.
또한, 미세 구조체는 우수한 결정성을 가지므로, 전기적 성질 및 광학적 성질이 우수하며, 또한 미세 구조체 상에 형성된 고품질 박막을 이용하여 고효율의 발광소자를 제조할 수 있다.
또한, 그래핀은 전기 전도도가 우수하여 그래핀 또는 그래파이트를 하부 전극으로 사용가능하다. 또한, 그래핀은 열 전도도가 우수하여 열에 의한 발광소자의 성능저하를 방지할 수 있다. 그 외의 본 발명에 의한 효과는 명세서에서 기술하기로 한다.
도 1a는 본 발명의 일실시예에 의한 발광소자의 단면도, 도 1b는 그래핀을 개략적으로 나타낸 모식도, 도 1c는 양자 활성층을 나타낸 확대단면도이다.
도 2 내지 도 6은 본 발명의 다른 실시예에 의한 발광소자의 단면도이다.
도 7a 내지 도 7e는 미세 구조체의 여러가지 형상을 나타낸 사시도이다.
도 8a 및 도 8b는 그래핀의 전이(transfer) 프로세스를 나타낸 모식도이다.
도 9a 내지 도 9g는 본 발명의 일실시예에 의한 발광소자의 제조 단계를 순차적으로 나타낸 단면도이다.
도 10a는 산소 플라즈마 처리를 행한 그래핀을 나타낸 광학현미경 사진이다.
도 10b는 그래핀 상에 성장시킨 산화아연 미세 구조체를 나타낸 주사전자현미경(SEM) 사진이다.
도 10c는 산화아연 미세 구조체를 피복하는 질화갈륨 박막층을 나타낸 주사전자현미경 사진이다.
도 11은 본 발명의 일실시예에 의한 발광소자에서, 산화아연 박막층의 상온 광루미네선스(photoluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다.
도 12는 본 발명의 일실시예에 의한 발광소자에서, 다양한 인가 전압에 의한 전장 발광(electroluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다.
도 13은 본 발명의 일실시예에 의한 발광소자에서, 전류-전압 특성 곡선의 측정결과를 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 다른 부분 "상"에 존재한다고 할 때, 이는 어떤 부분이 다른 부분의 바로 위에(즉, 접촉하여) 존재하는 경우뿐 아니라, 그 중간에 다른 부재가 존재하는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1a는 본 발명의 일실시예에 의한 발광소자의 단면도, 도 1b는 그래핀을 개략적으로 나타낸 모식도, 도 1c는 양자 활성층을 나타낸 확대단면도이다.
도 1을 참고하면, 발광소자(1)는 기판(10), 탄소층(20), 미세 구조체(30), 박막층(42), 발광 구조층(40), 및 제1 전극(50)을 포함한다.
기판(10)은 금속, 유리, 수지 등의 어떠한 재료도 가능하다. 예컨대, 기판(10)의 재료로서, 실리콘, 실리콘카바이드, 비소화갈륨, 스피넬, 인화인듐, 인화갈륨, 인화알루미늄, 질화갈륨, 질화인듐, 질화알루미늄, 산화아연, 산화마그네슘, 산화알루미늄, 산화티타늄, 사파이어, 쿼츠, 파이렉스를 사용할 수 있으나, 이러한 재료로 한정되는 것은 아니다.
탄소층(20)은 기판(10) 상에 위치한다. 그러나, 탄소층(20)이 충분한 기계적 강도를 갖는 경우 기판(10)이 반드시 필요한 것은 아니며, 이 경우 별도의 기판(10)을 두지 않고 탄소층(20) 자체가 기판의 역할을 하게 할 수도 있다.
또한, 탄소층(20)은 기판(10)과 분리가능할 수 있다. 이로써, 탄소층(20) 및 그 상측의 구조물은 기판(10)과 분리되어 전이(transfer)될 수 있다. 이에 대한 상세는 후술하기로 한다.
탄소층(20)은 그래핀을 한 층 이상 포함한다. 그래핀은 도 1b에 도시된 바와 같이 탄소 원자들이 서로 연결되어 벌집 모양을 이루는 2차원 평면 구조의 물질이다. 그래핀은 다양한 구조를 가질 수 있으며, 이와 같은 구조는 그래핀 내에 포함될 수 있는 5 원환 및/또는 7 원환의 함량에 따라 달라질 수 있다.
미세 구조체(30)는 탄소층(20) 상의 임의의 지점에서 복수개 설치된다. 미세 구조체(30)는 대략 마이크로(micro) 또는 나노(nano) 스케일의 구조물로서, 그 크기 또는 형상에 특별한 제한이 있는 것은 아니다. 또한, 미세 구조체(30)는 탄소층(20)에서 상측으로 성장하여 형성된다. 이는 미세 구조체(30)가 탄소층(20)에 대해 반드시 수직으로 형성되어야 하는 것이 아니라, 미세 구조체(30)가 탄소층(20)과 접하는 부분을 시점으로 하여, 탄소층(20)의 판면에 대해 상방으로 쌓아가기(bottom-up) 방법으로 형성된다는 것을 의미한다.
쌓아가기 방법에 의해 제조된 미세 구조체(30)는 탄소층(20)과의 물질 상수(격자 상수나 열팽창 계수 등)의 차이에도 불구하고, 매우 낮은 전위 밀도를 가진 우수한 결정질로 성장할 수 있다. 따라서, 박막 증착과 식각 공정에 기반한 깎아내기(top-down) 방법으로 제조된 구조물보다 우수한 결정성과 전기적 및 광학적 성질을 가진다. 따라서, 미세 구조체(30) 상에 형성된 박막층(42)도 전기적 성질 및 광학적 성질이 우수하여, 고효율의 발광소자(1) 제조가 가능하다.
미세 구조체(30)는 탄소층(20)에 형성된 데미지(damage)로부터 상측으로 성장한 것일 수 있으며, 이에 대한 상세는 후술하기로 한다.
미세 구조체(30)의 재료는 특별히 한정되지 않으며, 예컨대 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨일 수 있다.
미세 구조체(30)의 형상에는 특별한 제한이 없으며, 예컨대 도 7a에 도시된 바와 같은 원기둥 형태의 미세 막대(30a), 도 7b에 도시된 바와 같은 다각기둥 형태의 미세 막대(30b), 도 7c에 도시된 바와 같은 미세 바늘(30c), 도 7d에 도시된 바와 같은 미세 튜브(30d), 도 7e에 도시된 바와 같은 미세 벽(30e)일 수 있다.
박막층(42)은 미세 구조체(30)를 피복하도록 형성된다. 즉, 박막층(42) 내에 미세 구조체(30)가 인입되어 있는 형태가 되도록, 미세 구조체(30) 및 박막층(42)이 마련된다. 미세 구조체(30)는 박막층(42)을 형성하기 위한 일종의 시드(seed)층의 역할을 하게 된다. 즉, 그래핀 또는 그래파이트 상에 박막을 적층하는 것은 매우 힘드나, 그래핀 또는 그래파이트 상에 미세 구조체(30)를 형성하고, 이 미세 구조체(30)를 시드로 하여 박막층(42)을 형성하는 것은 용이하다.
박막층(42)의 재료로는 질화갈륨 등의 질화물, 산화아연 등의 산화물 등이 될 수 있으나, 특별히 이에 한정되는 것은 아니다. 박막층(42)은, 미세 구조체(30)와의 정합을 위해 결정구조 및 격자상수가 미세 구조체(30)와 유사한 재료로 제조되는 것이 바람직하다. 또한, 박막층(42)을 발광을 위한 구조층, 예컨대 n형 반도체층으로 형성할 수 있다. n형 반도체층은 n형 불순물이 도핑된 반도체 물질로 제조된다. n형 불순물로는 실리콘, 게르마늄, 셀레늄, 텔루르, 또는 탄소가 사용될 수 있으며, 반도체 물질로는 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨이 사용될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
발광 구조층(40)은 박막층(42)의 상측에 위치할 수 있다. 발광 구조층(40)은 다층 박막 구조로 형성되며, 예컨대 양자 활성층(44), 및 p형 반도체층(46)을 포함할 수 있다. 한편, 박막층(42)이 n형 반도체층으로 형성될 경우, 박막층(42), 양자 활성층(44), 및 p형 반도체층(46)을 통틀어 발광 구조층으로 칭하거나, 이들을 반도체층, 또는 발광이종접합부라고 칭하는 것도 가능하다.
양자 활성층(44)은 박막층(42)의 표면 상에 형성되며, 인가 전압에 의해 광을 방출한다. 구체적으로, 양자 활성층(44)은 복수의 양자 장벽층(442)과 복수의 양자 우물층(444)이 교대로 적층되어 구성될 수 있으며(도 1c 참조), 전자와 정공의 재결합에 의해 발광하는 특성을 가진다. 양자 장벽층(442)은 질화갈륨, 질화인듐갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다. 또한, 양자 우물층(444)은 질화갈륨, 질화인듐갈륨, 질화알루미늄, 질화갈륨알루미늄, 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 또는 산화아연마그네슘망간으로 제조될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
p형 반도체층(46)은 양자 활성층(44)의 표면 상에 형성되며, p형 불순물이 도핑된 반도체 물질로 제조된다. p형 불순물로는 마그네슘, 아연 또는 베릴륨이 사용될 수 있으며, 반도체 물질로는 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨이 사용될 수 있으나, 이러한 재료로 한정되는 것은 아니다.
제1 전극층(50)은 발광 구조층(40) 상에 형성된다. 제1 전극층(50)은 도전성을 지닌 재료, 예컨대 Au, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등이 사용될 수 있다. 제1 전극층(50) 및 탄소층(20), 또는 후술하는 제2 전극층(70)이 리드 등을 통해 외부 전원에 연결됨으로써 발광소자(1)가 발광할 수 있게 된다.
이와 같이, 본 발명의 일실시예에 의한 발광소자에서는, 그래핀을 포함하는 탄소층(20)을 이용함으로써 발광소자의 물리적/화학적 성질이 비약적으로 향상된다. 이는 그래핀의 다음과 같은 성질 때문이다.
먼저, 그래핀은 전기 전도도가 매우 우수하다. 따라서, 그래핀을 포함하는 탄소층(20) 자체를 전극으로 이용하여도 되며, 탄소층(20)에 별도의 전극을 설치하더라도 접촉 저항이 작다. 탄소층(20) 자체를 전극으로 이용할 경우, 별도의 전극을 설치하는 경우에 비해 구조가 간단하여, 공정 비용과 시간이 절약된다.
또한, 그래핀은 열 전도도가 우수하다. 따라서 발광소자(1)의 열방출 특성이 우수하여 고출력 소자의 제조가 용이하다. 이는, 종래 사파이어 기판을 기초로 하는 발광소자(1)에 비해 특히 우수한 특성 중의 하나이다.
또한, 그래핀은 화학적, 기계적 안정성이 뛰어나며, 특히 가요성과 연성을 지닌다. 그리고, 그래핀을 포함하는 탄소층(20)은 투명하게 제조가능하다.
또한, 그래핀 및 그 위의 구조물은 기판(10)과 분리되어 전이될 수 있다. 기존의 발광소자의 제조시에는, 소재 준비(성장, 증착 등) 과정에서 물질 상수에 의해 기판 선택에 제약이 있었다. 그러나, 그래핀은 쉽게 분리되어 전이 가능하므로, 기판 선택의 제약이 전혀 없다. 즉, 그래핀 및 그 위의 구조물을 원래의 기판과 분리하여 원하는 특성을 갖는 다른 기판 상으로 전이할 수 있다. 예컨대, 유연하고 변경 가능한 고분자 기판이라든가, 투명한 기판, 또는 열전도성이 우수한 기판으로 옮기는 등의 전이가 자유롭다.
또한, 탄소층(20) 상에 길게 연장된 미세 구조체(30)를 따라 전자가 이송되므로, 이송 효율이 우수하다. 또한, 제1 전극층(50)과 발광 구조층(40)이 면접촉을 하게 되므로 접촉 저항이 작아지게 된다.
도 2 내지 도 5는 본 발명의 다른 실시예에 의한 발광소자의 단면도이다. 앞서 설명한 실시예와 동일한 구성에 대해서는 동일한 도면부호를 부여하였으며, 이에 대한 중복 설명은 생략하기로 한다.
먼저, 도 2를 참조하면, 본 실시예에서는 미세 구조체(30)를 피복하는 박막층(60)이 형성되고, 이 박막층(60) 상에 발광 구조층(40)이 형성된다. 앞의 실시예와 다른 점은, 박막층(60)이 n형 반도체층이 아니라는 점이다. 즉, 발광 구조층(40)이 n형 반도체층(42), 양자 활성층(44), 및 p형 반도체층(46)을 포함하고 있다.
다음으로, 도 3에 도시된 바와 같이, 탄소층(20)의 하면에 제2 전극층(70)이 형성될 수 있다. 제2 전극층(70)은 탄소층(20)과 면접촉하기 때문에 접촉 저항이 작다. 제2 전극층(70)으로는, 제1 전극층(50)과 마찬가지로, 도전성을 지닌 재료, 예컨대 Au, Ni, Ti, Cr 등의 금속, ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum zinc oxide), IZTO(indium zinc tin oxide) 등의 투명전도성산화물(TCO), 도전성 폴리머, 그래핀 등이 사용될 수 있다.
다른 방안으로서, 도 4에 도시된 바와 같이, 탄소층(20)과 박막층(42)의 사이에 제2 전극층(70)을 형성하는 것도 가능하다.
다른 방안으로써, 도 5에 도시된 바와 같이, 제2 전극층(70)이 탄소층(20)의 상면에 형성되되, 탄소층(20)과 박막층(42)의 사이가 아닌 별도의 영역에 설치되는 것도 가능하다.
한편, 지금까지의 실시예에서는 모두 제2 전극층(70)이 탄소층(20)과 접하여 형성되는 것으로 설명하였으나, 제2 전극층(70)이 탄소층(20)과 접하지 않고 n형 반도체층인 박막층(42)과 접하도록 형성되는 것도 가능하다. 예컨대, 도 6에 도시된 바와 같이, 박막층(42)이 단차를 가지도록 형성되고, 제2 전극층(70)이 발광 구조층(40)이 형성되어 있지 않은 단부 상에 위치하는 것도 가능하다.
한편, 지금까지의 실시예에서는 박막층(42)이 n형 반도체층이고, 발광 구조층(40)이 양자 활성층(44) 및 p형 반도체층(46)으로 이루어진 것으로 도시되어 있으나, 본 발명의 실시예가 이러한 구조만으로 한정되는 것은 아니다. 예컨대, 박막층(42)은 n-GaN층(n형 반도체층의 일종)으로 형성되고, 발광 구조층(40)이 InGaN층, 및 p-GaN층(p형 반도체층의 일종)을 포함하는 경우, 미세 구조체(30)와 n-GaN층의 사이에는 미세 구조체(30)와 n-GaN층의 격자 정합을 향상시키기 위해 도핑되지 않은 GaN층을 형성하는 것도 가능하며, p-GaN층과 제1 전극층(50) 사이에는 p-GaN층과 제1 전극층(50) 간의 통전을 위해 오믹 접촉(Ohmic contact)용 금속층을 형성하는 것도 가능하다.
또한, 박막층(42)이 p형 반도체층이고, 발광 구조층(40)이 양자 활성층 및 n형 반도체층으로 이루어지는 것도 가능하다.
한편, 제1 전극층(50)이 p형 반도체층(46) 상의 일부 영역에만 마련되는 것도 가능하다(미도시). 이와 같이 제1 전극층(50)이 p형 반도체층(46) 상의 일부 영역에만 마련되는 경우에는, 제1 전극층(50)이 위치하지 않는 영역이 발광통로로서 기능할 수 있으며, 이는 특히 제1 전극층(50)이 투명하지 않은 경우에 유용하다. 또한, 도시하지는 않았으나 제2 전극층(70)도 탄소층(20)의 표면 상에서 일부 영역에만 마련되는 것이 가능하다. 제1 전극층(50) 및/또는 제2 전극층(70)은 그리드(grid) 형태로 형성될 수도 있다.
도 8a 및 도 8b는 그래핀의 전이(transfer) 프로세스를 나타낸 모식도이다. 전술한 바와 같이, 그래핀은 기판으로부터 분리되어 전이되기가 용이하다. 즉, 탄소층(20) 및 그 상측의 구조물들은 하부의 기판(10)과 분리될 수 있으며(도 8a 참조), 이 분리된 탄소층(20) 및 그 상측의 구조물들은 다른 기판(10a)에 전이될 수 있다(도 8b 참조). 탄소층(20)과 기판(10)은 역학적 힘만으로도 분리될 수 있으며, 이를 역학적 리프트오프(mechanical lift-off)라 한다. 탄소층(20) 및 그 상측의 구조물들을 역학적 리프트 오프에 의해 기판으로부터 분리하여 다른 기판, 예컨대 사파이어 기판, 유리 기판, 금속 기판, 및 수지 기판으로 전이할 수 있음이 실험적으로 입증되었다.
한편, 탄소층(20)이 복수층의 그래핀을 포함할 경우, 탄소층(20) 자체가 한 층의 그래핀, 및 나머지 탄소층(20)을 이루는 부분으로 분리되는 것도 가능하다.
이상 본 발명의 실시예에 의한 발광소자의 구성을 설명하였다. 이하에서는 발광소자의 제조방법의 일실시예를 도면을 참고하여 설명하기로 한다.
도 9a 내지 도 9g는 본 발명의 일실시예에 의한 발광소자의 제조 단계를 순차적으로 나타낸 단면도이다.
먼저, 도 9a에 도시된 바와 같이, 그래핀을 포함하는 탄소층(20)이 상측에 형성된 기판(10)을 준비하고, 탄소층(20) 상에 마스크층(80)을 도포한다. 기판(10) 상에 그래핀을 포함하는 탄소층(20)을 형성하는 방법은 화학기상증착법(CVD)일 수 있으나, 이러한 방법으로 한정되는 것은 아니다. 예컨대, 단결정 그래파이트로부터 물리적 또는 화학적으로 그래핀을 분리하여 사용할 수도 있다. 한편, 화학기상증착법으로는 일반적인 CVD법 이외에도, RTCVD(급속가열 화학기상증착법, PECVD(플라즈마 화학기상증착법), ICPCVD(유도결합형 플라즈마 화학기상증착법), MOCVD(유기금속 화학기상증착법) 등이 사용될 수 있다.
한편, 본 실시예에서는 기판(10) 상에 탄소층(20)이 위치하는 것으로 설명하였으나, 기판(10)을 사용하지 않고 탄소층(20) 자체를 기판으로서 사용하는 것도 가능하다.
다음으로, 도 9b에 도시된 바와 같이, 마스크층(80)을 패터닝하여 복수개의 개구부(90a)를 형성한다. 마스크층(80)을 패터닝하는 방법은 반도체 제조공정에서 잘 알려져 있으며, 예컨대 전자빔 리소그래피(e-beam lithography), 포토리소그래피(photolithography), 레이저 간섭 리소그래피(laser interference lithography) 또는 나노임프린트(nanoimprint) 등의 방법을 사용할 수 있다. 또한, 양극산화알루미늄(anodic aluminum oxide) 또는 블록공중합체(block copolymer) 등의 탬플릿(template)을 이용한 패터닝 방법도 사용할 수 있다.
다음으로, 도 9c에 도시된 바와 같이, 마스크층(80)에 형성된 개구부를 통해 탄소층(20)의 표면에 데미지(damage)(미도시)를 생성시킨다. 데미지를 생성하는 방법으로는, 도시된 바와 같이 가스 플라즈마를 사용하거나 이온빔(ion beam), 전자빔, 양성자빔, 또는 중성자빔을 사용하는 방법이 있으나, 이에 한정되는 것은 아니다. 가스 플라즈마에 이용되는 가스의 종류로는 O2, N2, Cl2, H, Ar, CF4, SF6, BCl3, 오존 등이 있으나, 이에 한정되는 것은 아니다.
다음으로, 도 9d에 도시된 바와 같이, 데미지로부터 미세 구조체(30)를 성장시킨 후, 마스크층(80)을 제거한다.
탄소층(20) 상에 미세 구조체(30)를 성장시키는 방법으로는, 유기금속 화학기상증착법을 포함하는 화학기상증착법(CVD), 스퍼터링(sputtering), 열 또는 전자빔 증발법(thermal or electron beam evaporation), 펄스레이저 증착법(pulse laser deposition) 등과 같은 물리적 성장법, 및 금과 같은 금속촉매를 이용하는 기상 이송법(vapor-phase transport process) 등을 사용할 수 있다. 무촉매 유기금속 화학기상증착법(catalyst-free MOCVD)을 사용할 경우, 촉매를 사용하지 않음으로 인해 촉매에 의한 오염을 방지할 수 있으며, 전기적, 광학적 성능이 우수한 미세 구조체(30)의 제조가 가능하다.
일반적으로 그래핀의 표면은 화학적으로 매우 안정하고 반응성이 떨어져 그래핀 상에 박막이나 미세 구조물을 성장시키기가 매우 힘들다. 즉, 그래핀의 표면 결함이나 스텝 엣지(step edge) 부분에서만 소재가 성장하므로, 종래에는 원하는 수준으로 미세 구조물을 만드는 것이 불가능하였다.
그러나, 본 발명의 실시예에 의한 발광소자의 제조방법에 의하면, 그래핀의 표면에 인위적으로 데미지를 줌으로써, 이 데미지를 기점으로 핵성성(nucleation) 및 성장(growth)이 일어나게 된다. 따라서, 그래핀 상에 미세 구조체를 생성하는 것이 가능할 뿐만 아니라, 미세 구조체의 위치 및 밀도 조절도 용이하게 이루어진다.
한편, 지금까지는 패터닝 및 데미지의 생성을 통해 미세 구조체(30)의 위치 및 밀도 조절을 행하였으나, 반드시 이러한 방법을 행할 필요가 있는 것은 아니다. 예컨대, 마스크층(80)을 사용하지 않고 탄소층(20) 상에 직접 가스 플라즈마 식각을 행하여 무작위적으로 탄소층(20)에 데미지를 형성하는 것도 가능하다. 또한, 마스크층(90)을 사용하지 않고 탄소층(20) 상에 이온빔을 주사하는 것도 가능하며, 이 경우 이온빔의 주사 위치를 조절하면 마스크층을 사용하지 않고서도 미세 구조체(40)의 위치 및 밀도 조절을 행하는 것이 가능하다.
또한, 반드시 탄소층(20) 상에 데미지를 생성시켜 이를 기점으로 미세 구조체(40)를 성장시켜야 하는 것도 아니다. 예컨대, 온도 및 압력 등의 공정 조건을 적절히 선택함으로써 탄소층(20) 상에 직접 미세 구조체(40)를 성장시키는 것도 가능하다.
다음으로, 도 9e에 도시된 바와 같이, 미세 구조체(30)를 완전히 피복하도록 박막층(42)을 형성한다..
다음으로, 도 9f에 도시된 바와 같이, 박막층(42)의 표면 상에 발광 구조층(40) 및 제1 전극층(50)을 차례로 형성한다. 발광 구조층(40)을 형성하는 단계는, 박막층(42)의 표면 상에 양자 활성층(44)을 형성하는 단계, 및 양자 활성층(44)의 표면 상에 p형 반도체층(46)을 형성하는 단계를 포함할 수 있다.
마지막으로, 도 9g에 도시된 바와 같이, 탄소층(20)의 하면에 위치한 기판(10)을 제거한 후, 제2 전극층(70)을 형성한다.
이상, 본 발명의 일실시예에 의한 발광소자의 제조방법을 설명하였으나, 본 발명이 이러한 실시예로 한정되는 것은 아니다. 예컨대, 제2 전극층(70)을 형성하지 않고 그래핀을 포함하는 탄소층(20) 자체를 전극으로서 이용하는 것도 가능하다.
또한, 제2 전극층(70)을 탄소층(20)과 박막층(42)의 사이에 위치시키는 것도 가능하다. 또한, 제2 전극층(70)을 탄소층(20)의 상면에 형성하되, 탄소층(20)과 박막층(42)의 사이가 아닌 별도의 영역에 설치하는 것도 가능하다. 또한, 박막층(42) 상에 제2 전극층(70)을 설치하는 것도 가능하다.
<실험예>
본 발명에 의한 발광소자의 제조방법을 이용하여 실제로 발광소자를 제조하였다.
먼저, 단결정 그래파이트 파우더로부터 역학적으로 그래핀을 분리해낸 후, 이를 사파이어 기판 상에 전이한다. 다음으로, 그래핀에 산소 플라즈마를 가한다(산소 부분압은 100mTorr, 인가전류 50mA). 도 10a는 산소 플라즈마 처리를 행한 그래핀을 나타낸 광학현미경 사진이다.
다음으로, 무촉매 MOCVD 방법으로 그래핀 상에 산화아연 미세 구조체를 형성한다. 산화아연 성장을 위해 반응물로서 고순도 디에틸아연(diethylzinc) 및 산소를 공급한다. 캐리어 가스로는 고순도 아르곤을 이용하였다. 도 10b는 그래핀 상에 성장시킨 산화아연 미세 구조체를 나타낸 주사전자현미경(SEM) 사진이다.
다음으로, 미세 구조체를 덮도록 질화갈륨(GaN) 박막층이 적층된다. 도 10c는 산화아연 미세 구조체를 피복하는 질화갈륨 박막층을 나타낸 주사전자현미경 사진이다.
다음으로, 질화갈륨 박막층 상에 질화갈륨계 p-n 동종접합(homojunction) 발광 구조층을 형성하였다. 구체적으로는, Si이 도핑된 n-GaN층, 3주기 GaN/InxGa1-xN 다중 양자우물(MQW; 양자 활성층), 및 Mg이 도핑된 p-GaN층을 산화아연 미세 구조체 상에 동축 접합시켰다.
도 11은 본 발명의 일실시예에 의한 발광소자에서, 산화아연 박막층의 상온 광루미네선스(photoluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다. 3.4 eV에서 광루미네선스 피크치가 나타남을 알 수 있다.
도 12는 본 발명의 일실시예에 의한 발광소자에서, 다양한 인가 전압에 의한 전장 발광(electroluminescence) 스펙트럼의 측정결과를 나타낸 그래프이다. 인가전류가 1.7 mA에서 8.1 mAfh 증가함에 따라 전장 발광의 피크치가 2.71 eV에서 2.75 eV로 시프트함을 알 수 있다.
도 13은 본 발명의 일실시예에 의한 발광소자에서, 전류-전압 특성 곡선의 측정결과를 나타낸 그래프이다. 4.5V의 턴온 전압(turn-on voltage)에서 정류특성을 나타내며, -4V에서 1×10-5A의 누설전류를 나타낸다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (22)

  1. 그래핀을 포함하는 탄소층;
    상기 탄소층에서 상측으로 성장된 복수의 미세 구조체;
    상기 미세 구조체를 피복하는 박막층; 및
    상기 박막층 상에 형성된 발광 구조층
    을 포함하는 발광소자.
  2. 제1항에 있어,
    상기 발광 구조층 상에 형성된 제1 전극층을 더 포함하는 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 탄소층의 하부에 위치한 기판을 더 포함하는 발광소자.
  4. 제3항에 있어서,
    상기 탄소층과 상기 기판은 분리가능한 것인 발광소자.
  5. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 상기 탄소층에 형성된 데미지(damage)로부터 상측으로 성장된 것인 발광소자.
  6. 제1항 또는 제2항에 있어서,
    상기 탄소층의 표면 상에 형성된 제2 전극층을 더 포함하는 발광소자.
  7. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 미세 막대, 미세 바늘, 미세 튜브, 및 미세 벽으로 이루어진 군에서 선택되는 구조체를 포함하는 발광소자.
  8. 제1항 또는 제2항에 있어서,
    상기 발광 구조층은, n형 반도체층, p형 반도체층, 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 양자 활성층을 포함하는 발광소자.
  9. 제8항에 있어서,
    상기 n형 반도체층은, 실리콘, 게르마늄, 셀레늄, 텔루르, 및 탄소로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하고,
    상기 p형 반도체층은 마그네슘, 아연, 및 베릴륨으로 이루어진 군에서 선택된 하나 이상의 불순물이 도핑된 질화갈륨, 질화알루미늄, 질화갈륨알루미늄, 또는 질화인듐갈륨을 포함하는 발광소자.
  10. 제1항 또는 제2항에 있어서,
    상기 미세 구조체는 산화아연, 산화아연마그네슘, 산화아연카드뮴, 산화아연마그네슘카드뮴, 산화아연베릴륨, 산화아연마그네슘베릴륨, 산화아연망간, 산화아연마그네슘망간, 질화갈륨, 잘화알루미늄, 질화갈륨알루미늄, 및 질화인듐갈륨으로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 발광소자.
  11. 제1항 또는 제2항에 있어서,
    상기 박막층은 n형 반도체층을 포함하며, 상기 발광 구조층은 양자 활성층 및 p형 반도체층을 포함하는 것인 발광소자.
  12. 그래핀을 포함하는 탄소층을 마련하는 단계;
    상기 탄소층 상에서 상측으로 복수의 미세 구조체를 성장시키는 단계;
    상기 미세 구조체를 피복하는 박막층을 형성하는 단계; 및
    상기 박막층 상에 발광 구조층을 형성하는 단계
    를 포함하는 발광소자의 제조방법.
  13. 제12항에 있어서,
    상기 발광 구조층을 형성하는 단계 후에, 상기 발광 구조층 상에 제1 전극층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  14. 제12항 또는 제13항에 있어서,
    상기 탄소층을 마련하는 단계는, 기판 상에 상기 그래핀을 포함하는 탄소층을 마련하는 단계인 것인 발광소자의 제조방법.
  15. 제12항 또는 제13항에 있어서,
    상기 미세 구조체를 성장시키는 단계는,
    상기 탄소층 상에 데미지(damage)를 생성하는 단계; 및
    상기 데미지로부터 상기 미세 구조체를 상측으로 성장시키는 단계를 포함하는 것인 발광소자의 제조방법.
  16. 제15항에 있어서,
    상기 데미지를 생성하는 단계는,
    상기 탄소층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계; 및
    상기 개구부를 통해 상기 탄소층에 데미지를 생성하는 단계
    를 포함하는 것인 발광소자의 제조방법.
  17. 제15항에 있어서,
    상기 데미지를 생성하는 단계는, 가스 플라즈마, 이온빔, 전자빔, 양성자빔, 및 중성자빔 중 하나 이상의 방법을 이용하는 단계인 것인 발광소자의 제조방법.
  18. 제16항에 있어서,
    상기 마스크층을 패터닝하여 복수개의 개구부를 형성하는 단계는, 전자빔 리소그래피, 포토리소그래피, 레이저 간섭 리소그래피, 나노임프린트, 및 탬플릿 중 하나 이상의 방법을 이용하는 단계인 것인 발광소자의 제조방법.
  19. 제12항 또는 제13항에 있어서,
    상기 발광 구조층을 형성하는 단계 후에, 상기 탄소층의 표면 상에 제2 전극층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  20. 제12항 또는 제13항에 있어서,
    상기 발광 구조층은, n형 반도체층, p형 반도체층, 및 상기 n형 반도체층과 상기 p형 반도체층 사이에 위치하는 양자 활성층을 포함하는 것인 발광소자의 제조방법.
  21. 제12항 또는 제13항에 있어서,
    상기 박막층은 n형 반도체층을 포함하며, 상기 발광 구조층은 양자 활성층 및 p형 반도체층을 포함하는 것인 발광소자의 제조방법.
  22. 제12항 또는 제13항에 있어서,
    상기 미세 구조체는 미세 막대, 미세 바늘, 미세 튜브, 및 미세 벽으로 이루어진 군에서 선택되는 구조체를 포함하는 발광소자의 제조방법.
PCT/KR2011/007461 2010-10-07 2011-10-07 발광소자 및 그 제조방법 WO2012047069A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/877,951 US9166101B2 (en) 2010-10-07 2011-10-07 Light-emitting element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0097842 2010-10-07
KR1020100097842A KR101217210B1 (ko) 2010-10-07 2010-10-07 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
WO2012047069A2 true WO2012047069A2 (ko) 2012-04-12
WO2012047069A3 WO2012047069A3 (ko) 2012-05-31

Family

ID=45928258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/007461 WO2012047069A2 (ko) 2010-10-07 2011-10-07 발광소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US9166101B2 (ko)
KR (1) KR101217210B1 (ko)
WO (1) WO2012047069A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249248A (zh) * 2013-04-28 2013-08-14 西安交通大学 复合基板、制造方法及基于该复合基板的led垂直芯片结构
CN103258926A (zh) * 2013-04-28 2013-08-21 西安交通大学 一种led垂直芯片结构及制作方法
CN103378236A (zh) * 2012-04-25 2013-10-30 清华大学 具有微构造的外延结构体
EP2722889A3 (en) * 2012-10-18 2016-03-23 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231053B2 (en) 2013-06-25 2016-01-05 Honeywell International Inc. Light emitting diodes having zinc oxide fibers over silicon substrates
TWI487932B (zh) * 2013-11-21 2015-06-11 Global Wafers Co Ltd 光學元件及其製造方法
KR20150081202A (ko) * 2014-01-03 2015-07-13 삼성전자주식회사 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법
US9419081B2 (en) 2014-08-21 2016-08-16 Honeywell International Inc. Reusable substrate bases, semiconductor devices using such reusable substrate bases, and methods for making the reusable substrate bases
BR112018000612A2 (pt) * 2015-07-13 2018-09-18 Crayonano As nanofios ou nanopirâmides cultivados sobre um substrato grafítico
WO2022215891A1 (ko) * 2021-04-06 2022-10-13 주식회사 디플랫 Led 구조체 제조방법 및 이를 이용한 led 구조체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038059A (ko) * 2004-10-29 2006-05-03 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20080102028A (ko) * 2007-05-17 2008-11-24 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
KR20090003526A (ko) * 2007-06-14 2009-01-12 삼성전자주식회사 그래핀을 이용한 적외선 발광소자
KR20090123951A (ko) * 2007-03-13 2009-12-02 위스콘신 얼럼나이 리서어치 화운데이션 그래파이트계 광전지
KR20100074442A (ko) * 2008-12-24 2010-07-02 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636915B1 (ko) * 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101217209B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8648328B2 (en) * 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038059A (ko) * 2004-10-29 2006-05-03 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20090123951A (ko) * 2007-03-13 2009-12-02 위스콘신 얼럼나이 리서어치 화운데이션 그래파이트계 광전지
KR20080102028A (ko) * 2007-05-17 2008-11-24 삼성코닝정밀유리 주식회사 실리콘 기판 상에 ＧａＮ 단결정의 성장 방법, ＧａＮ기반의 발광소자의 제조방법 및 ＧａＮ 기반의 발광소자
KR20090003526A (ko) * 2007-06-14 2009-01-12 삼성전자주식회사 그래핀을 이용한 적외선 발광소자
KR20100074442A (ko) * 2008-12-24 2010-07-02 경희대학교 산학협력단 그래핀을 이용한 가변 에너지 가시광 방출 투과 광소자 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378236A (zh) * 2012-04-25 2013-10-30 清华大学 具有微构造的外延结构体
EP2722889A3 (en) * 2012-10-18 2016-03-23 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
US9548416B2 (en) 2012-10-18 2017-01-17 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
CN103249248A (zh) * 2013-04-28 2013-08-14 西安交通大学 复合基板、制造方法及基于该复合基板的led垂直芯片结构
CN103258926A (zh) * 2013-04-28 2013-08-21 西安交通大学 一种led垂直芯片结构及制作方法

Also Published As

Publication number Publication date
US20130187127A1 (en) 2013-07-25
US9166101B2 (en) 2015-10-20
WO2012047069A3 (ko) 2012-05-31
KR101217210B1 (ko) 2012-12-31
KR20120036131A (ko) 2012-04-17

Similar Documents

Publication Publication Date Title
WO2012047068A2 (ko) 발광소자 및 그 제조방법
WO2012047069A2 (ko) 발광소자 및 그 제조방법
US9773761B2 (en) Ultra-small LED electrode assembly and method for manufacturing same
WO2009123401A1 (ko) 발광소자 및 그 제조방법
TWI282616B (en) Light emitting device having a plurality of light emitting cells and method of fabricating the same
US7956370B2 (en) Silicon based solid state lighting
WO2012057504A2 (ko) 태양전지 및 그 제조 방법
WO2012070784A2 (en) Light emitting device and method of fabricating the same
WO2010101332A1 (ko) 발광소자
WO2012057512A2 (ko) 화합물 반도체 장치 및 그 제조 방법
US20060197436A1 (en) ZnO nanotip electrode electroluminescence device on silicon substrate
WO2011025291A2 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
WO2013032268A1 (ko) 전자 소자 및 그 제조 방법
WO2014126300A1 (ko) 나노 구조체 및 이를 포함하는 나노 디바이스
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2012118250A1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 및 그 제조 방법
US20130143342A1 (en) Method for making light emitting diode
WO2012057506A2 (ko) 태양전지 및 그 제조 방법
WO2009093846A2 (ko) 발광소자의 제조방법
WO2013157875A1 (ko) 고효율 발광다이오드 제조방법
WO2014157772A2 (ko) 그래핀에 의하여 광증폭된 발광 소자 및 이의 제조방법
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR20120029256A (ko) 반도체 발광소자 및 이를 제조하는 방법
WO2014042461A1 (ko) 고휘도 질화물 발광소자 및 그 제조 방법
KR101625226B1 (ko) 질소의 확산을 이용하는 동종접합 광소자 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830954

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 13877951

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11830954

Country of ref document: EP

Kind code of ref document: A2