KR20150081202A - 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법 - Google Patents

그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법 Download PDF

Info

Publication number
KR20150081202A
KR20150081202A KR1020140000931A KR20140000931A KR20150081202A KR 20150081202 A KR20150081202 A KR 20150081202A KR 1020140000931 A KR1020140000931 A KR 1020140000931A KR 20140000931 A KR20140000931 A KR 20140000931A KR 20150081202 A KR20150081202 A KR 20150081202A
Authority
KR
South Korea
Prior art keywords
layer
oxide
graphene
graphene layer
material layer
Prior art date
Application number
KR1020140000931A
Other languages
English (en)
Inventor
정성준
박성준
신현진
구예현
김형섭
양재현
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020140000931A priority Critical patent/KR20150081202A/ko
Priority to US14/588,734 priority patent/US11062818B2/en
Publication of KR20150081202A publication Critical patent/KR20150081202A/ko
Priority to KR1020210082445A priority patent/KR102386842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Abstract

그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법이 개시된다. 개시된 적층 구조체는 그래핀층 상에 원자층 증착법에 의하여 물질층을 형성하고자 하는 경우, 그래핀층 상에 선형 프리커서를 이용하여 시드층으로서의 중간층을 형성시킬 수 있다.

Description

그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법{Stacking structure having material layer on graphene layer and method of forming material layer on graphene layer}
개시된 실시예는 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법에 관한 것이다.
그래핀은 전기적/기계적/화학적인 특성이 매우 안정적이고 뛰어날 뿐만 아니라 우수한 전도성을 가져 그래핀을 이용한 나노 소자에 많은 연구가 진행되고 있다. 그래핀(graphene)이 발견된 이후, 전기적, 기계적으로 우수한 특성으로 인해 많은 분야에서 차세대 소재로 각광받고 있다.
그래핀은 탄소 원자가 평면에 6각형으로 연결되어 있는 물질로 그 두께가 원자 한 층에 불과할 정도로 얇다. 반도체로 주로 쓰는 단결정 실리콘보다 100배 이상 빠르게 전기를 통하며 100,000 cm2/Vs 이상의 매우 높은 캐리어 이동도(carrier mobility)를 지닌 것으로 알려져 있다. 그리고 구리보다 100배 많은 전기를 흘려도 큰 무리가 없는 것으로 알려져 있어 전자 회로의 기초 소재로 관심을 받고 있다.
그래핀은 제로 갭 반도체(zero gap semiconductor) 물질로서, 채널 폭을 10nm 이하로 되도록 그래핀 나노리본(graphene nanoribbon: GNR)을 제작하는 경우 크기 효과(size effect)에 의하여 밴드갭이 형성되어 상온에서 작동이 가능한 전자 소자를 제작할 수 있다.
본 발명의 예시적인 실시예들은 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핑층 상에 물질층을 형성하는 방법을 제공한다.
개시된 실시예에서는,
그래핀층;
상기 그래핀층 상에 선형 프리커서를 이용하여 형성된 중간층; 및
상기 중간층 상에 원자층 증착법에 의하여 형성된 물질층;을 포함하는 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체를 제공한다.
상기 중간층은 금속을 포함하는 물질로 형성된 그래핀층 상에 형성된 물질층을 포함할 수 있다.
상기 중간층은 금속 산화물로 형성된 그래핀층 상에 형성된 물질층을 포함할 수 있다.
상기 선형 프리커서는 Diethylzinc, (Be(N(SiMe3)2)2, Co(N(SiEtMe2)2)2, Fe(N(SiMe3)2)2, Ge(NtBu2)2, Ge(NtBuSiMe3)2, Ni(N(SiMe3)2)2 또는 Sn(NtBuSiMe3)2일 수 있다.
상기 중간층의 두께는 0.1 내지 5nm인 그래핀층 상에 형성될 수 있다.
상기 물질층은 high-k 물질로 형성될 수 있다.
상기 물질층은 Al 산화물, Ti 산화물, Hf 산화물, W 산화물, Ta 산화물, Ru 산화물, Zr 산화물 또는 Zn 산화물로 형성될 수 있다.
또한, 본 발명의 실시예에서는, 그래핀층을 형성하는 단계;
상기 그래핀층 표면에 선형 프리커서를 이용하여 중간층을 형성하는 단계; 및
상기 중간층 상에 원자층 증착법에 의하여 물질층을 형성하는 단계;를 포함하는 그래핀층 상에 물질층을 형성하는 방법을 제공한다.
개시된 실시예에 따르면, 선형 프리커서를 이용하여 그래핀층 표면에 흡착 영역들의 밀도를 증가시킬 수 있다. 그래핀층 표면에 흡착 영역들의 밀도를 증가시켜 중간층을 형성함으로써, 그래핀층 상에 유전체층을 용이하게 형성시킬 수 있다.
개시된 실시예에 따르면, 그래핀층 상에 유전체층을 포함하는 구조를 용이하게 형성함으로써, 다양한 전자 소자로서의 활용성을 증대시킬 수 있다.
도 1은 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 그래핀층 상에 물질층을 형성하는 방법을 나타낸 순서도이다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 그래핀층 상에 물질층을 형성하는 공정을 개략적으로 나타낸 단면도이다.
도 4a 및 도 4b는 선형 프리커서의 예로서 Dietylzinc의 분자 구조도를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 전자 소자의 일예를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성시키는 방법에 대해 상세히 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것일 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
도 1은 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체를 나타낸 단면도이다.
도 1을 참조하면, 그래핀층(12) 표면 상에 중간층(14)이 형성되며, 중간층(14) 상에는 소정의 물질층(16)이 형성될 수 있다.
그래핀층(12)을 이루는 그래핀은 수개의 탄소원자들이 상호 공유결합을 지니며 연결되어 폴리시클릭 방향족 분자를 형성한 것이다. 이처럼 공유결합으로 연결된 탄소원자들은 기본 반복단위로서 6원환을 형성하나, 5원환이나 7원환을 더 포함하는 것도 가능하다. 그래핀층(15)은 단일막(single layer) 구조의 그래핀이나 단일막의 그래핀이 다수 적층된 다층막 구조로 형성된 것일 수 있다.
그래핀층(12)의 표면은 다른 물질들이 흡착될 수 있는 흡착 영역이 적어서 특히, 원자층 증착법(atomic layer deposition: ALD)으로 물질막을 형성하기 용이하지 않을 수 있다. 구체적으로 설명하면, 그래핀층(12)의 표면에 원자층 증착법으로 물질층(16)을 직접 형성하고자 하는 경우, 그래핀층(12) 표면은 결함 영역(defect site)이 적기 때문에 핵생성 영역(neucleation site)이 적어서 물질층(16)은 섬(island) 형태로 형성될 수 있다. 이처럼, 그래핀층(12) 표면에 원자층 증착법에 의하여 물질층(16)을 형성하게 되면, 물질층(16)의 표면 평탄도가 나빠질 수 있으며, 균일한 물성을 확보하기 용이하지 않을 수 있다.
따라서, 본 발명의 실시예에서는 그래핀층(12) 표면 상에 중간층(14)을 도입하여 안정된 물성을 지닌 물질층(16)을 얻을 수 있다. 중간층(14)은 그래핀층(12) 상에 물질층(16)을 형성하기 위하여 도입된 것으로 물질층(16) 형성을 위한 시드층 역할을 할 수 있다. 중간층(14)은 원자층 증착법에서 사용될 수 있는 선형 프리커서(linear type recursor)를 이용하여 형성된 것일 수 있다. 중간층(14)을 형성하기 위해 사용될 수 있는 선형 프리커서의 예로는 Diethylzinc, (Be(N(SiMe3)2)2, Co(N(SiEtMe2)2)2, Fe(N(SiMe3)2)2, Ge(NtBu2)2, Ge(NtBuSiMe3)2, Ni(N(SiMe3)2)2, Sn(NtBuSiMe3)2이 있다. 이와 같은 선형 프리커서를 이용하여 형성된 중간층(14)은 금속 또는 금속을 포함한 물질일 수 있으며, 예를 들어 Zn 산화물, Ge 산화물, Ni 산화물, Fe 산화물, Sn 산화물 또는 Be 산화물 중 적어도 하나의 물질을 포함할 수 있다. 중간층(14)은 그래핀층(12) 상에 물질층(16)을 형성하기 위하여 도입된 것으로, 두껍게 형성할 필요는 없다. 중간층(14)은 수십nm 이하의 두께로 형성시킬 수 있으며, 예를 들어 0.1 내지 5nm의 범위로 형성할 수 있다. 다만 중간층(14)의 두게는 이에 제한된 것은 아니다.
물질층(16)은 그래핀층(12) 상에 원자층 증착법에 의해 형성시키고자 하는 물질로 형성된 것으로, 원자층 증착법에 의해 형성될 수 있으면 그 물질 종류는 구체적으로 제한되지 않는다. 물질층(16)은 금속이나 절연 물질을 포함할 수 있다. 물질층(16)은 유전 물질을 포함하여 형성될 수 있으며, Si 산화물 또는 Si보다 유전율이 높은 high-k 물질을 포함할 수 있다. 예를 들어 물질층(16)은 Al 산화물, Ti 산화물, Hf 산화물, W 산화물, Ta 산화물, Ru 산화물, Zr 산화물 또는 Zn 산화물로 형성될 수 있다. 그리고, 물질층(16)은 원자층 증착법으로 물질층(16)을 형성하는 경우, 다른 증착 방법, 예를 들어 스퍼터링(sputtering) 공정에 비하여 그 하부의 그래핀층(12) 이나 중간층(14)의 표면에 미치는 영향이 작을 수 있다. 그리고, 원자층 증착법에 의해 형성된 물질층(16)은 다른 공정 방법에 의해 형성된 경웨 비해 상대적으로 평탄도나 스텝 커버리지(step coverage) 등의 물성이 우수할 수 있다. 물질층(16)은 원자층 증착법에 의해 형성될 수 있으므로, ALD막이라고 할수 있다.
도 2는 본 발명의 실시예에 따른 그래핀층 상에 물질층을 형성하는 방법을 나타낸 순서도이다. 그리고, 도 3a 내지 도 3d는 본 발명의 실시예에 따른 그래핀층 상에 물질층을 형성하는 공정을 개략적으로 나타낸 단면도이다.
도 2 및 도 3a를 참조하면, 기판(100) 상에 그래핀층(12)을 형성할 수 있다. 그래핀층(12)은 화학 기상 증착법(chemical vapor deposition: CVD)으로 형성된 것일 수 있으며, 이에 제한된 것은 아니고 통상적으로 사용되는 제조 방법이면 제한없이 이용하여 그래핀층(12)을 형성할 수 있다. 그리고, 그래핀층(12)은 기판(100) 상에 직접 그래핀을 제조함으로써 형성할 수 있으며, 또한 이미 형성된 그래핀을 기판(100) 상으로 전사(transfer)하여 그래핀층(12)을 형성할 수 있다.
도 2 및 도 3b를 참조하면, 중간층(14)을 형성하기 위하여, 그래핀층(12) 상에 선형 프리커서(14a)를 공급할 수 있다. 선형 프리커서(14a)는 원자층 증착법에서 사용될 수 있는 프리커서일 수 있으며, 선형 프리커서의 예로는 Diethylzinc, (Be(N(SiMe3)2)2, Co(N(SiEtMe2)2)2, Fe(N(SiMe3)2)2, Ge(NtBu2)2, Ge(NtBuSiMe3)2, Ni(N(SiMe3)2)2 또는 Sn(NtBuSiMe3)2 등을 들 수 있다.
도 4a 및 도 4b는 선형 프리커서(14a)의 예로서 Dietylzinc의 분자 구조도를 나타낸 도면이다. 도 4a 및 도 4b를 참조하면, 선형 프리커서(14a)로 Dietylzinc는 가운데 Zn 분자 양쪽으로 탄화 수소들이 형성된 것으로, 탄소 원자(C)와 아연 원자(Zn)들이 C-C-Zn-C-C의 선형 연결 구조를 지니고 있다. 이 같은 선형 프리커서(14a)를 그래핀층(12) 표면 상에 공급하는 경우, 선형 프리커서는 다른 구조를 지닌 프리커서들에 비해 높은 밀도로 그래핀층(12) 상에 위치할 수 있다.
도 2 및 도 3c를 참조하면, 그래핀층(12) 표면 상의 선형 프리커서(14a)를 이용하여, 중간층(14)을 형성시킬 수 있다. 중간층(14)은 그 상부의 물질층(16)의 형성을 위한 시드층 역할을 할 수 있다. 중간층(14)은 선형 프리커서를 이용하여 원자층 증착법으로 형성될 수 있다. 중간층(14)은 금속 또는 금속을 포함한 물질일 수 있으며, 예를 들어 Zn 산화물, Ge 산화물, Ni 산화물, Fe 산화물, Sn 산화물 또는 Be 산화물 중 적어도 하나의 물질을 포함할 수 있다. 중간층(14)은 예를 들어 0.1nm 내지 20nm의 두께로 형성시킬 수 있으며, 다만 이에 제한된 것은 아니다.
도 2 및 도 3d를 참조하면, 원자층 증착법을 이용하여 중간층(14) 상에 물질층(16)을 형성할 수 있다. 물질층(16)은 원자층 증착법에 의해 형성될 수 있는 물질로 형성될 수 있으며, 그 물질 종류는 제한되지 않으며, 물질층(16)은 금속이나 절연 물질을 포함할 수 있다. 또한, 물질층(16)은 유전 물질을 포함하여 형성될 수 있으며, Si 산화물 또는 Si보다 유전율이 높은 high-k 물질을 포함할 수 있다. 예를 들어 물질층(16)은 Al 산화물, Ti 산화물, Hf 산화물, W 산화물, Ta 산화물, Ru 산화물, Zr 산화물 또는 Zn 산화물로 형성될 수 있다.
도 5는 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 전자 소자의 일예를 나타낸 도면이다. 구체적으로 도 5에서는 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체를 지닌 트랜지스터 소자를 나타내었다.
도 5를 참조하면, 기판(20) 상에 서로 이격된 소스 전극(21a) 및 드레인 전극(21b)이 형성되어 있다. 그리고, 소스 전극(21a) 및 드레인 전극(21b) 사이에는 채널층(22)이 형성되어 있다. 채널층(22) 상에는 게이트 절연층(26) 및 게이트 전극(28)이 형성될 수 있다.
기판(20)은 일반적인 전자 소자의 기판으로 사용되는 물질로 형성될 수 있으며, 예를 들어 실리콘으로 형성될 수 있다. 소스 전극(21a), 드레인 전극(21b) 및 게이트 전극(28)은 전도성 물질로 형성될 수 있으며, 금속, 전도성 금속 산화물, 전도성 금속 질화물 또는 탄소 나노튜브, 그래핀 등의 탄소 함유 물질로 형성될 수 있다.
채널층(22)은 그래핀으로 형성될 수 있으며, 채널층(22) 상에 게이트 절연층(26)을 원자층 증착법으로 형성시킬 수 있다. 이 때, 예를 들어 게이트 절연층(26)은 Hf 산화물로 형성될 수 있다. 그래핀으로 형성된 채널층(22) 상에 Hf 산화물로 게이트 절연층(26)을 형성하고자 하는 경우, 채널층(22) 표면에 선형 프리커서를 이용하여 중간층(24)을 먼저 형성한 뒤, 중간층(24) 상에 게이트 절연층(26)을 형성될 수 있다. 게이트 절연층(26) 상에는 게이트 전극(28)이 형성될 수 있다. 도 5에서는 그래핀으로 형성된 채널층(22) 상에 원자층 증착법에 의하여 게이트 절연층(26)을 형성하고자 하는 경우, 채널층(22) 표면에 선형 프리커서를 이용하여 형성된 중간층(24)을 포함하는 구조를 지닌 전자 소자를 나타내었다. 여기서, 소스 전극(21a), 드레인 전극(21b) 또는 게이트 전극(28) 중 적어도 하나가 그래핀을 포함하여 형성될 수 있으며, 이 경우 소스 전극(21a), 드레인 전극(21b) 또는 게이트 전극(28) 상에 층간 절연막을 원자층 증착법으로 형성하고자 하는 경우, 그래핀으로 형성된 소스 전극(21a), 드레인 전극(21b) 또는 게이트 전극(28) 표면에 선형 프리커서를 이용하여 중간층을 형성할 수 있다.
도 5에서는, 채널층(22)이 그래핀으로 형성된 박막 트랜지스터를 나타내었다. 그러나, 본 발명의 실시예에 따른 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체는 박막 트랜지스터 뿐만 아니라, 그래핀층 상에 원자층 증착법에 의해 물질층을 형성하는 경우 전자 소자의 종류에 제한없이 이용될 수 있다.
지금까지 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
12, 22: 그래핀층 14, 24: 중간층
14a: 선형 프리커서 16: 물질층
100, 20: 기판 21a: 소스 전극
21b: 드레인 전극 26: 게이트 절연층
28: 게이트 전극

Claims (14)

  1. 그래핀층;
    상기 그래핀층 상에 선형 프리커서를 이용하여 형성된 중간층; 및
    상기 중간층 상에 원자층 증착법에 의하여 형성된 물질층;을 포함하는 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  2. 제 1항에 있어서,
    상기 중간층은 금속을 포함하는 물질로 형성된 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  3. 제 2항에 있어서,
    상기 중간층은 금속 산화물로 형성된 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  4. 제 1항에 있어서,
    상기 선형 프리커서는 Diethylzinc, (Be(N(SiMe3)2)2, Co(N(SiEtMe2)2)2, Fe(N(SiMe3)2)2, Ge(NtBu2)2, Ge(NtBuSiMe3)2, Ni(N(SiMe3)2)2 또는 Sn(NtBuSiMe3)2인 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  5. 제 1항에 있어서,
    상기 중간층의 두께는 0.1 내지 5nm인 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  6. 제 1항에 있어서,
    상기 물질층은 high-k 물질로 형성된 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  7. 제 1항에 있어서,
    상기 물질층은 Al 산화물, Ti 산화물, Hf 산화물, W 산화물, Ta 산화물, Ru 산화물, Zr 산화물 또는 Zn 산화물로 형성된 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체.
  8. 그래핀층을 형성하는 단계;
    상기 그래핀층 표면에 선형 프리커서를 이용하여 중간층을 형성하는 단계; 및
    상기 중간층 상에 원자층 증착법에 의하여 물질층을 형성하는 단계;를 포함하는 그래핀층 상에 물질층을 형성하는 방법.
  9. 제 7항에 있어서,
    상기 선형 프리커서는 상기 선형 프리커서는 Diethylzinc, (Be(N(SiMe3)2)2, Co(N(SiEtMe2)2)2, Fe(N(SiMe3)2)2, Ge(NtBu2)2, Ge(NtBuSiMe3)2, Ni(N(SiMe3)2)2 또는 Sn(NtBuSiMe3)2인 그래핀층 상에 물질층을 형성하는 방법.
  10. 제 8항에 있어서,
    상기 중간층은 금속 또는 금속 산화물로 형성된 그래핀층 상에 물질층을 형성하는 방법.
  11. 제 8항에 있어서,
    상기 중간층은 Zn 산화물, Ge 산화물, Ni 산화물, Fe 산화물, Sn 산화물 또는 Be 산화물 중 적어도 하나의 물질로 형성하는 그래핀층 상에 물질층을 형성하는 방법.
  12. 제 8항에 있어서,
    상기 중간층은 0.1 내지 5nm의 두께로 형성하는 그래핀층 상에 물질층을 형성하는 방법.
  13. 제 8항에 있어서,
    상기 물질층은 high-k 물질로 형성하는 그래핀층 상에 물질층을 형성하는 방법.
  14. 제 8항에 있어서,
    상기 물질층은 Al 산화물, Ti 산화물, Hf 산화물, W 산화물, Ta 산화물, Ru 산화물, Zr 산화물 또는 Zn 산화물로 형성하는 그래핀층 상에 물질층을 형성하는 방법.
KR1020140000931A 2014-01-03 2014-01-03 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법 KR20150081202A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140000931A KR20150081202A (ko) 2014-01-03 2014-01-03 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법
US14/588,734 US11062818B2 (en) 2014-01-03 2015-01-02 Stacking structure having material layer on graphene layer and method of forming material layer on graphene layer
KR1020210082445A KR102386842B1 (ko) 2014-01-03 2021-06-24 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140000931A KR20150081202A (ko) 2014-01-03 2014-01-03 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210082445A Division KR102386842B1 (ko) 2014-01-03 2021-06-24 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20150081202A true KR20150081202A (ko) 2015-07-13

Family

ID=53495728

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140000931A KR20150081202A (ko) 2014-01-03 2014-01-03 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법
KR1020210082445A KR102386842B1 (ko) 2014-01-03 2021-06-24 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210082445A KR102386842B1 (ko) 2014-01-03 2021-06-24 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법

Country Status (2)

Country Link
US (1) US11062818B2 (ko)
KR (2) KR20150081202A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120310A (ko) * 2021-02-23 2022-08-30 주식회사 에스아이씨이노베이션 원자층 증착 공정을 이용하여 나노급 표면 처리를 달성할 수 있는 적층 구조체 및 이를 이용한 기판의 표면 처리 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102402547B1 (ko) * 2015-08-18 2022-05-26 삼성전자주식회사 그래핀 아일랜드들을 포함하는 채널층을 구비한 그래핀 전자소자 및 그 제조방법
JP6839206B2 (ja) * 2016-04-12 2021-03-03 ピコサン オーワイＰｉｃｏｓｕｎ Ｏｙ 金属ウィスカの軽減のためのａｌｄによる被覆
JP2021048405A (ja) * 2020-11-30 2021-03-25 ピコサン オーワイＰｉｃｏｓｕｎ Ｏｙ 基板の保護

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008027896A2 (en) * 2006-08-29 2008-03-06 Moxtronics Inc. Improved films and structures for metal oxide semiconductor light emitting devices and methods
US8174187B2 (en) * 2007-01-15 2012-05-08 Global Oled Technology Llc Light-emitting device having improved light output
US8492747B2 (en) * 2009-10-26 2013-07-23 Samsung Electronics Co., Ltd. Transistor and flat panel display including thin film transistor
KR101309308B1 (ko) 2010-04-14 2013-09-17 서울대학교산학협력단 전자소자와 그 제조방법
WO2011161489A1 (en) * 2010-06-25 2011-12-29 Nokia Corporation User interfaces and associated apparatus and methods
KR101217210B1 (ko) * 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
US8187932B2 (en) * 2010-10-15 2012-05-29 Sandisk 3D Llc Three dimensional horizontal diode non-volatile memory array and method of making thereof
US8431923B2 (en) 2011-02-07 2013-04-30 Micron Technology, Inc. Semiconductor structure and semiconductor device including a diode structure and methods of forming same
KR101335722B1 (ko) 2011-02-28 2013-12-04 인제대학교 산학협력단 수열 합성법과 원자층 증착법을 이용한 박막 형성에 의한 나노 로드의 제조 방법, 이에 의하여 제조된 나노 로드 및 이를 포함하는 소자
KR101195040B1 (ko) 2011-03-24 2012-10-29 연세대학교 산학협력단 태양전지 및 태양전지 제조방법
KR101224866B1 (ko) 2011-04-12 2013-01-22 한국과학기술원 물리 공극을 갖는 그래핀 소자
US8518491B2 (en) * 2011-07-14 2013-08-27 The United States Of America, As Represented By The Secretary Of The Navy Preparation of epitaxial graphene surfaces for atomic layer deposition of dielectrics
US9618820B2 (en) * 2012-11-14 2017-04-11 Solarwindow Technologies, Inc. Integrated photovoltaic and electrochromic windows

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220120310A (ko) * 2021-02-23 2022-08-30 주식회사 에스아이씨이노베이션 원자층 증착 공정을 이용하여 나노급 표면 처리를 달성할 수 있는 적층 구조체 및 이를 이용한 기판의 표면 처리 방법

Also Published As

Publication number Publication date
KR102386842B1 (ko) 2022-04-14
KR20210087007A (ko) 2021-07-09
US20150194233A1 (en) 2015-07-09
US11062818B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR102386842B1 (ko) 그래핀층 상에 형성된 물질층을 포함하는 적층 구조체 및 그래핀층 상에 물질층을 형성하는 방법
US20220093772A1 (en) Graphene/nanostructure fet with self-aligned contact and gate
Chen et al. Layer-by-layer assembly of vertically conducting graphene devices
Wang et al. Growth and performance of yttrium oxide as an ideal high-κ gate dielectric for carbon-based electronics
Liu et al. High-yield chemical vapor deposition growth of high-quality large-area AB-stacked bilayer graphene
Kang et al. Inking elastomeric stamps with micro‐patterned, single layer graphene to create high‐performance OFETs
Ni et al. Quasi-periodic nanoripples in graphene grown by chemical vapor deposition and its impact on charge transport
TWI710065B (zh) 用於製造電晶體之方法
KR101603771B1 (ko) 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
US8159037B2 (en) Stack structure comprising epitaxial graphene, method of forming the stack structure, and electronic device comprising the stack structure
Ruhl et al. The integration of graphene into microelectronic devices
US8932919B2 (en) Vertical stacking of graphene in a field-effect transistor
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US20110045282A1 (en) Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
US8193032B2 (en) Ultrathin spacer formation for carbon-based FET
KR20110041791A (ko) 그라핀 소자 및 그 제조 방법
JP2009527127A (ja) 単結晶基板上にエピタキシャル成長したグラフェン層を含むデバイス
KR20130006943A (ko) 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
KR102037469B1 (ko) 그래핀 전자 소자 및 그 제조 방법
Park et al. Wafer-scale single-domain-like graphene by defect-selective atomic layer deposition of hexagonal ZnO
JP5671896B2 (ja) 半導体装置及びその製造方法
Lin et al. Selective Growth of WSe 2 with Graphene Contacts
Li et al. Chemical Vapor Deposition of Quaternary 2D BiCuSeO p‐Type Semiconductor with Intrinsic Degeneracy
KR101920720B1 (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
Kim et al. Logic inverter implemented with CVD-assembled graphene FET on hexagonal boron nitride

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X601 Decision of rejection after re-examination