KR20110065202A - 캐리어로서 도전성 기판을 갖는 ｌｅｄ 소자의 제조 장치 및 제조 방법 - Google Patents

Abstract

본 발명의 일 측면에 따른 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 장치는, 교류 전류의 인가에 의해 내측 공간에 자기장을 발생시키는 유도 코일; 상기 유도 코일의 내측 공간에 배치되어 상기 자기장에 노출되는 도전성의 상부 플레이트 및 하부 플레이트; 상기 상부 플레이트와 하부 플레이트 사이에 배치되는 LED 소자 제조용 중간 생성물인 적층물 - 상기 적층물은 성장용 기판, 반도체 에피택셜층들, 도전성 접착층 및 본딩용 도전성 기판이 순차 적층된 구조를 가짐 - 에 압력을 제공하도록 상기 상부 플레이트 위에서 가압하는 로드부를 포함하며, 상기 상부 및 하부 플레이트와 상기 도전성 접착층은 상기 유도 코일의 자기장에 노출되어 유도가열에 의해 가열된다.

LED, 웨이퍼 본딩

Description

캐리어로서 도전성 기판을 갖는 ＬＥＤ 소자의 제조 장치 및 제조 방법{Apparatus and method for manufacturing LED device having a conductive substrate as a carrier}

본 발명은 LED 소자의 제조에 사용되는 장치 및 LED 소자의 제조 방법에 관한 것으로, 특히 캐리어로서 도전성 기판을 갖는 LED 소자의 제조를 위한 웨이퍼 본딩 공정시, 열팽창 계수의 차이에 의한 잔류 응력을 저감시켜 칩 균열과 휨(warpage) 변형을 방지할 수 있는 LED 소자의 제조 장치 및 제조 방법에 관한 것이다.

최근 LED(Light Emitting Diode)는 자동차, 조명, 디스플레이 등에 다양한 용도의 광원으로 사용되고 있다. LED를 다양한 용도에 보다 널리 사용하기 위해서는 고휘도의 LED 칩 개발이 필수적이다. GaN 등의 자외선 또는 청색 LED 칩을 제작하기 위한 에피택셜층 성장용 기판으로서 사파이어, SiC, GaN 등이 사용될 수 있으나, 가격측면에서 유리한 사파이어 기판이 주로 사용되고 있다. 사파이어 기판 상에 3족 질화물 계열의 화합물 반도체의 에피택셜층들(n형 에피택셜층, 활성층, p형 에피택셜층)을 형성하고, 전극을 형성함으로써 LED 소자를 제작할 수 있다.

LED 소자는 전극을 배치하는 방법에 따라, 2개의 전극(n측 전극 및 p측 전극)이 모두 소자의 동일면측에 형성된 수평형 LED(lateral-type LED)와, 두 전극이 소자의 대향하는 반대면측에 배치된 수직형 LED(vertical-type LED)로 나뉜다. 수직형 LED 소자는 수평형 LED 소자에 비해 발광 면적이 넓고 전류 밀도가 비교적 균일하기 때문에 광효율이 좋다. 또한, 수직형 LED 소자는 반도체 접합에서 발생되는 열을 히트 슬러그(heat slug)로 전달하는 면적이 넓기 때문에 열저항이 작은 LED 패키지를 개발하는 데에도 유리하다.

그러나, 3족 질화물계 수직형 LED 소자는 제조 공정 중에 사파이어 기판과 3족 질화물계 반도체를 분리하는 레이저 리프트 오프(laser lift-off) 또는 화학적 리프트 오프(Chemical lift-off) 공정이 필요하다. 반도체 에피택셜층은 수 ㎛ 내지 수십 ㎛의 두께를 갖고 있으므로 사파이어 기판과 같은 모재로부터 분리되면 매우 얇아서 다루기 힘들고 깨지기 쉽다. 또한, 모재(사파이어 기판 등)를 떼어 낸 면에 전극을 증착해야 하므로, 반도체 에피택셜층을 지지하는 캐리어(carrier)가 필요하게 된다. 이러한 캐리어는 도금 공정에 의해 형성되거나 도전성 기판의 접합(웨이퍼 본딩) 공정을 통해 형성될 수 있다.

웨이퍼 본딩후 실행하는 사파이어 기판의 리프트 오프(lift-off) 공정의 어 려움 중 하나는, 반도체 에피택셜에 유발되는 응력 등 여러가지 원인에 의해 LED 칩 균열 또는 결함의 증가로 인한 수율 저하 및 광 효율 저하가 발생한다는 점이다. LED 소자의 에피택셜층에 응력을 유발하는 원인중 하나는 모재인 사파이어 기판과 3족 질화물계 에피택셜층 사이의 격자 불일치(lattice mismatch)에 의한 불일치 변형(misfit strain)이다. 이러한 격자 불일치나 불일치 변형을 완화하기 위해 불일치 전위(misfit dislocation)와 같은 결함이 발생한다. 또한, 고온에서 MOCVD(Metal-Organic Chemical Vapor Deposition) 공정으로 형성되는 에피택셜층과 사파이어 기판 사이의 열 팽창 계수 차이에 의한 열 변형도 LED에 응력을 유발한다. 이러한 잔류 응력은 레이저 리프트 오프 공정시 사파이어 기판과 반도체 박막 사이의 계면이 분리되면서 응력파를 발생시킨다.

한편, LED의 에피택셜층들을 지지하기 위한 (도금 또는 웨이퍼 본딩에 의해 제조된) 캐리어는 또 다른 잔류 응력의 원인이기도 하며, 리프트 오프 공정시 응력파를 전달하고 반사하는 역할을 한다. 특히, 웨이퍼 본딩 과정에서 가열로(furnace) 내의 높은 온도로 인해 반도체층과 본딩용 도전성 기판 간의 열팽창 계수 차이 및 반도체층과 사파이어 기판 간의 열팽창 계수 차이에 기인하는 잔류 응력은 후속의 리프트 오프 과정에서 제품 불량을 일으키는 중요 원인의 하나가 된다.

도 1은 웨이퍼 본딩이 필요한 수직형 LED 소자의 제조 과정 중 리프트 오프 공정시 발생하는 불량을 나타낸 사진들이다. 상술한 복잡한 메카니즘에 의해 LED 소자는 사파이어 기판의 리프트 오프 공정시 도 1의 (a)에 도시된 바와 같은 칩 균열로 인한 수율 저하가 발생하게 된다. 또한, 3족 질화물 반도체 에피택셜층과 도금된 금속 캐리어 간의 잔류 응력에 의해 리프트 오프 공정후 도 1의 (b)에 도시된 바와 같은 휨(warpage) 변형이 발생되기도 한다. 이러한 휨 변형은 칩 분리를 위한 스크라이빙(scribing) 공정시 도 1의 (c)에 도시된 바와 같은 오절단을 유발하게 된다. 이러한 문제점들은 3족 질화물계 수직형 LED 소자 뿐만 아니라, 캐리어 형성과 성장용 기판의 제거를 포함하는 LED 소자에서 발생될 수 있다.

본 발명의 과제는 웨이퍼 본딩을 이용하여 캐리어로서 도전성 기판을 갖는 LED 소자 제조시 반도체층과 본딩용 도전성 기판(본딩용 웨이퍼) 간의 열팽창 계수 차이에 기인하는 열변형에 의한 잔류 응력을 저감시키고 반도체층과 성장용 기판 간의 열팽창 계수 차이에 의한 잔류 응력을 저감시킬 수 있는 LED 소자의 제조 장치를 제공하는 것이다.

또한, 본 발명의 다른 과제는 웨이퍼 본딩을 이용하여 캐리어로서 도전성 기판을 갖는 LED 소자를 제조하는 데 있어서 반도체층과 본딩용 도전성 기판 간의 열팽창 계수 차이에 기인하는 열변형에 의한 잔류 응력을 저감시키고 반도체층과 성장용 기판 간의 열팽창 계수 차이에 의한 잔류 응력을 저감시킬 수 있는 LED 소자의 제조 방법을 제공하는 것이다.

본 발명의 일 측면에 따른 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 장치는, 교류 전류의 인가에 의해 내측 공간에 자기장을 발생시키는 유도 코일; 상기 유도 코일의 내측 공간에 배치되어 상기 자기장에 노출되는 도전성의 상부 플레이트 및 하부 플레이트; 상기 상부 플레이트와 하부 플레이트 사이에 배치되는 LED 소자 제조용 중간 생성물인 적층물 - 상기 적층물은 성장용 기판, 반도체 에피택셜층들, 도전성 접착층 및 본딩용 도전성 기판이 순차 적층된 구조를 가짐 - 에 압력 을 제공하도록 상기 상부 플레이트 위에서 가압하는 로드부를 포함하며, 상기 상부 및 하부 플레이트와 상기 도전성 접착층은 상기 유도 코일의 자기장에 노출되어 유도가열에 의해 가열된다.

본 발명의 실시형태에 따르면, 상부 및 하부 플레이트는 그라파이트(graphite) 플레이트일 수 있다.

본 발명의 다른 측면에 따른 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법은, 성장용 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계와; 상기 제2 도전형 반도체층 상에 도전성 기판을 접합하는 단계와; 상기 반도체층으로부터 상기 성장용 기판을 제거하는 단계와; 상기 성장용 기판의 제거에 의해 노출된 상기 제1 도전형 반도체층 면측에 전극을 형성하는 단계를 포함하고, 상기 도전성 기판의 접합 단계는, 도전성 접착층을 접합계면에 접촉시킨 상태에서 상기 성장용 기판, 반도체층 및 도전성 기판이 적층된 적층물을 유도 코일의 내측 공간에 배치하는 단계와, 상기 유도 코일에 교류 전류를 인가하여 상기 내측 공간에 발생되는 자기장에 의해 상기 도전성 접착층을 가열하는 단계를 포함한다.

본 발명의 실시형태에 따르면, 상기 도전성 접착층을 가열하는 단계에서, 상기 도전성 접착층을 접합계면에 접촉시킨 상태에서 상기 접합계면에 자기장과 압력 을 함께 가할 수 있다.

본 발명의 실시형태에 따르면, 상기 적층물을 유도 코일의 내측 공간에 배치하는 단계는, 상기 적층물을 상기 유도 코일의 내측 공간에 배치된 도전성의 상부 플레이트 및 하부 플레이트 사이에 배치하는 단계를 포함할 수 있다. 특히, 상기 적층물을 유도 코일의 내측 공간에 배치하는 단계는, 상기 적층물을 상기 유도 코일의 내측 공간에 배치된 상부 및 하부 그라파이트 플레이트 사이에 배치하는 단계를 포함할 수 있다.

상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 3족 질화물 반도체일 수 있다. 상기 도전성 접착층은 Au, Al, Ag, Sn, Pd, Pt, Rh, Ru, Cu, Mo, Ni 으로 이루어진 그룹으로부터 1이상 선택된 금속으로 형성될 수 있다. 특히, 상기 도전성 접착층은 Au-Sn 합금 또는 Au/Sn 2중층을 포함할 수 있다.

본 발명에 따르면, 유도 가열에 의해 웨이퍼 본딩 접합계면의 도전성 접착층의 온도를 순간적으로 상승시킴으로써 도전성 기판을 반도체층측에 신속하게 접합시킬 뿐만 아니라 기존 공정보다 더 낮은 분위기 온도에서 웨이퍼 본딩이 이루어질 수 있다. 따라서, 반도체층과 본딩용 도전성 기판 간의 열 팽창 계수의 차이로 인한 열변형에 의한 잔류 응력을 저감시킬 수 있고, 또한 반도체층과 성장용 기판 간 의 열 팽창 계수의 차이로 인한 열변형에 의한 잔류 응력을 저감시킬 수 있다. 결국, 캐리어로서 도전성 기판을 갖는 LED 소자 제조 과정에서 발생하는 칩 균열, 휨 변형 및 이로 인한 오절단의 문제를 감소 또는 억제시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2는 본 발명의 실시형태에 따른 LED 소자의 제조 장치를 개략적으로 나타낸 단면도이다. 특히, 이 장치(10)는, 웨이퍼 본딩이 필요한 수직형 LED 소자와 같이 캐리어로서 도전성 기판을 구비하는 LED 소자의 제조 과정 중 웨이퍼 본딩(본딩용 도전성 기판의 접합) 공정에 사용될 수 있다. 이 LED 소자의 제조 장치(10)는, 챔버(도시 안함) 내에 배치되는 유도 코일(11)과, 유도 코일의 내측 공간에 배치되는 도전성의 하부 플레이트(12) 및 도전성의 상부 플레이트(14)를 포함한다. 상하부 플레이트(14, 12)는 예를 들어, 그라파이트(graphite) 재질의 플레이트로 만들어질 수 있다. 또한, 이 장치(10)는 상부 플레이트(14) 상에 배치되어 상부 플레이트(14)에 압력을 가하는 로드부(16)를 구비한다.

유도 코일(11)에 교류 전류를 인가하여 유도 코일(11)의 내측 공간에 교류 자기장(화살표 참조)을 발생시킬 수 있다. 웨이퍼 본딩시 상하부 플레이트(14, 12)는 이러한 자기장에 노출되도록 배치된다. 상하부 플레이트(14, 12) 사이에는 웨이퍼 본딩의 대상이 되는 LED 소자 제작용 중간 생성물인 적층물(180)이 배치된다. 도 3에 도시된 바와 같이, 이 적층물(180)은, 성장용 기판 및 반도체 에피택셜층들(130)과, 본딩용 도전성 기판(150)이 도전성 접착층(140)을 사이에 두고 배치된 적층 구조를 가진다. 예를 들어, 사파이어 기판, 3족 질화물계 반도체층들, Au-Sn 등의 도전성 접착층 및 Si 웨이퍼 등의 본딩용 도전성 기판이 순차 적층된 구조물을 갖되, 웨이퍼 본딩 공정 직전에는 본딩용 도전성 기판이 접착층(180) 상에 (아직 접착되지 않은 채로) 얹혀 있는 상태로 있다.

웨이퍼 본딩 공정시에는, 유도 코일(11)에 교류전류를 인가한 상태에서, 로드부(16)의 압력 인가에 의해 상하부 플레이트(14, 12) 사이의 적층물(180)에 압력이 제공된다. 이로써, 유도 코일에 의해 발생되는 자기장에 의해 도전성의 상하부 플레이트(예컨대, 그라파이트 플레이트)(14, 12)가 발열체로서 가열되고, 또한 접합계면의 도전성 접착층(180)이 가열되어 도전성 접착층(180)에 의해 웨이퍼 본딩이 이루어지게 된다.

상술한 장치(10)를 이용한 웨이퍼 본딩은, 기존의 가열로에서의 웨이퍼 본딩 공정보다 낮은 분위기 온도에서 이루어진다. 또한, 도전성 접착층(180) 자체가 발열체로서 순간적으로 가열되어 승온될 뿐만 아니라 도전성 상하부 플레이트(14, 12)에서 발생되는 열이 전도되어 접합계면의 온도 상승을 촉진하므로, 도전성 접착층(180)에서의 순간적이고 국부적인 가열로 빨리 도전성 접착층(180)을 승온시킬 수 있다. 또한 승온된 도전성 접착층(180)은 유도 코일(11)에의 교류 전류 인가의 오프를 통해 냉각 속도를 또한 빠르게 할 수 있다. 결국, 반도체층과 본딩용 도전성 기판 간의 열팽창 계수 차이로 인한 잔류 응력 및 반도체층과 성장용 기판 간의 열팽창 계수 차이로 인한 잔류 응력이 저감되고, 이에 따라 후속의 성장용 기판 제거시(예컨대, 레이저 리프트 오프) 제품 불량을 효과적으로 줄일 수 있게 된다.

도 4 내지 도 16은 본 발명의 실시형태에 따른, 캐리어로서 도전성 기판을 구비하는 LED 소자(예를 들어, 웨이퍼 본딩이 필요한 수직형 LED 소자)의 제조 방법을 설명하기 위한 단면도들이다. 먼저, 도 4를 참조하면, 예를 들어 사파이어 기판과 같은 성장용 기판(130) 상에 언도프 GaN층(102)를 형성하고, 그 위에 n형 GaN층(103), 활성층(104) 및 p형 GaN층(105)을 형성한다. 그 후, 도 5에 도시된 바와 같이, p형 GaN층(105) 상에서 각 소자 영역의 경계부에 절연체로 된 패시베이션층(111)의 패턴을 형성한다. 그 후, 도 6에 도시된 바와 같이, 각 소자 영역에 p형 GaN층(105)과의 오믹 접촉을 위한 p 오믹 전극(113)을 형성한다.

그 후, 도 7에 도시된 바와 같이, p 오믹 전극(113) 상에 Ni 등의 p측 배리 어(barrier)층(115)을 형성한다. 그리고 나서, p측 배리어층(115) 상에 도전성 접착층(140)을 사이에 두고 Si 등의 본딩용 도전성 기판(150)을 얹혀 높는다. 이러한 적층물(180)을, 도 1을 참조하여 설명한 LED 소자 제조 장치(10)의 상하부 플레이트(14, 12) 사이에 배치하고, 이와 같이 배치된 상태에서 유도 코일(11)에 교류 전류를 인가하면서 로드부(16)를 통해 적층물(180)에 압력을 가한다. 이에 따라, 도 8에 도시된 바와 같이 유도 코일에 의해 발생되는 교류 자기장을 이용한 유도 가열에 의해 도전성 접착층(140) 및 상하부 플레이트(14, 12)을 승온시켜 단시간에 본딩용 도전성 기판(150)을 접합시킨다. 도전성 접착층(140)은 Au, Al, Ag, Sn, Pd, Pt, Rh, Ru, Cu, Mo, Ni 으로 이루어진 그룹으로부터 1이상 선택된 금속으로 형성될 수 있다. 이러한 금속의 도전성 접착층(140)은 합금이거나 다층 구조로 형성될 수 있다. 특히, 도전성 접착층(140)으로서, Au-Sn 합금 또는 Au/Sn 2중층을 이용하여 공융 금속에 의한 접합을 실행할 수 있다.

이와 같이, 상술한 장치(1)를 이용하여 유도 코일에 의한 유도 가열로 본딩용 도전성 기판(150)을 반도체층측에 웨이퍼 본딩함으로써, 전술한 바와 같이 낮은 분위기 온도에서 빠른 시간에 본딩용 도전성 기판(150)을 접합할 수 있게 된다. 따라서, 반도체층(103, 104, 105)과 본딩용 도전성 기판(150) 간의 열팽창 계수 차이 및 반도체층(103, 104, 105)과 성장용 기판(101) 간의 열팽창 계수 차이로 인한 잔류 응력이 저감되고, 이에 따라 후속의 성장용 기판 제거시(예컨대, 레이저 리프트 오프) 제품 불량을 효과적으로 줄일 수 있게 된다.

그리고 나서, 유도 코일에 의한 유도 가열을 오프시켜 적층물(180)을 냉각시킨 후, 도 9에 도시된 바와 같이, 레이저 리프트 오프 또는 화학적 리프트 오프 등의 방법으로, 반도체층(103, 104, 105)으로부터 성장용 기판(101)을 제거한다. 그 후, 도 10에 도시된 바와 같이, 언도프 GaN층(102)을 식각으로 제거하고, 도 11에 도시된 바와 같이 소자 영역 별로 반도체층들(103, 104, 105)을 식각으로 분리하여 소자 영역 별로 분리된 발광 구조물(106)을 형성한다. 그 후, 도 12에 도시된 바와 같이, 노출된 n형 GaN층(103)의 상면을 거칠게 하여 표면에 텍스쳐(R)를 형성한다. 이러한 거친 표면은 광추출 효율을 높이는 역할을 한다. 그리고 나서, 도 13에 도시된 바와 같이, n형 GaN층(103)의 상면을 노출시킨 상태에서 전면에 패시베이션층(121)을 형성한다. 그 후, 도 14에 도시된 바와 같이, n형 GaN층(133) 상에 n측 전극(133)을 형성한다. 그리고 나서, 도 15에 도시된 바와 같이, 도전성 기판(150)을 랩핑하여 그 두께를 얇게 하고, 도전성 기판(150)의 하면에 p측 금속 전극(155)을 형성한다. 그리고 나서, 절단선(L)을 따라 다이싱(dicing)하여 개별 LED 소자(100)를 얻는다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

도 1은 종래기술에 따른 수직형 LED 소자 제조 공정에서 리프트 오프 실행후 발생되는 불량을 나타내는 사진이다.

도 2는 본 발명의 실시형태에 따른 LED 소자 제조 장치를 개략적으로 나타낸 단면도이다.

도 3은 도 2의 장치의 상하부 플레이트 사이에 배치되는 적층물을 개략적으로 나타낸 단면도이다.

도 4 내지 도 16은 본 발명의 실시형태에 따른 LED 소자의 제조 방법을 설명하기 위한 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

10: LED 소자 제조 장치 11: 유도 코일

12: 하부 플레이트 14: 상부 플레이트

16: 로드부 180: 적층물

140: 도전성 접착층

Claims (9)

1. 교류 전류의 인가에 의해 내측 공간에 자기장을 발생시키는 유도 코일;

   상기 유도 코일의 내측 공간에 배치되어 상기 자기장에 노출되는 도전성의 상부 플레이트 및 하부 플레이트;

   상기 상부 플레이트와 하부 플레이트 사이에 배치되는 LED 소자 제조용 중간 생성물인 적층물 - 상기 적층물은 성장용 기판, 반도체 에피택셜층들, 도전성 접착층 및 본딩용 도전성 기판이 순차 적층된 구조를 가짐 - 에 압력을 제공하도록 상기 상부 플레이트 위에서 가압하는 로드부를 포함하며,

   상기 상부 및 하부 플레이트와 상기 도전성 접착층은 상기 유도 코일의 자기장에 노출되어 유도가열에 의해 가열되는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 장치.
2. 제1항에 있어서,

   상부 및 하부 플레이트는 그라파이트 플레이트인 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 장치.
3. 성장용 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계;

   상기 제2 도전형 반도체층 상에 도전성 기판을 접합하는 단계;

   상기 반도체층으로부터 상기 성장용 기판을 제거하는 단계;

   상기 성장용 기판의 제거에 의해 노출된 상기 제1 도전형 반도체층 면측에 전극을 형성하는 단계를 포함하고,

   상기 도전성 기판의 접합 단계는, 도전성 접착층을 접합계면에 접촉시킨 상태에서 상기 성장용 기판, 반도체층 및 도전성 기판이 적층된 적층물을 유도 코일의 내측 공간에 배치하는 단계와, 상기 유도 코일에 교류 전류를 인가하여 상기 내측 공간에 발생되는 자기장에 의해 상기 도전성 접착층을 가열하는 단계를 포함하는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.
4. 제3항에 있어서,

   상기 도전성 접착층을 가열하는 단계에서, 상기 도전성 접착층을 접합계면에 접촉시킨 상태에서 상기 접합계면에 자기장과 압력을 함께 가하는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.
5. 제3항에 있어서,

   상기 적층물을 유도 코일의 내측 공간에 배치하는 단계는, 상기 적층물을 상 기 유도 코일의 내측 공간에 배치된 도전성의 상부 플레이트 및 하부 플레이트 사이에 배치하는 단계를 포함하는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.
6. 제3항에 있어서,

   상기 적층물을 유도 코일의 내측 공간에 배치하는 단계는, 상기 적층물을 상기 유도 코일의 내측 공간에 배치된 상부 및 하부 그라파이트 플레이트 사이에 배치하는 단계를 포함하는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.
7. 제3항에 있어서,

   상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층은 3족 질화물 반도체인 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.
8. 제3항에 있어서,

   상기 도전성 접착층은 Au, Al, Ag, Sn, Pd, Pt, Rh, Ru, Cu, Mo, Ni 으로 이루어진 그룹으로부터 1이상 선택된 금속으로 형성되는 것을 특징으로 하는 캐리어 로서 도전성 기판을 갖는 LED 소자의 제조 방법.
9. 제3항에 있어서,

   상기 도전성 접착층은 Au-Sn 합금 또는 Au/Sn 2중층을 포함하는 것을 특징으로 하는 캐리어로서 도전성 기판을 갖는 LED 소자의 제조 방법.

Images