KR101543328B1 - 발광 소자 및 발광 소자의 제조 방법 - Google Patents
발광 소자 및 발광 소자의 제조 방법 Download PDFInfo
- Publication number
- KR101543328B1 KR101543328B1 KR1020080114754A KR20080114754A KR101543328B1 KR 101543328 B1 KR101543328 B1 KR 101543328B1 KR 1020080114754 A KR1020080114754 A KR 1020080114754A KR 20080114754 A KR20080114754 A KR 20080114754A KR 101543328 B1 KR101543328 B1 KR 101543328B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bonding
- stress relaxation
- substrate
- semiconductor layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims description 61
- 230000008018 melting Effects 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 225
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910019092 Mg-O Inorganic materials 0.000 description 1
- 229910019395 Mg—O Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
웨이퍼 본딩법으로 제조된 발광 소자 및 웨이퍼 본딩법을 이용한 발광 소자의 제조 방법이 개시된다. 개시된 웨이퍼 본딩법은 반도체층에 본딩 기판을 본딩할 때, 반도체층과 본딩 기판 사이에 금속으로 이루어진 응력 이완층을 삽입한다. 응력 이완층을 사용할 경우, 금속의 연성으로 인하여 본딩 기판과 성장 기판 사이의 응력이 상쇄되기 때문에 기판의 휨이나 뒤틀림을 완화 또는 방지할 수 있다.
Description
본 개시는 웨이퍼 본딩법으로 제조된 발광 소자 및 웨이퍼 본딩법을 이용한 발광 소자의 제조 방법에 관한 것이다.
예를 들어, Ⅲ족 질화물 반도체와 같은 반도체 재료나 Zn-Mg-O 계열의 반도체 재료를 이용한 발광 다이오드(LED)는 소형 경량화가 가능하고 수명이 길다는 장점이 있다. 현재 이러한 LED의 효율을 향상시키기 위하여 다양한 기술이 개발되고 있다. 최근에는 LED를 일반 조명용으로 사용하기 위하여, 고출력 고휘도 LED가 많은 관심을 받고 있다. 그런데 LED의 특성상, 고출력을 위하여 LED에 고전력을 인가할 경우, 저전력을 인가하는 경우에 비하여 LED의 효율이 떨어지게 된다.
이에 따라, 효율적인 전류 인가 구조를 갖는 수직형 LED가 제안되고 있다. 반도체층의 일부를 에칭하고 그 자리에 전극을 형성한 수평형 LED와 달리, 수직형 LED는 반도체층의 상면과 하면에 직접 전극이 위치하기 때문에, 전극으로부터 반도체층으로 효율적인 전류 인가가 가능하다. 따라서 수직형 LED는 수평형 LED에 비하여 향상된 효율과 출력을 얻을 수 있다. 또한 수직형 LED는 수평형 LED에 비하여 냉각이 쉽기 때문에, 동작시 발생하는 열을 쉽게 방출할 수 있다.
한편, 수직형 LED는 반도체층의 상면과 하면에 전극이 위치해야 하기 때문에, 수평형 LED와는 다른 제조 공정이 요구된다. 예를 들어, 사파이어와 같은 성장 기판 위에 일단 반도체층을 성장시킨 후에는, 나머지 공정(즉, 후공정)을 수행하기 위하여 성장 기판을 제거할 필요가 있다. 이때, 성장 기판을 제거하기 전에, 성장 기판이 제거된 반도체층을 지지할 수 있도록 하기 위하여 반도체층에 미리 도금을 하거나(도금법) 또는 웨이퍼 본딩을 한다(웨이퍼 본딩법).
도금법의 경우, 도금된 금속 박막의 평탄도와 강도 저하로 인하여 전체 공정을 진행하는데 어려움이 발생할 수 있다. 웨이퍼 본딩법의 경우, 사파이어와 같은 성장 기판과 새로운 본딩 기판 사이의 열팽창 계수의 차이로 인해, 웨이퍼 본딩 후의 냉각 과정에서 반도체층에 크랙(crack)이 발생할 수 있고, 전체적인 구조가 휘어지거나 뒤틀리는 문제가 발생할 수 있다.
휨이나 뒤틀림을 완화한 웨이퍼 본딩법을 이용하여 발광 소자를 제조하는 방법 및 웨이퍼 본딩법으로 제조된 발광 소자를 제공한다.
여기서 제공되는 발광 소자는, 발광을 위한 활성 영역을 포함하는 반도체층; 상기 반도체층의 하부에 배치된 제 1 전극; 상기 반도체층의 상부에 배치된 제 2 전극; 및 상기 제 1 전극의 하부에 배치된 것으로, 금속으로 이루어진 제 1 응력 이완층을 포함할 수 있다.
상기 발광 소자는 상기 제 1 응력 이완층의 하부에 배치된 본딩 기판을 더 포함할 수 있다.
또한, 상기 발광 소자는 상기 제 1 전극과 제 1 응력 이완층 사이 및 상기 제 1 응력 이완층과 본딩 기판 사이에 각각 개재되어 있는 본딩 재료층을 더 포함할 수 있다.
상기 본딩 재료층의 두께는, 예컨대, 0.5㎛ 내지 3㎛의 범위에 있을 수 있다.
여기서, 상기 제 1 응력 이완층은 상기 본딩 재료층보다 높은 용융점을 가질 수 있다.
또한, 상기 발광 소자는, 상기 제 1 응력 이완층과 상기 본딩 기판 사이에 개재된 것으로, 금속으로 이루어진 제 2 응력 이완층을 더 포함할 수 있다.
이 경우, 상기 발광 소자는 상기 제 1 전극과 제 1 응력 이완층 사이 및 상기 제 1 응력 이완층과 제 2 응력 이완층 사이에 각각 개재되어 있는 본딩 재료층을 더 포함할 수 있다.
일 실시예에 따르면, 상기 본딩 기판은 전도성 기판일 수 있다.
이 경우, 상기 발광 소자는, 상기 본딩 기판의 하부에 배치된 제 1 본딩 금속층 및 상기 제 2 전극 위에 배치된 제 2 본딩 금속층을 더 포함할 수 있다.
다른 실시예에 따르면, 상기 본딩 기판은 열팽창 계수가 4~8×10-6Å/K의 범 위에 있는 비전도성 기판일 수 있다.
예컨대, 상기 비전도성 기판은 유리 기판일 수 있다.
이 경우, 상기 발광 소자는, 상기 반도체층의 측면에서 상기 제 1 전극과 전기적으로 연결되는 제 1 본딩 금속층 및 제 2 전극 위에 배치된 제 2 본딩 금속층을 더 포함할 수 있다.
또한, 상기 발광 소자는, 제 1 응력 이완층의 하부에 배치된 제 1 본딩 금속층 및 상기 제 2 전극 위에 배치된 제 2 본딩 금속층을 더 포함할 수도 있다.
예컨대, 상기 제 1 응력 이완층은 크롬(Cr), 니켈(Ni), 주석(Sn), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 및 이들의 합금으로 구성되는 그룹으로부터 선택된 적어도 하나의 재료를 포함할 수 있다.
또한, 상기 제 1 응력 이완층의 두께는 10㎛ 내지 1mm의 범위에 있을 수 있다.
한편, 여기서 제공되는 발광 소자의 제조 방법은, 성장 기판 위에 발광을 위한 활성 영역을 포함하는 반도체층을 형성하는 단계; 상기 반도체층 위에 제 1 전극을 형성하는 단계; 상기 제 1 전극의 표면에 본딩 기판을 접합시키는 단계; 상기 성장 기판을 제거하는 단계; 및 후공정을 통해 반도체층을 처리하는 단계를 포함하며, 여기서 상기 제 1 전극과 본딩 기판 사이에 금속으로 이루어진 제 1 응력 이완층을 개재시킬 수 있다.
예컨대, 상기 제 1 전극과 제 1 응력 이완층 사이 및 상기 제 1 응력 이완층과 본딩 기판 사이에 각각 본딩 재료층을 개재시킴으로써 상기 제 1 응력 이완층을 접합시킬 수 있다.
또한, 일 실시예에 따르면, 상기 제 1 응력 이완층과 상기 본딩 기판 사이에 금속으로 이루어진 제 2 응력 이완층을 더 개재시킬 수 있다.
이 경우, 상기 제 1 전극과 제 1 응력 이완층 사이 및 상기 제 1 응력 이완층과 제 2 응력 이완층 사이에 각각 본딩 재료층을 개재시킴으로써 상기 제 1 및 제 2 응력 이완층을 접합시킬 수 있다.
한편, 상기 제 2 응력 이완층은 본딩 기판 위에 증착하여 형성될 수 있다.
또한, 상기 제 1 전극과 제 1 응력 이완층 사이에 본딩 재료층을 개재시킴으로써 상기 제 1 응력 이완층을 접합시킬 수도 있으며, 이 경우 상기 제 1 응력 이완층은 본딩 기판 위에 증착하여 형성될 수 있다.
일 실시예에 따르면, 상기 후공정을 통해 반도체층을 처리한 후에 상기 본딩 기판을 제거하는 단계를 더 포함할 수도 있다.
또한, 상기 반도체층을 처리하는 후공정 단계는 상기 반도체층 위에 제 2 전극을 형성하는 단계를 포함할 수 있다.
웨이퍼 본딩법을 이용하여 반도체층에 본딩 기판을 본딩할 때, 반도체층과 본딩 기판 사이에 금속으로 이루어진 응력 이완층을 삽입한다. 응력 이완층을 사용할 경우, 금속의 연성으로 인하여 본딩 기판과 성장 기판 사이의 응력이 상쇄되기 때문에 기판의 휨이나 뒤틀림을 완화 또는 방지할 수 있다.
이하, 첨부한 도면을 참조하여, 웨이퍼 본딩법으로 발광 소자를 제조하는 방법 및 발광 소자의 구조에 대해 상세하게 설명한다.
먼저, 도 1을 참조하면, 성장 기판(11) 위에 제 2 반도체층(21), 활성층(22) 및 제 1 반도체층(23)을 차례로 성장시킨 다음, 제 1 반도체층(23) 위에 제 1 전극(24)을 형성한다. 성장 기판(11)으로는 예컨대 사파이어 기판을 사용할 수 있다. 제 2 반도체층(21), 활성층(22) 및 제 1 반도체층(23)은 예를 들어 GaN-AlN-InN의 조합인 Ⅲ족 질화물 반도체와 같은 반도체 재료나 Zn-Mg-O 계열의 반도체 재료를 사용할 수 있다. 제 2 반도체층(21)은, 예컨대, n-타입으로 도핑된 n-반도체층일 수 있으며, 제 1 반도체층(23)은, 예컨대, p-타입으로 도핑된 p-반도체층일 수 있다. 활성층(22)은 전자와 정공을 재결합하여 광을 발생시키기 위한 활성 영역으로서 단일 또는 다중 양자우물 구조를 가질 수 있다. 제 1 전극(24)은, 예를 들어, 제 1 반도체층(23)이 p-반도체층인 경우에 p-형 전극일 수 있다.
도면에는 도시되어 있지 않지만, 성장 기판(11)과 제 2 반도체층(21) 사이에는 결정 품질을 향상시키기 위한 버퍼층 등이 추가적으로 더 개재될 수 있다. 또한, 도 1에는 도시되어 있지 않지만, 하나의 성장 기판(11) 위에서 다수의 발광 소자 칩을 형성하기 위하여, 제 2 반도체층(21), 활성층(22), 제 1 반도체층(23) 및 제 1 전극(24)을 부분적으로 에칭하여 다수의 영역으로 분할할 수도 있다. 여기까지는 일반적인 공지의 발광 소자 제조 공정과 같을 수 있으므로 더 상세한 설명을 생략한다.
다음으로, 발광 소자의 제조를 위한 후공정을 진행하기 전에, 웨이퍼 본딩법 에 따라 도 1에 도시된 구조물에 본딩 기판을 접합시킨다. 도 1에 도시된 구조물에 본딩 기판을 접합시키기 위한 다양한 실시예들이 아래에서 설명될 것이다. 이하에서는, 상술한 도 1의 구조물 중에서 제 2 반도체층(21), 활성층(22), 제 1 반도체층(23) 및 제 1 전극(24) 전체를 편의상 반도체층(20)이라고 부르기로 한다. 따라서, 이하의 도면에서는 편의상 반도체층(20)으로 표시된 하나의 층만이 도시될 것이다.
도 2는 도 1에서 형성된 반도체층(20)에 본딩 기판(31)을 접합시키기 위한 일 실시예를 개략적으로 도시하고 있다. 앞서 설명한 바와 같이, 웨이퍼 본딩 방식의 경우, 성장 기판과 본딩 기판 사이의 열팽창 계수의 차이로 인하여, 냉각 과정에서 휨이나 뒤틀림이 발생할 수 있다.
이러한 휨이나 뒤틀림을 완화하거나 방지하기 위하여, 본 실시예에 따르면, 도 2에 도시된 바와 같이, 반도체층(20)과 본딩 기판(31) 사이에 금속 시트(metal sheet)로 이루어진 별도의 응력 이완층(33)을 더 삽입한다. 예를 들어, 본딩 기판(31)과 응력 이완층(33) 사이에 본딩 재료층(32)을 삽입하고, 응력 이완층(33)과 반도체층(20) 사이에도 본딩 재료층(34)을 삽입한 다음, 상기 본딩 재료층(32,34)을 용융시킴으로써 이들의 접합이 가능하다. 이때, 서로 대향하고 있는 응력 이완층(33)의 표면과 반도체층(20)의 표면에 미리 본딩 재료층(34a,34b)을 각각 도포한 후에, 본딩 재료층(34a,34b)을 용융시킴으로써 반도체층(20)에 응력 이완층(33)을 접합시킬 수도 있다. 여기서, 도 2에는 성장 기판(11)과 반도체층(20)이 도 1과는 반대로 뒤집혀서 도시되어 있음을 유의한다. 따라서, 더욱 구체적으로는, 제 1 전 극(24)과 응력 이완층(33) 사이에 본딩 재료층(34)이 삽입되며, 따라서 제 1 전극(24)의 표면에 응력 이완층(33)이 접합된다.
본 실시예에 따르면, 응력 이완층(33)이 본딩 기판(31)과 성장 기판(11) 사이의 열팽창 계수의 차이를 흡수하기 때문에, 본딩 후의 냉각 과정에서 휨이나 뒤틀림을 완화하거나 방지할 수 있다. 이를 위하여, 응력 이완층(33)으로서 연성이 우수한 금속 시트로 된 재료를 사용할 수 있다. 본딩 기판(31)과 성장 기판(11) 사이에 연성을 갖는 금속 시트가 개재되어 있으면, 냉각 과정에서 본딩 기판(31)과 성장 기판(11)이 서로 다르게 수축하더라도 그 사이에 개재된 금속 시트의 연성으로 인하여 서로에게 영향을 주지 않게 된다. 이때, 본딩 기판(31)과 성장 기판(11) 사이의 열팽창 계수의 차이를 충분히 흡수할 수 있도록 하기 위해, 응력 이완층(33)은 충분히 두꺼울 필요가 있다. 예를 들어, 금속 시트로 이루어진 응력 이완층(33)의 두께는 최소 약 10㎛에서 최대 약 1mm 정도일 수 있으며, 더욱 구체적으로는 약 50㎛ 내지 300㎛ 정도일 수 있다.
또한, 응력 이완층(33)은 외부로부터 인가된 전류를 반도체층(20)으로 전달할 수 있도록 전기 전도성을 가질 수 있다. 또한, 본딩 과정에서 변형이 일어나지 않도록 본딩 재료층(32,34)보다 높은 용융점을 갖는다. 이러한 조건을 만족하는 응력 이완층(33)의 금속 시트 재료로서, 예컨대, 크롬(Cr), 니켈(Ni), 주석(Sn), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 또는 이들의 합금을 사용할 수 있다. 도 2에는 응력 이완층(33)이 단일층인 것으로 도시되어 있으나, 상이한 재료로 적층된 다중층의 형태로 응력 이완층(33)을 형성하는 것도 가능할 것이다.
본딩 재료층(32,34)으로는 유택틱(eutactic) 본딩 재료, 예를 들어 전기 전도성을 갖는 AuSn 합금이나 또는 AuGe 합금을 사용할 수 있다. 본딩 재료층(32,34)은 e-beam 증착법, ALD(Atomic Layer Deposition), PVD, CVD 등의 화학적 또는 물리적 기상 증착법에 의해 형성시킬 수 있으며, 이때 본딩 재료층(32,34)의 두께는 약 0.5~3㎛ 정도로 형성될 수 있다. 이러한 재료로 된 본딩 재료층(32,34)을 용융시켜 응력 이완층(33)을 본딩 기판(31)과 반도체층(20)에 접합시킬 수 있다. AuSn 합금은 약 280℃의 용융점을 가지며, AuGe 합금은 약 300℃ 이상의 용융점을 갖는다. 종래에는 냉각 과정에서의 휨이나 뒤틀림을 최소화하기 위하여, 비교적 낮은 온도에서 용융되는 AuSn 합금을 본딩 재료로서 주로 사용하였다. 이 경우, 발광 소자의 안정된 동작을 위한 열처리 과정에서 본딩 재료의 변형을 피하기 위해 300℃ 미만의 저온 열처리를 수행할 수밖에 없다. 반면, 본 실시예의 경우, 응력 이완층(33)을 통해 휨이나 뒤틀림을 방지할 수 있기 때문에, 비교적 높은 용융점을 갖는 AuGe 합금을 본딩 재료층(32,34)으로서 사용하는 것이 가능하다. 그러면, 이후의 발광 소자의 열처리 과정에서 300℃ 이상의 고온 열처리를 수행할 수 있기 때문에, 발광 소자의 품질 및 동작 안정성을 더욱 향상시킬 수 있다.
한편, 본딩 기판(31)으로는 일반적으로 전도성을 갖는 실리콘 기판을 사용할 수 있다. 그러나 실리콘 기판에만 한정되는 것은 아니며, 여러 가지 다른 재료로 된 기판을 사용하는 것도 가능하다. 예컨대, 유리 기판과 같은 비전도성 기판을 본딩 기판(31)으로서 사용할 수도 있다. 예컨대, 비전도성 기판은 약 4~8×10-6Å/K 정도 범위의 열팽창 계수를 갖는 재료를 사용할 수 있다.
도 3은 도 1에서 형성된 반도체층(20)에 본딩 기판(31)을 접합시키기 위한 다른 실시예를 개략적으로 도시하고 있다. 도 3에 도시된 실시예는, 본딩 재료층을 이용하여 별도의 응력 이완층을 본딩 기판(31)에 접합시키는 것이 아니라, 본딩 기판(31) 위에 응력 이완층(35)을 직접 증착하거나 성장시킨다는 점에서 도 2의 실시예와 차이가 있다. 그 이외에는 도 2에 도시된 실시예와 도 3에 도시된 실시예는 동일하다. 따라서, 도 3에 도시된 실시예의 경우, 본딩 기판(31) 위에 이미 형성되어 있는 응력 이완층(35)을 본딩 재료층(34)을 통해 반도체층(20)의 표면에 접합시킨다.
도 4는 도 1에서 형성된 반도체층(20)에 본딩 기판(31)을 접합시키기 위한 또 다른 실시예를 개략적으로 도시하고 있다. 도 4의 실시예는 도 2 및 도 3에 도시된 실시예를 모두 적용한 것이다. 즉, 도 4에 도시된 바와 같이, 제 1 응력 이완층(33)과 반도체층(20) 사이에 본딩 재료층(34)을 개재시켜 반도체층(20)의 표면에 제 1 응력 이완층(33)을 접합시킨다. 동시에, 제 2 응력 이완층(35)이 표면에 증착되어 있는 본딩 기판(31)과 제 1 응력 이완층(33) 사이에 본딩 재료층(32)을 개재시켜 본딩 기판(31)에 제 1 응력 이완층(33)을 접합시킨다. 이때, 제 1 응력 이완층(33)의 표면과 반도체층(20)의 표면에 미리 본딩 재료층(34a,34b)을 각각 도포한 후에, 본딩 재료층(34a,34b)을 용융시킴으로써 반도체층(20)에 응력 이완층(33)을 접합시킬 수도 있다. 그러면, 접합 후의 전체적인 구조는, 본딩 기판(31) 위에 제 2 응력 이완층(35), 본딩 재료층(32), 제 1 응력 이완층(33), 본딩 재료층(34), 반 도체층(20) 및 성장 기판(11)이 순서대로 배치된 상태가 된다.
이러한 구조에서, 반도체층(20)과 본딩 기판(31) 사이에는 두 개의 응력 이완층(33,35)이 배치되어 있기 때문에, 휨 및 뒤틀림을 더욱 완화할 수 있다. 여기서, 두 개의 응력 이완층(33,35)은 서로 동일한 재료로 이루어질 수도 있고 상이한 재료로 이루어질 수도 있다. 또한, 두 응력 이완층(33,35)의 두께가 동일할 수도 있지만, 서로 다를 수도 있다.
상술한 도 2 내지 도 4에 도시된 웨이퍼 본딩 방식으로 반도체층(20)과 본딩 기판(31)을 접합한 후에는, 도 5에 도시된 바와 같이, 예를 들어 레이저 리프트 오프(laser lift-off; LLO) 방식으로 성장 기판(11)을 제거할 수 있다. 그러면, 반도체층(20)이 외부로 노출된다. 특히, 도 1을 참조하면, 반도체층(20) 중에서 제 2 반도체층(21)이 외부로 노출된다.
성장 기판(11)을 제거한 후에는, 일반적인 공지된 후공정 방식에 따라 반도체층(20)을 처리하여 발광 소자를 완성할 수 있다. 예를 들어, 에칭 등을 통해 반도체층(20)의 표면을 부분적으로 식각하거나 클리닝할 수 있다. 또한, 광 추출 효율을 향상시키기 위하여 반도체층(20)의 표면에 기하학적 요철 구조를 만드는 텍스처링(texturing)을 수행할 수도 있다. 그런 다음, 반도체층(20)의 표면에 제 2 전극을 형성할 수 있다.
도 6은 이러한 후공정 과정을 통해 완성된 발광 소자의 일 실시예를 개략적으로 도시하는 단면도이다. 도 6은 도 4에 도시된 실시예에 따라 형성된 구조물에 대해 후공정을 수행하여 얻은 발광 소자를 도시하고 있으나, 도 2 및 도 3에 도시 된 실시예에 따라 형성된 구조물들에 대해서도 동일하게 적용될 수 있다. 도 6을 참조하면, 반도체층(20)의 표면에 제 2 전극(25)이 배치되어 있다. 예를 들어, 도 1에 도시된 제 2 반도체층(21)이 n-반도체층인 경우, 제 2 전극(25)은 n-형 전극이다. 제 2 전극(25)은 또한 광을 투과시키는 투명 전극일 수 있다. 예를 들어, 제 2 전극(25)은 ITO와 같은 재료로 이루어질 수 있다.
그리고, 본딩 기판(31)의 하부면에는 제 1 본딩 금속층(41)이 배치되어 있으며, 제 2 전극(25) 위에는 제 2 본딩 금속층(42)이 배치되어 있다. 제 1 및 제 2 본딩 금속층(41,42)은, 완성된 발광 소자를 패키징할 때 패키지의 리드 프레임으로부터 연결된 와이어와 결합하게 된다. 따라서, 리드 프레임으로부터 와이어를 통해 인가된 전류는 제 1 및 제 2 본딩 금속층(41,42)을 통해 각각 제 1 및 제 2 전극(24,25)으로 전달될 수 있다. 이 경우, 본딩 기판(31)은 실리콘과 같은 전도성 기판으로 이루어질 수 있다.
앞서 설명한 바와 같이, 본딩 기판(31)으로서 비전도성 기판을 사용하는 것도 가능하다. 이 경우에는 본딩 기판(31)의 하부에 제 1 본딩 금속층(41)이 배치될 수 없다. 도 7a 및 도 7b는 본딩 기판(31)으로서 비전도성 기판을 사용하는 경우의 한 예를 도시하고 있다. 도 7a 및 도 7b도 역시 도 4에 도시된 실시예에 따라 형성된 구조물에 대해 후공정을 수행하여 얻은 발광 소자를 도시하고 있으나, 도 2 및 도 3에 도시된 실시예에 따라 형성된 구조물들에 대해서도 동일하게 적용될 수 있다.
먼저, 도 7a에 도시된 바와 같이, 반도체층(20)을 처리하고 제 2 전극(25)을 형성한 후에, 하부의 본딩 기판(31)을 제거할 수 있다. 본딩 기판(31)의 제거는 예를 들어 CMP(chemical mechanical polishing)와 같은 폴리싱 공정을 통해 간단히 수행될 수 있다. 그러면 반도체층(20)의 아래에 제 1 및 제 2 응력 이완층(33,35)만이 남게 된다. 그런 후에는, 도 7b에 도시된 바와 같이, 제 2 응력 이완층(35)의 하부면에 제 1 본딩 금속층(41)을 배치하며, 제 2 전극(25)의 상부면에 제 2 본딩 금속층(42)을 배치할 수 있다. 그러면 제 1 본딩 금속층(41)으로 인가된 전류는 제 2 응력 이완층(35), 본딩 재료층(32), 제 1 응력 이완층(33), 본딩 재료층(34)을 통해 반도체층(20)의 제 1 전극(24)(도 1 참조)으로 전달되며, 다시 제 1 전극(24)을 통해 제 1 반도체층(23)(도 1 참조)으로 공급된다. 또한, 제 2 본딩 금속층(42)으로 인가된 전류는 제 2 전극(25)을 통해 제 2 반도체층(21)(도 1 참조)으로 공급된다.
또한, 도 8a 및 도 8b는 본딩 기판(31)으로서 비전도성 기판을 사용하는 경우의 다른 예를 도시하고 있다. 상술한 바와 마찬가지로, 도 8a 및 도 8b도 역시 도 4에 도시된 실시예에 따라 형성된 구조물에 대해 후공정을 수행하여 얻은 발광 소자를 도시하고 있으나, 도 2 및 도 3에 도시된 실시예에 따라 형성된 구조물들에 대해서도 동일하게 적용될 수 있다.
먼저, 도 8a를 참조하면, 반도체층(20)을 처리하고 제 2 전극(25)을 형성한 후에, 반도체층(20)과 제 2 전극(25)의 양쪽 에지 부분을 더 에칭하여 제거한다. 이때, 반도체층(20)의 양쪽 에지 부분을 완전히 제거하여 본딩 재료층(34)의 일부가 드러나게 할 수 있다. 예를 들어, 제 1 응력 이완층(33)의 상부에 부착된 본딩 재료층(34a)이 드러날 때까지 에칭 공정을 수행할 수 있다. 또는, 반도체층(20) 내의 제 1 반도체층(23)까지만 제거하여 제 1 전극(24)(도 1 참조)의 일부가 드러나도록 에칭을 수행할 수도 있다.
그런 후, 도 8b에 도시된 바와 같이, 반도체층(20)의 측면에 제 1 본딩 금속층(41)을 배치하고, 제 2 전극(25)의 상부면 위에 제 2 본딩 금속층(42)을 배치할 수 있다. 도 8b의 단면도에는 제 1 본딩 금속층(41)이 반도체층(20)의 양쪽 측면에 배치된 것으로 도시되어 있다. 그러나, 제 1 본딩 금속층(41)은 반도체층(20)의 주위를 둘러싸는, 예컨대, 링형으로 형성될 수도 있다. 이 경우, 제 1 본딩 금속층(41)은 본딩 재료층(34)을 통해 제 1 전극(24)에 전기적으로 연결되거나, 또는 제 1 전극(24)과 직접 접촉하여 제 1 전극(24)에 전기적으로 연결될 수 있다. 도시된 도 8b에는 본딩 재료층(34)의 일부(34a)가 제 1 응력 이완층(33) 위에 남아 있고, 그 위에 제 1 본딩 금속층(41)이 형성된 것으로 도시되어 있다. 이 경우, 제 1 본딩 금속층(41)으로 인가된 전류는 상기 본딩 재료층(34)의 일부(34a)와 나머지 일부(34b)를 통해 제 1 전극(24)으로 전달된다. 그러나, 실시예에 따라서는, 제 1 전극(24)의 일부가 드러날 때까지만 에칭을 수행하고, 제 1 전극(24) 위에 제 1 본딩 금속층(41)이 형성될 수도 있다.
지금까지, 발명의 이해를 돕기 위하여 다양한 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 도시되고 설명된 설명에 발명이 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
도 1은 성장 기판 위에 반도체층을 성장시킨 후의 구조를 개략적으로 도시하는 단면도이다.
도 2는 도 1에서 형성된 반도체층을 본딩 기판에 본딩시키기 위한 일 실시예를 개략적으로 도시하는 단면도이다.
도 3은 도 1에서 형성된 반도체층을 본딩 기판에 본딩시키기 위한 다른 실시예를 개략적으로 도시하는 단면도이다.
도 4는 도 1에서 형성된 반도체층을 본딩 기판에 본딩시키기 위한 또 다른 실시예를 개략적으로 도시하는 단면도이다.
도 5는 도 4에 도시된 실시예에 따라 본딩 기판을 본딩시킨 후, 리프트-오프 공정을 이용하여 성장 기판을 제거하는 과정을 개략적으로 도시한다.
도 6은 성장 기판을 제거한 후에 후공정을 통해 완성된 발광 소자의 일 실시예를 개략적으로 도시하는 단면도이다.
도 7a 및 도 7b는 성장 기판을 제거한 후에 다른 실시예에 따라 발광 소자를 제조하는 과정을 개략적으로 도시하는 단면도이다.
도 8a 및 도 8b는 성장 기판을 제거한 후에 또 다른 실시예에 따른 발광 소자를 제조하는 과정을 개략적으로 도시하는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11.....성장 기판 20.....반도체층
21.....제 2 반도체층 22.....활성층
23.....제 1 반도체층 24.....제 1 전극
25.....제 2 전극 31.....본딩 기판
32,34.....본딩 재료층 33.....제 1 응력 이완층
35.....제 2 응력 이완층 41.....제 1 본딩 금속층
42.....제 2 본딩 금속층
Claims (28)
- 발광을 위한 활성 영역을 포함하는 반도체층;상기 반도체층의 하부에 배치된 제 1 전극;상기 반도체층의 상부에 배치된 제 2 전극;상기 제 1 전극의 하부에 형성되고 금속으로 이루어진 제 1 응력 이완층;상기 제 1 응력 이완층의 하부에 배치된 본딩 기판;상기 제 1 전극과 상기 제 1 응력 이완층 사이에서 상기 제 1 응력 이완층에 접해 있고 Au를 포함하는 제1 본딩 재료층; 및상기 제 1 응력 이완층을 사이에 두고 상기 제1 본딩 재료층과 이격되어 있고 상기 제 1 응력 이완층과 상기 본딩 기판 사이에서 상기 제1 응력 이완층에 접해 있고 Au를 포함하는 제2 본딩 재료층을 포함하고,상기 제 1 응력 이완층은 상기 제1 본딩 재료층 및 상기 제2 본딩 재료층보다 높은 용융점을 갖는 금속으로 이루어지는 발광 소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제 1 응력 이완층과 상기 본딩 기판 사이에 개재된 것으로, 상기 제1 본딩 재료층 및 상기 제2 본딩 재료층보다 높은 용융점을 갖는 금속으로 이루어진 제 2 응력 이완층을 더 포함하는 발광 소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 성장 기판 위에 발광을 위한 활성 영역을 포함하는 반도체층을 형성하는 단계;상기 반도체층 위에 제 1 전극을 형성하는 단계;상기 제 1 전극의 표면에 본딩 기판을 접합시키는 단계;상기 성장 기판을 제거하는 단계; 및상기 반도체층을 처리하는 단계를 포함하며,상기 본딩 기판을 접합시키는 단계는상기 제 1 전극과 상기 본딩 기판 사이에 금속으로 이루어진 제 1 응력 이완층을 개재시키는 단계;상기 제 1 전극과 상기 제 1 응력 이완층 사이에 Au를 포함하는 제1 본딩 재료층을 개재시키는 단계; 및상기 본딩 기판과 상기 제1 응력 이완층 사이에 Au를 포함하는 제2 본딩 재료층을 개재시키는 단계를 포함하고,상기 제 1 응력 이완층은 상기 제1 및 제2 본딩 재료층보다 높은 용융점을 갖는 금속으로 이루어지는 발광 소자 제조 방법.
- 삭제
- 삭제
- 제 16 항에 있어서,상기 본딩 기판을 접합시키는 단계는상기 제2 본딩 재료층과 상기 본딩 기판 사이에 상기 제1 및 제2 본딩 재료층보다 높은 용융점을 갖는 금속으로 이루어지는 제 2 응력 이완층을 개재시키는 단계를 더 포함하는 발광 소자 제조 방법.
- 삭제
- 삭제
- 제 19 항에 있어서,상기 제 2 응력 이완층은 상기 본딩 기판 위에 증착하여 형성되는 발광 소자 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080114754A KR101543328B1 (ko) | 2008-11-18 | 2008-11-18 | 발광 소자 및 발광 소자의 제조 방법 |
| US12/458,797 US8222663B2 (en) | 2008-11-18 | 2009-07-23 | Light emitting device and method of manufacturing the same |
| EP09175236.0A EP2187453B1 (en) | 2008-11-18 | 2009-11-06 | Light Emitting Device and Method of Manufacturing the Same |
| CN200910225274.XA CN101740694B (zh) | 2008-11-18 | 2009-11-18 | 发光器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080114754A KR101543328B1 (ko) | 2008-11-18 | 2008-11-18 | 발광 소자 및 발광 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100055866A KR20100055866A (ko) | 2010-05-27 |
| KR101543328B1 true KR101543328B1 (ko) | 2015-08-11 |
Family
ID=41718511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080114754A KR101543328B1 (ko) | 2008-11-18 | 2008-11-18 | 발광 소자 및 발광 소자의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8222663B2 (ko) |
| EP (1) | EP2187453B1 (ko) |
| KR (1) | KR101543328B1 (ko) |
| CN (1) | CN101740694B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101543328B1 (ko) * | 2008-11-18 | 2015-08-11 | 삼성전자주식회사 | 발광 소자 및 발광 소자의 제조 방법 |
| CN102694092A (zh) * | 2012-06-15 | 2012-09-26 | 杭州士兰明芯科技有限公司 | 一种垂直结构的led芯片 |
| CN102769079B (zh) * | 2012-07-16 | 2015-02-25 | 南通玺运贸易有限公司 | P型、n型半导体出光垂直传导发光二极管的制造方法 |
| KR20140058020A (ko) | 2012-11-05 | 2014-05-14 | 삼성전자주식회사 | 발광 소자 및 그 제조 방법 |
| KR101402440B1 (ko) * | 2012-11-26 | 2014-06-11 | 한국광기술원 | 수직형 발광다이오드 제조방법 |
| US9676047B2 (en) | 2013-03-15 | 2017-06-13 | Samsung Electronics Co., Ltd. | Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same |
| CN103560193B (zh) * | 2013-08-29 | 2016-04-13 | 南昌黄绿照明有限公司 | 低成本的垂直结构发光二极管芯片及其制备方法 |
| KR102188495B1 (ko) | 2014-01-21 | 2020-12-08 | 삼성전자주식회사 | 반도체 발광소자의 제조 방법 |
| JP2016171277A (ja) * | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| AR111347A1 (es) | 2017-03-31 | 2019-07-03 | Philip Morris Products Sa | Unidad susceptora multicapas para calentar por inducción un sustrato formador de aerosol |
| CN108987250B (zh) * | 2017-06-02 | 2021-08-17 | 上海新昇半导体科技有限公司 | 衬底及其制作方法 |
| CN110752151B (zh) * | 2019-10-30 | 2021-10-26 | 北京工业大学 | 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法 |
| CN110739285A (zh) * | 2019-10-30 | 2020-01-31 | 北京工业大学 | 硅基金属中间层化合物半导体晶圆的结构及制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100858362B1 (ko) | 2007-11-29 | 2008-09-11 | 삼성전기주식회사 | 수직구조 발광다이오드 소자의 제조방법 |
| JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5852892A (ja) * | 1981-09-25 | 1983-03-29 | Hitachi Ltd | 化合物半導体素子の取付構造 |
| JPH11307875A (ja) | 1998-04-24 | 1999-11-05 | Sony Corp | 電子装置 |
| US6287882B1 (en) | 1999-10-04 | 2001-09-11 | Visual Photonics Epitaxy Co., Ltd. | Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same |
| KR20020002052A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 |
| US6562648B1 (en) | 2000-08-23 | 2003-05-13 | Xerox Corporation | Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials |
| AU2003252359A1 (en) * | 2002-08-01 | 2004-02-23 | Nichia Corporation | Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same |
| JP3950801B2 (ja) | 2003-01-31 | 2007-08-01 | 信越半導体株式会社 | 発光素子及び発光素子の製造方法 |
| JP4120796B2 (ja) | 2003-01-31 | 2008-07-16 | 信越半導体株式会社 | 発光素子及び発光素子の製造方法 |
| US7299261B1 (en) | 2003-02-20 | 2007-11-20 | Mailfrontier, Inc. A Wholly Owned Subsidiary Of Sonicwall, Inc. | Message classification using a summary |
| JP4140007B2 (ja) | 2003-04-28 | 2008-08-27 | 信越半導体株式会社 | 発光素子及び発光素子の製造方法 |
| KR100629210B1 (ko) | 2004-04-06 | 2006-09-27 | 주식회사 이츠웰 | 수직형 발광 다이오드 및 그 제조 방법 |
| JP2005347714A (ja) | 2004-06-07 | 2005-12-15 | Shin Etsu Handotai Co Ltd | 発光素子及びその製造方法 |
| US7274040B2 (en) * | 2004-10-06 | 2007-09-25 | Philips Lumileds Lighting Company, Llc | Contact and omnidirectional reflective mirror for flip chipped light emitting devices |
| KR100684537B1 (ko) | 2005-08-09 | 2007-02-20 | (주)큐엠씨 | 발광다이오드 및 그 제조 방법 |
| SG130975A1 (en) * | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
| JP2007173369A (ja) | 2005-12-20 | 2007-07-05 | Rohm Co Ltd | 半導体発光素子及び半導体発光素子の製造方法 |
| TWI300277B (en) | 2006-06-16 | 2008-08-21 | Uni Light Touchtek Corp | Method for manufacturing gallium nitride light emitting diode devices |
| US8643195B2 (en) | 2006-06-30 | 2014-02-04 | Cree, Inc. | Nickel tin bonding system for semiconductor wafers and devices |
| KR100872276B1 (ko) | 2006-11-27 | 2008-12-05 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광 소자 및 제조방법 |
| KR100878418B1 (ko) | 2006-11-27 | 2009-01-13 | 삼성전기주식회사 | 수직구조 질화물 반도체 발광 소자 및 제조방법 |
| US7795054B2 (en) * | 2006-12-08 | 2010-09-14 | Samsung Led Co., Ltd. | Vertical structure LED device and method of manufacturing the same |
| US20080290349A1 (en) * | 2007-05-24 | 2008-11-27 | Hitachi Cable, Ltd. | Compound semiconductor wafer, light emitting diode and manufacturing method thereof |
| KR101543328B1 (ko) * | 2008-11-18 | 2015-08-11 | 삼성전자주식회사 | 발광 소자 및 발광 소자의 제조 방법 |
-
2008
- 2008-11-18 KR KR1020080114754A patent/KR101543328B1/ko active IP Right Grant
-
2009
- 2009-07-23 US US12/458,797 patent/US8222663B2/en active Active
- 2009-11-06 EP EP09175236.0A patent/EP2187453B1/en active Active
- 2009-11-18 CN CN200910225274.XA patent/CN101740694B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4767035B2 (ja) * | 2005-04-12 | 2011-09-07 | シャープ株式会社 | 窒化物系半導体発光素子およびその製造方法 |
| KR100858362B1 (ko) | 2007-11-29 | 2008-09-11 | 삼성전기주식회사 | 수직구조 발광다이오드 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2187453A3 (en) | 2011-05-25 |
| US20100123158A1 (en) | 2010-05-20 |
| EP2187453B1 (en) | 2017-05-03 |
| US8222663B2 (en) | 2012-07-17 |
| CN101740694A (zh) | 2010-06-16 |
| CN101740694B (zh) | 2015-03-04 |
| KR20100055866A (ko) | 2010-05-27 |
| EP2187453A2 (en) | 2010-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101543328B1 (ko) | 발광 소자 및 발광 소자의 제조 방법 | |
| US7683380B2 (en) | High light efficiency solid-state light emitting structure and methods to manufacturing the same | |
| US20110140076A1 (en) | Light emitting element and a production method therefor | |
| US8487341B2 (en) | Semiconductor device having a plurality of bonding layers | |
| TW200826322A (en) | LED and manufacture method thereof | |
| US8916402B2 (en) | Semiconductor light emitting device including substrate having protection layers providing protection against chemicals and method for manufacturing the same | |
| JP2014060294A (ja) | Ｌｅｄ素子及びその製造方法 | |
| JP2007335877A (ja) | 発光ダイオードおよびその製造方法 | |
| KR100872276B1 (ko) | 수직구조 질화물 반도체 발광 소자 및 제조방법 | |
| KR101064068B1 (ko) | 발광소자의 제조방법 | |
| KR101527869B1 (ko) | 발광 소자의 제조 방법 | |
| US8901598B2 (en) | Light emitting device | |
| KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| KR101510382B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| KR101534846B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| KR20110065202A (ko) | 캐리어로서 도전성 기판을 갖는 ｌｅｄ 소자의 제조 장치 및 제조 방법 | |
| KR101004858B1 (ko) | 화합물 반도체 발광 소자 및 그 제조방법 | |
| KR100878418B1 (ko) | 수직구조 질화물 반도체 발광 소자 및 제조방법 | |
| US10256368B2 (en) | Semiconductor substrate for controlling a strain | |
| KR101526566B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
| KR101550913B1 (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
| KR101432908B1 (ko) | 반도체 기판 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP6302485B2 (ja) | 半導体基板 | |
| KR20120076235A (ko) | 반도체 발광 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190731 Year of fee payment: 5 |