CN108987250B - 衬底及其制作方法 - Google Patents

衬底及其制作方法 Download PDF

Info

Publication number
CN108987250B
CN108987250B CN201710406672.6A CN201710406672A CN108987250B CN 108987250 B CN108987250 B CN 108987250B CN 201710406672 A CN201710406672 A CN 201710406672A CN 108987250 B CN108987250 B CN 108987250B
Authority
CN
China
Prior art keywords
substrate
silicon substrate
dielectric film
stress
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710406672.6A
Other languages
English (en)
Other versions
CN108987250A (zh
Inventor
王燕
王华杰
保罗·邦凡蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201710406672.6A priority Critical patent/CN108987250B/zh
Publication of CN108987250A publication Critical patent/CN108987250A/zh
Application granted granted Critical
Publication of CN108987250B publication Critical patent/CN108987250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种衬底及其制作方法，所述制作方法包括：1）提供一硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区，所述洁净区以外的硅衬底中包含有氧析出物区；2）于所述硅衬底的第二表面形成低应力的介电薄膜，用以改善所述硅衬底在高温条件下的表面应力集中现象。本发明采用等离子增强化学气相沉积法，通过高射频功率、高射频频率以及高气体源流量的创新设计，可以迅速地在衬底的背表面生长一层低应力的介电薄膜，以有效改善衬底表面在高温条件下的应力集中现象，从而改善其弯曲变形现象。本发明结构及工艺简单，可以有效提高衬底质量，在半导体制造领域具有广泛的应用前景。

Description

衬底及其制作方法
技术领域
本发明属于半导体制造领域，特别是涉及一种衬底及其制作方法。
背景技术
集成电路几乎都是利用直拉硅片制造的，直拉硅片中通常含有大量的氧沉淀，氧沉淀通常被用来做内吸杂，这些氧沉淀可以吸附一些金属元素，如Fe、Cu、Ag等。适量的氧气沉淀可以增强物理力学特性，增强直拉硅片的机械强度；通过适当的热处理过程氧杂质会在硅片体内沉淀并形成二次缺陷(BMD)，而在硅片近表面区域由于氧的外扩散形成无缺陷区域，通常称为洁净区(Denuded Zone)101，具有氧沉淀的区域称为氧沉淀区102，如图1所示，硅片近表面的洁净区可以作为集成电路的有源区，这就是所谓的内吸杂工艺。
现有的内吸杂工艺通常采用“高-低-高”三步退火的标准内吸杂工艺。即第一步在高于1100℃的温度下退火使硅片近表面区域的氧杂质外扩散以形成洁净区，这一步通常在惰性气氛下进行；第二步在低温(650-800℃)下退火，以在硅片体内形成氧沉淀的核心；第三步在中高温(1000-1100℃)下退火使得在第二步退火中形成的氧沉淀核心长大并形成二次缺陷。
可见，内吸杂工艺对集成电路成片率的提高具有重要的意义。然而，如果氧沉淀渗透到有源器件区域，它会降低结特性。另外，当氧沉淀浓度较高时，金属元素会被大面积吸附，在一定的热应力及热处理条件下，氧沉淀的区域容易出现位错等缺陷，从而造成高氧沉淀硅片的塑性变形(翘曲变形)。在超大规模集成电路(VLSI)及大规模集成电路(LSI)制造过程中由于热应力引起的翘曲变形已成为主要问题之一，极大地影响了器件的成品率。
基于以上所述，提供一种能够有效改善高氧沉淀硅片在高温条件下热应力集中问题的衬底及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种衬底及其制作方法，用于解决现有技术中高氧沉淀硅片在高温条件下热应力集中而容易导致翘曲变形的问题。
为实现上述目的及其他相关目的，本发明提供一种衬底的制作方法，所述制作方法包括：1)提供一硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区，所述洁净区以外的硅衬底中包含有氧析出物区；2)于所述硅衬底的第二表面形成低应力的介电薄膜，用以改善所述硅衬底在高温条件下的表面应力集中现象。
优选地，所述高温条件的温度范围为700～1200℃。
优选地，还包括步骤：3)于800～1100℃的温度范围下，采用化学气相沉积法于所述硅衬底的洁净区表面沉积外延层。
优选地，所述低应力的介电薄膜中的应力不大于50Mpa。
优选地，所述介电薄膜包括二氧化硅及氮化硅中的一种。
优选地，所述介电薄膜的厚度范围为0.1～1μm。
优选地，步骤2)中，采用等离子体增强化学气相沉积法PECVD于所述硅衬底的第二表面形成低应力的介电薄膜。
进一步地，所述等离子体增强化学气相沉积法所采用的射频功率范围为600～1200瓦特。
进一步地，所述等离子体增强化学气相沉积法所采用的射频的频率范围为11.28～14.26MHz。
进一步地，所述等离子体增强化学气相沉积法所采用的射频的温度范围为300～450℃。
进一步地，所述介电薄膜包括二氧化硅，所述等离子体增强化学气相沉积法所采用的气体源为SiH4及N2O，稀释气体为H2，所述SiH4的流量范围为200～500sccm，所述N2O的流量为5000～10000sccm，所述H2的流量范围为1000～3000sccm。
本发明还提供一种衬底，包括硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区，所述洁净区以外的硅衬底中包含有氧析出物区；低应力的介电薄膜，形成于所述硅衬底的第二表面，用以改善所述硅衬底在高温条件下的表面应力集中现象。
优选地，所述高温条件的温度范围为700～1200℃。
优选地，还包括外延层，形成于所述硅衬底的洁净区表面。
优选地，所述低应力的介电薄膜中的应力不大于50Mpa。
优选地，所述介电薄膜包括二氧化硅及氮化硅中的一种。
优选地，所述介电薄膜的厚度范围为0.1～1μm。
如上所述，本发明的衬底及其制作方法，具有以下有益效果：
晶圆的表面的外延层的性质容易受到衬底表面应力的影响，高表面应力(包括压应力或者拉应力)的衬底在高温条件下，容易产生应力集中，因而在高温条件下(例如生长外延单晶层时)容易发生弯曲变形，本发明采用等离子增强化学气相沉积法，通过高射频功率、高射频频率以及高气体源流量的创新设计，可以迅速地在衬底的背表面生长一层低应力的介电薄膜，以有效改善衬底表面在高温条件下的应力集中现象，从而改善其弯曲变形现象。本发明结构及工艺简单，可以有效提高衬底质量，在半导体制造领域具有广泛的应用前景。
附图说明
图1显示为的经过内吸杂工艺的硅衬底的结构示意图。
图2显示为本发明的衬底的制作方法所采用的等离子体增强化学气相沉积设备的结构示意图。
图3a显示为本发明实施例1的衬底的制作方法的步骤流程示意图。
图3b显示为本发明实施例2的衬底的制作方法的步骤流程示意图。
图4～图5显示为本发明实施例1的衬底的制作方法各步骤所呈现的结构示意图。
图6显示为本发明实施例2的衬底的制作方法的最终结构示意图。
元件标号说明
201 电极
202 加热器
203 旋转托盘
204 气体入口
205 气体出口
301 洁净区
302 氧析出物区
303 介电薄膜
304 外延层
S11～S13 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图2～图5所示，本实施例提供一种衬底的制作方法，所述制作方法包括：
如图3a及图4所示，首先进行步骤1)S11，提供一硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区301，所述洁净区301以外的硅衬底中包含有氧析出物区302。
具体地，所述硅衬底为通过内吸杂工艺制作的硅衬底，所述内吸杂工艺包括：
第一步，提供一硅衬底，于高于1100℃的温度下，及惰性气体气氛下，对所述硅衬底进行退火，使所述硅衬底近第一表面区域的氧杂质向外扩散以形成洁净区301。
第二步，在低温下，如650-800℃下，对硅衬底进行退火，以在所述硅衬底体内形成氧沉淀的核心。
第三步，在中高温下，如1000-1100℃下，对所述硅衬底进行退火，使得在第二步退火中形成的氧沉淀核心长大并形成二次缺陷，形成氧析出物区302。
如图2、3a及图5所示，接着进行步骤2)S12，于所述硅衬底的第二表面形成低应力的介电薄膜303，如图5所示，用以改善所述硅衬底在高温条件下的表面应力集中现象。
作为示例，所述高温条件的温度范围为700～1200℃。所述高温条件为在超大规模集成电路(VLSI)及大规模集成电路(LSI)制造过程中，必须要达到的温度需要，如外延、退火、氧化等工艺过程。
作为示例，所述介电薄膜303的厚度范围为0.1～1μm。通常在一定的厚度范围内，如0～3μm内，介电薄膜303的厚度越大，其应力往往越高，越难实现其低应力的需求，同时较厚的介电薄膜303也会相对的提高制作成本，而较薄的介电薄膜303，则难以达到改善硅衬底表面应力集中的技术效果，因此，将所述介电薄膜303的厚度范围设定为0.1～1μm，在获得应力较低的介电薄膜303的同时，可以达到有效改善硅衬底表面应力集中的技术效果。
如图2所示，作为示例，采用等离子体增强化学气相沉积法PECVD于所述硅衬底的第二表面形成低应力的介电薄膜303。本实施例采用的等离子体增强化学气相沉积如图2所示，其主要包括射频电极201、旋转托盘203、加热器202、气体入口204及气体出口205，沉积介电薄膜303时，将硅衬底第二表面朝向电极固定于旋转托盘上，然后通入气体源，输入射频能量，以在所述硅衬底第二表面沉积低应力的介电薄膜303。
在本实施例中，所述等离子体增强化学气相沉积采用高射频功率、高射频频率、高气体源流速，以使得所述低应力介电薄膜303的沉积速率非常高，从而大大提高生产的效率。
作为示例，所述等离子体增强化学气相沉积法所采用的射频功率范围为600～1200瓦特。
作为示例，所述等离子体增强化学气相沉积法所采用的射频的频率范围为11.28～14.26MHz。
作为示例，所述等离子体增强化学气相沉积法所采用的射频的温度范围为300～450℃。
在本实施例中，通过上述工艺所制得的低应力的介电薄膜中的应力不大于50Mpa。这个应力范围内的介电薄膜可有效改善硅衬底表面应力集中。
作为示例，所述介电薄膜303包括二氧化硅及氮化硅中的一种。例如，所述介电薄膜303为二氧化硅，所述等离子体增强化学气相沉积法所采用的气体源为SiH4及N2O，稀释气体为H2，所述SiH4的流量范围为200～500sccm，所述N2O的流量为5000～10000sccm，所述H2的流量范围为1000～3000sccm。本发明采用上述范围的高射频功率、高射频频率、高气体源流速，可以获得低应力的二氧化硅薄膜，并使得所述低应力的二氧化硅薄膜的沉积速率非常高，从而大大提高生产的效率。
如图5所示，本实施例还提供一种衬底，包括硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区301，所述洁净区301以外的硅衬底中包含有氧析出物区302；低应力的介电薄膜303，形成于所述硅衬底的第二表面，用以改善所述硅衬底在高温条件下的表面应力集中现象。
作为示例，所述高温条件的温度范围为700～1200℃。作为示例，所述高温条件的温度范围为700～1200℃。所述高温条件为在超大规模集成电路(VLSI)及大规模集成电路(LSI)制造过程中，必须要达到的温度需要，如外延、退火、氧化等工艺过程。
作为示例，所述介电薄膜303的厚度范围为0.1～1μm。通常在一定的厚度范围内，如0～3μm内，介电薄膜303的厚度越大，其应力往往越高，越难实现其低应力的需求，同时较厚的介电薄膜303也会相对的提高制作成本，而较薄的介电薄膜303，则难以达到改善硅衬底表面应力集中的技术效果，因此，将所述介电薄膜303的厚度范围设定为0.1～1μm，在获得应力较低的介电薄膜303的同时，可以达到有效改善硅衬底表面应力集中的技术效果。
在本实施例中，所述低应力的介电薄膜中的应力不大于50Mpa。这个应力范围内的介电薄膜可有效改善硅衬底表面应力集中。
作为示例，所述介电薄膜303包括二氧化硅及氮化硅中的一种。
本实施例的低应力的介电薄膜303改善硅衬底应力集中的原理为：晶圆的表面的外延层304的性质容易受到衬底表面应力的影响，高表面应力(包括压应力或者拉应力)的衬底在高温条件下，容易产生应力集中，因而在高温条件下(例如生长外延单晶层时)容易发生弯曲变形，本实施例采用等离子增强化学气相沉积法，通过高射频功率、高射频频率以及高气体源流量的创新设计，可以迅速地在衬底的背表面生长一层低应力的介电薄膜303，以有效改善衬底表面在高温条件下的应力集中现象，从而改善其弯曲变形现象。
实施例2
如图2～图6所示，本实施例提供一种衬底的制作方法，其基本步骤如实施例1，与实施例的不同之处在于：还包括步骤3)S13，于800～1100℃的温度范围下，采用化学气相沉积法于所述硅衬底的洁净区301表面沉积外延层304，如图3b所示。由于所述硅衬底表面形成有低应力的介电薄膜303，可以克服在高温制作所述外延层304时，所述硅衬底的表面应力集中问题，大大提高所述外延层304以及硅衬底的质量。
如图6所示，本实施例还提供一种衬底，其基本结构如实施例1，与实施例1的不同之处在于，所述衬底还包括外延层304，形成于所述硅衬底的洁净区301表面。由于所述硅衬底表面形成有低应力的介电薄膜303，克服了所述硅衬底由于表面应力集中而导致翘曲等变形，可以大大提高所述外延层304的质量，提高最终制备的器件的良率。
如上所述，本发明的衬底及其制作方法，具有以下有益效果：
晶圆的表面的外延层304的性质容易受到衬底表面应力的影响，高表面应力(包括压应力或者拉应力)的衬底在高温条件下，容易产生应力集中，因而在高温条件下(例如生长外延单晶层时)容易发生弯曲变形，本发明采用等离子增强化学气相沉积法，通过高射频功率、高射频频率以及高气体源流量的创新设计，可以迅速地在衬底的背表面生长一层低应力的介电薄膜303，以有效改善衬底表面在高温条件下的应力集中现象，从而改善其弯曲变形现象。本发明结构及工艺简单，可以有效提高衬底质量，在半导体制造领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种衬底的制作方法，其特征在于，所述制作方法包括：
1)提供一硅衬底，所述硅衬底包括第一表面及与所述第一表面相对的第二表面，所述第一表面为洁净区，所述洁净区以外的硅衬底中包含有氧析出物区；
2)于所述硅衬底的第二表面形成低应力的介电薄膜，用以改善所述硅衬底在高温条件下的表面应力集中现象；采用等离子体增强化学气相沉积法PECVD于所述硅衬底的第二表面形成低应力的介电薄膜，所述等离子体增强化学气相沉积法所采用的射频功率范围为600～1200瓦特，所述等离子体增强化学气相沉积法所采用的射频的频率范围为11.28～14.26MHz，所述低应力的介电薄膜中的应力不大于50Mpa。
2.根据权利要求1所述的衬底的制作方法，其特征在于：所述高温条件的温度范围为700～1200℃。
3.根据权利要求2所述的衬底的制作方法，其特征在于：还包括步骤：3)于800～1100℃的温度范围下，采用化学气相沉积法于所述硅衬底的洁净区表面沉积外延层。
4.根据权利要求1所述的衬底的制作方法，其特征在于：所述介电薄膜包括二氧化硅及氮化硅中的一种。
5.根据权利要求1所述的衬底的制作方法，其特征在于：所述介电薄膜的厚度范围为0.1～1μm。
6.根据权利要求1所述的衬底的制作方法，其特征在于：所述等离子体增强化学气相沉积法所采用的射频的温度范围为300～450℃。
7.根据权利要求1所述的衬底的制作方法，其特征在于：所述介电薄膜包括二氧化硅，所述等离子体增强化学气相沉积法所采用的气体源为SiH4及N2O，稀释气体为H2，所述SiH4的流量范围为200～500sccm，所述N2O的流量为5000～10000sccm，所述H2的流量范围为1000～3000sccm。
CN201710406672.6A 2017-06-02 2017-06-02 衬底及其制作方法 Active CN108987250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710406672.6A CN108987250B (zh) 2017-06-02 2017-06-02 衬底及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710406672.6A CN108987250B (zh) 2017-06-02 2017-06-02 衬底及其制作方法

Publications (2)

Publication Number Publication Date
CN108987250A CN108987250A (zh) 2018-12-11
CN108987250B true CN108987250B (zh) 2021-08-17

Family

ID=64501225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710406672.6A Active CN108987250B (zh) 2017-06-02 2017-06-02 衬底及其制作方法

Country Status (1)

Country Link
CN (1) CN108987250B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725051B (zh) * 2020-06-19 2022-11-04 东莞市中科汇珠半导体有限公司 降低外延片翘曲度的方法及其外延片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533599A (zh) * 2001-06-22 2004-09-29 Memc 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
CN1796620A (zh) * 2004-12-27 2006-07-05 Memc电子材料有限公司 内吸杂的异质外延半导体晶片及其制造方法
EP1973151A2 (en) * 2007-03-20 2008-09-24 Sumco Corporation Soi wafer and manufacturing method thereof
CN101713098A (zh) * 2008-09-29 2010-05-26 美格纳半导体有限会社 硅晶片及其制造方法
CN101740525A (zh) * 2008-11-24 2010-06-16 合晶科技股份有限公司 晶背的封装结构
CN102420176A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种改善半导体晶片翘曲的方法
CN102693933A (zh) * 2011-03-22 2012-09-26 Soitec公司 用于绝缘体型衬底上的半导体的基础衬底的制造方法
CN103219361A (zh) * 2012-01-18 2013-07-24 精工爱普生株式会社 半导体基板及半导体基板的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100561682C (zh) * 2007-12-14 2009-11-18 电子科技大学 一种改变薄膜力学及光学性能的方法
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
KR101543328B1 (ko) * 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
CN104377123B (zh) * 2013-08-14 2017-03-29 上海华虹宏力半导体制造有限公司 成长低应力igbt沟槽型栅极的方法
US9938616B2 (en) * 2014-07-29 2018-04-10 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
CN104319233B (zh) * 2014-09-30 2018-03-13 东莞市中镓半导体科技有限公司 一种MOCVD中InN/LT‑AlN复合应力释放缓冲层技术
CN104600109A (zh) * 2015-01-07 2015-05-06 中山大学 一种高耐压氮化物半导体外延结构及其生长方法
CN105070644B (zh) * 2015-07-09 2018-01-05 苏州工业园区纳米产业技术研究院有限公司 低应力氮化硅薄膜的成长方法
CN105702564B (zh) * 2016-03-29 2018-10-16 上海华力微电子有限公司 一种改善晶圆翘曲度的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1533599A (zh) * 2001-06-22 2004-09-29 Memc 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
CN1796620A (zh) * 2004-12-27 2006-07-05 Memc电子材料有限公司 内吸杂的异质外延半导体晶片及其制造方法
EP1973151A2 (en) * 2007-03-20 2008-09-24 Sumco Corporation Soi wafer and manufacturing method thereof
CN101713098A (zh) * 2008-09-29 2010-05-26 美格纳半导体有限会社 硅晶片及其制造方法
CN101740525A (zh) * 2008-11-24 2010-06-16 合晶科技股份有限公司 晶背的封装结构
CN102693933A (zh) * 2011-03-22 2012-09-26 Soitec公司 用于绝缘体型衬底上的半导体的基础衬底的制造方法
CN102420176A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种改善半导体晶片翘曲的方法
CN103219361A (zh) * 2012-01-18 2013-07-24 精工爱普生株式会社 半导体基板及半导体基板的制造方法

Also Published As

Publication number Publication date
CN108987250A (zh) 2018-12-11

Similar Documents

Publication Publication Date Title
JP2008508696A5 (zh)
JP3381816B2 (ja) 半導体基板の製造方法
CN103367252A (zh) 一种双极型晶体管用双层硅外延片的制造方法
TWI434397B (zh) 半導體裝置的多層吸除結構及方法
CN108987250B (zh) 衬底及其制作方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
CN100338270C (zh) 一种单晶硅抛光片热处理工艺
JP2010283296A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
US6599816B2 (en) Method of manufacturing silicon epitaxial wafer
CN111235547B (zh) 化学气相沉积方法
CN112652539A (zh) 用于氧化镓材料的微波退火改性方法
JP6489321B2 (ja) エピタキシャルウェーハの製造方法
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
JP2010041000A (ja) 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
CN114188362A (zh) 一种特殊结构的soi及其制备方法
KR20140128735A (ko) 이온 주입법에 의한 그래핀의 두께 조절 방법 및 그래핀의 제조방법
CN108666209B (zh) 一种半导体衬底的制作方法
JP7035925B2 (ja) エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6848900B2 (ja) 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
CN100485887C (zh) 半导体外延晶片
CN104465346B (zh) 形成栅极的方法
CN104332429A (zh) 一种提高外延机台产能的装置与方法
CN115287752B (zh) 一种改善超重掺b硅外延片翘曲度的外延方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant