CN1796620A - 内吸杂的异质外延半导体晶片及其制造方法 - Google Patents
内吸杂的异质外延半导体晶片及其制造方法 Download PDFInfo
- Publication number
- CN1796620A CN1796620A CN 200510073150 CN200510073150A CN1796620A CN 1796620 A CN1796620 A CN 1796620A CN 200510073150 CN200510073150 CN 200510073150 CN 200510073150 A CN200510073150 A CN 200510073150A CN 1796620 A CN1796620 A CN 1796620A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- epitaxially deposited
- deposited layer
- main raw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种异质外延半导体晶片，其包括一形成该晶片的正面的异质外延层，该异质外延层包含一种其晶体结构与该晶片的主要材料不同的次要材料。该异质外延层基本上没有缺陷。一表面层包含该主要材料而不含该次要材料。该表面层与该异质外延层邻接。一主体层包含该主要材料而不含该次要材料。该主体层与该表面层邻接并延伸通过该中心平面。本发明公开了一种SOI晶片和一种制造晶片的方法。
Description
技术领域
本发明主要涉及半导体晶片，尤其涉及内吸杂的异质外延半导体晶片以及制造此种晶片的方法。
背景技术
在半导体晶片制造中，通常通过氧沉淀物对金属杂质进行内吸杂。这种吸杂通常需要洁净区形成和氧沉淀物成核并生长的步骤。沉淀物生长步骤尤其在器件制造过程中发生，这是由于器件制造和沉淀物生长都需要在高温下长时间处理晶片。
先进的器件应用引起人们对包含异质外延层的晶片的极大兴趣。在典型的硅晶片中，异质外延层叠置在正面上，该层包含除了硅以外的一些材料。该层可被设计成用于改变晶体结构(例如，应变状态)以实现各种期望的效果，包括提高载流子迁移率、载流子浓度、光的吸收和发射。不幸的是，该异质外延层会因为暴露在高温例如沉淀物生长所需的温度下而损坏或退化。因此，现有技术的晶片不包含内吸杂和异质外延层。
发明内容
在本发明的一个方面，异质外延半导体晶片具有一正面和一背面，一位于该正面和背面中间的中心平面，以及一连接该正面和背面的周边。该晶片包含一种主要材料。该晶片包括一形成该晶片的正面的异质外延层，该异质外延层包含一种与该主要材料的晶体结构不同的次要材料。该异质外延层基本上没有缺陷，并且其厚度为至少大约5纳米。一表面层包含该主要材料而不含该次要材料。该表面层与该异质外延层邻接并沿径向延伸到距该周边的至少5mm内。该表面层在至少5微米的深度内基本上没有缺陷。一主体层包含该主要材料而不含该次要材料。该主体层与该表面层邻接并延伸通过该中心平面。该主体层包括密度至少为大约1×107沉淀物/cm3的氧沉淀物。
在本发明的另一方面，一种异质外延的绝缘体上硅(SOI)晶片具有一正面和一背面，一位于该正面和背面中间的中心平面，以及一连接该正面和背面的周边。该晶片包含一种主要材料。该晶片包括一形成该晶片的正面的异质外延层，并包含一种与该主要材料的晶体结构不同的次要材料。该异质外延层基本上没有缺陷，并且其厚度至少为5纳米。该晶片还具有一绝缘层和一主体层，该主体层包括位于该表面层下面并延伸通过该中心平面的该晶片的第二区域。该主体层包括密度至少为大约1×107沉淀物/cm3的氧沉淀物。
在一个实施例中，该SOI晶片还包括一包含该主要材料而不含该次要材料的表面层。该表面层位于该绝缘层和该主体层之间并沿径向延伸到距该周边的至少大约5mm内。该表面层在从邻接的绝缘层测量的至少5微米的深度内基本上没有缺陷。
在本发明的又一方面，一种制造半导体晶片的方法包括：从晶锭上切下晶片，使该晶片的正面和背面平滑，并通过对该晶片进行快速热处理在该晶片内形成一空位模板。该方法还包括通过将该晶片在大约700℃到大约900℃的温度范围内保持至少大约30分钟来稳定该空位模板，并通过将该晶片在大约900℃到大约1000℃的温度范围内保持大约1到2小时来使氧沉淀物生长。该方法还包括在正面上形成一异质外延层。该异质外延层包含一种次要材料，该次要材料的晶体结构与该主要材料的不同，并且该异质外延层基本上没有缺陷且深度为至少5纳米。在一个实施例中，该形成步骤形成一至少100纳米的异质外延层。另一实施例还包括通过将该晶片在大约700℃到大约900℃的温度范围内保持大约0.25到大约1.5小时来稳定晶片内的空位。又一实施例还包括通过将该晶片在大约900℃到大约1000℃的温度范围内保持大约0.5到大约2小时来使有核的氧沉淀物生长。
本发明的另一方面针对一种制造半导体晶片的方法，该晶片具有一正面和一背面，一位于该正面和背面之间的包含密度至少为大约1×107沉淀物/cm3的氧沉淀物的主体层，以及一连接该正面和背面的周边。该晶片包含一种主要材料。该方法包括：从晶锭上切下晶片，使该晶片的正面和背面平滑，并使氧从晶片向外扩散以在正面形成一无沉淀物层。该无沉淀物层沿径向延伸到距该周边的至少大约5mm内，并且在从正面测量的至少5微米的深度内基本上没有缺陷。在该正面上形成一异质外延层，其中该异质外延层包含一种次要材料，该次要材料的晶体结构与该主要材料的不同。该异质外延层形成为基本上没有缺陷并且厚度为至少5纳米。在此方面的一个实施例中，该形成步骤可形成一至少100纳米的异质外延层。在另一实施例中，通过将该晶片在大约1000℃到大约1200℃的温度范围内保持至少3小时来进行该向外扩散步骤。该方法还可包括通过将晶片在大约550℃到大约700℃的温度范围内保持大约4到8小时使氧沉淀物成核。该方法还可包括通过将该晶片在大约900℃到大约1000℃的温度范围内保持大约1到大约2小时来使有核的氧沉淀物生长。
附图说明
图1是从本发明的一实施例的晶片的中心剖开的垂直剖视图；
图2是用于加工半导体晶片的本发明的一示例性方法的流程图；
图3是用于加工半导体晶片的本发明的另一示例性方法的流程图；
图4是用于加工半导体晶片的本发明的又一示例性方法的流程图；
图5是从本发明的另一实施例的晶片的中心剖开的垂直剖视图；
图6是用于加工SOI晶片的本发明的一示例性方法的流程图。
具体实施方式
参照附图，尤其参照图1，本发明的一实施例的被吸杂的异质外延晶片的整体由参考标号11表示。
该晶片包括一正面F和一背面B，一位于该正面和背面中间的中心平面P，以及一连接该正面和背面的周边。该晶片还包括一异质外延层11，该异质外延层的顶面限定了该正面F。该异质外延层的厚度为至少大约5纳米，至少大约20纳米，至少大约100纳米，或甚至至少大约3微米并小于大约5微米。如下文中所述，该异质外延层形成为该层基本上没有氧沉淀物，这指的是任何氧沉淀物的密度都小于大约1×106沉淀物/cm3。在其它实施例中，任何氧沉淀物的密度都小于大约1×105沉淀物/cm3，并且该异质外延层中的其它缺陷都限于大约1×105缺陷/cm2，或甚至大约1×104缺陷/cm2。
第一表面层15位于该异质外延层下面。该第一表面层基本上沿径向延伸到该周边，即延伸到距该周边的至少大约5mm内，但是该第一表面层可延伸到距该边缘的大约2mm内或延伸到该边缘。沿该中心平面的方向测量的该表面层的深度是至少大约5微米，例如至少大约40微米。如下文中进一步说明的，本实施例的表面层包括一洁净区DZ或无沉淀物区PFZ，从而该表面层在至少5微米、或至少大约10微米、或甚至至少大约40微米的最小深度内基本上没有氧沉淀物。
该晶片包括一主体层19，该主体层位于该表面层下面并延伸通过该中心平面。该主体层包括已生长到足以吸除金属杂质的尺寸的有核氧沉淀物。该沉淀物的密度为至少大约1×107沉淀物/cm3，或甚至至少大约1×108沉淀物/cm3。通常，该沉淀物的等效球面半径为大约1到大约50nm，在某些情况下为大约5到大约15nm，或甚至大约8到大约10nm。
位于该主体层下面的第二表面层23包括一底面，该底面限定了该晶片的背面。该第二表面层不必包含一洁净区或无沉淀物区。
该主体层和表面层包含一种主要材料(例如硅)并且仅具有数量可以忽略的任何其它材料。与此相比，该异质外延层包含该主要材料和一种次要材料，该次要材料的晶体结构与该主要材料的不同。在此示例中，该主要材料为硅，该次要材料是从包括锗、碳或III-V砷化物或磷化物例如砷化镓或磷化铟的组中选择的一种或多种材料。该异质外延层适当地包括两个子层：一松弛(relaxed)子层和一应变(strained)外延子层，该松弛子层包含合金例如硅:锗、硅:碳或硅:锗:碳合金，或III-V砷化物或磷化物，该应变的外延子层例如应变硅、应变硅:锗、应变硅:碳和应变硅:锗:碳。其它材料也被认为在本发明的范围内。
参照图2，该晶片适于通过以下步骤制造，即从一硅晶锭上切下晶片，然后通过研磨或磨削使表面变平并除去因切片造成的损坏。蚀刻该晶片以进一步除去损坏并使晶片表面平滑。该研磨、磨削和蚀刻步骤可按任何顺序进行，并且可根据常规方法进行。
在此实施例中，通过对晶片进行快速热处理(RTP)形成一空位模板。该模板将促使随后的氧团簇成核。共同转让的美国专利Nos.5994761，6191010，6204152中说明了合适的RTP方法，这些专利结合在本文作为参考。
然后，通过合适的退火过程根据该空位模板来形成氧沉淀物或氧沉淀物核。在此实施例中，晶片要进行两步炉内退火。首先，使在RTP期间形成的空位模板稳定，使得在该空位内快速形成氧团簇。稳定化是这样实现的，即通过加热该晶片，然后将该晶片在大约700℃到大约900℃的温度范围内保持大约0.25到大约1.5小时，在一个示例中是在大约800℃下加热并保持该晶片大约0.5到大约1.0小时。在2002年4月22日提交的共同转让美国专利申请No.10/127509(公开号No.2002/0179006)中描述了一种示例性退火方法，该文献被结合在本文作为参考。
在炉内退火的第二步中，对该晶片退火以使氧沉淀物生长。通常，在大约900℃到大约1000℃之间加热并保持该晶片大约0.5到大约2小时。在示例性实施例中，通过在大约950℃下加热并保持该晶片大约2小时来实现生长，或在大约1000℃下加热并保持该晶片大约1小时来实现生长。该RTP和炉内退火步骤在该表面层内形成一洁净区，该表面层在上述深度内基本上没有缺陷。
然后可适当地使用常规的磨光(抛光)方法来(单面或双面)磨光该晶片。此步骤可在形成洁净区或炉内退火步骤之前进行。
然后将该异质外延层叠置在该晶片的表面层上，从而该异质外延层形成该正面。该叠置可使该层形成如上所述的深度，并可根据常规的沉积工艺实现。
该异质外延层包括一种次要材料，该次要材料的晶格常数或共价半径(总称为晶体结构)与该主要材料的不同。在一个实施例中，首先在该表面层上沉积一松弛异质外延子层(例如，硅0.8锗0.2层)，然后在该松弛层上叠置一应变硅外延子层。也可使用多种其它的组合。本发明拟将该层设计成实际上具有任何特性或期望的作用。通常，这些层改变特性例如晶体结构和应变状态，以便尤其通过错配位错、层熔解或层分解使合金成分扩散、应力释放。如上所述，该异质外延层可获得期望的效果，例如提高载流子迁移率、载流子浓度、光的吸收和发射。
如果该异质外延层受到高温，则该层的所希望的特性通常会被破坏或退化。因此，在本发明中，高温处理在叠置该层之前进行。此外，在器件制造期间不对晶片进行高温处理。换句话说，在叠置该层之后，晶片不会在超过大约60到120分钟的时间内经受高于大约900℃到950℃的温度，或在超过大约1到2分钟的时间内经受高于大约1050℃的温度。
可在单个晶片反应器中通过常规的化学气相沉积(CVD)工艺来使该异质外延层适当地生长，该晶片反应器例如为荷兰的ASM International ofBilthoven公司生产的EPSILON系列反应器，或加拿大的AppliedMaterials of Santa Clara公司生产的CENTURA系列反应器。该层适当地生长，以便该晶片保持在大约900℃的温度之下。如果所述为应变硅层，则温度保持在大约700℃之下。作为另一示例，可根据美国专利Nos.3985590和4786616中所述的方法来使该异质外延层生长，本文将这些专利结合进来作为参考。
参照图3，在本发明的方法的另一实施例中，省略了该空位模板/RTP步骤，而作为替代，可对晶片进行任何常规的三步炉内退火处理，例如在美国专利No.6180220的背景技术部分内说明的处理，该专利全文被结合在本文作为参考。简言之，使氧从晶片向外扩散。在此实施例中，该过程包括通过在大约1000℃到大约1200℃之间加热并保持该晶片至少3小时，例如在大约1100℃下大约4小时，使氧向外扩散。第二，通过加热晶片使氧沉淀物成核。在此实施例中，成核是通过在大约550℃到大约700℃之间加热并保持该晶片大约4到8小时来进行。第三，使有核的氧沉淀物生长。在此实施例中，通过在大约900℃到大约1000℃之间加热并保持该晶片大约1到大约2小时，例如，在950℃下大约2小时，或在大约1000℃下大约1小时，来使该氧沉淀物生长。
对于此实施例，该抛光步骤在炉内退火之前进行，但是根据洁净区深度和在抛光过程中的去除容限该抛光步骤可在炉内退火之前或之后进行。异质外延生长是在炉内退火之后进行。
参照图4，在另一实施例中，该晶片是从一其中结合氮或碳以吸杂的晶锭上切下来的。从这种晶锭上切下晶片可不需要沉淀物成核/生长步骤。因此，炉内退火步骤就仅是一使氧向外扩散的单步过程。在此实施例中，通过在大约1000℃到大约1200℃之间加热并保持该晶片至少3小时，例如在大约1100℃下大约4小时，使氧向外扩散。
参照图5-6，在另一实施例中，除了在异质外延层11和表面层15之间设置一绝缘层31外，绝缘体上硅(SOI)晶片基本上类似于上述晶片。在此实施例中，该绝缘层是一埋层氧化层(通常被称为“box”)。
可根据图6所示的方法适当地制造此SOI晶片。简单地说，可根据图2所述的制造该工作晶片(handle wafer)，尽管也可根据任何一种上述方法制造该晶片。施主晶片适当地制造成具有异质外延层但不进行吸杂。或者，施主晶片可形成为不具有异质外延层，在此情况下，在该方法中的最后步骤叠置该层。此外，可在该施主晶片上形成该异质外延层的一个子层，然后在随后的步骤之后叠置第二子层。
对工作晶片和施主晶片之一执行氧化步骤以在其表面上形成一氧化层。还可在该工作晶片和施主晶片上都形成氧化层。
然后对该施主晶片进行常规的氢(离子)注入步骤，以在其中形成一解理面。通常，将该施主晶片和工作晶片结合在一起，并且在该解理面剥分开该施主晶片，从而得到一新的SOI晶片和一剩余的施主晶片。对该SOI晶片退火以加固该结合并使氧沉淀物进一步生长。一合适的退火步骤可在大约1000℃到大约1100℃之间进行至少一小时，最多几小时。然后例如通过化学和/或热平滑或通过抛光来使该晶片平滑。
根据本发明的方法制造的晶片的优点在于，该晶片不仅具有异质外延层的所有令人满意的特性，而且还吸除了金属杂质。现有技术的晶片没有将被吸杂的晶片的优点和异质外延晶片的优点结合在一起。这种新晶片是生产具有低热平衡的半导电器件的理想晶片。
鉴于上文，可见已实现本发明的几个目的并且获得其它有利的结果。
当介绍本发明或本发明的优选实施例的元件时，冠词“一个”、“该”和“所述”是指存在一个或多个该元件。术语“包括”、“包含”和“具有”是指包括的，并且是指除了所列出的元件之外还可能存在其它元件。
由于可在上述结构中进行多种变型而不会偏离本发明的范围，所以上述说明中包含的或附图中示出的所有内容应理解为是示例性的而不是限制性的。
Claims (6)
1.一种异质外延半导体晶片，该晶片具有一正面和一背面，一位于该正面和背面中间的中心平面，以及一连接该正面和背面的周边，该晶片包含一种主要材料，该晶片包括：
一形成该晶片的正面的异质外延层，该异质外延层包含一种其晶体结构与该主要材料不同的次要材料；
该异质外延层基本上没有缺陷，并且其厚度至少为5纳米；
一包含该主要材料而不包含该次要材料的表面层，该表面层与该异质外延层邻接并沿径向延伸到距该周边至少5mm内，其中该表面层在至少5微米的深度内基本上没有缺陷；以及
一包含该主要材料而不包含该次要材料的主体层，该主体层与该表面层邻接并延伸通过该中心平面，其中该主体层包括密度至少为大约1×107沉淀物/cm3的氧沉淀物。
2.根据权利要求1所述的晶片，其特征在于，该主要材料是硅，而该异质外延层的次要材料包括一应变硅层和一松弛硅-锗层。
3.根据权利要求1所述的晶片，其特征在于，该异质外延层的厚度为至少20纳米。
4.根据权利要求1所述的晶片，其特征在于，该异质外延层的厚度为至少100纳米。
5.根据权利要求1所述的晶片，其特征在于，该表面层在至少10微米的深度内基本上没有缺陷。
6.根据权利要求1所述的晶片，其特征在于，该主体层包含密度至少为大约1×108沉淀物/cm3的氧沉淀物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63936304P | 2004-12-27 | 2004-12-27 | |
| US60/639,363 | 2004-12-27 | ||
| US11/104,544 | 2005-04-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1796620A true CN1796620A (zh) | 2006-07-05 |
Family
ID=36817933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510073150 Pending CN1796620A (zh) | 2004-12-27 | 2005-05-31 | 内吸杂的异质外延半导体晶片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1796620A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987250A (zh) * | 2017-06-02 | 2018-12-11 | 上海新昇半导体科技有限公司 | 衬底及其制作方法 |
-
2005
- 2005-05-31 CN CN 200510073150 patent/CN1796620A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987250A (zh) * | 2017-06-02 | 2018-12-11 | 上海新昇半导体科技有限公司 | 衬底及其制作方法 |
| CN108987250B (zh) * | 2017-06-02 | 2021-08-17 | 上海新昇半导体科技有限公司 | 衬底及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7222128B2 (ja) | 多層構造 | |
| JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| US8039361B2 (en) | Multilayered semiconductor wafer and process for manufacturing the same | |
| EP1933384B1 (en) | Semiconductor heterostructure | |
| US7981767B2 (en) | Methods for relaxation and transfer of strained layers and structures fabricated thereby | |
| US11139198B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacturing | |
| US10796905B2 (en) | Manufacture of group IIIA-nitride layers on semiconductor on insulator structures | |
| KR20130023207A (ko) | 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법 | |
| JP2005047792A (ja) | 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法 | |
| US10468294B2 (en) | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface | |
| EP2221853B1 (en) | Relaxation and transfer of strained material layers | |
| TWI613832B (zh) | 在矽基質上形成鍺層之方法及包含鍺層之光伏裝置 | |
| CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
| US7767548B2 (en) | Method for manufacturing semiconductor wafer including a strained silicon layer | |
| US20060138601A1 (en) | Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers | |
| CN1796620A (zh) | 内吸杂的异质外延半导体晶片及其制造方法 | |
| US20110127640A1 (en) | Stiffening layers for the relaxation of strained layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20060705 |