JP3950801B2 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
JP3950801B2
JP3950801B2 JP2003023480A JP2003023480A JP3950801B2 JP 3950801 B2 JP3950801 B2 JP 3950801B2 JP 2003023480 A JP2003023480 A JP 2003023480A JP 2003023480 A JP2003023480 A JP 2003023480A JP 3950801 B2 JP3950801 B2 JP 3950801B2
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
metal layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003023480A
Other languages
English (en)
Other versions
JP2004235509A (ja
Inventor
和徳 萩本
雅人 山田
順也 石崎
眞次 野崎
和男 内田
弘 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003023480A priority Critical patent/JP3950801B2/ja
Priority to US10/690,453 priority patent/US7041529B2/en
Publication of JP2004235509A publication Critical patent/JP2004235509A/ja
Application granted granted Critical
Publication of JP3950801B2 publication Critical patent/JP3950801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は発光素子の製造方法に関する。
【0002】
【従来の技術】
【特許文献1】
特開平7−66455号公報
【特許文献2】
特開2001−339100号公報
【0003】
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま素子基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法(例えば特許文献1)も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。
【0004】
そこで、特許文献2をはじめとする種々の公報には、成長用のGaAs基板を剥離する一方、補強用の素子基板(導電性を有するもの)を、反射用のAu層を介して剥離面に貼り合わせる技術が開示されている。このAu層は反射率が高く、また、反射率の入射角依存性が小さい利点がある。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の方法では、反射層をなすAu層を発光層部に貼り合せる際に、剥離等や反射率の低下等が生じやすかった。特に、貼り合せ熱処理の際に、素子基板(特にSi基板)とAu層との冶金的な反応が生じやすい場合、上記の問題は一層顕著となる。
【0006】
本発明の課題は、金属層を介して発光層部と素子基板とを貼り合せた構造を有する発光素子において、貼り合せ熱処理時における素子基板と金属層との冶金的な反応を効果的に防止でき、ひいては、該反応による貼り合せ強度や反射率の低下などによる不良を生じにくい構造の発光素子と、その製造方法とを提供することにある。
【0007】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の発光素子は、
発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に、発光層部からの光を光取出面側に反射させる反射面を有した主金属層を介して素子基板が結合された発光素子であって、
素子基板と主金属層との間に、無機導電性材料にて構成され、かつ、素子基板に由来した成分の主金属層への拡散を阻止する拡散阻止層が介挿されてなることを特徴とする。なお、本明細書において「主金属層」とは、化合物半導体層と拡散阻止層との間に位置する金属層であって、反射面を形成するととともに、化合物半導体層と拡散阻止層とを結合する役割を担う金属層のことをいう。従って、後述の発光層部側接合金属層は主金属層には属さないものとする。
【0008】
上記本発明の発光素子の構造によると、主金属層を介して素子基板と化合物半導体層とを貼り合せる際に、素子基板から主金属層へ向かおうとする成分拡散が無機導電性材料からなる拡散阻止層によりブロックされ、ひいては素子基板成分との反応(例えば、共晶などの冶金的な反応)による主金属層の変質を効果的に抑制することができる。その結果、主金属層が形成する反射面の反射率低下や、主金属層と化合物半導体層との密着強度低下などといった不具合が効果的に抑制され、また、これら不具合による発光素子の製品歩留まりの低下も生じにくい。
【0009】
また、拡散阻止層を無機導電性材料により構成することにより、比較的高温域まで、拡散阻止層と素子基板及び/又は主金属層との化学的あるいは冶金的な反応を抑制することができ、ひいては、主金属層を介した素子基板と化合物半導体層との貼り合せ熱処理の温度域を高温側に拡張することができる。例えば、より高温の貼り合せ熱処理が可能になることから、主金属層に形成された反射面の状態を悪化させることなく、素子基板と化合物半導体層との貼り合せ状態の確実性や強度の向上を図ることができる。また、所期の貼り合せ状態が得られる熱処理温度域が広くなるため工程の自由度が増し、熱処理温度のばらつきなどによる貼り合せ不良の発生率を低減することができる。さらに、貼り合せ以外の目的で実施される高温域での熱処理を、貼り合せ熱処理に兼用すれば、工程の簡略化を図ることができる。
【0010】
拡散阻止層は、具体的には導電性酸化物にて構成することが、高導電率が得やすく製造も比較的容易なので好適である。導電性酸化物層は、具体的には、ITO(Indium Tin Oxide)にて構成できる。ITOは、酸化スズをドープした酸化インジウム膜であり、酸化スズの含有量を1〜9質量%とすることで、電極層の抵抗率を5×10−4Ω・cm以下の十分低い値とすることができる。なお、ITO以外では、ZnOが高導電率であり、本発明に採用可能である。また、酸化アンチモンをドープした酸化スズ(いわゆるネサ)、CdSnO、ZnSnO、ZnSnO、MgIn、酸化イットリウム(Y)をドープしたCdSb、酸化スズをドープしたGaInOなども導電性酸化物層の材質として使用することができる。
【0011】
上記拡散阻止層の厚みは、1nm以上10μm以下に形成することが望ましい。厚さが1nm未満では拡散防止効果が十分でなくなり、10μmを超えると効果が飽和して、製造コストの無駄な高騰につながる。
【0012】
拡散阻止層と素子基板との間には、該素子基板と拡散阻止層との接合抵抗を低減するための基板側接合金属層を介挿することができる。これにより、導電性材料からなる拡散阻止層と素子基板との接触抵抗が低減され、拡散阻止層を新たに挿入しているにもかかわらず、発光素子の直列抵抗ひいては順方向電圧の過度の上昇を効果的に抑制することができる。
【0013】
上記本発明は、主金属層の少なくとも拡散阻止層との界面を含む部分がAuを主成分とするAu系層とされてなり、素子基板がSi基板である場合に適用されたとき、特に効果が大きい。すなわち、Si基板はドーピングにより発光素子として十分な導電性を容易に確保することができ、しかも安価である。しかし、SiとAuとは比較的低温で共晶反応を起しやすく(Au−Si二元系の共晶温度は363℃であるが、それ以外の合金成分が介在するとさらに共晶温度が低下することもありえる)、貼り合せ熱処理時における基板側のSiのAu系層側への拡散も進みやすい。その結果、主金属層中のAu系層は素子基板をなすSiと共晶反応して主金属層の反射面が乱れ、反射率の低下を極めて招きやすい。しかしながら、本発明のごとく、Au系層とSi基板との間に上記拡散阻止層を設けておくと、Au系層へのSiの拡散が抑制され、主金属層の反射面の反射率低下を効果的に防止することができる。なお、本明細書において「主成分」とは、最も質量含有率の高い成分のことをいう。
【0014】
素子基板がn型のSi基板である場合、拡散阻止層とSi基板との間には、該Si基板と拡散阻止層との接合抵抗を低減するために、AuSb合金又はAuSn合金よりなる基板側接合金属層を介挿することが好ましい。この場合、基板側接合金属層とSi基板との合金化熱処理を例えば100℃以上500℃以下にて行なうことにより、接触抵抗の低減効果が高められる。
【0015】
本発明の発光素子においては、上記のAu系層により反射面を形成することができる。Au系層は化学的に安定であり、酸化等による反射率劣化を生じにくいので、反射面の形成材質として好適である。特にSi基板を使用する場合は、反射面をなす第一Au系層のAuと、Si基板をなすSiとの共晶反応が進行すると、反射率の低下が特に生じやすいが、本発明のように拡散阻止層をSi基板とAu系層との間に介挿することにより、このような不具合が極めて効果的に抑制される結果、良好な反射率の反射面をAu系層により問題なく形成できる。Au系層により反射面を形成する場合、Au系層と化合物半導体層との間に、Auを主成分とする発光層部側接合金属層を、Au系層の主表面上に分散する形で配置することができる。Au系層は、発光層部への通電経路の一部をなす。しかし、Au系層を化合物半導体よりなる発光層部に直接接合すると、接触抵抗が高くなり、直列抵抗が増加して発光効率が低下する場合がある。Au系層を、Au系接合金属層を介して発光層部に接合することにより接触抵抗の低減を図ることができる。ただし、Au系接合金属層は、コンタクト確保のために必要な合金成分を比較的多量に配合する必要があり、反射率が若干劣る。そこで、発光層部側接合金属層をAu系層の主表面上に分散形成しておけば、発光層部側接合金属層の非形成領域ではAu系層による高い反射率を確保できる。
【0016】
発光層部側接合金属層としては、これと接する化合物半導体層をn型のIII−V族化合物半導体(例えば、前述の(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1))にて構成する場合、AuGeNi接合金属層を採用することにより接触抵抗の低減効果が特に高くなる。この場合、該化合物半導体層の貼り合わせ側主表面にAuGeNi接合金属層を形成し、該AuGeNi接合金属層を覆うようにAu系層を形成することができる。
【0017】
なお、光取出効果を十分に高めるために、Au系層に対する発光層部側接合金属層の形成面積率(Au系層の全面積にて発光層部側接合金属層の形成面積を除した値である)は1%以上25%以下とすることが望ましい。発光層部側接合金属層の形成面積率が1%未満では接触抵抗の低減効果が十分でなくなり、25%を超えると反射強度が低下することにつながる。また、Au系層は、発光層部側接合金属層よりもAu含有率を高く設定しておくことで、発光層部側接合金属層の非形成領域において、Au系層の反射率を一層高めることができる。
【0018】
一方、本発明の発光素子においては、Au系層と化合物半導体層との間に介挿されたAgを主成分とするAg系層により反射面を形成してもよい。Ag系層はAu系層と比べて安価であり、しかも可視光の略全波長域(350nm以上700nm)に渡って良好な反射率を示すので、反射率の波長依存性が小さい。その結果、素子の発光波長によらず高い光取出効率を実現できる。またAlのような金属と比較すれば、酸化皮膜等の形成による反射率低下も生じにくい。
【0019】
図6は、鏡面研磨した種々の金属表面における反射率を示すものであり、プロット点「■」はAgの反射率を、プロット点「△」はAuの反射率を、プロット点「◆」はAlの反射率(比較例)である。また、プロット点「×」はAgPdCu合金である。Agの反射率は、350nm以上700nm以下(また、それより長波長側の赤外域)、特に、380nm以上700nm以下にて、可視光の反射率が特に良好である。
【0020】
他方、Auは有色金属であり、図6に示す反射率からも明らかなように、波長670nm以下の可視光域に強い吸収があり(特に650nm以下:600nm以下ではさらに吸収が大きい)、発光層部のピーク発光波長が670nm以下に存在する場合に反射率低下が著しくなる。その結果、発光強度が低下しやすいほか、取り出される光のスペクトルが、吸収により本来の発光スペクトルとは異なるものとなり、発光色調の変化も招きやすくなる。しかしながら、Agは波長670nm以下の可視光域においても反射率は極めて良好である。すなわち、発光層部のピーク発光波長が670nm以下(特に650nm以下、さらには600nm以下)である場合、Au系金属よりもはるかに高い光取出し効率を実現できる。
【0021】
他方、図6に示すように、Alの反射率においても吸収ピークは生じないが、酸化皮膜形成による反射率低下があるため、可視光域での反射率は多少低い値(例えば85〜92%)に留まっている。しかし、Ag系金属は酸化皮膜が形成されにくいため、Alよりも高い反射率を可視光域に確保できる。具体的には、波長400nm以上(特に450nm以上)においてAlよりも良好な反射率を示していることがわかる。
【0022】
なお、図6のAlの反射率は、機械研磨と化学研磨とにより、表面酸化皮膜の形成を抑制した状態で鏡面化したAl表面について測定したものであり、実際には酸化皮膜が厚く形成されることにより、図6に示すデータよりもさらに反射率が低下する可能性がある。Agの場合、図6においては、350nm以上400nm以下の短波長域ではAlより反射率が劣っているが、酸化皮膜がAlよりはるかに形成されにくい。従って、実際に発光素子上に反射金属層として形成した場合は、Ag系層の採用により、この波長域においてもAlを上回る反射率を達成することが可能である。また、この波長域でも、Agの反射率はAuと比較すれば高い。
【0023】
以上を総合すれば、Ag系層は、350nm以上670nm以下(望ましくは400nm以上670nm以下、さらに望ましくは450nm以上600nm以下)の波長域にピーク発光波長を有する発光層部の場合、光取出効率の改善効果がAlやAuに勝って特に顕著になるといえる。上記のようなピーク発光波長を有する発光層部は、例えば(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)又はInGaAl1−x−yN(0≦x≦1,0≦y≦1,x+y≦1)により、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有するものとして構成することができる。
【0024】
Ag系層を反射面形成に用いる場合は、Ag系層と化合物半導体層との間に、発光層部側接合金属層として、Agを主成分とするAg系接合金属層をAg系層の主表面上に分散する形で配置することができる。Ag系接合金属層は、これと接する化合物半導体層をn型のIII−V族化合物半導体(例えば、前述の(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1))にて構成する場合、AgGeNi接合金属層を採用することにより接触抵抗の低減効果が特に高くなる。Ag系層に対する発光層部側Ag系接合金属層の形成面積率は、前述のAu系接合金属層と同様、1%以上25%以下とすることが望ましい。
【0025】
次に、本発明の発光素子の製造方法は、
発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に、発光層部からの光を光取出面側に反射させる反射面を有した主金属層を介して素子基板が結合された発光素子の製造方法であって、
素子基板の化合物半導体層を結合する側の主表面に、無機導電性材料にて構成され、かつ、素子基板に由来した成分の主金属層への拡散を阻止する拡散阻止層を形成し、
化合物半導体層の第二主表面、及び素子基板に形成された拡散阻止層の主表面の少なくともいずれかに主金属層を形成し、
その後、拡散阻止層及び主金属層を介してそれら素子基板と化合物半導体層とを貼り合わせることを特徴とする。
【0026】
該方法によると、主金属層を介して素子基板と化合物半導体層とを貼り合せる際に、素子基板から主金属層へ向かおうとする成分拡散が拡散阻止層によりブロックされ、ひいては素子基板成分との反応による主金属層の変質を効果的に抑制することができる。その結果、主金属層が形成する反射面の反射率低下や、主金属層と化合物半導体層との密着強度低下などといった不具合が効果的に抑制され、また、これら不具合による発光素子の製品歩留まりの低下も生じにくい。また、拡散阻止層を無機導電性材料により構成することにより、比較的高温域まで、拡散阻止層と素子基板や主金属層との化学的あるいは冶金的な反応を抑制することができ、ひいては、主金属層を介した素子基板と化合物半導体層との貼り合せ熱処理の温度域を高温側に拡張することができる。例えば、より高温の貼り合せ熱処理が可能になることから、主金属層に形成された反射面の状態を悪化させることなく、素子基板と化合物半導体層との貼り合せ状態の確実性や強度の向上を図ることができる。また、所期の貼り合せ状態が得られる熱処理温度域が広くなるため工程の自由度が増し、熱処理温度のばらつきなどによる貼り合わせ不良の発生率を低減することができる。さらに、貼り合せ以外の目的で実施される高温域での熱処理を、貼り合せ熱処理に兼用すれば、工程の簡略化を図ることができる。この場合、素子基板と化合物半導体層とを、拡散阻止層及び主金属層を介して重ね合わせ、その状態で貼り合わせ熱処理することにより、素子基板と化合物半導体層とを貼り合わせることができる。熱処理により前記成分の拡散がより進行しやすいにもかかわらず、拡散阻止層の介在により、該拡散による上記不具合を効果的に抑制することができる。
【0027】
本発明の発光素子の製造方法には、以下の要件を任意に付加することができる。
▲1▼拡散阻止層を導電性酸化物にて構成する。
▲2▼導電性酸化物としてITOを使用する
▲3▼拡散阻止層の厚さを1nm以上10μm以下とする。
▲4▼素子基板の主表面上に、該素子基板と拡散阻止層との接合抵抗を低減するための基板側接合金属層を形成し、該基板側接合金属層上に拡散阻止層を形成する。
▲5▼主金属層の少なくとも拡散阻止層との界面を含む部分を、Auを主成分とするAu系層とし、素子基板としてSi基板を用いる。
▲6▼素子基板がn型のSi基板であり、かつ、拡散阻止層とSi基板との間に、該Si基板と拡散阻止層との接合抵抗を低減するための、AuSb合金又はAuSn合金よりなる基板側接合金属層を介挿する。
これら要件を付加することによる作用・効果については、本発明の発光素子の内容を開示する際に既に説明済みであるので、ここでは繰り返さない。
【0028】
次に、本発明の発光素子の製造方法においては、
発光層部を有した化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、Auを主成分とした、主金属層となるべき第一Au系層を配置し、
素子基板の、発光層部側に位置することが予定された主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、前述の拡散阻止層を介して、Auを主成分とした、主金属層となるべき第二Au系層を配置し、
それら第一Au系層と第二Au系層とを密着させて貼り合わせることができる。
【0029】
上記本発明の方法によると、化合物半導体層側と素子基板側に第一及び第二の各Au系層を振り分けて形成し、これらを相互に密着させて貼り合せる。Au系層同士は比較的低温でも容易に一体化するので、貼り合せの熱処理温度が低くとも十分な貼り合せ強度が得られ、かつ、Au系層を含む金属反射層の反射面も良好な状態のものを容易に形成することができる。
【0030】
この場合、第一Au系層と第二Au系層とをいずれもAu含有率が95質量%以上のものとすれば、貼り合せ熱処理を80℃以上にて行なうことができる。第一Au系層と第二Au系層のAu含有率を95質量%以上とすることで、第一Au系層と第二Au系層とを貼り合わせるための貼り合せ熱処理の設定範囲の下限を80℃程度にまで低温化することが可能となる。これにより、素子基板と化合物半導体層との貼り合わせが一層容易となり、かつ貼り合わせ強度もより高めることができる。Au系層(ひいては、第一Au系層と第二Au系層)の材質として、より具体的には純Au(ただし、1質量%以内であれば不可避不純物を含有してもよい)を採用することにより、上記の効果は一層高められる。なお、貼り合せ熱処理は、より望ましくは100℃以上に設定するのがよい。
【0031】
このようにAu系層を用いつつも、上記の方法により貼り合せ熱処理の温度を低下させることができる効果は、素子基板としてSi基板を用いる場合に、特に顕著となる。すなわち、Si基板はAuとの共晶温度が低いが、Au系層同士の貼り合わせであれば、上記共晶温度よりも十分低い温度で貼り合わせ熱処理を行なうことが可能であり、良好な反射率と貼り合わせ強度とを確保することができる。また、貼り合せ熱処理温度の低下は、拡散阻止層が配置されていることとも相俟って、Au系層(直接的には第二Au系層)へのSiの拡散を一層効果的に抑制でき、最終的に得られる主金属層が形成する反射面を、良好な反射率を有するものとして形成できる。この効果は、反射面が第一Au系層にて形成されるとき、すなわち反射面自体がAu系層として構成されるとき特に顕著である。Si基板を使用する場合、第一Au系層と第二Au系層とが、いずれもAu含有率が95質量%以上のものであれば、貼り合わせ熱処理の温度は380℃以下にて設定することが望ましい。貼り合わせ熱処理の温度が380℃を超えると、化合物半導体層とAuとの合金化が進んで、金属層の反射率が大幅に損なわれることにつながる。
【0032】
素子基板としてSi基板を用いる場合、Si基板の貼り合わせ側主表面に基板側接合金属層を形成し、該基板側接合金属層を覆うように第二Au系層を形成し、かつ基板側接合金属層とSi基板との合金化熱処理を行なうことができる。n型のSi基板を用いる場合、基板側接合金属層は、AuSb合金あるいはAuSn合金にて構成できる。この場合、基板側接合金属層とSi基板との合金化熱処理を例えば100℃以上500℃以下にて行なうことにより、接触抵抗の低減効果が高められる。
【0033】
また、発光層部側接合金属層と接する化合物半導体層をn型のIII−V族化合物半導体(前述の(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1))にて構成する場合、前述のごとく、該発光層部側接合金属層はAuGeNi接合金属層を採用することが望ましい。この場合、該化合物半導体層の貼り合わせ側主表面にAuGeNi接合金属層を形成し、該AuGeNi接合金属層を覆うように前記の第一Au系層を形成することができる。AuGeNi接合金属層と化合物半導体層との合金化熱処理は、例えば350℃以上660℃以下にて行なうことにより、接触抵抗の低減効果が高められる。他方、Ag系層を反射面形成に用いる場合は、発光層部側接合金属層として、AgGeNi接合金属層を採用することができるが、AuGeNi接合金属層と化合物半導体層との合金化熱処理は、例えば350℃以上550℃以下にて行なうことにより、接触抵抗の低減効果が高められる。
【0034】
なお、本発明において金属層の具体的な形成方法としては、真空蒸着やスパッタリングなどの気相成膜法のほか、無電解メッキあるいは電解メッキなどの電気化学的な成膜法を採用することもできる。また、無機導電性材料よりなる拡散阻止層は、公知の気相成膜法、例えば化学蒸着法(chemical vapor deposition:CVD)あるいはスパッタリングや真空蒸着などの物理蒸着法(physical vapor deposition:PVD)、あるいは分子線エピタキシャル成長法(molecular beam epitaxy:MBE)にて形成することができる。例えば、導電性酸化物層は、ITO層やZnO層などが、高周波スパッタリング又は真空蒸着により高導電率のものが比較的容易に製造できる。また、これら気相成長法に代えて、ゾル−ゲル法など他の方法を用いて形成してもよい。
【0035】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を参照して説明する。
図1は、本発明の一実施形態である発光素子100を示す概念図である。発光素子100は、素子基板をなす導電性基板であるn型Si(シリコン)単結晶よりなるSi基板7の第一主表面上に主金属層10を介して発光層部24が貼り合わされた構造を有してなる。
【0036】
発光層部24は、ノンドープ(AlGa1−xIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlGa1−zIn1−yP(ただしx<z≦1)からなるp型クラッド層6と、前記第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlGa1−zIn1−yP(ただしx<z≦1)からなるn型クラッド層4とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。発光素子100においては、金属電極9側にp型AlGaInPクラッド層6が配置されており、主金属層10側にn型AlGaInPクラッド層4が配置されている。従って、通電極性は金属電極9側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm程度を上限とする)をも排除するものではない。
【0037】
また、発光層部24の基板7に面しているのと反対側の主表面上には、AlGaAsよりなる電流拡散層20が形成され、その主表面の略中央に、発光層部24に発光駆動電圧を印加するための金属電極(例えばAu電極)9が、該主表面の一部を覆うように形成されている。電流拡散層20の主表面における、金属電極9の周囲の領域は、発光層部24からの光取出領域をなす。また、Si単結晶基板7の裏面にはその全体を覆うように金属電極(裏面電極:例えばAu電極である)15が形成されている。金属電極15がAu電極である場合、金属電極15とSi単結晶基板7との間には基板側接合金属層として、AuSb接合金属層16が介挿される。なお、AuSb接合金属層16に代えてAuSn接合金属層を基板側接合金属層として用いてもよい。
【0038】
Si単結晶基板7は、Si単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば100μm以上500μm以下である。そして、発光層部24に対し、主金属層10を挟んで貼り合わされている。主金属層10は全体がAu系層として構成されている。
【0039】
発光層部24と主金属層10との間には、発光層部側接合金属層としてAuGeNi接合金属層32(例えばGe:15質量%、Ni:10質量%)が形成されており、素子の直列抵抗低減に貢献している。AuGeNi接合金属層32は、主金属層10の主表面上に分散形成され、その形成面積率は1%以上25%以下である。また、Si単結晶基板7と主金属層10との間には、Si単結晶基板7の主表面と接する形で、基板側接合金属層としてのAuSb接合金属層31(例えばSb:5質量%)が形成されている。なお、AuSb接合金属層31に代えてAuSn接合金属層を用いてもよい。
【0040】
そして、該AuSb接合金属層31の全面が、拡散阻止層としてのITO層10dにより覆われている。該ITO層10dの厚さは1nm以上10μm以下(本実施形態では1μm)である。なお、拡散阻止層はITO層に代えてZnO層としてもよい。そして、該ITO層10dの全面を覆う形で、これと接するように主金属層10(Au系層)が配置されている。なお、本実施形態においてAu系層は、純AuもしくはAu含有率が95質量%以上のAu合金よりなる。
【0041】
発光層部24からの光は、光取出面側に直接放射される光に、主金属層10による反射光が重畳される形で取り出される。主金属層10の厚さは、反射効果を十分に確保するため、80nm以上とすることが望ましい。また、厚さの上限には制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める(例えば1μm程度)。
【0042】
以下、図1の発光素子100の製造方法について説明する。
まず、図2の工程1に示すように、発光層成長用基板をなす半導体単結晶基板であるGaAs単結晶基板1の主表面に、p型GaAsバッファ層2を例えば0.5μm、AlAsからなる剥離層3を例えば0.5μm、さらにp型AlGaAsよりなる電流拡散層20を例えば5μm、この順序にてエピタキシャル成長させる。また、その後、発光層部24として、1μmのp型AlGaInPクラッド層6、0.6μmのAlGaInP活性層(ノンドープ)5、及び1μmのn型AlGaInPクラッド層4を、この順序にエピタキシャル成長させる。
【0043】
次に、工程2に示すように、発光層部24の主表面に、AuGeNi接合金属層32を分散形成する。AuGeNi接合金属層32を形成後、350℃以上500℃以下の温度域で合金化熱処理を行なう。その後、AuGeNi接合金属層32を覆うように第一Au系層10aを形成する。発光層部24とAuGeNi接合金属層32との間には、上記合金化熱処理により合金化層が形成され、直列抵抗が大幅に低減される。他方、工程3に示すように、別途用意したSi単結晶基板7(n型)の両方の主表面に基板側接合金属層となるAuSb接合金属層31,16(前述の通りAuSn接合金属層でもよい)を形成し、100℃以上500℃以下の温度域で合金化熱処理を行なう。そして、AuSb接合金属層31上には、ITO層10d(厚さ:例えば1μm)と第二Au系層10bをこの順序にて形成する。また、AuSb接合金属層16上には裏面電極層15(例えばAu系金属よりなるもの)を形成する。以上の工程で各金属層及びITO層10dの形成は、スパッタリングあるいは真空蒸着等を用いて行なうことができる。本実施形態では、ITO層10dを高周波スパッタリングにて形成し、金属層は真空蒸着にて形成している。
【0044】
そして、工程4に示すように、Si単結晶基板7側の第二Au系層10bを、発光層部24上に形成された第一Au系層10aに重ね合わせて圧迫して、80℃以上500℃以下、例えば200℃にて貼り合せ熱処理することにより、基板貼り合わせ体50を作る。Si単結晶基板7は、第一Au系層10a及び第二Au系層10bを介して発光層部24に貼り合わせられる。また、第一Au系層10aと第二Au系層10bとは上記貼り合せ熱処理により一体化して主金属層10となる。第一Au系層10a及び第二Au系層10bが、いずれも酸化しにくいAuを主体に構成されているため、上記貼り合せ熱処理は、例えば大気中でも問題なく行なうことができる。
【0045】
さらに、第二Au系層10bとSi単結晶基板7(AuSb接合金属層31)との間には、拡散阻止層として機能するITO層10dが介挿されている。上記貼り合せ熱処理時にSi単結晶基板7から第二Au系層10bに向けたSi成分の拡散が上記ITO層10dによりブロックされ、第二Au系層10bひいては貼り合わせにより一体化した主金属層10側へのSi成分の染み出しが効果的に抑制される。その結果、最終的に得られる主金属層10(Au系層)の反射面が、Au−Siの共晶反応により乱れたり、あるいはSi成分によるAu系層自体が黒く着色したりする不具合が防止され、良好な反射率を実現することができる。また、主金属層10によるSi単結晶基板7と発光層部(化合物半導体層)24との貼り合せ強度も高く維持できる。
【0046】
なお、基板側接合金属層(AuSb接合金属層31,16)の合金化熱処理温度は、前述の通り100℃以上500℃以下で可能であり、貼り合せ熱処理の許容温度範囲である80℃以上500℃以下との間で重なりがある。従って、この重なっている温度域(具体的には100℃以上500℃以下)を貼り合せ熱処理温度として採用することにより、ITO層10dの形成前に敢えて合金化熱処理を行なわず、該貼り合せ熱処理時に、基板側接合金属層のSi単結晶基板(素子基板)との、オーミック接合形成のための合金化も同時に行なうことが可能である。すなわち、貼り合せ熱処理を基板側接合金属層の合金化熱処理に兼用させることができ、工程の簡略化に寄与する。他方、ITO層10dを形成する際に、基板7を昇温したほうが、ITO層の導電性向上のために有利となる場合がある。この場合、基板温度を上記合金化熱処理の適正温度域内に設定すれば、ITO層10dの形成工程に基板側接合金属層の合金化熱処理を組み込むことができ、工程の簡略化に寄与する。
【0047】
次に、工程5に進み、上記基板貼り合わせ体50を、例えば10%フッ酸水溶液からなるエッチング液に浸漬し、バッファ層2と発光層部24との間に形成したAlAs剥離層3を選択エッチングすることにより、GaAs単結晶基板1(発光層部24からの光に対して不透明である)を、発光層部24とこれに接合されたSi単結晶基板7との積層体50aから剥離する。なお、AlAs剥離層3に代えてAlInPよりなるエッチストップ層を形成しておき、GaAsに対して選択エッチング性を有する第一エッチング液(例えばアンモニア/過酸化水素混合液)を用いてGaAs単結晶基板1をGaAsバッファ層2とともにエッチング除去し、次いでAlInPに対して選択エッチング性を有する第二エッチング液(例えば塩酸:Al酸化層除去用にフッ酸を添加してもよい)を用いてエッチストップ層をエッチング除去する工程を採用することもできる。このように、発光層成長用基板を全てエッチングにより除去することも、「剥離」の概念に属するものとする。
【0048】
そして、工程6に示すように、GaAs単結晶基板1の剥離により露出した電流拡散層20の主表面の一部を覆うように、ワイヤボンディング用の電極9(ボンディングパッド:図1)を形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行なった後、樹脂封止をすることにより最終的な発光素子が得られる。
【0049】
以上の実施形態では、第一Au系層10aが反射面を形成していたが、図3の発光素子200のごとく、第一Au系層10aと発光層部24との間にAg系層10cを介挿することもできる。この場合、発光層部側接合金属層は、Au系接合金属層に代えてAgGeNi(例えばGe:15質量%、Ni:10質量%)よりなるAg系接合金属層132を分散形成する。その他の部分については、図1の発光素子100と同一である。図4は、その製造工程の一例を示すものである。図2の製造工程との相違点は、工程2においてAu系接合金属層32に代えてAg系接合金属層132を分散形成し、350℃以上660℃以下の温度域で合金化熱処理を行ない、その後、Ag系層10c及び第一Au系層10aをこの順序で形成する点にある。これ以外は、基本的に図2と同じである。
【0050】
なお、発光層成長用基板をエッチングにより剥離(除去)する際に、そのエッチング液によりAg系層10cが腐食を受ける可能性がある場合は、次のようにするとよい。すなわち、工程3に示すように、Ag系層10cと接する第一Au系層10aを、第一Au系層10aの外周縁よりもAg系層10cの外周縁が内側に位置するように、Ag系層10cよりも大面積にて形成する。これにより、Ag系層10cは第一Au系層10aに包まれる形となり、Ag系層10cの外周面が、耐食性の高い第一Au系層10aの外周縁部10eにより保護されるので、工程5において、発光層成長用基板(GaAs単結晶基板1)をエッチングしても、その影響がAg系層10cに及びにくくなる。GaAs単結晶基板1を発光層成長用基板として用い、これをアンモニア/過酸化水素混合液をエッチング液として用いて溶解・除去する場合、Agは該エッチング液に特に腐食されやすいが、上記の構造を採用すれば、問題なくGaAs単結晶基板1を溶解除去できる。
【0051】
また、発光層部24の各層は、AlGaInN混晶により形成することもできる。発光層部24を成長させるための発光層成長用基板は、GaAs単結晶基板に代えて、例えばサファイア基板(絶縁体)やSiC単結晶基板が使用される。また、発光層部24の各層は、上記実施形態では、基板側からn型クラッド層4、活性層5及びp型クラッド層6の順になっていたが、これを反転させ、基板側からp型クラッド、活性層及びn型クラッド層の順に形成してもよい。
【0052】
また、図5(工程3)に示すように、Au系層(主金属層)10をSi単結晶基板7(素子基板)と発光層部24(化合物半導体層)とのいずれか一方の側にのみ形成して貼り合せを行なってもよい。例えば、図5に示すように、Si単結晶基板7(素子基板)側にITO層(あるいはZnO層)10dを形成後、Au系層(主金属層)10をさらに形成し、このAu系層(主金属層)10を発光層部24(化合物半導体層)に対して貼り合せる場合は、貼り合せ熱処理温度は、80℃以上500℃以下に設定する。また、発光層部24(化合物半導体層)側にAu系層10を形成後、Si単結晶基板7側のITO層10dに該Au系層10を貼り合せる場合は、貼り合せ熱処理温度は、200℃以上700℃以下に設定する。いずれも、図2のAu系層同士の貼り合せ熱処理温度(100℃以上500℃以下)と比較すればかなりの高温となっているが、ITO層(あるいはZnO層)10が熱的に安定であり、Si単結晶基板7あるいはAu系層(主金属層)10との冶金的反応も上記の温度域ではほとんど生じず、かつ、Siの拡散阻止効果も十分大きいので、問題なく貼り合わせを行なうことができる。
【図面の簡単な説明】
【図1】本発明の適用対象となる発光素子の第一実施形態を積層構造にて示す模式図。
【図2】図1の発光素子の、製造工程の一例を示す説明図。
【図3】本発明の適用対象となる発光素子の第二実施形態を積層構造にて示す模式図。
【図4】図3の発光素子の、製造工程の一例を示す説明図。
【図5】図1の発光素子の、製造工程の別例を示す説明図。
【図6】種々の金属における反射率を示す図。
【符号の説明】
1 GaAs単結晶基板(発光層成長用基板)
4 n型クラッド層(第二導電型クラッド層)
5 活性層
6 p型クラッド層(第一導電型クラッド層)
7 Si単結晶基板(素子基板)
9 金属電極
10 Au系層
10a 第一Au系層
10b 第二Au系層
10c Ag系層
10d ITO層(拡散阻止層)
24 発光層部
31 AuSb層(基板側接合金属層)
32 AuGeNi接合金属層31(発光層部側接合金属層)
100,200 発光素子

Claims (20)

  1. 発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に、前記発光層部からの光を前記光取出面側に反射させる反射面を有した主金属層を介して素子基板が結合された発光素子であって、
    前記素子基板と前記主金属層との間に、無機導電性材料にて構成され、かつ、前記素子基板に由来した成分の前記主金属層への拡散を阻止する拡散阻止層が介挿されてなることを特徴とする発光素子。
  2. 前記拡散阻止層が導電性酸化物よりなることを特徴とする請求項1記載の発光素子。
  3. 前記導電性酸化物がITOよりなることを特徴とする請求項2記載の発光素子。
  4. 前記拡散阻止層の厚さが1nm以上10μm以下であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子。
  5. 前記拡散阻止層と前記素子基板との間に、該素子基板と前記拡散阻止層との接合抵抗を低減するための基板側接合金属層が介挿されてなることを特徴とする請求項1ないし請求項4のいずれか1項に記載の発光素子。
  6. 前記主金属層の少なくとも前記拡散阻止層との界面を含む部分がAuを主成分とするAu系層とされてなり、前記素子基板がSi基板であることを特徴とする請求項1ないし請求項5のいずれか1項に記載の発光素子。
  7. 前記素子基板がn型のSi基板であり、かつ、前記拡散阻止層と前記Si基板との間に、該Si基板と前記拡散阻止層との接合抵抗を低減するための、AuSb合金又はAuSn合金よりなる基板側接合金属層が介挿されてなることを特徴とする請求項6記載の発光素子。
  8. 前記Au系層が前記反射面を形成してなることを特徴とする請求項6又は請求項7に記載の発光素子。
  9. 前記Au系層と前記化合物半導体層との間に介挿されたAgを主成分とするAg系層が前記反射面を形成してなることを特徴とする請求項6又は請求項7に記載の発光素子。
  10. 発光層部を有した化合物半導体層の第一主表面を光取出面とし、該化合物半導体層の第二主表面側に、前記発光層部からの光を前記光取出面側に反射させる反射面を有した主金属層を介して素子基板が結合された発光素子の製造方法であって、
    素子基板の化合物半導体層を結合する側の主表面に、無機導電性材料にて構成され、かつ、前記素子基板に由来した成分の前記主金属層への拡散を阻止する拡散阻止層を形成し、
    前記化合物半導体層の前記第二主表面、及び前記素子基板に形成された前記拡散阻止層の主表面の少なくともいずれかに前記主金属層を形成し、
    その後、前記拡散阻止層及び前記主金属層を介してそれら素子基板と化合物半導体層とを貼り合わせることを特徴とする発光素子の製造方法。
  11. 前記素子基板と前記化合物半導体層とを、前記拡散阻止層及び前記主金属層を介して重ね合わせ、その状態で貼り合わせ熱処理することにより、前記素子基板と前記化合物半導体層とを貼り合わせることを特徴とする請求項10記載の発光素子の製造方法。
  12. 前記拡散阻止層を導電性酸化物にて構成することを特徴とする請求項10又は請求項11記載の発光素子の製造方法。
  13. 前記導電性酸化物としてITOを使用する請求項12記載の発光素子の製造方法。
  14. 前記拡散阻止層の厚さが1nm以上10μm以下であることを特徴とする請求項13記載の発光素子の製造方法。
  15. 前記素子基板の前記主表面上に、該素子基板と前記拡散阻止層との接合抵抗を低減するための基板側接合金属層を形成し、該基板側接合金属層上に前記拡散阻止層を形成することを特徴とする請求項10ないし請求項14のいずれか1項に記載の発光素子の製造方法。
  16. 前記主金属層の少なくとも前記拡散阻止層との界面を含む部分を、Auを主成分とするAu系層とし、前記素子基板としてSi基板を用いることを特徴とする請求項10ないし請求項15のいずれか1項に記載の発光素子の製造方法。
  17. 前記素子基板がn型のSi基板であり、かつ、前記拡散阻止層と前記Si基板との間に、該Si基板と前記拡散阻止層との接合抵抗を低減するための、AuSb合金又はAuSn合金よりなる基板側接合金属層が介挿されてなることを特徴とする請求項16記載の発光素子の製造方法。
  18. 前記化合物半導体層の光取出面になるのと反対側の主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に、Auを主成分とした、前記主金属層となるべき第一Au系層を配置し、
    前記素子基板の、前記発光層部側に位置することが予定された主表面を貼り合わせ側主表面として、該貼り合わせ側主表面に前記拡散阻止層を介して、Auを主成分とした、前記主金属層となるべき第二Au系層を配置し、
    それら第一Au系層と第二Au系層とを密着させて貼り合わせることを特徴とする請求項10ないし請求項17のいずれか1項に記載の発光素子の製造方法。
  19. 前記素子基板としてSi基板を用いることを特徴とする請求項18記載の発光素子の製造方法。
  20. 前記反射面を前記第一Au系層により形成することを特徴とする請求項18又は請求項19に記載の発光素子の製造方法。
JP2003023480A 2002-10-23 2003-01-31 発光素子及び発光素子の製造方法 Expired - Fee Related JP3950801B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003023480A JP3950801B2 (ja) 2003-01-31 2003-01-31 発光素子及び発光素子の製造方法
US10/690,453 US7041529B2 (en) 2002-10-23 2003-10-22 Light-emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003023480A JP3950801B2 (ja) 2003-01-31 2003-01-31 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2004235509A JP2004235509A (ja) 2004-08-19
JP3950801B2 true JP3950801B2 (ja) 2007-08-01

Family

ID=32952261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003023480A Expired - Fee Related JP3950801B2 (ja) 2002-10-23 2003-01-31 発光素子及び発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP3950801B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217659B1 (ko) * 2004-09-03 2013-01-02 스탠리 일렉트릭 컴퍼니, 리미티드 El소자
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
JP4933130B2 (ja) 2006-02-16 2012-05-16 昭和電工株式会社 GaN系半導体発光素子およびその製造方法
KR101543328B1 (ko) 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
KR101140138B1 (ko) 2010-01-22 2012-05-02 영남대학교 산학협력단 수직형 발광 다이오드의 제조 방법
US9281439B2 (en) 2011-09-30 2016-03-08 Soko Kagaku Co., Ltd. Nitride semiconductor element and method for producing same
WO2014141028A1 (en) * 2013-03-13 2014-09-18 Koninklijke Philips N.V. Method and apparatus for creating a porous reflective contact
JP7117170B2 (ja) * 2018-06-20 2022-08-12 スタンレー電気株式会社 発光装置

Also Published As

Publication number Publication date
JP2004235509A (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
JP4050444B2 (ja) 発光素子及びその製造方法
JP4004378B2 (ja) 半導体発光素子
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
TWI305425B (ja)
TWI330411B (ja)
WO2006006556A1 (ja) 半導体発光素子
JP2004207508A (ja) 発光素子及びその製造方法
JP2005175462A (ja) 半導体発光素子及びその製造方法
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP4110524B2 (ja) 発光素子及び発光素子の製造方法
JP3997523B2 (ja) 発光素子
JP3950801B2 (ja) 発光素子及び発光素子の製造方法
JP3951300B2 (ja) 発光素子及び発光素子の製造方法
JP4062111B2 (ja) 発光素子の製造方法
JP2005197296A (ja) 発光素子及びその製造方法
JP4174581B2 (ja) 発光素子の製造方法
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP2005079298A (ja) 発光素子及び発光素子の製造方法
JP4120796B2 (ja) 発光素子及び発光素子の製造方法
JP2005259912A (ja) 発光素子の製造方法
JP4697650B2 (ja) 発光素子
JP2005044887A (ja) 半導体貼り合わせ結合体及びその製造方法、並びに発光素子及びその製造方法
JP2004235505A (ja) 発光素子及び半導体素子用オーミック電極構造
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2005347714A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3950801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees