KR101140138B1 - 수직형 발광 다이오드의 제조 방법 - Google Patents

수직형 발광 다이오드의 제조 방법 Download PDF

Info

Publication number
KR101140138B1
KR101140138B1 KR1020100006030A KR20100006030A KR101140138B1 KR 101140138 B1 KR101140138 B1 KR 101140138B1 KR 1020100006030 A KR1020100006030 A KR 1020100006030A KR 20100006030 A KR20100006030 A KR 20100006030A KR 101140138 B1 KR101140138 B1 KR 101140138B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
etch stop
forming
Prior art date
Application number
KR1020100006030A
Other languages
English (en)
Other versions
KR20110086348A (ko
Inventor
오지원
박일규
박시현
장자순
Original Assignee
영남대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 영남대학교 산학협력단 filed Critical 영남대학교 산학협력단
Priority to KR1020100006030A priority Critical patent/KR101140138B1/ko
Publication of KR20110086348A publication Critical patent/KR20110086348A/ko
Application granted granted Critical
Publication of KR101140138B1 publication Critical patent/KR101140138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 다이오드의 제조 방법이 제공된다. 기판 상에 희생층 및 식각 정지층을 형성하고, 식각 정지층 상에 발광 구조체를 형성하고, 발광 구조체 상에 제 1 전극층을 형성한다. 제 1 전극층 상에 구조 지지층을 형성하고 기판 및 상기 희생층을 선택적으로 제거하여 식각 정지층을 노출한다. 식각 정지층을 제거하여 상기 발광 구조체의 하부면을 노출하고 노출된 발광 구조체 상에 제 2 전극을 형성한다.

Description

수직형 발광 다이오드의 제조 방법{METHOD FOR MANUFACTURING VERTICAL LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 수직형 발광 다이오드의 제조 방법에 관한 것이다. 본 발명은 지식경제부의 산업 기술 융합 산업 원천 기술 개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제관리번호: 10033630, 과제명:LED-IT 융합 산업화 연구 센터 지원 사업].
발광 다이오드(Light Emitting Diode: LED)는 P-N 접합 다이오드의 일종으로 순 방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 현상인 전기발광효과(electroluminescence)를 이용한 반도체 소자로서, 발광 다이오드로부터 방출되는 빛의 파장은 사용되는 소재의 밴드 갭 에너지(Bandgap Energy, Eg)에 의해 결정된다. 발광 다이오드 기술의 초기에는 주로 적외선과 적색광을 방출할 수 있는 발광소자가 개발되었으며, 청색 LED는 1993년에 니치아(Nichia) 화학의 Nakamura가 GaN를 이용하여 청색광을 생성할 수 있음을 발견한 이후에야, 본격적으로 연구되고 있다. 백색은 적색, 녹색 및 청색의 조합을 통해 만들 수 있다는 점에서, 상기 GaN에 기반한 청색 발광소자의 개발은, 이미 개발되었던 적색 및 녹색 발광 다이오드들과 함께, 백색 발광 다이오드의 구현을 가능하게 만들었다.
한편, 발광 다이오드의 시장성(marketability)을 증대시키기 위해서는, 그것의 발광 효율(Light-Emitting Efficiency) 및 수명(Lifetime)을 증가시킬 필요가 있다. 하지만, 상기 GaN에 기반한 청색 발광소자는, GaN과 공기 사이의 굴절률의 차이에 의해, 활성층에서 생성된 빛의 일부만이 발광에 이용되고, 대부분의 빛은 소자의 내부로 재흡수되어 소멸된다. 이에 따라, 대부분의 청색 발광 다이오드의 외부 양자 효율(external quantum efficiency)은 대략 54%의 수준에 머무르고 있지만, 최근 상기 발광 효율을 증대시키기 위한 다양한 기술들이 제안되고 있다.
발광 다이오드는 발광 구조체를 형성하기 위해여 기판이 필요하다. 그러나 상기 기판이 제거되지 않고는 발광 구조체의 양 면에 전극을 형성하기 어렵다. 따라서 매쉬 식각에 의하여 n-GaN 층을 노출하여 n형 전극을 p형 전극과 동일한 방향에 형성하는 것이 일반적이다. 그러나 이러한 구조는 발광 면적이 축소되어 발광 효율이 저하된다. 또한 n형 전극에 주입된 전자가 전극 주위로 몰리는 전류 집중 현상(current crowing effect)이 발생할 수 있으며, 부도체인 기판은 통전시 발생하는 대량의 열을 축적시켜 효율을 떨어드릴 수 있다. 따라서 기판을 제거하고 수직형 발광 다이오드를 제조하는 기술이 주목 받고 있다.
본 발명이 해결하고자 하는 과제는, 수직형 발광 다이오드에서 기판으로부터 에피층을 손실 없이 분리할 수 있는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 한정되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위한 발광 다이오드의 제조 방법을 제공한다. 이 방법은 기판 상에 희생층 및 식각 정지층을 형성하는 것, 상기 식각 정지층 상에 발광 구조체를 형성하는 것, 상기 발광 구조체 상에 제 1 전극층을 형성하는 것, 상기 제 1 전극층 상에 구조 지지층을 형성하는 것, 상기 기판 및 상기 희생층을 선택적으로 제거하여 상기 식각 정지층을 노출하는 것, 상기 식각 정지층을 제거하여 상기 발광 구조체의 하부면을 노출하는 것 및 상기 노출된 발광 구조체 상에 제 2 전극을 형성하는 것을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 식각 정지층은 p형 GaxN1-x(0<x<1)층일 수 있다. 상기 식각 정지층은 알루미늄 및 인듐 중 적어도 하나 이상을 더 포함할 수 있다. 상기 희생층은 n형 또는 도핑되지 않은(un-doped) InxAlyGa1-x-yN(0<x<1,0<y<1)일 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은 상기 식각 정지층을 제거하지 않고 상기 기판 및 상기 희생층을 선택적으로 제거하는 선택적 습식 식각에 의하여 수행될 수 있다. 상기 선택적 습식 식각은 수산화칼륨, 황산-인산 용액, 염산, 수산화나트륨 중 적어도 하나 이상을 포함하는 용액으로 수행될 수 있다. 상기 선택적 습식 식각은 20～300℃에서 수행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은 PEC 식각(Photo electro chemical etch)으로 상기 기판의 일부를 제거하는 것 및 선택적 습식 식각에 의하여 잔류된 상기 기판 및 상기 희생층을 제거하는 것을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은 상기 기판의 일부를 연마 공정으로 제거하는 것을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 식각 정지층을 제거하는 것은 PEC 식각 또는 건식 식각을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판은 사파이어, SiC, GaN, Si 또는 GaAs 기판일 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 구조체를 형성하는 것은 상기 식각 정지층 상에 제 1 반도체층을 형성하는 것, 상기 제 1 반도체층 상에 활성층을 형성하는 것, 상기 활성층 상에 제 2 반도체층을 형성하는 것을 포함할 수 있다. 상기 제 1 반도체층은 n형 GaxN1-x(0<x<1)으로 형성되고, 상기 활성층은 InyGa1-yN(0≤y<1)으로 형성되고, 상기 제 2 반도체층은 p형 GazN1-z(0<z<1)으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 구조 지지층을 형성하는 것은 접착층을 이용하여 상기 발광 구조체 상에 상기 구조 지지층을 부착하는 것을 포함할 수 있다. 상기 구조 지지층은 실리콘 기판 또는 금속 기판으로 형성될 수 있다.
수직형 발광 다이오드 제조시, 에피층의 손실을 줄이고 기판으로부터 에피층을 용이하게 분리할 수 있다.
도 1은 본 발명의 실시예들에 따른 발광 다이오드 제조 방법의 흐름도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 10는 본 발명의 다른 실시예에 따른 발광 다이오드의 제조 방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
이하, 도면들을 참조하여 본 발명의 실시예에 따른 발광 다이오드 및 그 제조 방법에 대해 상세히 설명하기로 한다.
도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 발광 다이오드의 제조 방법이 제공된다. 도 1은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법의 흐름도이다.
도 1 및 도 2를 참조하여, 기판(100) 상에 희생층(120) 및 식각 정지층(130)이 차례로 형성될 수 있다(S1). 상기 기판(100)은 사파이어, SiC, GaN, Si 또는 GaAs 기판일 수 있으며 질화물 반도체의 격자 상수(lattice constant)에 가까운 격자 상수를 갖는 단결정성 산화물이 사용될 수 있다. 상기 희생층(120)은 n형 또는 도핑되지 않은(un-doped) InxAlyGa1 -x-yN(0<x<1,0<y<1)층일 수 있다. 상기 식각 정지층(130)은 p형 GaxN1 -x(0<x<1)층 또는 p형 InxAlyGa1 -x-yN(0<x<1, 0<y<1)층일 수 있다. 본 명세서에서 조성을 나타내기 위하여 x, y 등의 기호가 사용되었으나 이는 특정 조성을 나타내는 것이 아니며, 동일한 기호가 사용되었다고 하여 동일한 조성을 갖는다고 볼 수 없다. 상기 식각 정지층(130)은 0.1～1000nm의 두게로 형성될 수 있다. 상기 식각 정지층(130)은 도 1에서 단일 층으로 도시되었으나, n형 GaN층들 사이에 복수의 층으로 제공될 수 있다. 상기 기판(100)과 상기 희생층(120) 사이에 버퍼층(110)이 제공될 수 있다. 상기 버퍼층(110)은 AlxGayN1 -x-y(0<x<1, 0<y<1)층일 수 있다. 상기 버퍼층(110)은 상기 기판(100)으로부터 에피층을 형성시키는 시드(seed)층일 수 있다. 상기 버퍼층(110)은 상기 기판(100)과 질화물 반도체의 격자 상수 및 열팽창 계수 차이에 의하여 발생하는 결정 결함을 감소시킬 수 있다. 상기 버퍼층(110), 상기 희생층(120) 및 상기 식각 정지층(130)은 유기금속화학기상증착(Metal Organic Chemical Vapor Deposition:MOCVD) 또는 기상에피택시(Vapor-Phase Epitaxy:VPE)에 의해 형성될 수 있다.
상기 식각 정지층(130) 상에 발광 구조체(140)가 형성될 수 있다(S2). 상기 발광 구조체(140)는 제 1 반도체층(141), 활성층(142) 및 제 2 반도체층(143)을 포함할 수 있다. 상기 제 1 반도체층(141) 및 상기 제 2 반도체층(143)은 각각 n형 및 p형 클래드층일 수 있다. 상기 제 1 반도체층(141)은 n형 GaxN1 -x(0<x<1)층일 수 있다. 상기 제 1 반도체층(141)은 실리콘(Si) 도핑에 의하여 n형으로 형성될 수 있다. 상기 활성층(142)은 양자 우물층(Multi Quantum Well: MQW)을 포함할 수 있다. 상기 양자우물층은 전자와 정공의 재결합에 의해 빛을 방사할 수 있다. 상기 활성층은 InxGa1-xN(0≤x<1)층일 수 있다. 상기 제 2 반도체층은 p형 GaxN1-x(0<x<1)층일 수 있다. 상기 제 2 반도체층은 마그네슘(Mg) 도핑에 의하여 p형으로 형성될 수 있다. 상기 발광 구조체(140)는 MOCVD 또는 VPE에 의해 형성될 수 있다.
상기 발광 구조체(140) 상에 제 1 전극층(160)이 형성될 수 있다(S3). 상기 제 1 전극(160)은 상기 p형 GaN층의 전극으로 작용할 수 있다. 상기 제 1 전극층(160)은 Ag, Al, Au, Pd, Ni, Zn, Mo, W, Cr, Ti, Eu, Pt 및 Mn 중 적어도 하나 이상을 포함할 수 있다. 상기 제 1 전극층(160)은 스퍼터링 또는 CVD에 의하여 형성될 수 있다.
도 1 및 도 3을 참조하여, 상기 제 1 전극층(160) 상에 구조 지지층(172)이 형성될 수 있다(S4). 상기 구조 지지층(172)은 이하 설명될 상기 기판(100)의 분리 후 상기 발광 구조체(140)를 지지하는 역할을 할 수 있다. 상기 구조 지지층(172)은 실리콘 기판 또는 금속 기판으로 형성될 수 있다. 상기 구조 지지층(172)은 접착층(171)에 의한 웨이퍼 접착 기술로 상기 제 1 전극층(160)에 부착될 수 있다. 상기 접착층(171)은 금(Au), 인듐(In), 팔라듐(Pd) 및 주석(Sn) 중에서 적어도 하나 이상을 포함할 수 있다. 또는 상기 구조 지지층(172)은 상기 접착층(171) 없이 상기 제 1 전극층(160) 상에 Ni, Cu 등의 금속을 전기 도금하여 형성될 수 있다.
상기 구조 지지층(172), 상기 접착층(171) 또는 상기 제 1 전극층(160)은 방사되는 빛의 반사층 역할을 할 수 있다. 추가적인 반사층(미도시)이 상기 제 2 반도체층(143)과 상기 제 1 전극(160) 사이, 또는 상기 접착층(171)과 상기 제 1 전극층(160) 사이에 제공될 수 있다. 상기 반사층은 Ag, Ni, Al, Ti, Pd, Pt, Ru, Au, Rh, Ir, Ta 및 Cu 중 적어도 하나 이상을 포함하는 금속층일 수 있다.
도 1 및 도 4를 참조하여, 상기 기판(100) 및 상기 희생층(120)이 제거될 수 있다(S5). 상기 버퍼층(110)도 함께 제거될 수 있다. 상기 기판(100), 상기 버퍼층(110) 및 상기 희생층(120)의 제거는 웨이퍼 전체로 진행되거나 개별 칩 단위로 수행될 수 있다. 상기 기판(100), 상기 버퍼층(110) 및 상기 희생층(120)의 제거는 습식 식각에 의하여 수행될 수 있다. 상기 제거 공정시, 상기 식각 정지층(130)의 일부가 함께 식각될 수 있다. 상기 습식 식각은 수산화칼륨, 황산-인산 용액, 염산, 수산화나트륨 중 적어도 하나 이상을 포함하는 용액으로 수행될 수 있다. 특히 상기 황산-인산 용액은 황산과 인산의 비율이 약 1:3일 수 있다. 상기 제거 공정은 20～300℃에서 수행될 수 있다. n형 GaN은 상온의 화학 물질의 공격에는 일반적으로 안정하나, 고온의 황/인산 용액 및 수산화칼륨(KOH) 수용액에는 취약하며, 광 전기화학적 식각(Photo Electro Chemical Etch: PEC 식각)에도 또한 취약하다. 이에 반하여, p형 GaN은 도핑되지 않은 GaN 및 n형 GaN에 비하여 화학적으로 매우 안정하다. 따라서 이러한 선택적인 식각 특성을 이용하여 기판(100)을 용이하게 분리할 수 있다.
상기 기판(100)의 제거는 PEC 식각을 포함할 수 있다. 상기 PEC 식각은 일정 전압을 인가한 후 약 10W 이상의 자외선을 조사하는 공정을 포함할 수 있다. 상기 PEC 식각에 의하여 상기 기판(100)의 적어도 일부를 빠르게 제거한 후, 상기 버퍼층(110) 및 상기 희생층(120)을 선택적인 습식 식각으로 제거하여 공정 시간을 단축시킬 수 있다.
도 1 및 도 5를 참조하여, 상기 식각 정지층(130)이 제거될 수 있다(S6). 상기 식각 정지층(130)의 제거는 도 5에 도시된 바와 같이 웨이퍼를 뒤집어 진행될 수 있다. 상기 식각 정지층(130)의 제거는 건식 식각 또는 PEC 식각에 의하여 수행될 수 있다. 상기 식각 정지층(130)이 제거되어 상기 제 1 반도체층(141)이 노출될 수 있다.
도 1 및 도 6을 참조하여, 제 2 전극(165)이 형성될 수 있다(S7). 상기 제 2 전극(165)은 상기 노출된 제 1 반도체층(141) 상에 도전층(미도시)을 형성한 후, 이를 패터닝하여 형성될 수 있다. 상기 제 2 전극(165)은 상기 제 1 전극층(160)과 동일한 물질로 형성될 수 있다. 상기 제 2 전극(165)의 형성에 의하여 수직형 발광 다이오드가 형성된다. 본 발명의 일 실시예에 따른 수직형 발광 다이오드의 제조 방법은 상기 식각 정지층(130) 및 상기 희생층(120)이 없이 상기 기판(100)을 제거할 경우 발생할 수 있는 에피층의 손상 및 불완전한 제거를 방지하여 신뢰성이 향상된 발광 다이오드를 제공할 수 있다.
도 7 내지 도 10을 참조하여, 본 발명의 다른 실시예에 따른 발광 다이오드의 제조 방법이 제공된다. 기판의 제거 방식과 보호층의 유무를 제외하면, 이 실시예는 앞의 실시예와 유사하다. 따라서 설명의 간결함을 위해, 중복되는 기술적 특징들에 대한 설명은 아래에서 생략된다.
도 7을 참조하여, 제 2 반도체층(143) 상에 제 3 반도체층(144)이 제공될 수 있다. 상기 제 3 반도체층(144)은 도핑되지 않은 GaN층일 수 있다. 구조 지지층(172) 상에 보호층(173)이 제공될 수 있다. 상기 보호층(173)은 이하 설명될 상기 기판(100)의 제거시 발생할 수 있는 상기 구조 지지층(172) 및 발광 구조체(140)의 손상을 방지할 수 있다. 상기 보호층(173)은 산화 실리콘층일 수 있다. 상기 보호층(173)은 상기 구조 지지층(172)의 열산화공정 또는 CVD 공정에 의하여 형성될 수 있다.
도 8을 참조하여, 상기 기판(100)의 일부가 연마 공정에 의하여 제거되어 잔류된 기판(101)이 될 수 있다. 상기 연마 공정은 CMP(Chemical Mechanical Polishing) 공정을 포함할 수 있다. 상기 연마 공정은 상기 발광 구조체(140)가 물리적으로 결함이 발생하지 않을 두께 내에서 이루어질 수 있다.
도 9를 참조하여, 상기 잔류된 상기 기판(101), 상기 버퍼층(110) 및 상기 희생층(120)이 제거될 수 있다. 상기 잔류된 기판(101), 상기 버퍼층(110) 및 상기 희생층(120)의 제거는 웨이퍼 전체로 진행되거나 개별 칩 단위로 수행될 수 있다. 상기 잔류된 기판(101), 상기 버퍼층(110) 및 상기 희생층(120)의 제거는 습식 식각에 의하여 수행될 수 있다. 상기 제거 공정시, 상기 식각 정지층(130)의 일부가 함께 식각될 수 있다. 상기 습식 식각은 수산화칼륨, 황산-인산 용액, 염산, 수산화나트륨 중 적어도 하나 이상을 포함하는 용액으로 수행될 수 있다. 특히 상기 황산-인산 용액은 황산과 인산의 비율이 약 1:3일 수 있다. 상기 제거 공정은 20～30℃에서 수행될 수 있다. n형 GaN은 상온의 화학 물질의 공격에는 일반적으로 안정하나, 고온의 황/인산 용액 및 수산화칼륨(KOH) 수용액에는 취약하며, 광 전기화학적 식각(Photo Electro Chemical Etch: PEC 식각)에도 또한 취약하다. 이에 반하여, p형 GaN은 도핑되지 않은 GaN 및 n형 GaN에 비하여 화학적으로 매우 안정하다. 따라서 이러한 선택적인 식각 특성을 이용하여 상기 잔류된 기판(101)을 용이하게 분리할 수 있다.
상기 잔류된 기판(101)의 제거는 PEC 식각을 포함할 수 있다. 상기 PEC 식각은 일정 전압을 인가한 후 약 10W 이상의 자외선을 조사하는 공정을 포함할 수 있다. 상기 PEC 식각에 의하여 상기 잔류된 기판(101)의 적어도 일부를 빠르게 제거한 후, 상기 버퍼층(110) 및 상기 희생층(120)을 선택적인 습식 식각으로 제거하여 공정 시간을 줄일 수 있다.
도 10을 참조하여, 상기 식각 정지층(130)이 제거될 수 있다. 상기 식각 정지층(130)의 제거는 도 10에 도시된 바와 같이 웨이퍼를 뒤집어 진행될 수 있다. 상기 식각 정지층(130)의 제거는 PEC 식각 또는 건식 식각에 의하여 수행될 수 있다. 상기 식각 정지층(130)이 제거되어 상기 제 3 반도체층(144)이 노출될 수 있다. 상기 노출된 제 3 반도체층(144) 상에 제 2 전극(165)이 형성될 수 있다. 상기 제 2 전극(165)은 상기 노출된 제 1 반도체층(141) 상에 도전층(미도시)을 형성한 후, 이를 패터닝하여 형성될 수 있다. 상기 제 2 전극(165)은 상기 제 1 전극층(160)과 동일한 물질로 형성될 수 있다. 상기 제 2 전극(165)의 형성에 의하여 수직형 발광 다이오드가 형성된다. 본 발명의 다른 실시예에 따른 수직형 발광 다이오드의 제조 방법은 상기 식각 정지층(130) 및 상기 희생층(120)이 없이 상기 기판(100)을 제거할 경우 발생할 수 있는 에피층의 손상 및 불완전한 제거를 방지하여 신뢰성이 향상된 발광 다이오드를 제공할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100: 기판 110: 버퍼층
120: 희생층 130: 식각 정지층
140: 발광 구조체 141: 제 1 반도체층
142: 활성층 143: 제 2 반도체층
160: 제 1 전극층 165: 제 2 전극
171: 접착층 172: 구조 지지층
173: 보호층

Claims (15)

  1. 기판 상에 희생층 및 식각 정지층을 형성하는 것;
    상기 식각 정지층 상에 발광 구조체를 형성하는 것;
    상기 발광 구조체 상에 제 1 전극층을 형성하는 것;
    상기 제 1 전극층 상에 구조 지지층을 형성하는 것;
    상기 기판 및 상기 희생층을 선택적으로 제거하여 상기 식각 정지층을 노출하는 것;
    상기 식각 정지층을 제거하여 상기 발광 구조체의 하부면을 노출하는 것; 및
    상기 노출된 발광 구조체 상에 제 2 전극을 형성하는 것을 포함하고,
    상기 식각 정지층은 p형 GaxN1-x(0<x<1)층이고, 상기 희생층은 n형 또는 도핑되지 않은(un-doped) InxAlyGa1-x-yN(0<x<1,0<y<1)층인 발광 다이오드의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 식각 정지층은 알루미늄 및 인듐 중 적어도 하나 이상을 더 포함하는 발광 다이오드의 제조 방법.
  4. 삭제
  5. 제 1 항에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은 상기 식각 정지층을 제거하지 않고 상기 기판 및 상기 희생층을 선택적으로 제거하는 선택적 습식 식각에 의하여 수행되는 발광 다이오드의 제조 방법.
  6. 제 5 항에 있어서, 상기 선택적 습식 식각은 수산화칼륨, 황산-인산 용액, 염산, 수산화나트륨 중 적어도 하나 이상을 포함하는 용액으로 수행되는 발광 다이오드의 제조 방법.
  7. 제 6 항에 있어서, 상기 선택적 습식 식각은 20～300℃에서 수행되는 발광 다이오드의 제조 방법.
  8. 제 5 항에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은:
    PEC 식각(Photo electro chemical etch)으로 상기 기판의 일부를 제거하는 것; 및
    선택적 습식 식각에 의하여 잔류된 상기 기판 및 상기 희생층을 제거하는 것을 포함하는 발광 다이오드의 제조 방법.
  9. 제 5 항에 있어서, 상기 기판 및 상기 희생층을 제거하는 것은 상기 선택적 습식 식각 전에 상기 기판의 일부를 연마 공정으로 제거하는 것을 더 포함하는 발광 다이오드의 제조 방법.
  10. 제 5 항에 있어서, 상기 식각 정지층을 제거하는 것은 PEC 식각 또는 건식 식각을 포함하는 발광 다이오드의 제조 방법.
  11. 제 1 항에 있어서, 상기 기판은 사파이어, SiC, GaN, Si 또는 GaAs 기판인 발광 다이오드의 제조 방법.
  12. 제 1 항에 있어서, 상기 발광 구조체를 형성하는 것은:
    상기 식각 정지층 상에 제 1 반도체층을 형성하는 것;
    상기 제 1 반도체층 상에 활성층을 형성하는 것;
    상기 활성층 상에 제 2 반도체층을 형성하는 것을 포함하는 발광 다이오드의 제조 방법.
  13. 제 12 항에 있어서, 상기 제 1 반도체층은 n형 GaxN1-x(0<x<1)으로 형성되고, 상기 활성층은 InyGa1-yN(0≤y<1)으로 형성되고, 상기 제 2 반도체층은 p형 GazN1-z(0<z<1)으로 형성되는 발광 다이오드의 제조 방법.
  14. 제 1 항에 있어서, 상기 구조 지지층을 형성하는 것은 접착층을 이용하여 상기 발광 구조체 상에 상기 구조 지지층을 부착하는 것을 포함하는 발광 다이오드의 제조 방법.
  15. 제 1 항에 있어서, 상기 구조 지지층은 실리콘 기판 또는 금속 기판으로 형성되는 발광 다이오드의 제조 방법.
KR1020100006030A 2010-01-22 2010-01-22 수직형 발광 다이오드의 제조 방법 KR101140138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100006030A KR101140138B1 (ko) 2010-01-22 2010-01-22 수직형 발광 다이오드의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100006030A KR101140138B1 (ko) 2010-01-22 2010-01-22 수직형 발광 다이오드의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110086348A KR20110086348A (ko) 2011-07-28
KR101140138B1 true KR101140138B1 (ko) 2012-05-02

Family

ID=44922770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006030A KR101140138B1 (ko) 2010-01-22 2010-01-22 수직형 발광 다이오드의 제조 방법

Country Status (1)

Country Link
KR (1) KR101140138B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101686750B1 (ko) * 2015-09-17 2016-12-14 한국광기술원 어레이 구조를 갖는 발광 소자 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235509A (ja) 2003-01-31 2004-08-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
KR100730072B1 (ko) 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100735496B1 (ko) 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20080022459A (ko) * 2006-09-06 2008-03-11 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235509A (ja) 2003-01-31 2004-08-19 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
KR100730072B1 (ko) 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
KR100735496B1 (ko) 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR20080022459A (ko) * 2006-09-06 2008-03-11 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법

Also Published As

Publication number Publication date
KR20110086348A (ko) 2011-07-28

Similar Documents

Publication Publication Date Title
US7675077B2 (en) Light-emitting diode and method for manufacturing the same
KR101469979B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
US20130112944A1 (en) Nanorod light emitting device and method of manufacturing the same
CN101969089B (zh) 一种具有电流阻挡层氮化镓基发光二极管的制作方法
KR20120092326A (ko) 광 결정 구조를 갖는 비극성 발광 다이오드 및 그것을 제조하는 방법
JP5363973B2 (ja) ツェナーダイオードを備える発光素子及びその製造方法
KR20100035846A (ko) 발광 소자 및 그 제조방법
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2007200932A (ja) 窒化物半導体素子の製造方法
JP2007200932A5 (ko)
KR20090115906A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자를 위한 표면요철 형성 방법
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR20080096997A (ko) 발광다이오드 소자의 제조방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101138947B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
CN112259652A (zh) 一种降低侧壁缺陷复合的Micro-LED芯片结构及制备方法
CN110071198B (zh) 一种发光元件及其制作方法、阵列基板
KR101140138B1 (ko) 수직형 발광 다이오드의 제조 방법
KR101202731B1 (ko) 수직형 발광 다이오드의 제조 방법
KR100684455B1 (ko) 발광다이오드의 형성 방법
US20140183589A1 (en) Method for manufacturing a semiconductor light-emitting element and semiconductor light-emitting element manufactured thereby
KR101196961B1 (ko) 발광 다이오드 및 그 제조 방법
KR101202730B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
KR101202732B1 (ko) 수직형 발광 다이오드 및 그 제조 방법
KR100730756B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 4