CN110752151B - 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法 - Google Patents

硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法 Download PDF

Info

Publication number
CN110752151B
CN110752151B CN201911047298.0A CN201911047298A CN110752151B CN 110752151 B CN110752151 B CN 110752151B CN 201911047298 A CN201911047298 A CN 201911047298A CN 110752151 B CN110752151 B CN 110752151B
Authority
CN
China
Prior art keywords
compound semiconductor
wafer
metal layer
semiconductor wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911047298.0A
Other languages
English (en)
Other versions
CN110752151A (zh
Inventor
王智勇
黄瑞
兰天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201911047298.0A priority Critical patent/CN110752151B/zh
Publication of CN110752151A publication Critical patent/CN110752151A/zh
Application granted granted Critical
Publication of CN110752151B publication Critical patent/CN110752151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Abstract

本发明公开了一种硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法，自上至下依次包括：化合物半导体晶圆、金属层M1、金属层M2和硅片；化合物半导体晶圆的热膨胀系数＞金属层M1的热膨胀系数＞硅片的热膨胀系数＞金属层M2的热膨胀系数；制备时，在化合物半导体晶圆上生长一层牺牲层；通过牺牲层向化合物半导体晶圆中注入离子；对牺牲层进行抛光，去除或者部分去除牺牲层；在化合物半导体晶圆或剩余的牺牲层上沉积金属层M1；对硅片进行清洗、烘干；在硅片上沉积金属层M2；将化合物半导体晶圆上的金属层M1和硅片上的金属层M2进行键合；键合完毕后，对复合晶圆进行退火，在注入离子位置处剥离出多余的化合物半导体晶圆。

Description

硅基应力补偿金属中间层化合物半导体晶圆的结构及制备 方法
技术领域
本发明涉及半导体集成器件技术领域，具体涉及一种硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法。
背景技术
随着近几十年来半导体工艺水平的不断提高，晶圆键合技术越来越受到人们的关注。以硅材料为基础的器件尺寸逐渐达到了物理极限，使得摩尔定律受到了严峻的挑战；因此，Ⅲ-Ⅴ族化合物半导体材料被人们视为理想的替代材料。
化合物半导体晶圆与硅组合成的结构将会是一种理想的CMOS器件，但是化合物半导体晶圆的热膨胀系数与硅的热膨胀系数之间存在较大的热膨胀系数的差异，会在键合界面之间形成较大的热应力，热应力会降低顶层化合物半导体晶圆薄膜的质量，进而影响后续器件的光学和电学方面的性能。
发明内容
针对上述问题中存在的不足之处，本发明提供一种硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法，通过在化合物半导体晶圆与硅衬底之间溅射数层热膨胀系数不同的金属材料，通过金属层之间热应力补偿作用，缓解化合物半导体晶圆与硅衬底之间较大的热应力。
本发明公开了一种硅基应力补偿金属中间层化合物半导体晶圆的结构，自上至下依次包括：化合物半导体晶圆、金属层M1、金属层M2和硅片；
所述化合物半导体晶圆的热膨胀系数＞所述金属层M1的热膨胀系数＞所述硅片的热膨胀系数＞所述金属层M2的热膨胀系数。
作为本发明的进一步改进，还包括牺牲层；
所述牺牲层设置在所述化合物半导体晶圆与金属层M1之间。
作为本发明的进一步改进，所述牺牲层包括氮化硅牺牲层、二氧化硅牺牲层和三氧化二铝牺牲层中的一种。
作为本发明的进一步改进，所述化合物半导体晶圆包括砷化镓晶圆、氮化镓晶圆和碳化硅晶圆中的一种。
作为本发明的进一步改进，所述金属层M1为溅射在所述化合物半导体晶圆上的一层或多层不同金属，所述金属层M2为溅射在所述硅片上的一层或多层不同金属；通过所述金属层M1与金属层M2的键合，实现所述化合物半导体晶圆与所述硅片的连接。
作为本发明的进一步改进，所述金属层M1包括铬、锗、钼中的一层或多层金属膜；所述金属层M2包括锡金属膜。
本发明还公开了一种上述结构的制备方法，包括：
在所述化合物半导体晶圆上生长一层牺牲层；
通过所述牺牲层向所述化合物半导体晶圆中注入离子；
注入完毕后，对所述牺牲层进行抛光，去除或者部分去除所述牺牲层；
在所述化合物半导体晶圆或所述化合物半导体晶圆上剩余的牺牲层上沉积所述金属层M1；
对所述硅片进行清洗、烘干；
在所述硅片上沉积所述金属层M2；
将所述化合物半导体晶圆上的金属层M1和所述硅片上的金属层M2进行键合；键合完毕后，对复合晶圆进行退火，在注入离子位置处剥离出多余的化合物半导体晶圆。
作为本发明的进一步改进，向所述化合物半导体晶圆中注入的离子为氢离子或氢离子与氦离子的混合物；
当注入的离子为氢离子时，注入的能量为20keV～700keV，注入的剂量为4×1016 H+/cm2～2×1017 H+/cm2，注入温度为160～250℃；
当注入的离子为氢离子与氦离子的混合物时，氢离子的注入剂量为1×1016 H+/cm2～1×1017 H+/cm2、注入能量为20keV～400keV，氦离子的注入剂量为1×1015 He+/cm2～1×1017 He+/cm2、注入能量为40keV～700keV，注入温度为20～150℃。
作为本发明的进一步改进，对晶圆进行键合时，施加的键合力为1000～3000N，键合温度为20～300℃，气压为1×105～1×107 Pa。
作为本发明的进一步改进，对复合晶圆进行退火时，退火温度为200～700℃，退火时间为2～24h。
与现有技术相比，本发明的有益效果为：
本发明在化合物半导体晶圆和硅片（硅衬底）之间，引入数层金属中间层，通过硅衬底与金属层之间以及不同金属层之间的应力补偿作用，抵消部分化合物半导体晶圆与硅片之间的热应力，有利于提高上层化合物半导体晶圆的外延质量；
本发明的金属中间层键合技术有别于晶圆直接键合技术，即使金属中间层表面的粗糙度很高，化合物半导体晶圆和硅片也可以完美地键合在一起，因为金属具有很好地延展性；
本发明选择金属作为晶圆键合的中间介质层，可以实现上层化合物半导体晶圆和底部硅片之间良好的电学接触，提高器件的电学特性；另外，金属中间层具有良好的导热性能，能够及时将上层器件产生的热，通过硅衬底传导出去；
本发明的金属中间层键合技术越来越成为一种主要的三维封装和异质集成技术，旨在建立一种垂直的电学互连结构，同时拓展了晶圆键合技术的应用领域。
具体实施方式
本发明提供一种硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法，属于半导体集成器件的应用领域；该结构自上至下依次包括：化合物半导体晶圆、金属层M1、金属层M2和硅片；化合物半导体晶圆的热膨胀系数＞金属层M1的热膨胀系数＞硅片的热膨胀系数＞金属层M2的热膨胀系数；该结构制备时，在化合物半导体晶圆上生长一层牺牲层；通过牺牲层向化合物半导体晶圆中注入离子；对牺牲层进行抛光，去除或者部分去除牺牲层；在化合物半导体晶圆或剩余的牺牲层上沉积金属层M1；对硅片进行清洗、烘干；在硅片上沉积金属层M2；将化合物半导体晶圆上的金属层M1和硅片上的金属层M2进行键合；键合完毕后，对复合晶圆进行退火，在注入离子位置处剥离出多余的化合物半导体晶圆。本发明通过金属层之间的应力补偿机制，实现化合物半导体晶圆薄膜与硅片之间热应力的减小，从而提高化合物半导体晶圆薄膜的质量；为后续异质外延提供良好地衬底，同时也建立一种垂直的电学互连结构，拓展了晶圆键合技术的应用领域。
下面对本发明做进一步的详细描述：
本发明提供一种硅基应力补偿金属中间层化合物半导体晶圆的结构，自上至下依次包括化合物半导体晶圆、金属层M1、金属层M2和硅片，或者自上至下依次包括化合物半导体晶圆、牺牲层、金属层M1、金属层M2和硅片；其中：
本发明的化合物半导体晶圆的热膨胀系数＞金属层M1的热膨胀系数＞硅片的热膨胀系数＞金属层M2的热膨胀系数；当温度从键合温度降至室温时，由于硅片厚度较大，且热膨胀系数比金属层M2的高，所以会对上层金属层M2施加一个向上的压应力。而金属层M1的热膨胀系数比硅还高，所以降低温度时，会对金属层M2施加一个向下的压应力，硅对金属层M2施加的力与金属层M1对金属层M2施加的力的方向相反，刚好抵消一部分；因此，在金属M1上的化合物半导体晶圆薄膜受到的热应力便会减小。
本发明的化合物半导体晶圆可以为砷化镓晶圆、氮化镓晶圆或碳化硅晶圆。
本发明的牺牲层可以为氮化硅牺牲层、二氧化硅牺牲层或三氧化二铝牺牲层，牺牲层的厚度为0.01～10μm。
本发明的金属层M1为溅射在化合物半导体晶圆上的一层或多层不同金属，金属层M2为溅射在硅片上的一层或多层不同金属；通过金属层M1与金属层M2的键合，实现化合物半导体晶圆与硅片的连接；进一步，金属层M1包括铬、锗、钼中的一层或多层金属膜；金属层M2包括锡金属膜；进一步，金属层M1的厚度为0.005～20μm，金属层M2的厚度为0.005～20μm。
本发明提供一种硅基应力补偿金属中间层化合物半导体晶圆的结构的制备方法，包括：
在化合物半导体晶圆上生长一层牺牲层；通过牺牲层向化合物半导体晶圆中注入离子；注入完毕后，对牺牲层进行抛光，去除或者部分去除牺牲层；在化合物半导体晶圆或化合物半导体晶圆上剩余的牺牲层上沉积金属层M1；对硅片进行清洗、烘干；在硅片上沉积金属层M2；将化合物半导体晶圆上的金属层M1和硅片上的金属层M2进行键合；键合完毕后，对复合晶圆进行退火，在注入离子位置处剥离出多余的化合物半导体晶圆。
具体包括：
步骤1、提供砷化镓晶圆和硅片，对砷化镓晶圆进行等离子增强化学气相沉积（PECVD: Plasma Enhanced Chemical Vapor Deposition），沉积一层牺牲层。
步骤2、通过牺牲层，对砷化镓晶圆进行离子注入；其中，向化合物半导体晶圆中注入的离子为氢离子或氢离子与氦离子的混合物；当注入的离子为氢离子时，注入的能量为20keV～700keV，注入的剂量为4×1016 H+/cm2～2×1017 H+/cm2，注入温度为160～250℃；后续退火温度为400～700℃，退火时间2～6h；当注入的离子为氢离子与氦离子的混合物时，氢离子的注入剂量为1×1016 H+/cm2～1×1017 H+/cm2、注入能量为20keV～400keV，氦离子的注入剂量为1×1015 He+/cm2～1×1017 He+/cm2、注入能量为40keV～700keV，注入温度为20～150℃；后续退火温度为200～400℃，退火时间2～24h。
步骤3、对砷化镓晶圆上的牺牲层进行化学机械抛光工艺，去除或部分去除牺牲层，抛光完毕后，将其浸没在去离子水中，用氮气枪吹干表面，然后将其放入烘干箱烘干，在90～120℃下，烘焙20～30min；烘干完毕后，取出砷化镓晶圆；其中，
步骤4、对硅片进行清洗，将硅片放入清洗液中浸泡（清洗液按照H2O2:H2SO4=1:3～4的比例混合），取出硅片，用去离子水反复冲洗硅片，用氮气枪吹干硅片的表面，将硅片放置于培养皿中，在烘干箱中烘干，在90～120℃下，烘焙20～30min；烘干完毕后，取出硅片。
步骤5、将砷化镓晶圆和硅片分别放在磁控溅射的真空室内，Ar+离子束分别轰击砷化镓晶圆的离子注入面和硅片的上表面，以去除残留在表面的气体或者污染颗粒物；其中，Ar+离子束采用射频电源，能量为10～200W，持续时间为3～200s。
步骤6、将砷化镓晶圆从磁控溅射真空室内取出，先对硅片进行金属溅射。溅射金属层M2，将真空室内的气压升至标准大气压下，从溅射室内，取出硅片。
步骤7、将砷化镓晶圆放入溅射室内，使砷化镓晶圆的离子注入面朝上；对砷化镓晶圆的离子注入面进行溅射，溅射金属层M1。
步骤8、将砷化镓晶圆溅射有金属层M1的一面与硅片溅射有金属层M2的一面相对，使用键合设备对砷化镓晶圆和硅片进行键合；其中，施加的键合力为1000～3000N，键合温度为20～300℃，气压为1×105～1×107 Pa。
步骤9、键合完毕后，将晶圆从键合室内取出，将其放置于退火炉中进行退火，待上层砷化镓晶圆发生分裂，保留一层砷化镓薄膜在硅片上；其中，气压小于，退火温度为200～700℃，退火时间为2～24h。
以上仅为本发明的优选方案而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基应力补偿金属中间层化合物半导体晶圆的结构，其特征在于，自上至下依次包括：化合物半导体晶圆、金属层M1、金属层M2和硅片；
所述化合物半导体晶圆的热膨胀系数＞所述金属层M1的热膨胀系数＞所述硅片的热膨胀系数＞所述金属层M2的热膨胀系数。
2.如权利要求1所述的结构，其特征在于，还包括牺牲层；
所述牺牲层设置在所述化合物半导体晶圆与金属层M1之间。
3.如权利要求2所述的结构，其特征在于，所述牺牲层包括氮化硅牺牲层、二氧化硅牺牲层和三氧化二铝牺牲层中的一种。
4.如权利要求1所述的结构，其特征在于，所述化合物半导体晶圆包括砷化镓晶圆、氮化镓晶圆和碳化硅晶圆中的一种。
5.如权利要求1所述的结构，其特征在于，所述金属层M1为溅射在所述化合物半导体晶圆上的一层或多层不同金属，所述金属层M2为溅射在所述硅片上的一层或多层不同金属；通过所述金属层M1与金属层M2的键合，实现所述化合物半导体晶圆与所述硅片的连接。
6.如权利要求5所述的结构，其特征在于，所述金属层M1包括铬、锗、钼中的一层或多层金属膜；所述金属层M2包括锡金属膜。
7.一种如权利要求1-6中任一项所述的结构的制备方法，其特征在于，包括：
在所述化合物半导体晶圆上生长一层牺牲层；
通过所述牺牲层向所述化合物半导体晶圆中注入离子；
注入完毕后，对所述牺牲层进行抛光，去除或者部分去除所述牺牲层；
在所述化合物半导体晶圆或所述化合物半导体晶圆上剩余的牺牲层上沉积所述金属层M1；
对所述硅片进行清洗、烘干；
在所述硅片上沉积所述金属层M2；
将所述化合物半导体晶圆上的金属层M1和所述硅片上的金属层M2进行键合；键合完毕后，对复合晶圆进行退火，在注入离子位置处剥离出多余的化合物半导体晶圆。
8.如权利要求7所述的制备方法，其特征在于，向所述化合物半导体晶圆中注入的离子为氢离子或氢离子与氦离子的混合物；
当注入的离子为氢离子时，注入的能量为20keV～700keV，注入的剂量为4×1016H+/cm2～2×1017H+/cm2，注入温度为160～250℃；
当注入的离子为氢离子与氦离子的混合物时，氢离子的注入剂量为1×1016H+/cm2～1×1017H+/cm2、注入能量为20keV～400keV，氦离子的注入剂量为1×1015He+/cm2～1×1017He+/cm2、注入能量为40keV～700keV，注入温度为20～150℃。
9.如权利要求7所述的制备方法，其特征在于，对晶圆进行键合时，施加的键合力为1000～3000N，键合温度为20～300℃，气压为1×105～1×107Pa。
10.如权利要求7所述的制备方法，其特征在于，对复合晶圆进行退火时，退火温度为200～700℃，退火时间为2～24h。
CN201911047298.0A 2019-10-30 2019-10-30 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法 Active CN110752151B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911047298.0A CN110752151B (zh) 2019-10-30 2019-10-30 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911047298.0A CN110752151B (zh) 2019-10-30 2019-10-30 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法

Publications (2)

Publication Number Publication Date
CN110752151A CN110752151A (zh) 2020-02-04
CN110752151B true CN110752151B (zh) 2021-10-26

Family

ID=69281298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911047298.0A Active CN110752151B (zh) 2019-10-30 2019-10-30 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法

Country Status (1)

Country Link
CN (1) CN110752151B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476743A (en) * 1987-09-18 1989-03-22 Toshiba Corp Extremely low temperature cooling vessel
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
US5726494A (en) * 1995-01-27 1998-03-10 Nec Corporation Semiconductor device having a plated heat sink
CN105793998A (zh) * 2013-11-11 2016-07-20 密歇根大学董事会 用于外延剥离工艺的热辅助冷焊接合

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101543328B1 (ko) * 2008-11-18 2015-08-11 삼성전자주식회사 발광 소자 및 발광 소자의 제조 방법
US20110174376A1 (en) * 2010-01-19 2011-07-21 Amberwave, Inc. Monocrystalline Thin Cell
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
US20130334561A1 (en) * 2012-06-19 2013-12-19 Hsiu-Jen Lin Method for bonding led wafer, method for manufacturing led chip and bonding structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476743A (en) * 1987-09-18 1989-03-22 Toshiba Corp Extremely low temperature cooling vessel
US5281834A (en) * 1990-08-31 1994-01-25 Motorola, Inc. Non-silicon and silicon bonded structure and method of manufacture
US5726494A (en) * 1995-01-27 1998-03-10 Nec Corporation Semiconductor device having a plated heat sink
CN105793998A (zh) * 2013-11-11 2016-07-20 密歇根大学董事会 用于外延剥离工艺的热辅助冷焊接合

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Heterogeneous GaAs - Si bonded stack;ZHU Jian et al.;《2012 Symposium on Design, Test, Integration and Packaging of MEMS/MOEMS (DTIP)》;20120427;第1-4页 *
Wafer-bonded semiconductors using In/Sn and Cu/Ti metallic interlayers;Shi, F et al.;《APPLIED PHYSICS LETTERS》;20040503;第84卷(第18期);第3504-3506页 *

Also Published As

Publication number Publication date
CN110752151A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
TWI328618B (en) High-throughput hdp-cvd processes for advanced gapfill applications
US9748093B2 (en) Pulsed nitride encapsulation
TW201435116A (zh) 以高密度電漿實施氮化矽間隙塡充
TWI577820B (zh) Means for improving MOCVD reaction method and improvement method thereof
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
US10431460B2 (en) Method for producing SiC composite substrate
JP2002505531A5 (zh)
CN102693931A (zh) 一种薄膜填充方法
TW201842579A (zh) 高深寬比結構中的間隙填充的方法
WO2008027196A9 (en) Dynamic surface annealing of implanted dopants with low temperature hdpcvd process for depositing a high extinction coefficient optical absorber layer
US20110027969A1 (en) Method for producing semiconductor substrate
CN101017793B (zh) 一种扩散阻挡层的制作方法
TW202249084A (zh) 用於半導體處理的應力與覆蓋管理
CN113862622B (zh) 一种金属化合物薄膜的制备方法
US9922953B2 (en) Process for producing a structure by assembling at least two elements by direct adhesive bonding
CN110752151B (zh) 硅基应力补偿金属中间层化合物半导体晶圆的结构及制备方法
JP7316379B2 (ja) 裏側物理的気相堆積の方法及び装置
KR20100014253A (ko) 화합물 물질 웨이퍼 및 상응하는 화합물 물질 웨이퍼의 제조방법
CN111424259B (zh) 高密度等离子体化学气相沉积制程形成氧化硅层的方法
KR101702970B1 (ko) 물리적 기상증착법 및 화학적 기상증착법의 융합에 의한 흑연 또는 탄소/탄소 복합재 표면에 세라믹 소재의 코팅재를 코팅하는 방법
JP2023545609A (ja) 物理蒸着ベースの超薄窒化アルミニウム膜における前例のない結晶品質のためのシステムおよび方法
CN110739285A (zh) 硅基金属中间层化合物半导体晶圆的结构及制备方法
US11967498B2 (en) Systems and methods for depositing low-k dielectric films
US20110117514A1 (en) Silicon Firnaceware for Stressed Film
KR20200026836A (ko) 반도체 온 절연체 구조의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant