JP5740532B2 - 発光装置およびその製造方法 - Google Patents

発光装置およびその製造方法 Download PDF

Info

Publication number
JP5740532B2
JP5740532B2 JP2014523926A JP2014523926A JP5740532B2 JP 5740532 B2 JP5740532 B2 JP 5740532B2 JP 2014523926 A JP2014523926 A JP 2014523926A JP 2014523926 A JP2014523926 A JP 2014523926A JP 5740532 B2 JP5740532 B2 JP 5740532B2
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
type
type layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014523926A
Other languages
English (en)
Other versions
JP2014522121A (ja
Inventor
ゼン チェン,
ゼン チェン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2014522121A publication Critical patent/JP2014522121A/ja
Application granted granted Critical
Publication of JP5740532B2 publication Critical patent/JP5740532B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本開示は、全般的には、シリコン基板上に製造されるGaN系青色LED、並びに関連する方法及び構造に関する。
発光ダイオード(LED)は、電気エネルギーを光に変換する固体素子である。光は、ドープ層の両端間に電圧が印加されるとき、正反対にドープされた層の間に挟みこまれた半導体材料の活性層から放射される。種々の材料で作製され、種々の構造を有し、種々の方式で機能する、多種多様なLED装置構造が存在する。レーザー光線を放射するものもあれば、非単色かつ非コヒーレントな光を生成するものもある。特定用途での性能に関して最適化されるものもある。高電力装置であるものもあれば、そうではないものもある。赤外線として光を放射するものもあれば、様々な色の可視光を放射するものもあり、更に、紫外線を放射するものもある。製造に費用がかかるものもあれば、その一方で、より安価なものもある。市販の一般照明用途に関しては、多くの場合、青色LED構造が使用される。窒化インジウムガリウムを含む多重量子井戸(MQW:Multi Quantum Well)の活性層を有する、そのような青色LEDは、例えば、440ナノメートル〜490ナノメートルの範囲の波長を有する、非単色かつ非コヒーレントな光を放射することができる。この場合、典型的には、放射された青色光の一部を吸収する蛍光体コーティングが提供される。この蛍光体が、蛍光を発して、他の波長の光を放射することにより、そのLED装置全体が放射する光は、より広範囲の波長を有することになる。より広範囲の波長を放射する、このLED装置の全体は、多くの場合、「白色」LEDと称される。
窒化ガリウムの基板ウェーハが利用可能であるが、それらは非常に高価である。市販の青色LEDのエピタキシャル層は、それゆえ、典型的には、例えばサファイアウェーハなどの、他のタイプの基板のウェーハ上で成長させる。しかしながら、これらの他の基板は、依然として望ましくなく高価である。パーソナルコンピュータ内で採用されるタイプの一般的な集積回路は通常は、シリコン基板上に製作される。コンピュータ産業用に生産される、大量のシリコン基板の結果として、シリコン基板は、サファイア基板と比較すると、相対的に安価である。
更には、シリコン基板ウェーハを加工処理するための、中古の半導体プロセス装置が、多くの場合、低価格で入手可能であり、これは、集積回路製造会社が、集積回路製造技術の進歩に遅れることなく対応するために、自身の製造設備を頻繁にアップグレードするという事実によるものである。それゆえ、コストの観点からは、比較的安価なシリコン基板ウェーハ上にGaN系LEDを作製し、かつそのようなシリコンウェーハを加工処理するために、入手可能な中古の半導体プロセス装置を使用することが可能であることが望ましいが、シリコン基板上に高品質のGaNエピタキシャル層を成長させることに関しては、多くの問題点が存在する。
シリコン基板上に高品質のGaNエピタキシャル層を成長させることに関連する問題点の多くは、シリコンの格子定数が、GaNの格子定数とは実質的に異なるという事実に由来する。
シリコン基板上にGaNをエピタキシャル成長させる場合、成長中のエピタキシャル材料は、望ましくなく高密度の格子欠陥を呈する恐れがある。GaN層が十分な厚さにまで成長する場合には、GaN層内部の応力が、後に成長したGaN材料の部分内に、ある種のクラックを生じさせる恐れがある。更には、シリコンとGaNとは、異なる熱膨張係数を有する。シリコン基板上に配置されたGaNを含む構造の温度が上昇する場合には、例えば、その構造のシリコン材料部分は、GaN材料が膨張する速度とは異なる速度で膨張することになる。これらの異なる熱膨張率は、そのLED装置の様々な層の間に応力を生じさせる。この応力は、クラック及び他の問題を引き起こす恐れがある。更には、GaNは化合物材料であり、Siは単体材料であるため、シリコン基板上にGaNを成長させることは困難である。この非極性構造から極性構造への遷移は、実質的な格子不整合と組み合わされて、欠陥を生じさせる。これらの理由及び他の理由のために、殆どの市販の白色LED装置の、エピタキシャルLED構造部分は、シリコン基板上に成長させることはない。シリコン基板上に青色LEDを作製するための、改善されたプロセス及び方法が求められている。
シリコン基板上に成長させる青色LEDの製造はまた、典型的にはウェーハボンディングも伴う。従来技術の一プロセスでは、エピタキシャル青色LED構造を、非GaN基板上で成長させ、素子ウェーハ構造を形成する。銀の層が、このエピタキシャルLED構造上に形成され、反射鏡として機能する。次いで、複数周期の白金及びチタン−タングステンを含むバリアメタル層が、この銀鏡上に配置される。各周期内の白金層は、薄い60nmの層である。各周期内のチタン/タングステン層は、厚さ約10nmであり、約90パーセント前後のタングステンを含む。5つ又は6つの、そのような周期が提供される。素子ウェーハ構造が、この方式で形成された後、キャリアウェーハ構造が、素子ウェーハ構造にウェーハボンディングされる。次いで、素子ウェーハ構造の、最初の非GaN基板が除去され、得られたウェーハ接合構造が個片化されることにより、LED装置が形成される。この従来技術のプロセスでは、接合金属の層を使用して、素子ウェーハ構造に、キャリアウェーハ構造をウェーハボンディングする。この接合金属層は、金/錫のサブレイヤーを含む。金/錫のサブレイヤーが、ウェーハボンディング中に融解される際には、この金/錫のサブレイヤーからの錫は、複数周期のバリアメタル層の厚さにより、また短い高温の周期を使用して、この接合金属を融解させることにより、銀層内に侵入することはない。この従来技術のプロセスは、良好に機能することが認められている。
第1の新規態様では、白色LEDアセンブリは、青色LED装置を含む。この青色LED装置は、シリコン基板の上に、低抵抗層(LRL)をエピタキシャル成長させることによって、製造される。一実施例では、バッファ層を、シリコンウェーハ基板上に直接成長させ、次いで、アンドープの窒化ガリウムのテンプレート層を、バッファ層上に直接成長させ、次いで、LRLを、テンプレート層上に直接成長させる。
一実施例では、LRLは、複数の周期を含む超格子構造であり、各周期は薄く(厚さ300nm未満)、相対的に厚い窒化ガリウムのサブレイヤー(例えば、厚さ100nm)、及び相対的に薄いアンドープの窒化アルミニウムガリウムのサブレイヤー(例えば、厚さ25nm)を含む。LRLの最下サブレイヤーは、GaNのサブレイヤーである。LRLの最上サブレイヤーもまた、GaNのサブレイヤーである。このLRL内には、4つのアンドープの窒化アルミニウムガリウムのサブレイヤーが存在する。
青色LED装置は、2つの正反対にドープされた層の間に挟みこまれる、インジウム含有発光活性層を含む。この2つの正反対にドープされた層の間に挟みこまれる活性層の構造は、本明細書では、「PAN構造」と称される。PAN構造のn形層を、LRLの上面上に直接成長させることにより、そのn形層は、LRLのGaNサブレイヤー上に直接配置される。このn形層も、窒化ガリウム及び窒化アルミニウムガリウムの周期を同様に含み得るが、そのn形層の窒化ガリウムサブレイヤーは、LRLの窒化ガリウムサブレイヤーよりも、実質的に厚い。更には、n形層の窒化アルミニウムガリウムサブレイヤーは、LRLの窒化アルミニウムガリウムサブレイヤーよりも、実質的に薄い。n形層の窒化アルミニウムガリウムサブレイヤーは、1×1018atoms/cm超のシリコン濃度を有するようにシリコンドープされ、その一方で、LRL層の窒化アルミニウムガリウムサブレイヤーはアンドープであり、1×1018atoms/cm未満のシリコン濃度を有する。
後続のプロセスでは、シリコン素子ウェーハ構造の表側が、導電キャリアを含むキャリアウェーハ構造にウェーハボンディングされる。この導電キャリアは、例えば、導電性となるようにドープされた、単結晶シリコンウェーハとすることができる。このウェーハボンディングの後、化学的機械的研磨によって、かつ/又は他の好適な方法によって、最初のシリコンウェーハ基板が除去される。
第1の具体的実施例では、最初のシリコンウェーハ基板、バッファ層、及びテンプレート層は除去されるが、LRL層の少なくとも一部分は残される。この除去工程の後に、残存するLRLの露出面は、窒化ガリウムサブレイヤーである。
電極が追加されて、このウェーハ接合構造は、個別の青色LED装置へと個片化される。各青色LED装置内部では、PAN構造のn形層は、LRL層の少なくとも一部分と直接接触している。LRL層は、LRL/n形層界面でのn形層のシート抵抗よりも低い、LRL/n形層界面でのシート抵抗を有する。n形層のシート抵抗は、15Ω/□超である。
そのような青色LED装置内では、LRLは、2つの機能を有する。第1の機能は、n形窒化ガリウム層を成長させるプロセスで、LRLの存在により、通常であれば存在するn形層内の格子欠陥濃度が低減されることである。LRLは、下方のテンプレート層内で発生する転位スレッドが、上に延びてn形層内に広がることをブロックするように機能する。第2の機能は、電流拡散機能である。LRLは、いわゆる高移動度電子の2次元ガスが、LRLの超格子の層内に存在するように形成される。この2次元電子ガスの結果として、LRL/n形層界面でのLRLのシート抵抗は、n形層のシート抵抗よりも実質的に低い。この相対的に低い抵抗率のLRLにより、n形層の一方の側上での、横方向の電流拡散が促進される。LEDの動作中に、LRL/n形層界面平面を通過する電流の流れは、それゆえ、LRLが存在しない場合よりも均一である。
第2の具体的実施例では、最初のシリコンウェーハ基板、バッファ層、テンプレート層、及びLRLは、全て除去される。LRLは、完全に除去される。電極が追加されて、このウェーハ接合構造は、個別のLED装置へと個片化される。各LED装置内では、LRLが完全に除去されたため、PAN構造のn形層は、LRLのいずれの部分とも接触していない。この第2の具体的実施例では、LRLは、n形層内の格子欠陥の濃度を低減する、第1の機能を果たす。
第2の新規態様では、ウェーハボンディングプロセスは、共晶金属の層を融解させることによって、素子ウェーハ構造に、キャリアウェーハ構造をウェーハボンディングし、それによってウェーハ接合構造を形成することを伴う。
融解の前には、素子ウェーハ構造は、その上にエピタキシャルLED構造を成長させたシリコン基板などの、基板上に配置されたエピタキシャルLED構造を含む。この素子ウェーハ構造は、エピタキシャルLED構造の上に配置される、非反応性バリアメタルの層を更に含む。一実施例では、非反応性バリアメタルの層は、厚さ50nm超のチタンの単一層である。一実施例では、共晶金属層は、第1の金のサブレイヤー、金/錫のサブレイヤー、及び第2の金のサブレイヤーを含み、金/錫のサブレイヤーは、2つの金のサブレイヤーの間に配置される。共晶金属層が融解する際、非反応性バリアメタル層は、共晶層からの錫が、この非反応性バリア層を通過して拡散することを防止する。具体的一実施例では、エピタキシャルLED構造と非反応性バリアメタル層との間に配置される、銀の高反射層が存在する。この銀層は、反射鏡機能を提供し、また、エピタキシャルLED構造に対する電気的コンタクトとしても役立つ。非反応性バリアメタル層は、共晶接合金属層からの錫が、ウェーハボンディングプロセスの間に、この銀層内に入り込むことを防止する。錫が銀鏡内に拡散することが可能である場合には、その銀鏡の反射率が減少する恐れがあり、また、銀コンタクトの接触抵抗率が増大する恐れがある。
第1の有利な態様では、共晶金属層を融解させる高温サイクルは、キャリアウェーハ構造を、280℃超(例えば、310℃)の温度まで加熱し、1分超の間、この温度を維持することを伴う。第2の有利な態様では、エピタキシャルLED構造とキャリアウェーハ構造のキャリアとの間に配置される、少なくとも1つの白金の層が存在し、エピタキシャルLED構造とキャリアとの間の全ての白金の層の、全ての厚さの合計は、200nm未満である。第3の有利な態様では、エピタキシャルLED構造とキャリアとの間に、唯一の白金の層が存在する。この白金層は、銀を封入する機能を果たすことにより、銀のエレクトロマイグレーションを防止する。この白金封入層は、200nm未満の厚さを有する。ウェーハボンディングは、ウェーハ接合構造をもたらす。ウェーハボンディングの後、素子ウェーハ構造のシリコン基板が除去されて、残存するウェーハ接合構造に電極が追加され、そのウェーハ接合構造が個片化されることにより、青色LED装置が形成される。
白金は、極めて高価な金属である一方、チタンは実質的に、より安価である。背景技術のセクションで上述された、従来技術のウェーハボンディングプロセスは、5つ以上の白金層を含み、それらの白金層のそれぞれは、厚さが100nm以上となる場合がある。500nm以上の白金が、従来技術のプロセスで使用される。使用される白金の量を、200nmよりも薄い単一層へと低減することによって、本明細書で開示される新規の非反応性金属ボンディングプロセスは、シリコン基板上に青色LEDを製造するコストを低減することができる。
第3の新規態様では、青色LED装置は、遷移バッファ層として硫化亜鉛(ZnS)を使用して、シリコン基板の上にn形窒化ガリウム(GaN)層をエピタキシャル成長させることによって製造される。一実施例では、ZnSバッファ層は、厚さ50nmであり、n形GaN層は、少なくとも厚さ2000nmである。ZnSバッファ層上にn形GaN層を成長させることにより、n形GaN層内の格子欠陥密度が低減される。第1に、ZnSバッファ層は、シリコン基板との良好な格子定数の整合、及び後続のGaN成長に関する化合物極性テンプレートを提供する。第2に、ZnSは、MOCVDによって容易に調製することができるため、全てのエピ層を1つの成長チャンバ内で成長させる。第3に、ZnSの融点は1850℃であり、この温度はGaNの堆積の間に、ZnSが不安定になることを防ぐために十分に高い。最後に、窒化アルミニウム(AlN)層もまた、バッファ層の一部として使用される場合には、ZnS層は、AlN層とシリコン基板との間の拡散バリアとして使用される。エピタキシャルLED構造のエピタキシャル層が形成された後、その構造に、キャリアウェーハ構造がウェーハボンディングされ、このキャリアウェーハ構造は、導電キャリアを含む。次いで、このウェーハ接合構造から、最初のシリコン基板及びZnSバッファ層が除去される。電極が追加されて、ウェーハ接合構造が個片化されることにより、完成LED装置が形成される。
第4の新規態様では、垂直型Gan系青色LED装置は、複数の導電性の介在層を備えるn形層を有する。一実施例では、n形層は複数の周期を含み、このn形層の各周期は、窒化ガリウム(GaN)のサブレイヤー、及びシリコンでドープされた窒化アルミニウムガリウム(AlGaN:Si)の介在サブレイヤーを含む。一実施例では、各GaNサブレイヤーは、900nmの厚さを有し、各AlGaN:Si介在サブレイヤーは、25nm未満の厚さを有する。AlGaNは、GaNよりも小さい格子定数を有するため、AlGaN:Si介在層は、GaNサブレイヤーに圧縮歪みを提供して、クラックを防止する。各介在層の後に、重ね合わされるGaNサブレイヤーの品質は、より低い格子欠陥の密度の点から、品質改善されたものである。更には、AlGaN:Si層は、電子伝導性であり(例えば、1×10〜1×10の欠陥/cm)、1×1018atoms/cmを超えるシリコン濃度を有する。エピタキシャルLED構造のエピタキシャル層が形成された後、その素子ウェーハ構造に、キャリアウェーハ構造がウェーハボンディングされ、このキャリアウェーハは、導電キャリアを含む。次いで、このウェーハ接合構造の、最初のシリコン基板が除去される。電極が追加されて、ウェーハ接合構造が個片化されることにより、完成LED装置が形成される。AlGaN:Si介在サブレイヤーは、導電性であるため(例えば、抵抗率=1×10−2Ωcm)、それらは最終LED装置内で除去される必要がない。むしろ、n形層全体が、完成青色LED装置内に残存し、少なくとも2000ナノメートルの厚さを有することにより、電流拡散の増強がもたらされ、表面粗化に対応する、より多くのn−GaN材料が提供される。
更なる詳細並びに実施形態及び技術は、以下の「発明を実施するための形態」で、説明される。この「発明の概要」は、本発明を規定することを意図するものではない。本発明は、特許請求の範囲によって規定される。
添付図面は、同様の符号が同様の構成要素を示し、本発明の実施形態を例示する。
一新規態様による白色LEDアセンブリの断面図である。
図1の白色LEDアセンブリの見下ろし図である。
図1の白色LEDアセンブリの簡略化及び拡大した断面図である。
図1の白色LEDアセンブリの、青色LED装置の見下ろし図である。
図1の白色LEDアセンブリの、青色LED装置の一部分の断面図である。
シリコン基板上に形成された、図3の青色LED装置のエピタキシャルPAN構造層の断面図である。
図6の構造に電流ブロッキング構造が追加される、製造方法の工程を示す図である。
図7の構造に高反射層が追加される、本製造方法の工程を示す図である。
図8の構造の上に、封入層が形成され、その封入層の上に、非反応性バリアメタル層が形成される、本製造方法の工程を示す図である。
図9の構造に接合金属が追加される、本製造方法の工程を示す図である。
図10の構造に、キャリアウェーハ構造がウェーハボンディングされる、本製造方法の工程を示す図である。
使用される熱圧縮ウェーハボンディングプロセスの温度サイクルを示すグラフである。
ウェーハ接合構造が反転される、本製造方法の工程を示す図である。
図12の構造から、シリコン基板、バッファ層、及びテンプレート層が除去される、本製造方法の工程を示す図である。
図14の除去工程の後、及びメサが形成された後のウェーハ接合構造の見下ろし図である。
線B−Bに沿った図15の断面図である。
LRLの表面が粗化される、本製造方法の工程を示す図である。
図17の構造に電極が追加される、本製造方法の工程を示す図である。
図6〜18の本製造方法の各工程についての詳細を記載する表である。
図6〜18に関連する上記の製造方法によって形成されるが、ただし図14に示される除去工程で、全てのLRL4が除去される、青色LED装置100の断面図である。
図6〜18に関連する上記の製造方法によって形成されるが、ただし図14に示される除去工程で、全てのLRL4が除去され、かつn形層5の一部が除去される、青色LED装置200の断面図である。
第1の新規態様による方法のフローチャート図である。
第2の新規態様による方法のフローチャート図である。
第3の新規態様による方法のフローチャート図である。
第4の新規態様による方法のフローチャート図である。
本発明の幾つかの実施形態が詳細に言及され、それらの実施例が添付の図面で例示される。以下の説明及び特許請求の範囲では、第1層が、第2層の「上に」配置されているとして言及される場合には、その第1層は、第2層上に直接存在し得るか、又は介在層が、第1層と第2層との間に存在し得ることを理解されたい。「上」、「下」、「上方」、「下方」、「頂部」、「底部」、「上向き」、「下向き」、「垂直に」、及び「横方向に」などの用語は、本明細書では、説明されている青色LED装置の種々の構成部品間の、相対配向を説明するために使用されるものであり、説明されている青色LED装置の全体は、実際には、3次元空間内で、任意の方式で配向することができる点を理解されたい。
図1は、白色発光ダイオード(LED)アセンブリ50の断面側面図である。図2は、白色LEDアセンブリ50の見下ろし図である。白色LEDアセンブリ50は、4つの垂直型青色LED装置51〜54を含む。垂直型LED装置はまた、垂直接触型LED装置とも称される場合があり、水平型又は横方向接触型LED装置と区別される。4つの垂直型青色LED装置51〜54は、金属コアプリント配線板(PCB)19に実装される。見下ろし視点からは、4つの垂直型青色LED装置51〜54は、保持リング20によって取り囲まれる。保持リング20は、青色LED装置51〜54を覆う一定量の蛍光体21を保持する。第1金属構造57の一部分は、ハンダマスク層58内の第1開口部を通って露出される。青色LED装置51〜54のアノード電極は、一定量の銀エポキシ18を介して、この第1開口部内の第1金属構造57に表面実装される。ハンダマスク層58内の第1開口部はまた、第2金属構造59の一部分も露出させる。
青色LED装置51〜54の上向きのカソード電極は、第2金属構造59の露出部分にワイヤボンディングされる。第1パッド60が、ハンダマスク層58内の別の開口部によって形成される。第2パッド61が、ハンダマスク層58内の更に別の開口部によって形成される。図3の断面図に示されるように、第1金属構造57及び第2金属構造59は、誘電体層62上に配置される金属層の部分である。誘電体層62は、厚さ35um〜250umのAlのような無機充填剤を含有するエポキシ材料の層である。この誘電体層62は、金属コアPCB19のアルミニウム又は銅の基底部分63から、第1金属構造57及び第2金属構造59を絶縁する。
図3は、白色LEDアセンブリ50の簡略化された断面側面図である。この図では、1つのみの垂直型青色LED装置54が示される。垂直型青色LED装置54は、多数の層を含み、それらの層の一部が、図3に示される:第1金属電極17、低抵抗層(LRL)4の一部分、n形窒化ガリウム層5、活性層7、p形窒化ガリウム層8、接合金属層13を含む一定量の金属、導電キャリア15、及び第2金属電極16。参照番号64は、青色LED装置54の第1金属電極17を、第2金属構造59に結合するワイヤボンドを特定する。金属17及びLRL4は導電性であり、n形層5に電気的接触するように機能する。p形層8の下方の全ての層(層13、15、16を含む)は導電性であり、p形層8に電気的接触するように機能する。
図4は、垂直型青色LED装置54の見下ろし図である。第1金属電極17は、グリッド形状を有する。
図5は、図の切断線A−Aに沿った、より詳細な垂直型青色LED装置54の断面図である。導電キャリア15とp形窒化ガリウム8との間は、バリアメタル層14、接合金属層13、バリアメタル層12、封入金属の層11、高反射層10、及び電流ブロッキング層9を含む、複数の層並びに構造である。電流ブロッキング層9は、電流ブロッキング構造へとパターン化される。活性層7とn形窒化ガリウム層5との間は、歪み緩和層6である。電流が第2電極16から、導電キャリア15を通り、金属層14、13、12、11、及び金属層10を通り、p形窒化ガリウム層8を通り、活性層7を通り、歪み緩和層6を通り、n形窒化ガリウム層5を通り、低抵抗層4を通り、第1電極17に流れると、非単色かつ非コヒーレントな光が、活性層7から放射される。この放射光は、約440nm〜約490nmの範囲の波長を有する。用語「非単色」とは、本明細書で使用するとき、その光が、典型的なレーザーダイオードによって放射される光のスペクトル線幅よりも、実質的に広いスペクトル線幅を有することを意味する。LEDのスペクトル線幅は、典型的には、約20nmの広さであるが、その一方で、レーザーダイオードのスペクトル線幅は、典型的には、4.0nm未満の広さである。
図6〜18は、青色LED装置54の製造方法の工程を記載する一連の図である。これらの図は正確な縮尺ではなく、むしろ概念図である。
図6は、シリコン基板1上にエピタキシャル層を形成する、幾つかの初期工程の結果を示す断面図である。シリコン基板1は、大容量CMOS集積回路の製造に一般的に使用されるタイプの単結晶シリコン基板ウェーハである。バッファ層2が、このシリコン基板上に形成される。例示的実施形態では、このバッファ層2の形成は、シリコン基板1上に、厚さ100nm未満の硫化亜鉛の層65(例えば、50nm)を、最初に形成することを伴う。次いで、厚さ200nmの窒化アルミニウム(AlN)の層66が、ZnS層65上に形成される。次いで、厚さ250nmの窒化アルミニウムガリウム(AlGaN)の層67が、AlN層66上に形成される。硫化亜鉛の層を含む、この特定のバッファ層が示されるが、他のタイプのバッファ層を使用することもできる。例えば、AlNの単一層のバッファ層を使用することができる。ZnS層65が設けられる場合には、図6に示すAlN層66及びAlGaN層67は、任意選択である。
垂直型LED装置54の製造は、シリコン基板1の上に、窒化ガリウム(GaN)層(例えば、n形GaN層5)を、その後にエピタキシャル成長させることを含む。GaN及びSiの面内格子定数はそれぞれ、aGaN(0001)=3.189?、及びaSi(111)=3.840?である。結果として、GaNとSiとの間には、実質的に20.4%の面内格子不整合が存在する。この格子不整合は、GaNとSiとの熱膨張係数の大きな差異(例えば、56%)と組み合わされて、シリコン基板上に高品質で厚い、クラックのないGaNを成長させることを困難にする。一般には、一致する格子条件を満たす遷移バッファ層を使用することにより、この格子不整合を緩和することができる。例えば、AlN層66(aAlN=3.112?)が、GaNエピ層に対する圧縮を提供するためのバッファ層として、多くの場合使用される。しかしながら、界面でのAlとSiとの相互拡散は激しいものであり、意図せざる高いドーピング濃度を生じさせる。更には、AlNとSiとの間の格子不整合が、GaNとSiとの間の格子不整合よりも更に高いため、AlNの結晶品質は低いものとなる。
この欠点を克服するために、ZnS層65が、新たな遷移バッファ層として使用される。第1に、ウルツ鉱型ZnS化合物(aZnS=3.811?)は、0.3811の格子定数を有し、この格子定数は、GaNの格子定数とSiの格子定数との間であり、よりSiの格子定数に近い。それゆえ、ZnSは、Siとの良好な格子定数の整合をもたらし、また、GaNと同様に化合物材料でもある。第2に、ZnSは、有機金属気相成長法(MOCVD)によって容易に調製することができるため、全てのエピ層を1つの成長チャンバ内で成長させる。MOCVDは、有機化合物又は有機金属と、必要な化学物質を含有する金属水素化物との表面反応による、材料の、特に化合物半導体のエピタキシャル成長の化学気相成長法である。一実施例では、ZnSは、MOSCVDチャンバ内で、350℃の成長温度、及び100Torrの成長圧力下で、ジメチル亜鉛(DMZn)と共に硫化水素を導入することによってシリコン基板上に成長する。第3に、ZnSの融点は1850℃であり、この温度はGaNの堆積の間に、ZnSが不安定になることを防ぐために十分に高い。最後に、AlN層もバッファ層の一部として使用される場合には、ZnS層は、バッファのAlNとシリコン基板との間の拡散バリアとしても役立つ。
次いで、テンプレート層3が、バッファ層2上に形成される。例示的実施形態では、テンプレート層3は、厚さ1000nmのアンドープの窒化ガリウムの層である。
このテンプレート層上に、LEDのn形層を直接成長させるのではなく、低抵抗層(LRL)4を、テンプレート層3上に直接成長させる。例示的実施形態では、LRL4は、高移動度電子の2次元ガスが、その層内に形成されるように構造化される、超格子構造である。この超格子構造は複数の周期を含み、各周期は、厚さ300nm未満である。具体的一実施例では、各周期は、厚さ100nmの、n形窒化ガリウムのサブレイヤー、及び厚さ25nmの、アンドープの窒化アルミニウムガリウムのサブレイヤーを含む。図6の例示の視図では、厚さ100nmのn−GaNサブレイヤーが、テンプレート層3上に直接配置される。また、LRL4の最上部のサブレイヤーも、厚さ100nmのn−GaNサブレイヤーである。図示の構成では、5つのGaNサブレイヤー、及び4つのAlGaNサブレイヤーが存在する。n−GaN層は、シリコンを使用して、1×1018atoms/cmの濃度にドープされる。より薄いAlGaNサブレイヤーのそれぞれは、より厚いGaNサブレイヤーの格子に合わせて歪んでいる。
次いで、n形GaN層5をLRL4上に成長させる。低い格子欠陥密度を有し、かつクラック及び他の問題を被ることのない、高品質のGaNの厚い層を成長させることは、GaN層内の応力の蓄積により、困難である。例えば、GaNとSiとの間には、熱膨張係数の大きな差異(例えば、56%)が存在する。この熱的不整合は、通常は、冷却中のGaNエピ層内に引張応力を引き起こす。GaNエピ層の厚さが1000nmよりも大きい場合、通常はクラックが発生する。
GaN層がより厚く成長する際に、応力が蓄積する正確な理由は、完全に理解されていないが、GaN層内の応力の蓄積がクラックを生じさせる直前に、GaN層の成長を中断させることによって、クラックを防止することができる点は経験的に既知である。この時点で、薄い介在層をGaN層の上面上に成長させる。この介在層は、例えば厚さ5nmのAlNの層である。
この薄い介在サブレイヤーの形成の後、別のGaNのサブレイヤーをその介在層上に成長させる。この第2のGaNサブレイヤーは、そのGaNサブレイヤーが、過度に大きい内部応力を有することなく、可能な限り厚くなるように成長させる。この周期性が、複数回繰り返される。各介在層の後に、重ね合わされるGaNサブレイヤーの品質は、より低い格子欠陥の密度の点から、品質改善されたものである。例えば、典型的な、Siの上のGaNは、1×1010の欠陥/cmの、高い欠陥密度を有する。品質改善された、Siの上のGaNの欠陥濃度は、1×10〜1×10の欠陥/cmの範囲である。
しかしながら、AlN介在サブレイヤーの使用は、1つの問題を生じさせる。AlNは、その広いバンドギャップ(例えば、6.2eV)により、絶縁材料であり、それゆえ、垂直方向での電流輸送に関するバリアを作り出す。結果として、シリコン基板から最上部のAlN介在サブレイヤーまでの全てのサブレイヤーは、垂直型LEDが作製される場合には、除去しなければならない。これらの層の電流拡散機能は、それゆえ、最終LED装置に関与することはない。最上部のAlNサブレイヤーの上のGaNサブレイヤーは、通常は、2000nm未満であり、このことは、LED装置内の電流集中問題を引き起こす可能性がある。この問題を解決するために、AlNを使用する代わりに、薄いAlGaN:Si層が、新たな介在サブレイヤーとして使用される。第1に、AlGaN:Siは、その中を通る電子輸送を可能にする、n形材料であるが、これは、AlGaNが、AlNのバンドエネルギーよりも小さいバンドエネルギー(例えば、Alの濃度に応じて、3.4eV〜6.2eVのバンドギャップ)を有し、それゆえ、AlGaN中のSiの活性化エネルギーが、AlN中のSiの活性化エネルギーよりも小さいためである。結果として、AlGaN:Si介在サブレイヤーは、電子伝導性であり、最終LED装置内で除去する必要がない。この導電性AlGaN:Si層の抵抗率の一実施例は、1×10−2?cmである。第2に、AlGaNは、GaNよりも小さい格子定数を有し、それゆえ、後続のGaNサブレイヤーに圧縮歪みを提供して、クラックの防止を助ける。
図6の実施例では、n形GaN層5のGaNサブレイヤーのそれぞれは、約900nmの厚さを有し、シリコンを使用して、5×1018atoms/cmの濃度でドープされる。AlGaN:Siの介在サブレイヤーのそれぞれは、厚さが25nm未満(例えば、5nm)であり、シリコンのドーパント濃度は、1×1018atoms/cmである。これらのAlGaN:Si介在サブレイヤーは、比較的導電性であり、またn形GaN介在サブレイヤーは、導電性であるため、n形GaN層5の全体は、LRL/n形層界面から活性層に向かう方向で、電流を有効に伝導することができる。LRL4と直接接触する、n形GaN層5の最下サブレイヤーは、図示のように、厚さ900nmのGaNサブレイヤーである。n形窒化ガリウム層5の上部サブレイヤーもまた、図示のように、900nmのGaNのサブレイヤーである。複数のAlGaN:Si導電性介在サブレイヤーを有するn形GaN層5の全体は、厚さ約5000nmであり、各n−GaNサブレイヤーは、LRL4のn−GaNサブレイヤーよりも実質的に厚い。
n形GaN層5と下層のLRL4との間には、界面74が存在する。n形GaN層5は、この界面で、15Ω/□を超えるシート抵抗を有する。LRL4もまた、この界面でシート抵抗を有するが、LRL4のシート抵抗は、n形GaN層5のシート抵抗よりも低い。一実施例では、LRL4のシート抵抗は、第1のLED装置の上部層を研削除去して、界面74でLRL4の表面を露出させ、次いで露出したLRL表面を精査して、そのシート抵抗を測定することによって、破壊測定することができる。同様の方式で、第2のLED装置の下部層を研削除去して、界面74でn形層5の表面を露出させ、次いで露出したn形層表面を精査して、そのシート抵抗を測定することによって、n形層5のシート抵抗を破壊測定することができる。
次に、歪み緩和層6が、n形GaN層5上に形成される。一実施例では、歪み緩和層は、厚さ120nmであり、30の周期を含む。各周期は、InxGa1−xN(式中、0<x<0.12)の第1サブレイヤー、及びInyGa1−yN(式中、0<y<0.12)の第2サブレイヤーを含む。
次に、活性層7が、歪み緩和層6上に形成される。活性層7は、青色LED装置全体内で、青色光を放射するように構築される。一実施例では、活性層7は、10の周期を有する、厚さ130nmの多重量子井戸(MQW)構造である。各周期は、厚さ3nmのInGaNサブレイヤー(15%のIn)、及び厚さ10nmのGaNサブレイヤーを含む。活性層7は、約440nm〜約490nmの範囲の波長を有する、非単色光を放射する。
次に、p形GaN層8が、活性層7上に形成される。一実施例では、このp形GaN層は、厚さ300nmであり、1×1020atoms/cmのマグネシウムのドーパント濃度を有する。この実施例では、p形GaN層8の上面は、完成LED装置が、非単色光を放射し、レーザーダイオード内で使用されるタイプの電流集束リッジ構造を含まないように形成される。n形層5、p形層8、及びそれらの間の、活性層7を含めた全ての層は全体で、エピタキシャルLED構造80である。
図7は、本製造方法の後続の工程を示す断面図である。絶縁材料の電流ブロッキング層が、p形GaN層8の上面上に形成される。一実施例では、この電流ブロッキング層は、パターン化された厚さ200nmの二酸化珪素の層である。この二酸化珪素の層は、一部の場所での電流の流れを、他の場所での電流の流れよりも多く妨げる構造が形成されるように、フォトリソグラフィー技術を使用して、堆積及びパターン化される。例えば、本製造方法で、第1電極17が後に形成される場所の直下に、電流ブロッキング層の大型構造66が配置される。大型構造66が、この場所に定置されることにより、電流が第1電極17の真下の活性層を通って流れることはなく、それゆえ、第1電極17の直下で光を発生させることがない。第1電極の真下の活性領域内で光が発生した場合には、その光の多くは、金属の第1電極17によって、LED装置から脱出することをブロックされる恐れがある。このブロックされた光は、使用可能な光としてLEDから決して脱出することなく、LED内に再吸収される恐れがある。そのブロックされた光を発生させるために使用された電流は、それゆえ無駄なものとなる。電流が第1電極17の直下の活性層の部分を通って流れることをブロックすることによって、この電流は、他の場所で活性層を通って流れることになり、その場所では、得られた光は、有用な光としてLED装置から脱出する可能性がより高い。p形層8の上面区域の各副区域の適切な割合をブロックすることによって、またp形層8の上面区域の全体にわたる副区域ごとに、この割合を適切に変化させることによって、個々の副区域を通って流れる電流の量が制御され、LED装置全体を通る電流の流れと比較して、LED装置からの光出力が最大化される。
図8は、本製造方法の後続の工程を示す断面図である。高反射層10が、電流ブロッキング層9の上に堆積される。一実施例では、高反射層10は、p形GaN層8にオーミック接触する、厚さ200nmの銀の層である。この銀層は、LED装置ウェーハの全体を覆うものではない。高反射層10は、図8の構造全体を覆うように示されるが、これは、図8の断面図が、線A−Aに沿ったLED装置の一部のみの断面図であるためである。高反射層10は、光を反射する鏡として作用する第1の機能を果たし、またp形層8に電気的接触する第2の機能を果たす。
図9は、本製造方法の後続の工程を示す断面図である。封入層11が、銀層10を覆う。例示的実施形態では、封入層11は、厚さ100nmの白金の層である。この白金の層は、銀のエレクトロマイグレーションをブロックする。有利な一態様では、この白金の層は、青色LED装置内の唯一の白金の層である。青色LED装置の全ての白金層(ここでは、1つのみの白金の層が存在する)の、全ての厚さの合計は、200nm未満である。
封入層11が形成された後、厚さ50nm超の非反応性バリアメタル層12が、封入層の上に形成される。例示的実施形態では、非反応性バリアメタル層12は、厚さ200nmのチタンの層である。このチタンは、錫の拡散に対するバリアであるという点でのバリアである。この構造の頂部に後に適用される接合金属層からの錫は、このバリア層によって、銀の層10内に拡散することをブロックされる。錫に関するバリアとして使用される場合がある、白金、チタン/タングステン、金、及びニッケルなどの、一部の他の金属は、実際には、ある程度錫と反応する。そのような反応金属をバリアとして使用する他のボンディングプロセスでは、提供される反応金属の厚さと、高温のボンディングサイクルの制限時間との組み合わせにより、錫の侵入の量は、許容レベルの範囲内に留められる。層12の非反応性バリアメタルは、対照的に、そのような反応金属ではなく、一実施例では、厚さ50nm超のチタンの層である。
図10は、本製造方法の後続の工程を示す断面図である。厚さ500nmの金のサブレイヤーが、非反応性バリアメタル層12の上面を覆うように形成される。図10の参照番号13は、金属層の3つのサブレイヤーAu/AuSn/Auのサンドイッチ構造のうちの、1つのサブレイヤーである、この金のサブレイヤーを示す。
図11は、本製造方法の後続の工程を示す断面図である。導電キャリア15が、接着バリアメタル層14で覆われる。例示的実施形態では、導電キャリアは、単結晶シリコンウェーハであり、接着バリアメタル層14は、厚さ200nmのチタンの層である。金は、一般的に、シリコンには良好に接合しないが、チタンは良好に接合するため、チタン層14が、導電性シリコンキャリア15に接合するために提供されることにより、後続の金のサブレイヤー(接合金属層13の一部)が、同様にチタンに接合することができる。この接着機能に加えて、チタンはまた、錫及び金がシリコン表面に拡散して、接着を劣化させることを防止するためのバリアとしても機能する。別の実施例では、接着/バリアメタル層14はまた、チタンの上に配置される白金の層も含む。
次いで、厚さ500nmの金のサブレイヤーが、接着バリアメタル層14上に形成され、厚さ3000nmの金/錫のサブレイヤーが、その金のサブレイヤー上に形成される。この厚さ3000nmの金/錫のサブレイヤーは、80重量パーセントの金、及び20重量パーセントの錫である。これらの金/錫のサブレイヤーは、図9に関連して上述された、3つのサブレイヤーのサンドイッチ金属構造13のうちの、他の2つのサブレイヤーである。
導電キャリア15、バリアメタル層14、並びに金及び金/錫のサブレイヤー13は全体で、キャリアウェーハ構造68である。シリコン基板1、及びその上に形成される層は全体で、素子ウェーハ構造69である。キャリアウェーハ構造68は、金で覆われた素子ウェーハ構造69の上面にウェーハボンディングされる。
図12は、使用される熱圧縮ウェーハボンディングプロセスの温度サイクルを示すグラフである。キャリアウェーハ構造68は、約50ポンド毎平方インチの圧力で、素子ウェーハ構造69に押し付けられ、それらの一体に押し付けられたウェーハは、少なくとも280℃まで加熱される。具体的実施例では、ウェーハは、310℃まで加熱される。ウェーハは、均一な融点が、ウェーハの全体にわたって存在することを確実にするために、1分超の間、この高温で維持される。具体的実施例では、この高温は5分間維持される。共晶の金/錫のサブレイヤーが融解することにより、キャリアウェーハ構造68を、素子ウェーハ構造69にウェーハボンディングする。このウェーハボンディングは、図11の矢印70によって表される。20パーセントの錫濃度では、金/錫のサブレイヤーは、約282℃の融点を有する。しかしながら、金/錫のサブレイヤーが融解すると、錫の一部は、このサブレイヤーから、金/錫のサブレイヤーの両側上の金のサブレイヤー内に拡散する それゆえ、金/錫のサブレイヤー中の錫の濃度が減少する。より低い錫の濃度を有する金/錫の層は、より高い融点を有する。金/錫の合金中で、錫濃度が1パーセント減少するごとに、その金/錫の合金の融点は、約30℃上昇する。したがって、このウェーハボンディングプロセスが遂行された後、金/錫のサブレイヤー中の錫の濃度は減少して、20パーセントを下回り、そのウェーハ接合構造全体は、その後、金/錫のサブレイヤーを融解させることなく、282℃までその温度を上昇させることができる。
図13は、本製造方法の後続の工程を示す。得られたウェーハ接合構造71が、矢印72によって示されるように反転される。
図14は、本製造方法の後続の工程を示す。シリコン基板1、バッファ層2、及びテンプレート層3が、矢印73によって示されるように、ウェーハ接合構造71から除去される。本実施例では、これらの層は、LRL4のGaNサブレイヤーの1つが、その構造の頂部に存在して露出するように、化学的機械的研磨(CMP)及び反応性イオンエッチング(RIE:Reactive Ion Etching)の技術を使用して除去される。n形GaN層5の全体は、ウェーハ接合構造71の一部として残される。層5内部のAlGaN:Si介在サブレイヤーの導電率により、n形GaN層5は、歪み緩和層とn形層との界面から、n形GaN層の全体を通して、n形層/LRL界面まで導電性である。AlN介在サブレイヤーを使用するのではなく、AlGaN:Siを介在サブレイヤーとして使用する有利点は、AlGaN:Si介在サブレイヤーが導電性であることである。n形層を通じて導電率を提供するために、図13の工程で除去しなければならない、n形GaN層内部の非導電性の介在AlNサブレイヤーは存在しない。むしろ、n形GaN層5の全体が、完成青色LED装置内に残存する。
図15は、ウェーハ接合構造71の見下ろし図である。図14に示すような、層1、2、及び層3の除去に加えて、ウェットエッチングを使用して、水平及び垂直のストリートを、封入層11に至るまでエッチングすることにより、メサ構造の横列及び縦列の2次元配列が形成される。参照番号75、76、及び参照番号77は、そのような3つのストリートを特定する。
参照番号78及び参照番号79は、メサ構造のうちの2つを特定する。
図16は、切断線B−Bに沿った、図15の構造の断面図である。チタンの非反応性バリア層12は斜め平行線で示される。非反応性バリア層12は、厚さ50nm超の、チタンの単一層であり、サブレイヤー、白金、及びタングステンを含まない。
高反射層10の銀は、封入層11によって、メサの下から横方向に外れて移動することをブロックされる。高反射層10の銀は、p形GaN層8の底面(メサの底部)によって、頂部から封じ込められる。
図17は、本製造方法の後続の工程を示す。各メサの頂部の露出したLRL4の上面は、粗化される。この粗化は、LED装置からの光の脱出を促進するために、通例的に実行されるタイプの粗化である。この粗化は、実際には、図17に示すものよりも激しいものである。この粗面の、最も高いピーク点から最も深い谷部までの垂直距離は、約500nmであるため、最も深い谷部は、n形層5内へと下方に延びる。LRLは、貫通されないことが望ましいため、別の実施例では、除去される材料の量は、好ましくは、シリコン基板、及びバッファ層の一部の除去に限定される。
図18は、本製造方法の後続の工程を示す。第2電極16が、図示のように、導電キャリア15上に形成される。一実施例では、第2電極16は、導電キャリア15と直接接触する、第1の厚さ20nmのニッケルサブレイヤーを含み、また、そのニッケルサブレイヤーを覆う、第2の厚さ200nmの金層も含む。第2電極16は、それゆえ、厚さ220nmである
更には、図18は、図示のように、LRL4の上面上に第1電極17を形成する、後続の工程を示す。一実施例では、第1電極17は、LRL4上に直接配置される、厚さ20nmのチタンのサブレイヤーと、そのチタンサブレイヤー上に配置される、厚さ100nmのアルミニウムのサブレイヤーと、そのアルミニウムサブレイヤー上に配置される、厚さ20nmのニッケルのサブレイヤーと、そのニッケルサブレイヤー上に配置される、厚さ200nmの金のサブレイヤーとを含む。第1電極17は、それゆえ、厚さ約340nmである。LRL4のGaNサブレイヤー中のドーパント濃度は、金属17とLRL4との間に良好なオーミック接触が形成される、十分に高いものである。
第1電極及び第2電極が、図18に示すように追加された後、ウェーハ接合構造は、個別の青色LED装置へと個片化される。個片化は、各メサ構造が個別の青色LED装置となるように、のこぎりでウェーハ接合構造を、図15に示すストリートで切断することによって実行される。例示の実施例では、次いで、得られた青色LED装置のうちの1つが、図1〜3の白色LEDアセンブリ内に組み込まれる。第2電極16は、銀エポキシ18の層を使用して、図3に示すように、金属コアPCB19に接着される。第1金属電極17は図示のように、ボンドワイヤ64を介して、金属コアPCB19の第2金属構造59にワイヤボンディングされる。ワイヤボンディングの後、その構造上に、シリコーンの保持リング20が、シルクスクリーニングによって形成される。あるいは、保持リング20は、正しい寸法に切り出されて成形され、次いで取付られる。リング20は、高さ0.5〜3.0mm、及び幅0.2mm〜1.5mmである。シリコーンが硬化した後、一定量の蛍光体21が、青色LED装置54上に滴下されることにより、リング20によって保持される。蛍光体21を硬化させることにより、完成白色LEDアセンブリ50が形成される。
図19は、本製造方法の各工程についての詳細を記載する表である。表の左縦列内の数字は、白色LEDアセンブリ50の様々な層に関する参照番号である。
図20は、図6〜18に関連する上記の製造方法によって形成されるが、ただし図13に示される除去工程で、全てのLRL4が除去される、青色LED装置100の断面図である。n形層5の全て、又は実質的に全てが、完成青色LED装置100内に残存する。図17は正確な縮尺ではなく、むしろ概念図である。
図21は、図6〜18に関連する上記の製造方法によって形成されるが、ただし図13に示される除去工程で、全てのLRL4が除去され、かつn形層5の一部が除去される、青色LED装置200の断面図である。n形層の薄い介在サブレイヤーの全てが除去され、最後の厚さ900nmのGaNサブレイヤーのみが残される。この最後のGaNサブレイヤーは、完成青色LED装置200内に残存する。図18は正確な縮尺ではなく、むしろ概念図である。
図22は、第1の新規態様による、方法300のフローチャート図である。超格子構造が、シリコン基板の上に形成される(工程301)。この超格子構造は複数の周期を含む。各周期は、厚さ300nm未満であり、GaNサブレイヤーを含む。一実施例では、バッファ層が、シリコン基板上に形成され、このバッファ層上に、テンプレート層が形成され、超格子構造は、そのテンプレート層上に形成される。次に、n形GaN層が、超格子構造上に直接形成される(工程302)。インジウムを含有する活性層が、n形層の上に形成される(工程303)。p形GaN層が、活性層の上に形成される(工程304)。シリコン基板、超格子構造、n形層、活性層、及びp形層は全体で第1構造である。導電キャリアが、この第1構造に接合され(工程305)、それにより第2構造が形成される。次いで、この第2構造からシリコン基板が除去され(工程306)、それにより第3構造が形成される。電極が、この第3構造上に形成される(工程307)。次いで、第3構造が個片化され(工程308)、それにより青色LED装置が形成される。
特定の具体的実施形態が、教示目的のために上述されているが、本特許文書の教示は、一般的な適用性を有するものであり、上述の具体的実施形態に限定されるものではない。LRL4は、数多くの異なる好適な方式で作製することができる。一実施例では、LRL4は周期を含み、各周期は、第1の窒化アルミニウムガリウム層、及び第2の窒化アルミニウムガリウム層を含み、この2つのサブレイヤー中のアルミニウム濃度は、互いに異なる。2つのサブレイヤーの組成は、AlGa1−xN/AlGa1−yNによって与えられ、式中、x及びyは、異なる非ゼロの数である。LRLの窒化アルミニウムガリウムサブレイヤーと窒化ガリウムサブレイヤーとが、異なる厚さである、具体的実施例が上述されているが、他の実施例では、それらのサブレイヤーは、実質的に同じ厚さである。AlGaN/GaN超格子又はAlGaN/AlGaN超格子では、アルミニウムを含有する1つのサブレイヤー中の、アルミニウム濃度を等級付けることができる。このLRLは、AlInN/GaN超格子とすることができる。このLRLは、AlGaN/AlGaN/GaN超格子とすることができ、各周期は3つのサブレイヤーを含む。
ウェーハボンディング後に、銀エポキシを使用して金属コアPCBに接着することにより、完成白色LEDアセンブリを形成するLED装置に関連して、非反応性バリアメタル層を伴うウェーハボンディングプロセスが上述されているが、このウェーハボンディングプロセスは、ダイアタッチメント(die attachment)のための金/錫層が、LEDに提供される場合に使用可能である。ウェーハボンディング中の、金属接合層13の金/錫サブレイヤー中の錫濃度の減少により、金属接合層13の融点は、ウェーハボンディングプロセスが実行された後には、280℃よりも高い。したがって、完成LED装置はそのLED装置自体の内部の金属接合層13を融解させることなく、ダイアタッチメントの目的のために提供される、一定量の金/錫を融解させるために十分に高い温度まで加熱することができる。共晶層が金/錫層である実施例に関連して、ウェーハボンディングプロセスが上述されているが、このウェーハボンディングプロセスは、金/錫共晶層が必要とされることに限定されるものではない。他の実施例では、共晶層は、例えば、金/インジウム金属層、及びパラジウム/インジウム金属層などの、金属層のタイプである。銀封入層が白金である実施例に関連して、ウェーハボンディングプロセスが上述されているが、ニッケル及びロジウムなどの、他の封入層を採用することもできる。
図23は、第2の新規態様による、方法400のフローチャート図である。エピタキシャルLED構造を、非GaN基板上に成長させる(工程401)。この非GaN基板は、一実施例では、シリコン基板であり、適切な介在バッファ層及びテンプレート層が採用される。次いで、銀層が、エピタキシャルLED構造の上に提供され(工程402)、反射鏡として機能し、かつエピタキシャルLED構造に対するオーミックコンタクトとして機能する。封入層が、銀層の上に提供される(工程403)。一実施例では、この封入層は、厚さ200nm未満の白金の単一層である。非反応性バリアメタルの層が、封入層の上に提供され(工程404)、それにより素子ウェーハ構造が形成される。一実施例では、この非反応性バリアメタル層は、厚さ50nm超の、チタンの単一層である。この単一層のチタン層は、実質的にタングステンを含まない。
キャリアウェーハ構造は、導電キャリアを含む。導電キャリアは、導電性シリコンウェーハとすることができる。次いで、キャリアウェーハ構造は、素子ウェーハ構造に、それらの2つのウェーハ構造の間の共晶金属層を融解させることによってウェーハボンディングされ(工程405)、それによりウェーハ接合構造が形成される。一実施例では、この共晶金属層は、約282℃の融点を有する金/錫サブレイヤーを含む。この共晶金属層は、キャリアウェーハ構造の温度を、280℃超まで(例えば、310℃まで)上昇させ、1分超の間、この高温を維持することによって融解される。
一実施例では、キャリアウェーハ構造の温度は、共晶接合金属層の同じ組成の一定量の金/錫を、完全装填された炉チャンバ内に載置して、その金/錫が融解することが観察されるまで、炉チャンバの設定値を徐々に上昇させることによって、間接的に判定することができる。この設定値は、282℃のキャリア素子ウェーハの温度に対応することが想定される。次いで、炉チャンバの設定値を、30℃の炉チャンバの温度上昇に対応するために、既知の追加量で上昇させる。ウェーハボンディングプロセスは、炉チャンバ内部のウェーハ接合構造の温度を、実際に直接測定することなく、少なくとも1分間、この上昇された炉チャンバの設定を使用することによって実施される。
ウェーハボンディングの後、得られたウェーハ接合構造の非GaN基板が除去される(工程406)。電極が、ウェーハ接合構造上に形成され(工程407)、そのウェーハ接合構造が個片化されることにより、複数個の青色LED装置が形成される(工程408)。方法400の一実施例では、完成青色LED装置内の、あらゆる白金層の合計の厚さは、200nm未満であり、高温の接合金属融解サイクル(キャリアウェーハ構造の温度が280℃を超えるとき)は、1分超である。
図24は、第3の新規態様による、バッファ層として硫化亜鉛(ZnS)を使用して、シリコン基板上にLED装置を製造する方法の、フローチャート図である。硫化亜鉛(ZnS)層が、シリコン基板上を覆って直接形成される(工程501)。一実施形態では、このZnS層は、シリコン基板上に形成されるバッファ層であり、次いで、テンプレート層が、そのバッファ層上に形成される。任意選択的に、窒化アルミニウム(AlN)層が、硫化亜鉛層の上に形成され、窒化アルミニウムガリウム(AlGaN)層が、その窒化アルミニウム層の上に形成される。これらのZnS層、AlN層、及びAlGaN層は、バッファ層を形成する。次に、n形GaN層が、テンプレート層の上に形成される(工程502)。インジウムを含有する活性層が、n形層の上に形成される(工程503)。p形GaN層が、活性層の上に形成される(工程504)。n形層、活性層、及びp形層は全体で、エピタキシャルLED構造である。シリコン基板、ZnS層、及びエピタキシャルLED構造は全体で、第1構造である。一実施例では、この第1構造は、図11の素子ウェーハ構造69である。次いで、導電キャリアが、第1構造に接合され(工程505)、それにより第2構造が形成される。一実施例では、このキャリアは、図11のキャリアウェーハ構造68などの、キャリアウェーハ構造の一部である。次いで、この第2構造から、最初のシリコン基板及びZnS層が除去され(工程506)、それにより第3構造が形成される。電極が、この第3構造上に形成される(工程507)。次いで、第3構造が個片化され(工程508)、それにより青色LED装置が形成される。
図25は、第4の新規態様による、シリコン基板上に青色LED装置を製造する方法のフローチャート図である。この青色LED装置は、複数の導電性の介在サブレイヤーを有するn形窒化ガリウム層を有する。n形層が、シリコン基板の上に形成される(工程601)。n形層は複数の周期を含み、このn形層の各周期は、窒化ガリウム(GaN)サブレイヤー、及びシリコンでドープされた窒化アルミニウムガリウム(AlGaN:Si)介在サブレイヤーを含む。このAlGaN:Si介在サブレイヤーは、シリコンでドープされ、電子伝導性である。次に、インジウムを含有する活性層が、n形層の上に形成される(工程602)。p形GaN層が、活性層の上に形成される(工程603)。シリコン基板、n形層、活性層、及びp形層は全体で第1構造を形成する。導電キャリアが、第1構造に接合され(工程604)、それにより第2構造が形成される。次いで、この第2構造からシリコン基板が除去され(工程605)、それにより第3構造が形成される。電極が、この第3構造上に形成される(工程606)。次いで、第3構造が個片化され(工程607)、それにより青色LED装置が形成される。
したがって、説明される実施形態の様々な特徴の、様々な修正、応用、及び組み合わせは、特許請求の範囲に記載されるような、本発明の範囲から逸脱することなく、実践することができる。

Claims (18)

  1. シリコン基板上にバッファ層を形成し、
    前記バッファ層上にアンドープ窒化ガリウム層を形成し、
    前記アンドープ窒化ガリウム層上に、周期構造を有し、その各周期に第1窒化アルミニウムガリウム層及び第1窒化ガリウム層を含む超格子構造を直接形成し、
    前記超格子構造上を覆うn形層を、前記超格子構造上に直接形成し、
    前記n形層上に、一定量のインジウムを含む活性層を形成し、
    前記活性層の上にp形層を形成し、
    前記シリコン基板、前記超格子構造、前記n形層、前記活性層、及び前記p形層を含む第1構造に導電基板をボンディングし、
    前記第1構造に導電基板をボンディングした第2構造から前記シリコン基板を除去し、
    前記超格子構造の表面を粗面化し、
    前記第2構造から前記シリコン基板を除去した第3構造上に電極を形成し、
    前記電極を形成した前記第3構造を個片化する発光装置の製造方法であって、
    前記n形層は、周期構造を有し、その1つの周期に、第2窒化ガリウム層及び第2窒化アルミニウムガリウム層を含み、
    前記第2窒化ガリウム層は、前記第1窒化ガリウム層よりも厚く、
    前記第2窒化アルミニウムガリウム層は、前記第1窒化アルミニウムガリウム層よりも薄く形成され、
    前記第1窒化アルミニウムガリウム層は、1×1018atoms/cm未満のシリコン濃度を有し、
    前記第2窒化アルミニウムガリウム層は、1×1018atoms/cm超のシリコン濃度を有し、
    前記超格子構造の前記n形層との界面におけるシート抵抗は、前記界面における前記n形層のシート抵抗よりも小さい発光装置の製造方法。
  2. (a)シリコン基板の上に超格子構造を形成する工程であって、前記超格子構造は、周期構造を有し、その各周期に第1窒化アルミニウムガリウム層及び第1窒化ガリウム層を含むように形成する工程と、
    (b)前記超格子構造上を覆うn形層を、前記超格子構造上に直接形成する工程と、
    (c)前記n形層の上に活性層を形成する工程であって、前記活性層が一定量のインジウムを含むように形成する工程と、
    (d)前記活性層の上にp形層を形成する工程と、
    (e)前記シリコン基板、前記超格子構造、前記n形層、前記活性層、及び前記p形層を含む第1構造に導電基板をボンディングする工程と、
    (f)前記第1構造に導電基板をボンディングした第2構造から前記シリコン基板を除去する工程と、
    を備え
    前記超格子構造の前記n形層との界面におけるシート抵抗は、前記界面における前記n形層のシート抵抗よりも小さい、発光装置の製造方法。
  3. (a)シリコン基板の上に超格子構造を形成する工程であって、前記超格子構造は、周期構造を有し、その各周期に第1窒化アルミニウムガリウム層及び第1窒化ガリウム層を含むように形成する工程と、
    (b)前記超格子構造上を覆うn形層を、前記超格子構造上に直接形成する工程と、
    (c)前記n形層の上に活性層を形成する工程であって、前記活性層が一定量のインジウムを含むように形成する工程と、
    (d)前記活性層の上にp形層を形成する工程と、
    (e)前記シリコン基板、前記超格子構造、前記n形層、前記活性層、及び前記p形層を含む第1構造に導電基板をボンディングする工程と、
    (f)前記第1構造に導電基板をボンディングした第2構造から前記シリコン基板を除去する工程と、
    を備え、
    前記工程(f)の後に、前記超格子構造の全てを除去し、さらに、前記n形層の一部を除去する発光装置の製造方法。
  4. 前記超格子構造の前記n形層との界面におけるシート抵抗は、前記界面における前記n形層のシート抵抗よりも小さい請求項記載の発光装置の製造方法。
  5. (g)前記第2構造から前記シリコン基板を除去した第3構造上に電極を形成する工程と、
    (h)前記電極を形成した前記第3構造を個片化する工程と、
    を更に備えた請求項2〜4のいずれか1つに記載の発光装置の製造方法。
  6. 前記n形層は、周期構造を有し、その各周期は、第2窒化ガリウム層及び第2窒化アルミニウムガリウム層を含み、
    前記第2窒化ガリウム層は、前記第1窒化ガリウム層よりも厚く、
    前記第2窒化アルミニウムガリウム層は、前記第1窒化アルミニウムガリウム層よりも薄く形成される請求項2〜5のいずれか1つに記載の発光装置の製造方法。
  7. 前記第1窒化アルミニウムガリウム層は、1×1018atoms/cm未満のシリコン濃度を有し、
    前記第2窒化アルミニウムガリウム層は、1×1018atoms/cm超のシリコン濃度を有する請求項記載の発光装置の製造方法。
  8. 前記n形層は、周期構造を有し、その各周期は、窒化ガリウム層と、窒化アルミニウム及びシリコンドープされた窒化アルミニウムガリウムのいずれかを材料とする層と、を含む請求項2〜5のいずれか1つに記載の発光装置の製造方法。
  9. 前記工程(a)の前に、前記シリコン基板上にバッファ層を形成し、前記バッファ層上にアンドープ窒化ガリウム層を形成する工程を更に備え、
    前記超格子構造は、前記工程(a)において、前記アンドープ窒化ガリウム層上に直接形成される請求項2〜のいずれか1つに記載の発光装置の製造方法。
  10. 前記工程(f)の後に、前記超格子構造の表面を粗面化する工程を更に備えた請求項2〜のいずれか1つに記載の発光装置の製造方法。
  11. 複数個の周期を含む低抵抗層であって、前記複数個の周期のうちの少なくとも1つが、窒化アルミニウムガリウム層及び窒化ガリウム層を含む低抵抗層と、
    前記低抵抗層と直接接触するように配置されたn形層と、
    p形層と、
    前記n形層と前記p形層との間に配置され、一定量のインジウムを含む活性層と、
    導電基板と、
    第1電極と、
    第2電極と、を備え、
    前記n形層は、周期構造を有し、その各周期は、窒化ガリウム層と、窒化アルミニウム及びシリコンドープされた窒化アルミニウムガリウムのいずれかを材料とする層と、を含み、
    前記第2電極から、前記導電基板を通過し、前記p形層を通過し、前記活性層を通過し、前記n形層を通過し、前記低抵抗層を通過し、前記第1電極へと電流を流すことにより、非単色光を放射させる発光装置。
  12. 複数個の周期を含む低抵抗層であって、前記複数個の周期のうちの少なくとも1つが、窒化アルミニウムガリウム層及び窒化ガリウム層を含む低抵抗層と、
    前記低抵抗層と直接接触するように配置されたn形層と、
    p形層と、
    前記n形層と前記p形層との間に配置され、一定量のインジウムを含む活性層と、
    導電基板と、
    第1電極と、
    第2電極と、を備え、
    前記n形層は、複数個の周期を含み、
    前記n形層の各周期は、窒化ガリウム層及び窒化アルミニウムガリウム層を含み、
    前記n形層の窒化ガリウム層は、前記低抵抗層の前記窒化ガリウム層よりも厚く、
    前記n形層の前記窒化アルミニウムガリウム層は、前記低抵抗層の前記窒化アルミニウムガリウム層よりも薄く、
    前記第2電極から、前記導電基板を通過し、前記p形層を通過し、前記活性層を通過し、前記n形層を通過し、前記低抵抗層を通過し、前記第1電極へと電流を流すことにより、非単色光を放射させる発光装置。
  13. 複数個の周期を含む低抵抗層であって、前記複数個の周期のうちの少なくとも1つが、窒化アルミニウムガリウム層及び窒化ガリウム層を含む低抵抗層と、
    前記低抵抗層と直接接触するように配置されたn形層と、
    p形層と、
    前記n形層と前記p形層との間に配置され、一定量のインジウムを含む活性層と、
    導電基板と、
    第1電極と、
    第2電極と、を備え、
    前記低抵抗層のシート抵抗は、前記n形層のシート抵抗よりも小さく、
    前記第2電極から、前記導電基板を通過し、前記p形層を通過し、前記活性層を通過し、前記n形層を通過し、前記低抵抗層を通過し、前記第1電極へと電流を流すことにより、非単色光を放射させる発光装置。
  14. 前記n形層は、複数個の周期を含み、
    前記n形層の各周期は、窒化ガリウム層及び窒化アルミニウムガリウム層を含み、
    前記n形層の窒化ガリウム層は、前記低抵抗層の前記窒化ガリウム層よりも厚く、
    前記n形層の前記窒化アルミニウムガリウム層は、前記低抵抗層の前記窒化アルミニウムガリウム層よりも薄い請求項11または13に記載の発光装置。
  15. 前記低抵抗層のシート抵抗は、前記n形層のシート抵抗よりも小さい請求項11記載の発光装置。
  16. 前記低抵抗層の前記窒化アルミニウムガリウム層は、1×1018atoms/cm未満のシリコン濃度を有し、
    前記n形層の前記窒化アルミニウムガリウム層は、1×1018atoms/cm超のシリコン濃度を有する請求項12または14に記載の発光装置。
  17. 前記低抵抗層は、粗面を有し、
    前記第1電極は、前記低抵抗層と直接接触する請求項11〜16のいずれか1つに記載の発光装置。
  18. 前記導電基板と前記p形層との間に配置された共晶接合金属層を更に備える請求項11〜17のいずれか1つに記載の発光装置。
JP2014523926A 2011-08-02 2012-06-09 発光装置およびその製造方法 Expired - Fee Related JP5740532B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/196,854 US8865565B2 (en) 2011-08-02 2011-08-02 LED having a low defect N-type layer that has grown on a silicon substrate
US13/196,854 2011-08-02
PCT/US2012/041780 WO2013019318A1 (en) 2011-08-02 2012-06-09 Led having a low defect n-type layer that has grown on a silicon substrate

Publications (2)

Publication Number Publication Date
JP2014522121A JP2014522121A (ja) 2014-08-28
JP5740532B2 true JP5740532B2 (ja) 2015-06-24

Family

ID=47626412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523926A Expired - Fee Related JP5740532B2 (ja) 2011-08-02 2012-06-09 発光装置およびその製造方法

Country Status (6)

Country Link
US (1) US8865565B2 (ja)
JP (1) JP5740532B2 (ja)
KR (1) KR101542678B1 (ja)
CN (1) CN103636007A (ja)
TW (1) TWI474508B (ja)
WO (1) WO2013019318A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396933B2 (en) * 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
CN105006505B (zh) * 2014-04-15 2019-03-15 传感器电子技术股份有限公司 具有应力管理的半导体异质结构
KR102224132B1 (ko) * 2014-08-04 2021-03-09 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102164796B1 (ko) 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
CN104409590B (zh) * 2014-11-12 2017-11-17 湘能华磊光电股份有限公司 Led外延结构及其生长方法
JP6359441B2 (ja) * 2014-12-16 2018-07-18 株式会社ニフコ ダンパーの製造方法
US11869040B2 (en) * 2015-06-30 2024-01-09 Yahoo Ad Tech Llc Method and system for analyzing user behavior associated with web contents
KR102432015B1 (ko) * 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
CN105633241B (zh) * 2016-03-08 2017-10-27 厦门市三安光电科技有限公司 一种氮化物发光二极管及其制作方法
CN109952659B (zh) * 2016-07-28 2022-03-11 亮锐有限责任公司 具有超晶格的ⅲ-p发光器件
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10516076B2 (en) 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JP2948889B2 (ja) 1990-09-05 1999-09-13 光洋精工株式会社 ラックピニオン式ステアリング装置
JPH04118370A (ja) 1990-09-07 1992-04-20 Mazda Motor Corp 後輪転舵装置の油圧駆動装置
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 p型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
EP0952617B1 (en) 1993-04-28 2004-07-28 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 3族窒化物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
DE69521409T2 (de) 1995-03-01 2002-05-16 Sumitomo Electric Industries Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
JP3332127B2 (ja) 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
JP3135041B2 (ja) 1995-09-29 2001-02-13 日亜化学工業株式会社 窒化物半導体発光素子
CN1264262C (zh) 1995-11-06 2006-07-12 日亚化学工业株式会社 氮化物半导体器件
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 3族窒化物化合物半導体発光素子
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−3族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 3族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射p電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
EP2273572B1 (en) 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
CN100446289C (zh) * 1998-03-12 2008-12-24 日亚化学工业株式会社 氮化物半导体元件
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 GaN半導体結晶成長用Siウエーハ、それを用いたGaN発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
KR100700993B1 (ko) 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6977395B2 (en) 2001-07-12 2005-12-20 Nichia Corporation Semiconductor device
ATE445233T1 (de) 2002-01-28 2009-10-15 Nichia Corp Nitrid-halbleiterbauelement mit einem trägersubstrat und verfahren zu seiner herstellung
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
CN1280923C (zh) * 2002-09-29 2006-10-18 璨圆光电股份有限公司 具有低阻层的发光二极管结构
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP4325232B2 (ja) * 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
TWI272732B (en) * 2004-06-09 2007-02-01 Showa Denko Kk Gallium nitride based semiconductor laminate structure
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
CN102130234A (zh) 2005-10-29 2011-07-20 三星电子株式会社 半导体器件的制造方法
JP5255759B2 (ja) 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド 半導体デバイス用超格子歪緩衝層
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007214384A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
RU2326993C2 (ru) 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
JP2008103665A (ja) * 2006-09-22 2008-05-01 Matsushita Electric Ind Co Ltd 窒化物半導体デバイス及びその製造方法
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP4479809B2 (ja) * 2008-02-21 2010-06-09 ソニー株式会社 発光素子、電子機器及び発光素子の製造方法
US7791101B2 (en) * 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR101590074B1 (ko) * 2008-06-09 2016-01-29 니텍 인코포레이티드 Ac 전압 동작의 자외선 발광 다이오드
TWI387134B (zh) * 2008-07-03 2013-02-21 Creating Nano Technologies Inc 發光元件及其製造方法
TWI372475B (en) * 2008-07-08 2012-09-11 Creating Nano Technologies Inc Light-emitting device and method for manufacturing the same
JP5631034B2 (ja) * 2009-03-27 2014-11-26 コバレントマテリアル株式会社 窒化物半導体エピタキシャル基板
KR101053111B1 (ko) 2011-02-28 2011-08-01 박건 실리콘 기판을 이용한 질화물계 발광소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8865565B2 (en) 2014-10-21
WO2013019318A1 (en) 2013-02-07
JP2014522121A (ja) 2014-08-28
CN103636007A (zh) 2014-03-12
US20130032834A1 (en) 2013-02-07
TW201316545A (zh) 2013-04-16
KR101542678B1 (ko) 2015-08-06
TWI474508B (zh) 2015-02-21
KR20140018985A (ko) 2014-02-13

Similar Documents

Publication Publication Date Title
JP5799165B2 (ja) 発光装置およびその製造方法
JP5752855B2 (ja) 発光装置の製造方法
JP5740532B2 (ja) 発光装置およびその製造方法
JP5802835B2 (ja) 発光装置の製造方法
JP5856293B2 (ja) 発光装置およびその製造方法
US7244630B2 (en) A1InGaP LED having reduced temperature dependence
KR101039904B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TW201316555A (zh) 發光二極體之高溫無金晶圓接合
TWI595683B (zh) 發光裝置及其製造方法
KR20090111889A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101550913B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
KR101681573B1 (ko) 발광소자의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140523

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

LAPS Cancellation because of no payment of annual fees