KR101590074B1 - Ａｃ 전압 동작의 자외선 발광 다이오드 - Google Patents

Ａｃ 전압 동작의 자외선 발광 다이오드 Download PDF

Info

Publication number
KR101590074B1
KR101590074B1 KR1020117000639A KR20117000639A KR101590074B1 KR 101590074 B1 KR101590074 B1 KR 101590074B1 KR 1020117000639 A KR1020117000639 A KR 1020117000639A KR 20117000639 A KR20117000639 A KR 20117000639A KR 101590074 B1 KR101590074 B1 KR 101590074B1
Authority
KR
South Korea
Prior art keywords
layer
quantum well
illuminator
terminal
led
Prior art date
Application number
KR1020117000639A
Other languages
English (en)
Other versions
KR20110025966A (ko
Inventor
아시프 칸
비노드 아디바라한
콸리드 파리드
Original Assignee
니텍 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니텍 인코포레이티드 filed Critical 니텍 인코포레이티드
Publication of KR20110025966A publication Critical patent/KR20110025966A/ko
Application granted granted Critical
Publication of KR101590074B1 publication Critical patent/KR101590074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

심자외선 발광 조명기 및 이의 제조방법으로서, 자외선 발광 다이오드들과 제1 및 제2 터미널의 어레이를 포함한다. 교류 전류가 제1 및 제2 터미널을 가로질러 인가되고 따라서 각각의 다이오드에 인가될 때, 조명기는 교류 전류의 주파수에 해당하는 주파수의 자외선을 발광한다. 조명기는 템플레이트를 포함하고 템플레이트는 자외선 발광 양자 우물, 제1 타입의 전도도를 갖는 제1 버퍼층 및 제2 타입의 전도도를 갖는 제2 버퍼층을 가지며 바람직하게는 이들 모두는 스트레인-완화 층 위에 퇴적된다. 제1 및 제2 금속 접점이 제1 및 제2 타입의 전도도를 갖는 반도체 층들에 각각 적용되어, LED를 완성한다. 방출 스펙트럼 범위는 190㎚ 내지 369㎚이다. 조명기는 다양한 물질, 구조, 크기 및 디자인으로 구성될 수 있다.

Description

ＡＣ 전압 동작의 자외선 발광 다이오드{ULTRAVIOLET LIGHT EMITTING DIODE WITH AC VOLTAGE OPERATION}
본 출원은 단일 칩 또는 다중 칩 발광 다이오드(LEDs) 또는 자외선 복사 조명기에 관한 것이고, 보다 상세하게는 정수, 공기 정화, 살균 램프, 자외선 경화 등을 포함하는 다양한 응용을 위해 표준 교류 전류(AC) 고 전압 조건하에서 동작하는 단일 또는 다중 칩 자외선 발광 다이오드에 관한 것이다.
본 발명은 2007년 10월 7일자로 출원되어 계류중인 PCT/US07/81625의 이익을 향유하고, 이는 차례로, 2006년 10월 18일자로 출원되어 소멸된 US 가출원 제60/852,673호의 이익을 향유하고, 또한 2007년 8월 14일자로 출원되어 소멸된 US 가출원 제60/935,491호의 이익을 향유하며, 이들 모두는 참조에 의해 본 명세서에 인용된다. 본 발명은 또한 2007년 10월 17일자로 출원되어 계류중인 PCT/US07/81634의 이익을 향유하고, 이는 차례로, 2006년 10월 18일자로 출원되어 소멸된 US 가특허출원 제60/852,672호의 이익을 향유하며, 이들 양자는 참조에 의해 본 명세서에 인용된다. 본원은 또한 2008년 6월 9일자로 출원되어 계류중인 US 가특허출원 제61/131,276호의 이익을 향유한다.
본 출원은 단일 칩 또는 다중 칩 발광 다이오드(LEDs) 또는 자외선 방출 조명기에 관한 것이고, 보다 상세하게는 정수, 공기 정화, 살균 램프, 자외선 경화 등을 포함하는 다양한 응용을 위해 표준 교류 전류(AC) 고 전압 조건하에서 동작하는 단일 또는 다중 칩 자외선 발광 다이오드에 관한 것이다.
Ⅲ 족 질화물 LED 시스템은 능률적이고, 소형이며 튼튼한 고체-상태 UV 광 원 및 센서로 입증되었다. 이로 인해 자외선 광 소자의 개발이 활발해졌다. 물질 성장, 소자 제조 및 패키징(packaging)의 급속한 진전으로 고효율 비져블-블라인드(visible-blind) 및 솔라-블라인드(solar-blind) 광검출기(photodetector), 250 내지 400㎚ 방출의 심-UV 발광 다이오드(UVLED), 및 340 내지 350㎚의 구동 파장을 갖는 UV 레이저 다이오드의 시연이 가능해졌다. 이들 UV 광 소자의 응용들은 화염 감지(flame sensing);형광-계 생화학적 감지(fluorescence-based biochemical sensing); 은닉 통신(covert communications); 공기, 물 및 식품 정화 및 살균; 및 생의학적 계기화(biomedical instrumentation)을 포함한다.
현재, 반도체 LED는 수 볼트의 전형적인 동작 전압, 적색 LED에 대해서는 약 2볼트, 청색 LED에 대해서는 약 3-4볼트 그리고 UVLED에 대해서는 약 4-7 볼트의 직류(DC)의 전류가 흐르게 된다. 하지만, 실질적으로 모든 가정 및 건물들이 북미에서는 110-120 볼트 전력/50㎐ AC로 배선되거나 세계적으로 대부분의 국가에서 208-240 볼트/50-60㎐ 전원으로 배선된다. LED가 자외선 정화, 생화학적 감지, 생의학적 계기화 등에 사용되는 경우, AC 전류는 저전압의 DC로 변환된다. 이는 패키지 크기를 크게 증가시키거나 추가적인 변환 장비를 필요로 하고 이는 소비자에 대해 비용을 증가시킨다.
자외선 발광 다이오드 기술 분야에서 표준 고 AC 전압(예를 들면 110볼트, 220볼트 등) 동작의 필요성이 존재한다.
본 발명의 일 목적은 교류 전류가 공급될 때 발광하는 UV 또는 심 UV LED를 제공하는 데 있다.
본 발명의 구체적인 목적은 육안상 연속적으로 발광하는 것처럼 보이는 UV 또는 심 UV LED를 제공하는 데 있다.
본 발명의 하나의 특징은 교류 전류가 흐를 때 자외선을 방출하는 UV 또는 심 UVLED의 어레이를 형성하는 것이다.
본 발명의 또 하나의 특징은 마이크로픽셀 발광 다이오드 설계로 형성된 자외선 광 다이오드와 직렬 및 병렬로 연결되는 UV 또는 심 UV LED의 단일 또는 멀티칩 어레이를 형성하는 것이며, 여기서 개개의 마이크로픽셀은 교류 전류가 흐를 때 자외선을 발광한다.
본 발명의 또 하나의 특징은 펄스형 측 방향 과성장(pulsed lateral overgrown) Ⅲ 족 질화물 층 위에 형성된 자외선 발광 다이오드와 직렬 및 병렬로 연결되는 UV 또는 심 UV LED의 단일 또는 멀티칩 어레이를 형성하는 것이다. 펄스형 측방향 과성장 층은 펄스형 성장 모드를 사용하여 퇴적되고 개개의 자외선 발광 다이오드는 교류 전류가 흐를 때 자외선을 발광한다.
본 발명의 또 하나의 특징은 수직 구조 자외선 발광 다이오드로 형성된 자외선 발광 다이오드와 직렬 및 병렬로 연결된 UV 또는 심 UV LED의 단일 또는 멀티칩 어레이를 형성하는 것이며, 개개의 수직형 자외선 발광 다이오드는 교류 전류가 흐를 때 자외선 광을 방출한다.
본 발명의 또 하나의 특징에 있어서, AC로 구동되는 UV 또는 심 UV LED의 조명 모드는 열 축적(heat accumulation)을 감소시키고 DC에 의해 구동되는 UV 또는 심 UV LED 보다 에너지 이용 효율이 더 높다.
교류 전압에서 동작가능한 자외선 발광 다이오드의 다른 특징들 및 이들의 이점들은 자외선 발광 다이오드 분야에서 통상의 지식을 가진자에게 특히 다음의 첨부 도면들과, 바람직한 실시예의 상세한 설명을 신중히 읽음으로써 자명해질 것이다.
도 1은 본 발명의 실시예의 개략도이다.
도 2는 본 발명의 실시예의 개략도이다.
도 3은 단일 Ⅲ-질화물 버퍼층을 갖는 발광 다이오드의 일부분의 에피층 구조의 개략도이다.
도 4a는 다중 Ⅲ-질화물 버퍼층을 갖는 발광 다이오드의 일부분의 에피층 구조의 개략도이다.
도 4b는 다중 Ⅲ-질화물 버퍼층을 갖는 발광 다이오드의 일부분의 에피층 구조의 개략도이다.
도 4c는 다중 Ⅲ-질화물 버퍼층을 갖는 발광 다이오드의 일부분의 에피층 구조의 개략도이다.
도 5a는 도 6의 발광 다이오드의 에피층 구조의 일부의 개략도로서, 바람직한 실시예에 따라 트랜치(trench)가 형성된 제1 버퍼의 일부분과, 측방향 과성장된 PLOG 버퍼가 도시되어 있다.
도 5b는 도 6의 발광 다이오드의 에피층 구조의 일부의 개략도로서, 바람직한 실시예에 따라 트랜치가 형성된 제1 버퍼의 일부분과, 측방향 과성장된 PLOG 버퍼가 도시되어 있다.
도 5c는 도 6의 발광 다이오드의 에피층 구조의 일부의 개략도로서, 바람직한 실시예에 따라 트랜치가 형성된 제1 버퍼의 일부분과, 측방향 과성장된 PLOG 버퍼가 도시되어 있다.
도 6은 본 발명의 바람직한 실시예에 따른, 어레이의 단일 발광 다이오드의 에피층 구조의 개략도이다.
도 7은 본 발명의 실시예의 일부분을 개략적으로 나타낸 평면도이다.
도 8은 본 발명의 실시예를 개략적으로 나타낸 측면도이다.
도 9는 본 발명의 실시예를 개략적으로 나타낸 측면도이다.
도 10A는 특히 바람직한 실시예를 예시한다.
도 10B-F는 본 발명의 다양한 실시예를 예시한다.
도 11은 GaN 버퍼 층을 갖는 수직 구조의 소자를 개략적으로 예시한다.
도 12는 본 발명에 기재된 대표적인 발광 소자 구조를 개략적으로 예시한다.
도 13은 에피층 균열을 피하기 위한 깊은 분리 트렌치(deep isolation trench)를 형성하는 공정을 나타낸다.
도 14는 유전체 또는 소프트 폴리머로 분리 트렌치를 채우는 공정을 나타낸다.
도 15는 한 타입의 물질에 대한 옴 접점(Ohmic contacts), 바람직하게는 P-타입 전도도(conductivity)를 갖는 소자의 개략도를 나타낸다.
도 16은 치환 기판(substitutional substrate)에 소자를 결합시킨 것을 개략적으로 나타낸다.
도 17은 리프트-오프(lift-off)된 원 기판(native substrate)을 갖는 소자를 개략적으로 나타낸다.
도 18은 제2 전도 층에 접근하기 위한 물질 제거를 나타낸다.
도 19는 에피층의 대향하는 측면들 상에 접점을 갖는 수직 전도 소자를 나타낸다.
도 20은 수직 전도 발광 소자를 개략적으로 예시한다.
도 21은 본 발명의 실시예를 개략적으로 나타낸다.
본 발명은 AC 전압으로 동작가능한 UV 또는 심(deep) UV LED에 관한 것이다.
본 발명에서, 200㎚ 내지 400㎚의 방출 파장을 갖는 자외선 발광 다이오드는 이산의 LED(discrete LED)를 반대 극성으로 배선함으로써 AC 구동하에서 자외선을 발광한다. 보다 상세하게는, 한쪽 LED의 캐소드는 다른 한쪽의 애노드와 전기적으로 접촉한다. LED가 저전압 AC 회로에 연결될 때 이렇게 연결된 LED는 교번하여 발광한다. 본 구성에서, 한쪽의 LED는 AC 사이클의 정 전압 측(positive voltage side)에 의해 바이어스되고(이하 순방향 바이어스(forward biased)라 함), 다른 한쪽의 LED는 AC 사이클의 부 전압 사이클(negative voltage cycle)에 의해 바이어스(이하 역방향 바이어스(reverse biased)라 함)된다. AC 전류는 보통 약 60㎐로 흐르기 때문에, 각각의 LED는 교번하여 약 60㎐의 주파수의 자외선 광을 방출하며 각각은 서로 위상이 다르다. 결과적으로 약 120㎐의 조명이 되고, 이는 육안상 연속적으로 발광하는 것처럼 보이게 된다.
본 발명을 다양한 도면들을 참조하여 설명한다. 도면들 중 유사한 요소들은 그에 따라 도면부호가 부여된다.
능동(active) LED는 p-n 접합(junction)을 형성하는 불순물이 도핑된 반도체 물질들을 포함한다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 주지된 사실이다. 전류는 p-측, 또는 애노드로부터 캐소드 또는 n-측으로 흐르지만 역방향으로 전류의 역전이 없는 것은 아니다. 복사 파장은 p-n 접합을 형성하는 물질의 밴드 갭 에너지에 따른다. 본 발명은 Ⅲ 족-질화물 계 소자 등의 질화물-계 발광 소자에서의 사용에 특히 잘 알맞지만 이에 한정되는 것은 아니다. "Ⅲ 족 질화물"은 주기율표의 Ⅲ 족 원소들과 질소 사이에서 형성되는 반도체 화합물을 일컫는다. 보다 바람직하게는 Ⅲ 족 원소는 알루미늄(Al), 갈륨(Ga), 및/또는 인듐(In)으로 이루어지는 군으로부터 선택된다. AlGaN 및 AlInGaN 등의 3원 및 4원 화합물들이 특히 바람직하다. 이 기술분야에서 충분히 이해되고 있는 바처럼, Ⅲ 족 원소들은 질소와 결합하여 GaN, AlN 및 InN 등의 2원 화합물; AlGaN, AlInN, 및 GaInN 등의 3원 화합물; 4원 화합물, 상세하게는 AlInGaN을 형성할 수 있다. 각각의 경우에, 실험식은 GN이고, 여기서 G는 Ⅲ 족 원소 또는 원소들의 혼합물을 나타내거나 1몰의 질소가 전체 1몰의 Ⅲ 족 원소들과 결합된다. 반도체 물질은 본 발명에서 특별히 한정되지는 않지만 본 발명의 이점들은 Ⅲ 족 질화물 기반의 LED에서 가장 잘 인식되며 가장 바람직한 화합물은 AlXInYGa1-X-Y(여기서 0≤x≤1, 0≤y≤1, 0≤x+y≤1)이고 선택적으로 n-타입 또는 p-타입 반도체를 형성하는 물질로 도핑된다. n-타입 과 p-타입 사이에 양자 우물(quantum well)이 존재하고 가장 바람직하게는 다중층 양자 우물이 존재하며 이는 도핑되거나 도핑되지 않을 수 있다.
본 발명의 소자들은 화염 감지; 형광-계 생화학적 감지; 은닉 통신; 공기, 물 및 식품 정화 및 살균; 및 생의학적 계기화 등에 특히 알맞다.
본 발명의 또 다른 실시예에서, AC 전압하에서 구동하는 다중 자외선 발광 다이오드(UVLED)들이 어레이(array)로 연결된다. 특히 바람직한 실시예에서, 집적된 UVLED를 갖는 단일 칩은 복수의 직렬 연결 UVLED를 단일 어레이, 2 어레이 또는 2 보다 많은 어레이로 포함한다. 반대 극성의 어레이들이 함께 연결되고 그 다음 AC 전원에 연결된다. 정 절반(positive half)의 AC 사이클 동안, UVLED의 한쪽 어레이가 순방향 바이어스되는 한편, 다른 쪽 어레이는 역방향 바이어스된다. 부 절반(negative half)의 AC 사이클 동안 UVLED의 다른 쪽 어레이가 순방향 바이어스되고 따라서 첫번째 어레이는 역방향 바이어스되어 전류가 통하지 않는다. 이 어레이들은 AC 전원의 주파수로 교번하여 전류가 통하고 전류가 통하지 않는다. AC 구동하에서 UV 복사의 연속적인 공급이 다중-어레이 설계에 의해 실현된다.
본 발명의 또 다른 실시예에서, AC 전압하에서 구동하는 다중 자외선 발광 다이오드(UVLED)들이 어레이(array)로 연결된다. 특히 바람직한 실시예에서, 집적된 UVLED를 갖는 단일 칩은 복수의 병렬 연결 UVLED를 단일 어레이, 2 어레이 또는 2 보다 많은 어레이로 포함한다. 반대 극성의 어레이들이 함께 연결되고 그 다음 AC 전원에 연결된다. 정 절반의 AC 사이클 동안, UVLED의 한쪽 어레이가 순방향 바이어스되는 반면, 다른 쪽 어레이는 역방향 바이어스된다. 부 절반의 AC 사이클 동안 UVLED의 다른 쪽 어레이가 순방향 바이어스되고 따라서 첫번째 어레이는 역방향 바이어스 되어 전류가 통하지 않는다. 이 어레이들은 AC 전원의 주파수로 교번하여 전류가 통하고 전류가 통하지 않는다. AC 구동하에서 UV 복사의 연속적인 공급이 다중-어레이 설계에 의해 실현된다.
본 발명의 또 다른 실시예에서, AC 전압하에서 동작하는 다중 자외선 발광 다이오드(UVLED)들이 어레이(array)로 연결된다. 특히 바람직한 실시예에서, 집적된 UVLED를 갖는 단일 칩은 복수의 직렬 및 병렬 연결 UVLED를 단일 어레이, 이중 어레이 또는 2 보다 많은 어레이로 포함한다. 반대 극성의 어레이들이 함께 연결되고 그 다음 AC 전원에 연결된다. 정 절반의 AC 사이클 동안, UVLED의 한쪽 어레이가 순방향 바이어스되는 반면, 다른 쪽 어레이는 역방향 바이어스된다. 부 절반의 AC 사이클 동안 UVLED의 다른 쪽 어레이가 순방향 바이어스되고 따라서 첫번째 어레이는 역방향 바이어스 되어 전류가 통하지 않는다. 이 어레이들은 AC 전원의 주파수로 교번하여 전류가 통하고 전류가 통하지 않는다. AC 구동하에서 UV 복사의 연속적인 공급이 다중-어레이 설계에 의해 실현된다.
본 발명의 일 실시예는 도 1에 개략적으로 예시되어 있다. 도 1에서 적어도 하나의 제1 바이어스 다이오드(500)가 적어도 하나의 제2 바이어스 다이오드(501)과 병렬 회로를 이루고, 여기서 제1 바이어스 다이오드와 제2 바이어스 다이오드는 반대로 바이어스 된다. 논의 목적으로, 제1 바이어스 다이오드는 이하에서 순방향 바이어스로 기술되고 제2 바이어스 다이오드는 이하에서 역방향 바이어스로 기술된다. 이 제1 바이어스 다이오드는 단일 자외선 LED 또는 자외선 LED들의 어레이일 수 있다. 유사하게, 제2 바이어스 다이오드는 단일 자외선 LED 또는 자외선 LED들의 어레이일 수 있다. AC 전원(502)은 교류 전류를 공급한다. 전압이 증가함에 따라, AC 전원에 의해 정의되는 주파수에서, 제1 바이어스 다이오드는 발광하고 제2 바이어스 다이오드는 발광하지 않는다. 전압이 정점에 이르고 감소하기 시작하면서 제1 바이오스 다이오드는 발광하지 않고 제2 바이어스 다이오드가 발광하기 시작한다. 각각의 다이오드는 각 사이클 내에서 한번씩 발광한다. 보호(protection) 및 댐프닝(dampening)을 위해 전기회로망 분야에서 실현될 수 있는 요소들(503)이 제공된다. 특히, 수동 요소들로, 예를 들면 커패시터, 저항기 등이 언급되며 능동 요소들로 예를 들면 제어기 등이 언급된다. 또한 다른 소자들 예를 들면 조광기(rheostat), 미터(meters) 등이 일부 소자에서 유용한 것으로 언급된다. 도 1의 구성은 하나의 LED의 애노드와 다른 하나의 LED의 캐소드가 소자의 동일 측면상에 있게 하는데 이는 본 명세서의 추가 설명을 통해 보다 명확해질 것이다. 실현될 수 있는 바로는, 일련(series)의 UVLED들이 오직 소자의 원하는 크기에 의해서만 제한되는 정수 "n"까지 포함될 수 있다.
본 발명의 또 다른 실시예는 도 2에 개략적으로 예시되어 있다. 도 2에서 LED들은 브릿지 회로(bridge circuit)로 배열된다. 전원(502)이 브릿지에 연결되며 브릿지는 브릿지 상에 다이오드(505)를 갖는다. 전류가 교번하면서 브릿지의 교번의 브랜치(alternate branche)가 발광한다. 추가의 요소들(503)이 위에 기술된 바처럼 포함될 수 있다.
본 발명의 또 다른 실시예에서 UVLED는 단일 칩 또는 다중-칩 설계를 갖는 마이크로-LED를 포함하고 상기 UVLED는 AC 전압하에서 동작가능하다.
본 발명의 또 다른 실시예에서 UVLED는 수직 전도 단일 칩 또는 다중 칩들을 포함하고 상기 UVLED는 AC 전압하에서 동작가능하다.
본 발명의 또 다른 실시예에서 UVLED는 펄스형 측방향 과성장 기반 단일 칩 또는 다중 칩으로 구성되고 상기 UVLED는 AC 전압하에서 동작가능하다.
본 발명의 또 다른 실시예에서 UVLED는 반극성(semi-polar) 또는 비극성(nonpolar) UVLED이고 상기 UVLED는 AC 전압하에서 동작가능하다.
본 발명의 일 실시예에서, 특히 심 자외선(deep ultraviolet light)을 발광하는, 발광 소자(LED)의 어레이 및 LED의 어레이의 제조 방법이 제공된다. 도 6을 참조하면, 자외선 발광 구조 어레이(12)를 위한 플랫폼 역할을 하는 템플레이트(10)가 제공된다. 간단하게, 템플레이트(10)는 기판을 포함하고, 제1 버퍼 층이 LED 웨이퍼 형성의 제1 단계로서 기판상에 추가된다.
템플레이트는 기판을 가질 수 있지만 두개의 버퍼 층을 가지며, 이들 중 하나의 버퍼 층에는 트렌치가 새겨지고 이들 중 다른 하나의 버퍼 층은 바람직하게는 제1 버퍼층 위에 합쳐진 평면 층을 형성한다. 합체(coalescing)는 깊은 트렌치(AlN의 경우 높이≥0.4㎛) 위에, 또는 필러(pillars)가 하나 보다 많은 Ⅲ 족 종 또는 다중 층들의 조합을 포함할 경우 얕거나 깊은 트렌치(swallow or deep trenches) 위에 PLOG를 수행하는 것을 포함한다. AlN을 포함하는 Ⅲ-족 질화물 계 반도체의 다중-층 스택(multi-layer stack)과 스트레인-완화 초격자(strain-relieving superlattice)가 어레이로 필러에 포함될 수 있다. 일부 실시예에서 추가의 층들이 AlxInyGa1-x-yN(여기서 0＜x≤1, 0≤y≤1, 그리고 0<x+y≤1)를 포함하는 초격자, 그리고 제1 초격자 보다 다른 평균 조성을 갖는 추가의 초격자들 위의 필러들에 포함된다. 식각된 필러들 위에 AlN 또는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1 그리고 0<x+y≤1)의 제2 버퍼 층이 PLOG 기법을 사용하여 성장되어 바람직하게는 제2 버퍼층이 합체되어 평면 표면을 형성하게 된다. 템플레이트 상의 평면 표면위에 퇴적된 자외선 발광 구조는 PALE 또는 전통 MOCVD에 의해 퇴적된 AlN으로 이루어 지고, 일부 실시예에서 추가의 스트레인 완화 초격자가 AlN 상에 퇴적된다. 두꺼운 (두께≥1.5㎛) 미도핑형 또는 n-타입 AlxInyGa1-x-yN(여기서 0<x≤1 그리고 0≤y≤1, 그리고 0<x+y≤1) 층이 다음에 퇴적된다. AlxInyGa1-x-yN(여기서 0<x≤1 그리고 0≤y≤1, 그리고 0<x+y≤1)이 미도핑형이면, 추가의 n-타입 AlxInyGa1-x-yN(여기서 0<x≤1 그리고 0≤y≤1) 층이 퇴적된다. 이 다음에 양자 우물 활성 지역(quantum well active region)과 p-타입 AlxInyGa1-x-yN(여기서 0≤x≤1, 0≤y≤1, 그리고 0≤x+y≤1) 물질이 이어지며 이는 발광 소자의 상부 전극(top electrode)을 형성한다. 이론적으로 구속되는 것은 아니지만, 본 발명의 발광 다이오드의 우수한 성능은 두꺼운 PLOG 성장 AlN 또는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1) 물질로부터 감소된 열 임피던스(thermal impedance)와, 측방향 과성장 AlN 또는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1) 버퍼의 보다 낮은 전체 결함 밀도의 결합에 기인한다. 전류 확산 층(current spreading layer)이 n-타입 층에 적용되고 여기서 전류 확산 층은 n-타입 층의 가장 안쪽 한도(furthest inward extent)로부터 전류 확산 길이(current spreading length)를 넘지 않을 만큼 떨어져 있다.
그 다음 제1 버퍼 층을 식각하여 버퍼가 AlN이고 기판이 사파이어인 경우 0.4㎛ 이상의 식각 깊이를 갖는 트랜치들의 패턴을 형성하거나 제1 버퍼층이 하나 이상의 AlInGaN 층들로 이루어질 경우 0.1㎛ 이상의 식각 깊이를 갖는 트랜치들의 패턴을 형성한다. 웨이퍼를 패터닝한 후, 제2 버퍼가 제1 버퍼에 적용된다. 일 실시예에서, 제2 버퍼 층은 식각된 부분 위에서 합체된다. 다음으로, 자외선 발광 구조(12)가 템플레이트(10)에 적용된다. 먼저, 제1 타입의 전도도를 갖는 반도체 층이 적용되고, 이어서 190㎚ 내지 369㎚의 방출 스펙트럼을 갖는 양자-우물 영역을 형성하는 수개의 층들이 적용된다. 제2 타입의 전도도를 갖는 또 하나의 반도체 층, 또는 가능하게는 하나 보다 많은 반도체 층이 다음에 적용된다. 두개의 금속 접점들이 이 구조에 적용된다. 누출 억제 층(leakage suppression layer)(980)이 제1 타입의 전도도를 갖는 반도체 층에 적용되고 금속 접점(990)이 제2 타입의 전도도를 갖는 다른 반도체 층에 적용되어, LED를 완성한다. 이들 층들 각각은 이하에서 상세히 설명한다. 전하 확산 층은 LED의 가장 안쪽 한도로부터 전류 확산 길이를 넘지 않을 거리(981) 만큼 떨어져 있다.
수개의 층들과 버퍼층들이 펄스형 원자층 에피택시(PALE) 성장 기법을 사용하여 적용되고, 패터닝된 웨이퍼 상에서 성장되는 층은 펄스형 측방향 과성장(PLOG) 기법들을 사용하여 성장된다. 바람직하게는 사파이어인 기판을 제외한 각각의 층은 Ⅲ 족-질화물, 바람직하게는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 제조된다. 펄스형 측방향 과성장 기법을 사용함에 있어, 전구체 소스들은 금속-유기 소스(바람직하게는 트리메틸 알루미늄, 트리메틸 갈륨, 트리에틸 갈륨, 트리메틸 인듐, 암모니아, 운반체 가스(예를 들면 수소 및/또는 질소) 그리고, 선택적으로 도핑 소스 예를 들면 실란 및/또는 비스시클로펜타디에닐 마그네슘을 포함한다.
도 3-5는 구성되는 본 발명의 LED의 템플레이트(10)의 다양한 실시예들을 나타낸다. 도 3에 도시된 바처럼, 제1 버퍼층(301)이 기판(100)상에 성장된다. 바람직한 기판은 사파이어이다. 제1 버퍼층(301)은 Ⅲ 족-질화물 물질, 바람직하게는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 제조된다. 대안으로는, 도 4A-4C에 도시된 바처럼, 실제적으로 제1 버퍼층(321)이 다중 서브-층(sub-layer)들로 구성될 수 있다. 도 4A, 4B 및 4C는 Ⅲ 족-질화물 물질, 바람직하게는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 이루어진 서브-층들(301, 302, 303, 304)을 사용한, 제1 버퍼층(321, 321', 321")의 3개의 다른 구현예들을 각각 나타낸다. 바람직하게는 서브-층(301)은 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 제조된다. 바람직하게는 서브-층(302)은 AlInGaN/AlInGaN 초-격자(super-lattice)이다. 바람직하게는 서브-층(303)은 미도핑형 AlInGaN인 반면, 서브-층(304)는 규소로 도핑된 AlInGaN이다. 도 4A의 버퍼층(321)은 서브-층들(301,302)을 포함한다. 도 4B의 버퍼층(321')은 서브-층들(301,302,303)을 포함한다. 도 4C의 버퍼층(321")은 서브-층들(301,302,303,304)을 포함한다.
제1 Ⅲ 족-질화물 버퍼층(321)이 펄스형 원자층 에피택시(PALE) 기법과 전통적인 금속-유기 화학 기상 증착(MOCVD)을 함께 사용하여 기판(100) 위에, 사용되는 층들의 조성과 순서에 따라, 약 0.1-5㎛ 두께로 성장된다. 바람직하게는 제1 버퍼층(321)은 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 이루어진 적어도 하나의 서브-층으로 형성된다.
다음으로, 최종 LED 에피층(epilayer)의 일부분에 트랜치가 형성된다. 트랜칭(trenching)은 제1 버퍼층(321)에서 수행되고 또한 기판(100)으로 연장될 수 있다. 트랜칭 공정은 종래 기술 분야에서 잘 정립된 습식 또는 건식 식각 공정 중 어느 하나와 함께 표준 포토리소그래피 기법을 사용하여 수행된다. 하지만, 트렌치들은 종래 기술에서보다 훨씬 더 깊을 수 있다. 특히, 트렌치들은 제1 버퍼층이 AlN으로 제조될 경우 적어도 0.4㎛ 깊이 그리고 제1 버퍼층(321,321',321")이 사용될 경우 적어도 0.1㎛ 깊이이다.
트렌칭은 물질을 선택적으로 제거하여 도 5A-5C에 도시된 것처럼 물질의 좁은 스트립들(strips) 또는 필러들(pillars)을 남긴다. 이들 좁은 스트립들은 곧거나 만곡될 수 있지만 바람직하게는 평행하고 가장 바람직하게는 예를 들면 스트립, 원, 육각형, 정방형 또는 직각형으로 패터닝된다.
패터닝 후에 층(401)이 펄스형 측방향 과성장 기법에 의해 제1 버퍼에 적용되어 측방향으로 성장하게 된다. 바람직하게는 측방향 성장이 계속되어 합체가 그에 의해 도 5A-5C에 예시된 것처럼 스트립들 사이의 갭(gaps)을 브릿지로 연결한다. 바람직하게는 층(401)이 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 이루어진다. 층(401)이 완성된 후에, 도 5A-5C에 예시된 3개의 구현예 각각에 대해 도시된 것처럼, 추가의 층들이 퇴적되어 대안의 바람직한 실시예의 제2 버퍼층(421,421',421")를 완성할 수 있다.
도 5A는 제1 버퍼층(321")에 트랜치를 새겨 필러(322)를 형성한 후의, 도 4C에 도시된 에피층 구조 위 제2 버퍼(421)의 일 구현예를 나타낸다. 임의의 제1 버퍼층(321, 321', 321")이 사용될 수 있지만 도면을 간명하게 하기 위해 도 4C의 에피층, 즉 제1 버퍼층(321")에 관한 것만이 5A-5C에 도시되었음에 유의해야 한다. 도 5B 및 도 5C는 제2 버퍼(421)의 추가의 구현예 즉 제2버퍼(421',421")를 도 5B 및 5C에 각각 도시하며 서브-층(401,402,403,404)이 각각의 도 5A-5C에서 특히 조합되어 도시된다. 도 5A는 제2 버퍼층(421)을 나타내고, 제2 버퍼층(421)은 서브층들(401,402)을 포함한다. 도 5B는 제2 버퍼층(421')을 나타내고, 제2 버퍼층(421')은 서브층들(401,402,403)을 포함한다. 도 5C는 제2 버퍼층(421")을 나타내고, 제2 버퍼층(421")은 서브층들(401,402,403,404)을 포함한다.
도 6은 도 5C의 템플레이트(10)가 그 위에 층상, UV-발광 구조(12)(이 UV-발광 구조는 층들(500,600,700,800,900)을 포함한다)(이에 대해서는 후술함)와 금속 접점들(980,990)을 갖는 것을 도시한다. 금속 접점들(990,980)과 기판(100)을 제외하고는, 모든 층들이 Ⅲ 족 질화물 물질로 제조된다.
그 다음 버퍼층(321)과 일부의 경우에 기판(100)에 트랜치가 형성된다. 트랜칭후에, PLOG 층(401)이 버퍼층 상에서 성장되어 바람직하게는 웨이퍼 표면이 형성된 트랜치 위에서 합체되도록 한다(도 5A, 5B, 5C 및 6 참조). Ⅲ 족 질화물 PLOG 층(401)이 수직방향 성장율에 비해 측방향 성장률을 크게 하도록 적어도 하나의 전구체 소스를 펄싱(pulsing)함으로써 성장되어 PLOG 층(401)이 충분한 두께를 갖고 보다 바람직하게는 완전히 합체되고 버퍼층(321) 보다 작은 전위 밀도(dislocation density)를 갖는 영역을 가지게 된다.
일 실시예에서, 버퍼층들이 각기 필러 위에 합체되지 않게 형성되어 공통의 기판 상에 이산의 LED들을 형성한다. 본 실시예에서 여기에 언급되는 각각의 다음 층은 인접한 필러 상의 동일한 층과는 물리적으로 구별되는 별개의 층이다.
그 후에, 추가의 AlInGaN 층들이 퇴적되며 이들 층들은 PLOG 층(401)과 함께 제2 버퍼(421)를 형성한다. 이들 층들은 도 5A, 5B 및 5C에서 도면 부호 (402), (403) 및 (404)로 도시된다. 이들 층들은 에피택셜 층의 전체 스트레인(strain)을 최소화시키는데 도움을 주고 또한 발광 소자 활성 영역(light emitting device active region)에 대한 유리한 효과를 갖는 에피택셜 평탄화(epitaxial planarization)를 돕는다.
그 다음, 도 6에 예시된 것처럼, LED 구조가 또 하나의 Ⅲ 족 질화물 층(500)으로 시작하여 에피층에 적용되지만 제1 타입의 전도도가 제2 버퍼(421)상에 직접 적용되며, 바람직하게는 AlxInyGa1-x-yN(여기서 0<x≤1, 0≤y≤1, 그리고 0<x+y≤1)으로 제조된 n+ 층이 양자 우물 활성 영역으로부터 방출되는 빛에 투명하도록 형성된다. 그 다음 또 하나의 Ⅲ 족 질화물 초격자 층(600)이 형성되며 이는 하나 이상의 배리어(barrier)와 하나 이상의 우물 서브-층들(well sub-layers)을 포함하며, 각각은 배리어 층의 밴드갭이 우물 층보다 더 크도록 서로 다른 조성을 갖는다. 배리어와 우물 층들의 두께는 1-200Å 범위내 이어야 한다. 이 우물 서브-층은 특정의 밴드갭을 갖고 양호한 양자 구속(quantum confinement)을 갖는 영역을 제공하도록 설계되며, 여기서 전자 및 정공들이 바람직하게는 방사성 및 비방사성 재결합(radiative and non-radiative recombination)에 의해 용이하게 결합하지만 방사성 재결합이 비방사성 재결합에 비해 우세하다. 양자 우물 서브-층은 190㎚ 내지 369㎚ 범위의 빛을 발광한다. 양쪽 층들(500,600)은 규소를 사용하여 제1 타입의 전도도가 주어지거나, 규소, 산소 및/또는 인듐의 조합을 사용하여 코-도핑된다. 층(500)은 PLOG 층(401)보다는 낮지만 양자 우물과 (600)의 배리어 서브층들 보다는 더 높은 밴드갭을 갖는다. 일부 구현예에서, 우물 서브층들은 미도핑형이다.
바람직하게는 p-타입 AlInGaN 전자 차단 층(700)이 활성 영역 층(600) 바로 위에 포함되어, (700)의 밴드갭이 (600)의 배리어 서브층의 밴드갭 보다 더 커진다. 마그네슘이 p-타입 도펀트로 사용된다. 두개의 추가적인 p-타입 AlInGaN 층들(800,900)이 (700)위에 형성되며 이 층들의 밴드갭은 각각의 다음 층에 대해 감소된다. 층(800)은 하나의 단일 AlInGaN 층이거나, 조성적으로 단계적인 층(compositionally graded layer), 일련의 감소 조성의 초격자 또는 감소 밴드갭을 갖는 수개의 별개 층들로 이루어질 수 있다.
그 다음 바닥의 n+ 층에 접근하기 위해 반응성 이온 식각(RIE)을 사용하여, 도 6에 도시된 타입의, 메사-타입 LED(mesa-type LED)가 제조된다. 이 타입 소자의 구조(geometry)는 오직 저-결함 밀도의 측방향 성장된 "윙(wing)" 영역들을 포함하는 활성 구역의 일부가 된다. 마지막으로, 프로브 금속 전도 패드(980, 990)를 n+ 및 p+ 층 양쪽 모두 위에 각각 퇴적한다. Ti/Al/Ti/Au 및 Ni/Au이 n- 및 p- 접점을 위한 금속 접점들로 각각 사용되지만, n-금속 접점들은 Ti, Al, Ni, Au, Mo, Ta 또는 이들 금속들의 조합으로 제조될 수 있다. 제2 접점, p+ 층 접점은 Pd, Ni, Ag, Au, ITO, NiO, PdO 또는 상기 금속들의 임의의 조합으로 제조될 수 있다. 이들 접점들은 공기, 성형 가스(forming gas), 질소 또는 이들의 조합 중에서 어닐링(annealing)될 수 있다. 일 실시예에서, 어닐링 온도 사이클은 650℃-950℃의 온도 범위를 갖는 단일 단계이다. 또 하나의 실시예에서, 어닐링 사이클은 다단계의 어닐링을 포함할 수 있다. 개개의 필러위의 제2 금속 전극은 추가의 탄탈륨과 금 층들을 퇴적함으로써 두께가 두꺼워진다. 상기 제2 전극의 어닐링은 질소 분위기에서 행해진다. 또 하나의 실시예에서, 어닐링은 공기, 산소 분위기에서도 행해질 수 있다.
바람직하게는 메사 에칭(mesa etching)은 티타늄, 니켈 및 백금을 포함하는 마스크를 사용하고 이는 이-빔 증착(e-beam evaporation), 스퍼터링 등에 의해 퇴적될 수 있다. 삼염화붕소, 염소 및 아르곤 가스가 에칭 체임버에서의 바람직한 물질을 나타낸다. 반응성 이온 에칭(reactive ion etching) 또는 건식 에칭(dry etching)이 바람직하게는 유도 결합 플라즈마(inductively coupled plasma) 또는 반응성 이온 플라즈마(reactive ion plasma) 중 어느 하나를 포함한다. 이 건식 에칭은 염소, 염화붕소, 사염화탄소, 메탄, 불소, 아르곤 가스 또는 이들 가스의 조합에 의한 다단계 RF 파워 모듈레이션(RF power modulation)를 포함한다.
대안의 실시예에서, 에칭은 건식 에칭에 의해 행해지고 이어서 습식 화학 에칭에 의해 행해질 수 있다. 습식 화학 에칭에 대해 소자는 아세톤, 톨루엔 또는 이소-프로판올 등의 유기 용액에 액침될 수 있고 반도체 층들이 끓여질 수 있다. 또한 층들은 산성 용액 예를 들면 왕수, 버퍼 HF(buffered HF), HF, HCl 등에 액침될 수 있다.
대안의 구성에서, 축조(construction)후에 기판이 레이저를 사용한 연마(polishing), 에칭 또는 리프팅-오프(lifting-off)에 의해 제거되고 그 다음 금속 접점 층이 n-층(500)의 뒷면에 적용될 수 있다. 이 구성에서, 접점(980)은 윗면 대신에 n-층(500)의 뒷면에 위치되고 p-접점(990)의 수직 방향의 아래에 위치될 수 있다.
제2 전기 접점을 형성하기 전의 본 발명의 실시예가 도 7의 평면도와 도 8의 횡단면도로 개략적으로 예시되어 있다. 이전에 기술된 기판(10)은 기판에 적용되는 제1 전도도의 층(6000)을 포함한다. 제1 전도도의 층이 n-타입 층인 것이 바람직하다. 제1 전도도의 층은 공통 조성의 메사들(mesas)(6001)를 갖는다. 메사들은 층을 형성하는 동안 형성되거나 그 사이 면적이 에칭될 수 있다. 각각의 메사의 표면 상에 양자 우물(6003)이 위치한다. 양자 우물의 표면 상에 제2 전도도의 층(6005)이 위치한다. 제2 전도도의 층은 제1 전도도의 층의 전도도와는 다른 전도도를 가질 수 있다. 제1 전도도의 층, 양자 우물 및 제2 전도도의 층은, 함께 취해져, LED를 형성하고 각각의 층은 여기에서 더 설명되는 다중의 서브층들을 포함할 수 있다. 제2 전도체(6007)는 제2 전도도의 층과 전기적으로 접촉한다. 전하 확산 층(6009)은 제1 전도도의 층에 적용된다. 전하 확산 층이 메사로부터 갭(6011) 만큼 떨어지는 것이 바람직한데, 갭(6011)은 그 안에 비-전도성 물질을 가질 수 있다. 메사와 전하 확산 층 사이의 분리는 제조하는 동안 전하 확산 층 및 양자 우물 및/또는 제2 전도도 층 사이의 전기적인 접촉이 일어나지 않도록 보장하게 된다. 주어진 LED의 전하 확산 층과 제2 전도성 층 사이에 전류가 흐르면 LED가 발광하는 것은 분명하다. 절연체(6901)은 영역들을 분리시켜 한쪽 LED, 또는 LED의 그룹의 애노드 사이와, 다른쪽 LED, 또는 LED 그룹의 캐소드 사이에 전도도가 이루어질 수 있게 한다.
마이크로필러로 일컫어지는, 메사들의 등가 지름(equivalent diameter)은 바람직하게는 약 500㎛ 이하이다. 등가 지름은 측정하는 형태의 표면 면적에 등가인 표면 면적을 갖는 원의 직경이다.
도 9는 본 발명의 또 다른 실시예의 개략적인 횡단면도이다. 도 9에서 메사들 사이의 면적은 패시베이션 물질(passivation material)(6013)을 포함하고, 이는 누출 전류 억제 층을 형성한다. 소자는 평탄화되어 누출 억제 층과 전도성 층들이 단일 평면을 형성하고 제3 전도성 층(6015)이 제2 전도체(6007)와 접촉하도록 적용된다. 제3 전도성 층은 전류가 가해질 때 모든 LED들이 일치되게 발광하도록 연속 층일 수 있다. 대안으로, 제3 전도성 층은 선택의 LED들과 전기적으로 접촉하여 LED들이 개별적으로 또는 선택의 조합으로 발광하게 할 수 있다. 전도성 필러(6019)는 제1 및 제2 전도체가 공통 면에서 종결되어 플립-칩 실장(flip-chip mounting)을 용이하게 하도록 형성될 수 있는데 이에 대해서는 보다 충분하게 설명된다.
특히 바람직한 실시예는 도 10에 예시되어 있다. 도 10에서, 도 9의 실시예는 전도성 기판(7000)으로도 호칭되는 열 운반체(thermal carrier) 상에 실장되는 것으로 예시된다. 이는 플립-칩 실장으로도 호칭된다. 전도성 기판(7000)은 이와 관련된 접점들(7001, 7002)을 갖는데, 이들 접점들은 LED에 전류를 공급하기 위한 것이다. 전도성 기판은 두개의 주요 기능을 제공한다. 전도체는 히트 싱크(heat sink)로서 기능하여 열이 LED로부터 소산되게 하며 이는 이 기술분야에서 이해되는 많은 장점들을 갖는다. 일단 LED가 전도성 기판에 실장되면, LED의 형성에 사용되는, 기판(10)은 라인(7003)을 따라 제거될 수 있으며 이로써 탁월한 발광 특성을 갖는 LED를 형성할 수 있다. 특히 바람직한 열 운반체는 AlN, SiC, 다이아몬드, Cu, CuW 또는 구리 합금을 포함한다. 하나의 바람직한 실시예에서 신규한 금속 기판들 예를 들면 Cu-W, Cu-Mo 또는 Cu 그 자체가 사용되게 되며 이는 그러한 측방향 전도 LED들에 금속 기판을 사용하는 독특한 방법이다. 플립-칩 실장은 표준 기법들에 의해 수행될 수 있는데 금-주석 공융 솔더 접합(gold-tin eutectic solder bonding)과 금-금 열압축(gold-gold thermocompression)이 바람직하다.
패시베이션 물질은 두개의 주된 장점들을 제공한다. 하나는 전도체들 사이의 절연체로서의 장점이다. 두번째 장점은 공극들을 채우고 그에 의해 평탄화 후에 면에 걸쳐 매끄러운 표면을 얻을 수 있는 것이다. 바람직하게는 패시베이션 물질은 폴리머, 보다 바람직하게는, 비-전기 전도성 폴리머; 및 유전체로부터 선택된 물질이다. 특히 바람직한 폴리머는 SU-8 및 BCB를 포함한다. 특히 바람직한 패시베이팅 유전 물질은 이산화규소, 질화규소 및 산질화규소를 포함한다. 패시베이션 물질은 플라즈마-촉진 화학 기상 증착(PECVD) 또는 화학 기상 증착(CVD)에 의해 알맞게 퇴적될 수 있다. 패시베이션 및 평탄화 층은 또한 본 명세서에서 누출 억제 층(leak suppression layer)으로도 호칭된다.
전류 과밀(current crowding)을 피하기 위하여, 전하 확산 층이 LED 층의 가장 안쪽 한도의 전하 확산 거리 이내 이어야 한다. 가장 안쪽 한도는 전하 확산층과 전하 확산층의 평면에 있는 LED 사이에서 어느 방향으로 가장 먼 거리이다. 일반적으로 이는 LED의 한가운데가 된다. 가장 안쪽 한도는 전하 확산 층의 여러 면적들 사이에서 등거리인 것이 가장 바람직하다. 예를 들어, LED 둘레 원형 배향의 전하 확산 층을 갖는 원형의 LED는 LED 내부에 중심 점을 갖게 되고 여기서 전하 확산 층의 전체 둘레 원은 그로부터 등거리에 있게된다. 정방형 LED에 대해서는, 전하 확산 층의 네개의 점들 사이에서 등거리인 중심 점이 위치하게 된다. 전하 확산 층의 공극 프로파일(void profile)이 LED와 같은 형태인 것이 가장 유리하다.
다양한 구성의 LED들이 도 10a-f에 예시되어 있다. LED 형태는 원형, 타원형, 장박형(obround), 직사각형, 삼각형, 다각형 또는 이들의 조합일 수 있다. 또한 LED는 중심 구조를 가질 수 있으며 그로부터 로브(lobe)가 연장된다. 예를 들면, LED는 원형 또는 아치형 연장부를 갖는 중심 부위를 가질 수 있다. LED의 임의의 부위가 전하 확산 길이보다 더 멀리 떨어지는 것을 최소화하도록 하는 형태들이 선택되며 이에 대해서는 보다 상세히 설명된다. 게다가, LED 사이의 최소 거리가 달성될 수 있거나 LED의 최대 수가 주어진 면적안에 포함될 수 있도록 하는 LED 형태들이 선택된다. 바람직하게는 LED는 옴 저항을 피할 정도의 거리만큼 떨어진다. LED는 서로에 관하여 일부가 순방향 바이어스되고 일부가 역방향 바이어스 되게 배열된다. 순방향 바이어스 및 역방향 바이어스 LED의 수는 같을 수 있거나 바이어스 차로 인한 양자 효율의 차이를 잡기 위해 어느 것이 더 많을 수 있다.
바람직하게는 바닥 n+-AlGaN은 염소 플라즈마를 사용한 반응성-이온-에칭에 의해 접근될 수 있다. 바람직하게는 n-옴 접점은 리프트-오프 기법을 사용하여 패터닝 및 퇴적된 Ti/Al/Ti/Au를 포함한다. n-옴 접점은 매 픽셀 사이 영역에 존재하여 전류 과밀을 피한다.
바람직하게는 사파이어로 제조될 수 있지만, 기판은 탄화규소, GaN, AlN, AlGaN, InN, InGaN, AlInGaN, 규소, GaAs, LiAlO3, LiGaO3, ZnO 또는 금속으로 제조될 수 있다. 바람직하게는 기판은 C-평면, A-평면, M-평면, 또는 R-평면에 따른 결정학적 방위(crystallographic orientation)를 갖고 축으로부터 0.0°내지 10°의 미스-오리엔테이션(mis-orientation)을 갖는다.
표준 스핀-온-글라스 공정(spin-on-glass process)에 의해 필러들 사이의 공간을 채워 평탄화가 이루어질 수 있다. 바람직하게는 이 단계에 이어서 표준 이-빔(전자빔) 증착을 사용하고 금속으로 Ni/Au를 사용하여 각 픽셀의 p-타입 GaN 표면에 옴 접점 금속 피복(ohmic contact metallization)을 퇴적한다. 상호연결 프로브-브릿지 접점(interconnecting probe-bridge contacts)의 어레이가 Ti/Au를 사용하여 표면 위에 퇴적된다.
본 발명에 의해 대경계 LED(large perimeter LED)의 모든 픽셀들이 균일하게 발광하여 전류 과밀이 존재하지 않음을 나타낸다.
심 UV LED의 높은 구동 전압 또는 높은 직렬 저항은 그러한 단파장 방출을 위해 필요한 고 알루미늄 함량 에피층들의 열약하거나 낮은 도핑 효율에서 유래한다. 직렬 저항은 추가적으로 줄 가열에 의해 활성 접합부(active junction)의 온도 상승을 증가시키고 그렇게 되면 소자 성능이 나빠진다. 이 문제는 방출 파장이 감소되고 소자 면적이 커짐에 따라 심각해진다. 소자 활성 면적을 증가시키는 것은 고 알루미늄 함량 층의 심한 과밀로 인한 부작용이 있다. 본 발명은 이 문제를 해결한다.
본 발명은 직렬 저항을 감소시켜 줄 가열을 감소시킨다. 마이크로-필러 설계에서 직경은 전하 확산 길이 이내이다. 예를 들면, 280㎚ UV LED에 대해 메사 직경은 바람직하게는 약 25-30㎛이고 이는 40㎛의 추정 전류 확산 길이(estimated current spreading length)보다 짧다. 게다가, 마이크로필러(micropillar)는 n-타입 전극으로 둘러싸이며 필러 모서리와 n-타입 전극 모서리 사이는 짤은 거리를 두고 분리된다. 이들 마이크로필러들이 n-타입 전극의 풀에 담구어지고 그 직경이 전하 확산 길이 보다 짧기 때문에 전류 과밀 문제가 해결된다. 더욱이, 각 필러를 누출 억제 층 위의 신규한 평탄한 전극으로 상호 연결하여 전제 소자 면적이 증가될 수 있고 이는 소자 저항 및 구동 전압을 감소시킨다. 이러한 축소의 결과로, 소자는 전통적인 UV LED 보다 훨씬 성능이 우수하고 이는 이들 UV LED를 훨씬 더 높은 구동 전류로 바이어스하는데 도움이 된다.
본 발명의 또 하나의 실시예에서, UVLED는 수직 구조의 UVLED를 포함하고 여기서 애노드와 캐소드는 소자의 맨위와 맨아랫 면들 상에 위치한다.
도 11을 참조하면, 수직-주입형 박막 구조가 고 출력 LED에 대해 특히 매력적인 소자 설계이다. GaN 에피층은 레이저 리프트-오프 공정에 대한 희생 버퍼 층(sacrificial buffer layer)이다. 도 11을 참조하면, 질화 갈륨 에피층이 전통적인 금속 유기 화학 기상 증착(MOCVD) 기법을 사용하여 사파이어 기판위에 퇴적된다. 이 층은 희생 층이며 여기서 레이저 복사가 흡수되어 사파이어 기판이 제거될 수 있다. 이 GaN 층은 또한 변성 AlN 층(metamorphic AlN layer)의 삽입을 가능하게 하여 완전한 UV LED 구조로 성장하게 하는 것을 돕는다.
본 발명의 실시예는 도 12를 참조하여 설명한다. 수직형 LED 소자 구조는 기판(12), 버퍼 층(13), 바람직하게는 n-도핑형인 제1 도핑 층(14), 배리어 층(16) 및 우물 층(17)을 포함하는 단일 양자 우물 또는 다중 양자 우물 발광 영역(15), 바람직하게는 p-도핑형인 제2 도핑 층(18) 및 접점 층(19)을 포함한다.
기판(12)은 희생 베이스(sacrificial base)의 역할을 하며 이 위에 에피택셜 층들이 형성된다. 그 후에 LED를 형성하는 공정 동안 기판이 제거되거나 에피택셜 층으로부터 분리된다. 결과적으로 Ⅲ 족 질화물이 부정합 격자 파라미터들을 갖는 물질에 적용될 때 결함 전파(defect propagation) 경향으로 인해 Ⅲ 족 질화물 계 LED에 적당한 저렴한 기판 물질의 수가 제한된다 할지라도 비싼 기판 물질을 사용하는 것은 바람직하지 않다. 본 발명은 결함 전파를 제한하는 방법을 제공하고 그에 의해, 다른 기판에 비해 낮은 비용과 입수가능성(availability)으로 인해 바람직한, 사파이어 등의 덜 비싼 기판을 사용하는 것이 가능하다. 탄화규소, 규소, 질화갈륨, 질화알루미늄, 비화갈륨, AlxInyGa1-x-yN(여기서 0<x<1, 0<y<1, 그리고 0<x+y<1) 및/또는 다른 미세전자 기판 등의 다른 기판들이 사용될 수 있으나 사파이어가 가장 바람직하다. 기판은 극성, 반극성 또는 비극성일 수 있고 패터닝되거나 패터닝되지 않을 수 있다. 기판은 다공질일 수 있고 다공도(posority)는 인시츄(in-situ) 또는 익스시츄(ex-situ)로 행해질 수 있다.
버퍼 층(13)은 적어도 하나의 AlxInyGa1-x-yN 층으로 이루어지고, 여기서, 0<x<1, 0<y<1 및 0<x+y<1이다. 하나의 바람직한 구현예에서, 레이저 리프트오프(liftoff)용 희생 층(또한 리프트-오프 층으로도 호칭됨)으로 사용되는 AlxInyGa1-x-yN 층은 펄스형 원자 층 에픽텍셜 (PALE) 성장으로 퇴적되고, 가장 바람직하게는, 그것은 질화알루미늄 층이지만, 이는 본 발명에 필수적인 것은 아니다. PALE 성장 기법은 2차원 단계-성장 모드(two dimensional step-growth mode)를 강화함으로써 층의 질을 크게 향상시킨다.
또 하나의 바람직한 구현예에서, 버퍼 층(13)은 바람직한 희생 층으로 이루어지고, 이는 AlxInyGa1-x-yN / AlrInsGa1-r-sN (여기에서 0<x≤1, 0≤y≤1, 0<x+y≤1, 0<r≤1, 0≤s≤1 및 0<r+s≤1)의 교번 층으로 이루어진, 적어도 하나의 스트레인 층 초격자(strain layer superlattice)를 포함하며, 2개 물질들의 밴드갭은 동일하지 않다. 하나의 바람직한 구현예에서, 상기 물질들은 PALE 퇴적으로 퇴적되지만, 이는 본 발명에 필수적인 것은 아니다. 초격자 층은 전위 필터로서 기능하고, 여기서 결함 밴딩(defect bending)은 후속 발광 영역으로 확장되는 결함의 크기를 감소시키는 결과를 가져온다.
또 하나의 바람직한 구현예에서, 버퍼 층(13)은 일련의 층과 PALE 성장, 전통적인 성장, 및 펄스형 측방향 과성장 (PLOG)의 조합을 통하여 형성되는 측방향 과성장 층으로 이루어진다.
펄스형 측방향 과성장 (PLOG)은 트리에틸 갈륨 또는 트리알킬 알루미늄과 같은 물질을 포함하는 III 족 그리고 암모니와와 같은 질소 물질이 III 족 질화물의 퇴적을 위해 증기 상으로 공급되는 기술이다. 펄스형 측방향 과성장에 있어, III 족 물질의 유량(flow rate)은 일정하게 유지되는 반면, 질소 화합물의 유량은 본 명세서에 참고로서 병합되는 "Vertically Faceted Lateral Overgrowth of GaN on SiC with Conducting Biffer Layers Using Pulsed Metalorganic Chemical Vapor Deposition", Fareed 등, Applied Physics Letters, Vol. 77, Number 15, 9 October 2000, 페이지 2343-5에 기술된 바와 같이, 예정된 순서에 따라, 바람직하게는 전류(full flow)로부터 전혀 흐르지 않는 범위로, 조직적으로 변한다. 유량을 조절함으로써, 및 그에 따라 선택 결정학적 평면의 질소 조직 성장의 화학적 가용성(availability)이 달성될 수 있다. 조직 성장은 층을 통한 격자 불일치에 의하여 야기되는 전위(dislocation)의 이동을 상당히 완화시키는 층을 제공한다.
펄스형 원자 층 에피택셜 (PALE) 접근법은 단위 격자 내의 알루미늄, 인듐, 및 갈륨 펄스의 수 및 단위 격자의 반복 수를 간단하게 변화시킴으로써 4원 층 조성(quaternary layer composition) 및 두께를 정확하게 제어할 수 있다.
(J. Zhang et al., Applied Physics Letters, Vol. 79, No. 7, pp. 925-927, 13 August 2001, J. P. Zhang et al. Applied Physics Letters, Vol. 81, No. 23, pp. 4392-4394, 2 December 2002). 펄스 시간, 펄스 조건 및 유량 및 그에 따른 화학적 유용성을 제어함으로써, 조직 성장(systematic growth)은 조성, 두께 및 결정의 질을 유의미하게 제어하는 층을 제공한다.
도 12를 다시 참고하면, 도핑 반도체 층 (14)은, 버퍼 영역 (13)에 적용된다. 도핑 반도체 층 (14)은, 바람직하게 n-타입 반도체, 더욱 바람직하게 예컨대 규소, 인듐, 산소, 탄소 등의 n-타입 도펀트로 도핑되거나 이전에 언급한 종의 조합을 동시 도핑하는 III 족 질화물 층이다. 층 (14)는 발광 영역에 의하여 방출되는 광의 파장에 투명하도록 하는 밴드갭 에너지를 가지게 된다. 발광 영역에 대향하는 도핑 층이 n-타입 반도체일 경우, 도핑 반도체는 p-타입 반도체일 수 있다.
III 족 질화물 층 (14) 다음에는 발광 영역 (150)이 뒤따르는데, 이는 단일 양자 우물 또는 다중 양자 우물 중 어느 하나를 포함한다. 양자 우물 활성 영역 (15)은 배리어 층 (16), 및 양자 우물 (17)을 포함한다. 특정한 구현예에서, 양자 우물 활성 영역 (15)은 바람직하게 1개 내지 12개의 양자 우물 (17)을 포함하지만, 이에 한정되는 것은 아니다. 우물 및 배리어 층의 두께 및 조성은 전자기 스펙트럼의 자외선 영역 내에서 원하는 출력 파장의 방출을 제공하도록 선택될 수 있다. 또한, 우물 층의 조성에 있어서의 변화는 우물 층의 두께에 있어서의 변화에 의하여 오프셋(offset)될 수 있다. 예컨대, 출력 파장 340 nm을 제공하기 위하여, 약 15 A의 두께를 가지는 GaN 우물 층이 이용될 수 있는 반면, 출력 파장 320 nm을 제공하기 위하여, AlGaN 우물 층이 이용될 수 있다. 따라서, 양자 우물 및 배리어 층의 특성을 선택하기 위하여 배리어 및 우물 층의 두께 및 조성은 최적의 성능을 제공하도록 선택될 수 있다. 이것은 성능을 유지하면서 방출 파장에 대한 캐리어 구속 효과(carrier confinement)를 제공할 정도로 조성의 균형을 잡는 것을 포함할 수 있다. 이것은 또한 에피택셜 층의 균열을 최소화할 정도로, 필름의 스트레스(스트레인)을 최소화하면서 캐리어 구속 효과를 제공하도록 두께를 최적화하는 것을 포함할 수 있다. 양자 우물 활성 영역 (15)의 특정 구조는 아래에서 더욱 상세한 설명된다. 바림직하게는, 배리어 층은 AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1, 0 ≤ x+y ≤ 1)을 포함한다.
도 12를 참고하면, 도핑 층 (18), 바람직하게 p-타입 도펀트로 도핑된 도핑 층 (18)이 다중 양자 우물 활성 영역 (15) 상에 제공된다. 본 발명의 특정 구현예에서, 도핑 층 (18)은 마그네슘, 아연, 베릴륨, 또는 앞에서 언급한 종의 조합으로 도핑될 수 있다. 도핑 층 (18)의 밴드갭 에너지는 그에 인접한 다중 양자 우물 활성 영역(15)의 층의 밴드갭과 동일하거나 더 커서, 캐리어 흐름을 위한 에너지 배리어를 제공하며, 이는 당해 기술 분야의 통상의 지식을 가진 자에 의해 전자 블록킹 층으로 칭해진다. 도핑 층 (18)은, 바람직하게는 두께가 약 50 Å 내지 약 0.5 μm이다.
양자 우물 활성 영역 (15)은 배리어 층 (16), 및 우물 층 (17), 가능하게는 이들 각각의 다중 반복을 포함하는 양자 우물 구조를 포함한다. 우물 층 또는 층들 (17)은 2개의 서로 마주 대하는 배리어 층 (16) 사이에 포함될 수 있다. 따라서, m 우물 층(17)에 대해, m 또는 m+1 배리어 층 (16)이 양자 우물 활성 영역(15)의 마지막 층이 배리어 층인지 여부에 따라 제공된다. 또한, 배리어 층 (16)은, 예컨대 "양자 우물 및 초격자를 가지는 발광 다이오드 구조에 기초한 III 족 질화물, 양자 우물 구조에 기초한 III 족 질화물 및 초격자 구조에 기초한 III 족 질화물"이라는 명칭의 미국 특허 출원 제2003/0006418호, 또는 "심자외선 발광 소자 및 심자외선 발광 소자를 제조하는 방법"의 명칭의 미국 특허 출원 제2006/0267043호에 개시된 1개 이상의 층들로 제공될 수 있으며, 상기 2개의 문헌 모두 그 명세서 전체에 설정된 내용 대로 본 명세서에 인용된다. 배리어 층 (16), 및 우물 층 (17)은 상기 기술된 바와 같은 전통적인 III 족 질화물 성장 기법을 사용하여 제조될 수 있다. 본 발명의 특정 구현예에서, 배리어 층 (16)은, 약 5 Å 내지 약 300 Å의 바람직한 두께를 가지고, 우물 층 (17)은, 약 5 Å 내지 약 300 Å의 바람직한 두께는 가진다.
또한, 접점 층 (19)은 도핑 층 (18) 상에 제공될 수 있다. 접점 층 (19)은 Ill-질화물계 층일 수 있고, 및 도핑 층 (18)에 비하여 낮은 백분율의 Al을 가지거나, 또는 도핑 층 (18) 보다 더 높은 도핑 농도를 가질 수 있다. 접점 층 (19)은 p-타입 도펀트, 예컨대 Mg, Zn, Be, 또는 앞에서 언급한 종의 임의의 조합으로 도핑될 수 있고, 약 10 Å 내지 약 1.0 μm의 두께를 가질 수 있다. 도핑 층 (18), 및 접점 층 (19)은 본 명세서에서 논의한 바와 같은 전통적인 III 족 질화물 성장 기법을 사용하여 제조될 수 있다.
버퍼 층 (13) 및 기타의 소자 에피층 (14,15,16,17,18 및 19)은 금속 유기 화학 기상 증착 (MOCVD), 펄스형 금속 유기 화학 기상 증착, 금속 유기 수소 기상 에피택시 (MOHVPE), 펄스형 금속 유기 수소 증기상 에피택시, 수소 기상 에피택시 (HVPE), 분자 빔 에피택시 (MBE), 또는 이들의 임의의 조합으로 성장될 수 있다.
반도체 층 (13-19)은 트리알킬 (에틸 또는 메틸 그러나 바람직하게 메틸) 알루미늄 또는 갈륨, 또는 암모니아 등의 전구체 농도를 펄싱하여 성장될 수 있다. 전구체 농도의 펄싱은 물질의 원자 층 표면 이송을 도와서 층의 물성을 개선시킨다. 이러한 성장 기법은 종래 기술 분야의 몇몇 형태로 언급되었으며 또한 PALE 성장 기법으로 본 발명에서도 포함된다.
도 13을 참고하면, 심 UV LED를 실현하는 데에 있어 요구되는 소자 에피층은 고 알루미늄 함량으로 인하여 크게 변형된다. 레이저 보조 기판 리프트-오프 후 에피층의 균열을 피하기 위하여, 에피층 측면으로부터 격리 트렌치 (23)를 형성하는 것이 바람직하다. 하나의 바람직한 구현예에서, 이들 트렌치는 Ti, Ni 등의 금속과 이산화규소 등의 유전체를 포함하는 금속 마스크 (24)를 사용하여 형성된다. 트렌치는 당해 기술 분야의 통상의 지식을 가진 자에게 잘 알려진 표준 포토리소그래피 공정을 사용하여 형성된다. 금속 마스크는 트렌치 형성 후에 제거된다.
도 14를 참고하면, 하나의 구현예에서, 기판은 개개의 소자 사이에 격리 트렌치를 포함하고 트렌치는 연질 폴리머로 충전된다. 폴리머는 바람직하게는 리-플로우 포토-레지스트 SU-8, 스핀-온-글래스 (SOG) 및 벤조-사이클로-부텐 (BCB)으로부터 선택된다. 리-플로우 포토-레지스트 SU-8는 여러 다양한 산업 소스로부터 이용가능한, 전통적으로 사용되는 부의 포토레지스트(negative photoresist)이다. 이들 폴리머는 표준 포토리소그래피에 의한 패터닝의 용이함, 점도, 온도 안정성 및 유전체 강도 때문에 바람직하다. 폴리머는 약 3O ℃ 내지 약 800 ℃의 온도, 본딩 압력, 등의 백-엔드(back-end) 공정 조건을 견뎌내어야 한다. 또한, 폴리머는 높은 유전체 강도를 가져야 하고. 전기적으로 비-전도성 및 UV선 및 화학 물에 불활성이어야 한다.
도 14를 참고하면, 또 하나의 구현예에서, 기판은 개개의 소자 사이에 격리 트렌치를 포함하고, 트렌치는 유전체, 바람직하네는 이산화규수 및 질화규소로부터 선택되는 유전체로 충전된다. 이들 유전체는, 전형적으로는 플라즈마 강화 화학 기상 증착 (PECVD)을 이용하여 퇴적되나, 이에 한정되는 것은 아니다. 하나의 바람직한 구현예에서, 유전체는 전구체 기체로서 암모니아, 실란, 디-실란, 테트라-에틸 오르쏘 실리케이트, 산소, 아산화질소 및 헬륨을 이용하여 형성된다. 온도는 바람직하게는 7O ℃ 내지 300 ℃의 범위이다. 300 mTorr 내지 1000 mTorr의 전형적인 압력 범위가 사용된다. 무선 주파수 전력 (RF 전력)은 바람직하게 10 와트 내지 200 와트의 범위이다. 이빔 스퍼터링(e-beam sputtering) 등의 기타의 기술을 사용하여 유전체를 형성할 수 있다. 유전체는 2007년 5월 7일 출원된 미국 특허 출원 제11/800,712호에 개시된 PECVD 시스템을 이용하는 새로운 유전체 퇴적 기법에 의하여 역시 퇴적될 수 있다. 유전체는 약 3O ℃ 내지 약 800 ℃의 온도, 본딩 압력, 등의 백-엔드 공정 조건을 견뎌내어야 한다. 또한, 폴리머는 높은 유전체 강도를 가져야 하고. 전기적으로 비-전도성 및 UV선 및 화학물질에 불활성이어야 한다.
도 15를 참고하면, 옴 접점(20)는 접점 층 (19) 상에 제공될 수 있다. 접점은 백금 접점일 수 있다. 기타의 물질들이 옴 접점에 사용될 수 있다. 예컨대, 옴 접점은 로듐, 산화 아연, 팔라듐, 산화팔라듐, 티타늄, 니켈/금, 산화니켈/금, 산화니켈/백금 인듐 주석 산화물 및/또는 티타늄/금, 금/주석을 함유할 수 있다. 옴 접점은 위에서 언급한 금속 층의 임의의 조합으로 구성된 금속 층 스택이 뒤따를 수 있다. 어떤 구현예에서는, 옴 접점은 10 Å 내지 10 μm의 범위의 평균 두께를 가진다. 옴 접점은 원자 금속 박막을 제어적으로 형성하기 위해 전자 빔 (이-빔) 증착 또는 기타의 적절한 기법에 의하여 형성될 수 있다.
발광 소자는 플립-칩 기법에 의하여 실장될 수 있다. 당해 기술 분야에서는 전형적으로 "다이"라고 불리우는, 소자는, 서브-마운트(sub-mount)(또는 도 16에서는 "치환 기판 (21)"으로)으로도 칭해질 수 있는, 캐리어를 바라보는 활성 에피층 측면으로 실장될 수 있는데, 범프-본딩, 열초음파 본딩, 공융 본딩 또는 에폭시 본딩 (여기서, 적절한 물질이 다이 및 캐리어 모두 위의 구체적인 위치에서 퇴적된다.)을 포함하지만 이에 한정되지 않는 이 기술분야에서 공지된 다양한 본딩 기법에 의하여 실장될 수 있으며 여기서 적절한 물질이 다이와 캐리어 양쪽 측면 상의 특정 위치에 퇴적된다. 구체적으로 바람직한 본딩 물질은 혼합물, 바람직하게는 주석, 금, 납 및 인듐의 공융 혼합물; 실버 페인트 등을 포함하지만 이에 한정되는 것은 아니다. 본딩 물질은 바람직하게는 두께 제어를 위해 열 증착에 의해 퇴적되지만 전기 도금, 스퍼터링 등과 같은 기타의 기법에 의하여 퇴적될 수 있다.
도 16을 다시 참고하면, 치환 기판 상의 접점은 임의의 적절한 물질일 수 있다. 전형적으로 다결정성 질화알루미늄, 질화알루미늄, 규소, 티타늄-텅스텐 및 구리 합금, 구리-텅스텐 합금, 탄화-규소가 치환 기판 또는 캐리어에 사용된다. 기판 (21)에 접점을 형성하기 위한 임의의 적절한 기법이 이용될 수 있다. 그러한 기법은 당해 기술 분야의 통상의 지식을 가진 자에 공지되어 있고, 따라서, 본 명세서에 추가를 기술할 필요가 없다. 본 명세서 기술되는 본 발명은 치환 기판으로서 결정성 에픽텍셜 성장 기판을 가지는 구조에 한정되지 않는다. 이들 캐리어 기판, 또는 서브마운트는, 원 기판보다 최종 생산물에 더욱 적절한 열적, 전기적, 구조적 및/또는 광학적 특성을 가질 수 있다.
도 17을 참고하면, n-타입 반도체, 다중 양자 우물 및 p-타입 반도체를 포함하는 샌드위치를 스트레인 완화 버퍼 층에서 분리시키는 것이 바람직하다. 분리는 적절한 광-파장을 사용하여 레이저 보조 리프트-오프에 의하여 전형적으로 달성된다. GaN에 대하여 리프트-오프를 위한 레이저의 적절한 파장은 약 248 nm이고, 반면 AlxInyGa1-x-yN(여기서 x > 0)에 있어서, 레이저의 적절한 파장은 약 193 nm이다. 본 명세서에서 기술된 리프트 오프 층으로서 AlN을 사용하고 소자 구조로부터 기판을 기프트 오프시키기 위해 193 nm 레이저를 사용하는 것이 바람직할 수 있다.
리프트-오프 후 남은 구조는 물의 존재 또는 부재 하에 염산, 인산 또는 황산 등의 산 중에 액침되어 레이저 조사로부터 원하지 않는 금속 액적을 제거할 수 있다. 리프트오프 후, 기판은 물의 존재 또는 부재하에 수산화칼륨, 수산화암모늄, 과산화수소 등의 가성 용액(caustic solution) 중에 액침되어 레이저 조사로부터 원하지 않는 금속 액적을 제거할 수 있다.
도 18을 참고하면, 층 (13)으로부터 남은 버퍼는, 유도 결합 플라스마 에칭 및 반응성 이온 에칭에 의해 삼염화붕소, 염소 및 아르곤 기체의 혼합물 등의 적절한 화학 분위기에서 이상적으로 에칭될 것이다. 어떤 구현예에서, 에칭은 반응성 이온 에칭에 의해서만 수행될 수 있고, ICP 전력 소스를 포함하지 않을 수 있는데, 이에 한정되는 것은 아니다. 어떤 구현예에서, 반응성 에칭은 구체적으로 염소 기체를 잠그고 삼염화붕소 및 아르곤으로만 이루어져서 최종 n-타입 접점 층의 표면 상태을 개선하게 된다. 또 하나의 구현예에서, 남은 버퍼는 습식 화학 에칭, 광전기 화학 습식 에칭, 또는 랩 및 폴리쉬 기법들(lap and polish techniques) 중 어느 하나에 의하여 제거되며, 이들 기법들은 당해 기술 분야의 통상의 지식을 가진 자에게 잘 알려져 있다.
도 19를 참고하면, 옴 접점 (22)는 접점 층 (14) 상에 제공될 수 있다. 접점은 티타늄 접점일 수 있다. 옴 접점을 위하여 기타의 물질이 사용될 수 있다. 예컨대, 옴 접점은 로듐, 알루미늄, 바나듐, 질화 바나듐, 질화 티타늄, 탄탈륨, 탄탈륨 나이트라이드 골드 및/또는 위에서 언급한 금속의 임의의 조합을 포함할 수 있다. 옴 접점에 이어서 외부 와이어-본딩 및 플립-칩 패키징을 위하여 필요한 금이 두껍게 도금된 티타늄/금 등의 금속 층의 스택이 뒤따를 수 있다. 어떤 구현예에서, 함께 결합된 옴 접점 및 후속 금속 스택은 10 μm 미만의 평균 두께를 가진다. 어떤 구현예에서, 결합된 금속 스택은 500 Å 내지 10 μm 범위의 결합 두께를 가진다.
옴 접점(ohmic contact)은 원자 금속 박막의 형성을 제어하기 위한 전자 빔 (이-빔) 증착 (evaporation) 또는 기타의 적절한 기술에 의하여 형성된다. 예컨대, 전기 도금, 또는 열적 증착에 의하여 옴 접점을 형성할 수 있는데 적절한 공정 제어가 유지되는 것을 조건으로 한다. 접점의 기하학적 배열은 소자로부터의 광 추출을 강화하기 위하여 접점 금속과 직접 접촉하지 않는 n-타입 층의 면적이 있도록 디자인된다. 이 배열은 광 추출을 최대화하는 한편 동시에 입력 저항을 최소화하도록 디자인된다.
도 19를 다시 참고하면, 층 (14)에의 접점은 효율적인 광 추출을 위하여 UV 광이 반도체로부터 탈출되도록 하는 부분적인 개구를 갖는다.
도 19를 참고하면, 최상부의 질소 면 에피층 (층 14)은 염산, 황산, 인산, 수산화 암모늄, 수산화 칼륨, 과산화 수소 또는 이들의 임의의 조합 등의 산 및 염기에 의해 화학적으로 에칭되기 쉬워, 표면은 염산에 이어서 수산화 암모늄 또는 비슷한 조합에 액침하여 에칭될 수 있다. 이러한 처리는 표면을 거칠게 하여 그에 의하여 더 많은 빛이 산란되고 그에 따라 소자의 효율성을 개선시킨다.
365 nm 미만의 피크 방출 파장을 가지는 완성된 수직형 자외선 발광 소자를 도 20에 예시되어 있다. 도 20에서, 소자는 일반적으로 기판이 제거된 후에 남아 있는 전술한 바와 같은 층들 (14-19)을 포함한다. 치환 기판 (21)은 바람직하게는 p-타입 반도체 측면 상에 적용된다. 옴 접점 (20, 22)이 적용되어 전도도를 제공한다.
본 발명의 일 구현예가 도 21에 예시되어 있다. 도 21에는, 도 20에서 설명된 두개의 LED들이 애노드에서 캐소드로 전기적으로 연결되어 있다. AC 전원(502)는 교류 전력을 제공하고 여기서 적어도 두개의 LED들이 교번 패턴으로 발광한다. 본 명세서에서 기술된 바와 같은 요소(503)가 제공된다.
소자는 광 출력을 강화시키는 에폭시 돔(epoxy dome)을 더 포함할 수 있다. 바람직한 폴리머는 실리콘 엘라스토머(silicone elastomer) 혼합물이다. 그러한 물질의 바른 조성은 2 액형 접착제(two part adhesive), 즉 부분 A (염기) 및 부분 B (경화제)를 올바른 비율로 혼합시켜 형성된다. 배합 비율은 소자의 방출 파장에 따라 달라진다. 전형적인 예는 4:2, 6:1, 8:1, 10:1, 5:5, 2:6, 7:3이나, 이에 한정되는 것은 아니다. 기타의 실리콘 폴리머도 사용될 수 있다. 접착제는 돔 모양으로 형성되고, 적절한 투명성 및 형태를 위하여 산소, 공기, 질소, 진공 또는 아르곤 등의 분위기 하에서 50℃-300℃ 사이에서 열적으로 경화된다. 돔은 다이 위에 동일한 폴리머의 액적을 제공함으로써 신중하게 부착된다. 폴리머의 액적은 표면 장력으로 인하여 전 칩을 향하여 이동하고, 일단 돔이 다이 위에 위치하면, 폴리머는 경화되고 그에 의하여 돔을 발광 다이오드 패키지에 단단하게 고정된다.
UVLED 패키지 및 회로(circuit)는 구동기(driver)에 의하여 전형적으로 제어된다. UVLED 회로는 다양한 전압 및 주파수에 기반하는 AC 전력 소스 및 구동기로 구동되는 소수의 하나의 LED 또는 반-병렬 (anti-parallel) LED 어레이들을 포함할 수 있다. UVLED는 바람직하게는 표준 AC 전력 소스에서의 주 또는 고 주파수 커플링을 위한 다양한 형태 및 물질 및 디자인으로 프리-패키지징(pre-packaging)된다.
본 발명은 바람직한 구현예로 설명되지만 그에 한정되는 것은 아니다. 당해 기술 분야의 통상의 지식을 가진 자는 본 명세서에 첨부된 특허 청구 범위에 보다 상세하게 기술된 본 발명의 범위로부터 벗어남이 없이 추가의 개량, 변형 및 구체화가 이루어질 수 있음을 용이하게 인식할 것이다.

Claims (60)

  1. 제1 터미널 및 제2 터미널을 포함하는 LED 어레이를 포함하는 조명기로서,
    상기 LED 어레이는 적어도 하나의 템플레이트, 제1 LED 및 제2 LED를 포함하고,
    (1) 상기 적어도 하나의 템플레이트는,
    트렌치가 형성되는 제1 버퍼 층 및
    상기 제1 버퍼 층 위에서 합체되고, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1, 0 < x+y ≤ 1)을 함유하는 제2 버퍼 층을 포함하고;
    (2) 상기 제1 LED는,
    상기 템플레이트 상의 제1 전도도를 갖는 제1 층;
    상기 제1 층 상의 적어도 하나의 메사;
    각각의 상기 메사 상의 발광 양자 우물 영역;
    각각의 상기 양자 우물 영역 상의 제2 전도도를 갖는 제2 층;
    상기 제1 층과 전기적으로 연결되는 제1 전기 접점;
    상기 제1 전기 접점과 전기적으로 연결되는 전류 확산 층-여기서 상기 전류 확산 층은 상기 제1 층의 임의의 부분으로부터의 전류 확산 길이를 넘지 않음-; 및
    각각의 상기 제2 층과 전기적으로 연결되는 제2 전기 접점을 포함하고,
    여기서 상기 제1 전기 접점은 상기 제1 터미널 및 상기 제2 터미널 중 하나와 전기적으로 연결되고, 상기 제2 전기 접점은 상기 제1 터미널 및 상기 제2 터미널 중 나머지 하나와 전기적으로 연결되며; 및
    (3) 상기 제2 LED는,
    상기 템플레이트 상의 제3 전도도를 갖는 제3 층;
    상기 제3 층 상의 적어도 하나의 제2 메사;
    각각의 상기 제2 메사 상의 제2 발광 양자 우물 영역;
    각각의 제2 양자 우물 영역 상의 제4 전도도를 갖는 제4 층;
    상기 제3 층과 전기적으로 연결되는 제3 전기 접점;
    상기 제3 전기 접점과 전기적으로 연결되는 제2 전류 확산 층-여기서 상기 제2 전류 확산 층은 상기 제3 층의 임의의 부분으로부터의 전류 확산 길이를 넘지 않음-; 및
    각각의 상기 제4 층과 전기적으로 연결되는 제4 전기 접점을 포함하고,
    여기서 상기 제3 전기 접점은 상기 제1 터미널 및 상기 제2 터미널 중 하나와 전기적으로 연결되고, 상기 제4 전기 접점은 상기 제1 터미널 및 상기 제2 터미널 중 다른 하나와 전기적으로 연결되며;
    이에 의하여, 교류 전류가 상기 제1 터미널 및 상기 제2 터미널에 적용될 때, 상기 제1 LED 및 상기 제2 LED 각각은 상기 교류 전류의 주파수에 대응되는 주파수에서 주기적으로 자외선을 발광하는, 조명기.
  2. 제1항에 있어서, 상기 조명기의 상기 제1 LED는 교류 전류의 정의 주기(positive cycle) 동안 자외선을 발광하는 것을 특징으로 하는 조명기.
  3. 제1항에 있어서, 상기 제2 LED는 교류 전류의 부의 주기(negative cycle) 동안 자외선을 발광하는 것을 특징으로 하는 조명기.
  4. 제1항에 있어서, 상기 조명기에 연결되는 적어도 하나의 저항기 및 커패시터를 더 포함하는 것을 특징으로 하는 조명기.
  5. 제1항에 있어서, 상기 제1 LED 및 상기 제2 LED는 전기적으로 직렬인 것을 특징으로 하는 조명기.
  6. 제1항에 있어서, 상기 제1 LED 및 상기 제2 LED는 전기적으로 병렬인 것을 특징으로 하는 조명기.
  7. 제1항에 있어서, 상기 제1 버퍼 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진 것을 특징으로 하는 조명기.
  8. 제1항에 있어서, 상기 제1 버퍼 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)의 복수의 층을 가진, 적어도 하나의 초격자 서브-층으로 이루어진 것을 특징으로 하는 조명기.
  9. 제1항에 있어서, 상기 제1 버퍼 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진 제1 서브층을 포함하고, 상기 제1 서브-층은 도핑되지 않은 것을 특징으로 하는 조명기.
  10. 제9항에 있어서, 상기 제1 버퍼 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진 제2 서브층을 포함하고, 상기 제2 서브-층은 규소 및 인듐으로부터 선택된 적어도 하나의 물질로 도핑되는 것을 포함하는 것을 특징으로 하는 조명기.
  11. 제1항에 있어서, 상기 제1 버퍼 층은 다음을 포함하는 것을 특징으로 하는 조명기:
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진, 도핑되지 않은 제1 서브-층;
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)의 복수의 층을 가지는 적어도 하나의 초격자 서브-층; 및
    AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진, 규소 및 인듐으로부터 선택되는 적어도 하나의 물질로 도핑된 제2 서브-층.
  12. 제11항에 있어서, 상기 제1 버퍼 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)으로 이루어진 제3 서브층을 더 포함하고, 상기 제3 서브층은 도핑되지 않는 것을 특징으로 하는 조명기.
  13. 삭제
  14. 제1항에 있어서, 상기 제1 버퍼 층 및 상기 제2 버퍼 층은 III 족 및 V 족 물질이 펄스형 성장 방법을 통해 주입되는 방식으로 퇴적되고, 상기 III 족 및 V 족 물질은 연속 흐름을 갖지 않지만, 순차적으로, 또는 III 족 소스 펄스가 V 족 소스 펄스 없이 부분적으로 행해지거나 V 족 소스 펄스와 부분적으로 융합되도록 펄스되는 것을 특징으로 하는 조명기.
  15. 제1항에 있어서, 상기 제2 버퍼 층은
    상기 제1 버퍼 층 위에서 합체되어 제1 평면 층을 형성하는 제1 서브-층; 및
    상기 제1 서브-층에 가해지는 제2 서브-층
    을 더 포함하는 것을 특징으로 하는 조명기.
  16. 제15항에 있어서, 상기 제2 서브-층은 초격자 층인 것을 특징으로 하는 조명기.
  17. 삭제
  18. 삭제
  19. 제1항에 있어서, 제1 전도도를 갖는 상기 제1 층은 상기 제1 전기 접점을 지니는 것을 특징으로 하는 조명기.
  20. 제1항에 있어서, 상기 제1 전도도를 갖는 상기 제1 층은 상기 제1 전기 접점을 지니고, 상기 템플레이트는 기판을 더 포함하며, 상기 제1 버퍼 층은 상기 기판 및 상기 제2 버퍼 층의 사이에 있는 것을 특징으로 하는 조명기.
  21. 제20항에 있어서, 상기 기판은 C-평면, A-평면, M-평면 또는 R-평면을 따르는 결정학적 방향성을 갖는 것을 특징으로 하는 조명기.
  22. 제1항에 있어서, 상기 제1 버퍼 층은 AlN으로 이루어지고, 적어도 0.1 μm의 깊이로 선택적으로 트렌치가 형성되는 것을 특징으로 하는 조명기.
  23. 제1항에 있어서, 상기 제1 발광 양자 우물 영역 및 상기 제2 발광 양자 우물 영역 중 적어도 하나는 다음의 교번층을 포함하는 조명기:
    AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1)를 포함하고, 표면 및 밴드 갭을 가지는 양자 우물; 및
    상기 양자 우물의 상기 표면 상의 배리어 층, 상기 배리어 층은 상기 양자 우물의 밴드 갭보다 더 큰 밴드 갭을 가지고, 상기 배리어 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)를 포함하고, 상기 양자 우물 영역은 상기 배리어 층으로 시작하여 상기 배리어 층으로 종결된다.
  24. 제23항에 있어서, 상기 제1 발광 양자 우물 영역 및 상기 제2 발광 양자 우물 영역 중 적어도 하나는 단일 양자 우물 또는 다중 양자 층을 포함하는 것을 특징으로 하는 조명기.
  25. 제1항에 있어서, 상기 메사는 원형, 장박형(obround), 타원형, 삼각형 및 다각형으로부터 선택되는 형상을 포함하는 것을 특징으로 하는 조명기.
  26. 제1항에 있어서, 상기 메사 및 상기 제2 메사 중 적어도 하나는 10 μm 내지 1 mm의 등가 지름을 가지는 것을 특징으로 하는 조명기.
  27. 다수의 수직 구조 UV 발광 다이오드, 제1 터미널 및 제2 터미널을 포함하는 조명기로서,
    (1) 상기 다수의 수직 구조 UV 발광 다이오드의 다이오드 각각은,
    기판;
    상기 기판 상에 코팅되고, AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)을 함유하는 리프트-오프 층;
    상기 리프트-오프 층 상의 제1 도핑 층-여기서 상기 제1 도핑 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)을 함유하고, 상기 제1 도핑 층은 제1 전도도를 갖음-;
    상기 제1 도핑 층 상의 다중층 양자 우물 영역-상기 다중층 양자 우물 영역은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)를 함유하는 양자 우물의 교번층들을 포함함-; 및
    양자 우물 밴드 갭 보다 큰 밴드 갭을 가지는 상기 양자 우물의 각각의 표면 상의 배리어 층-상기 배리어 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)을 함유하고, 상기 다중층 양자 우물은 이의 각각의 측면 상에서 상기 배리어 층으로 종결됨-;
    상기 양자 우물 영역 상의 제2 도핑 층-여기서 상기 제2 도핑 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)을 함유하고, 상기 제2 도핑 층은 상기 제1 도핑 층과는 상이한 전도도 및 도펀트를 가짐-;
    상기 제2 도핑 층 상의 접점 층-상기 접점 층은 AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1)을 함유하고, 상기 접점 층은 상기 제2 도핑 층과는 상이한 전도도를 가짐-;
    제1 도핑 층의 뒷면 상에 형성되는 제1 금속 접점; 및
    제2 도핑 접점 층 상에 수직 구조 배향으로 형성되는 제2 금속 접점을 포함하고, 및
    (2) 상기 제1 터미널은 상기 다이오드의 제1 다이오드의 제1 금속 접점과 전기적으로 접촉하고; 및
    (3) 상기 제2 터미널은 상기 다이오드의 제2 다이오드의 제2 금속 접점과 전기적으로 접촉하고;
    상기 다수의 수직 구조 UV 발광 다이오드 중 적어도 2개의 다이오드는 전기적으로 병렬 및 전기적으로 직렬로부터 선택되는 구성으로 연결되고; 및,
    AC 전력이 상기 제1 터미널 및 상기 제2 터미널에 연결될 때, 상기 2개의 다이오드는 교번하여 발광하고,
    상기 리프트-오프 층은 III 족 및 V 족 물질이 펄스형 성장 방법을 통해 주입되는 방식으로 퇴적되고, 상기 III 족 및 V 족 물질은 연속 흐름을 갖지 않지만, 순차적으로, 또는 III 족 소스 펄스가 V 족 소스 펄스 없이 부분적으로 행해지거나 V 족 소스 펄스와 부분적으로 융합되도록 펄스되는 것을 특징으로 하는 조명기.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 제27항에 있어서, 상기 리프트-오프 층 및 상기 제1 도핑 층 사이에 스트레인 완화 초격자 층을 더 포함하고, 상기 스트레인 완화 초격자 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1) 및 AlrInsGa1-r-sN(여기서 0 < r ≤1, 0 ≤ s ≤ 1 및 0 < r+s ≤ 1)의 반복 주기를 포함하고, 2개 물질의 밴드 갭은 동일하지 않은 것을 특징으로 하는 조명기.
  33. 제32항에 있어서, 상기 스트레인 완화 초격자 층은 규소, 인듐, 산소 및 탄소로 이루어진 군으로부터 선택되는 적어도 하나의 도펀트로 도핑된 것을 특징으로 하는 조명기.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 제27항에 있어서, 상기 제2 도핑 층 및 제1 도핑 층과, AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1)을 함유하는 상기 다중 양자 우물을 더 포함하고, 상기 제1 도핑 층 및 상기 제2 도핑 층은 상이한 조성을 가지는 것을 특징으로 하는 조명기.
  42. 제27항에 있어서, 상기 양자 우물은 단일 양자 우물 또는 다중 양자 우물 층을 포함하는 것을 특징으로 하는 조명기.
  43. 제42항에 있어서, 상기 다중 양자 우물 층들은 AlxGa1-xN(여기서 0 ≤ x <1)과 AlyGa1-yN(여기서 0 < y < 1)의 교번층들을 포함하고, 상기 x 및 y는 동일하지 않은 것을 특징으로 하는 조명기.
  44. 제42항에 있어서, 상기 양자 우물은 규소, 인듐 및 산소으로부터 선택된 적어도 하나의 n-타입 도펀트로 도핑되고, 마그네슘, 아연 및 베릴륨으로부터 선택되는 적어도 하나의 p-타입 도펀트로 도핑되는 것을 특징으로 하는 조명기.
  45. 제42항에 있어서, 상기 다중 양자 우물은 190nm ≤ λ ≤ 369nm 범위의 파장 λ로 발광하는 것을 특징으로 하는 조명기.
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 제27항에 있어서, 상기 기판은 규소, AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1), 산화 아연, 비화 갈륨, 탄화 규소, 리튬 알루미네이트, 리튬 갈레이트 및 사파이어로 구성된 군으로부터 선택되는 물질을 함유하는 것을 특징으로 하는 조명기.
  52. 제51항에 있어서, 상기 기판은 극성, 반극성 및 비극성 결정 배향으로부터 선택되는 것을 특징으로 하는 조명기.
  53. 제52항에 있어서, 상기 기판은 패터닝된 것을 특징으로 하는 조명기.
  54. 제27항에 있어서, 상기 양자 우물 영역 및 상기 접점 층 사이에 제2 도핑 층을 더 포함하고, 상기 제2 도핑 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)을 함유하며, 상기 제2 도핑 층은 상기 제1 도핑 층과는 다른 전도도 및 도펀트를 가지는 것을 특징으로 하는 조명기.
  55. 제27항에 있어서, 상기 접점 층은 p-타입 AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1) 층을 포함하는 것을 특징으로 하는 조명기.
  56. 제27항에 있어서, 상기 접점 층은 p-타입 AlxInyGa1-x-yN(여기서 0 ≤ x ≤1, 0 ≤ y ≤ 1 및 0 ≤ x+y ≤ 1) 및 AlrInsGa1-r-sN(여기서 0 ≤ r ≤1, 0 ≤ s ≤ 1 및 0 ≤ r+s ≤ 1)을 함유하고, 2개 층의 조성은 동일하지 않은 것을 특징으로 하는 조명기.
  57. 제27항에 있어서, 에폭시 돔(epoxy dome)을 더 포함하는 것을 특징으로 하는 조명기.
  58. 제1 터미널 및 제2 터미널을 포함하는 LED 어레이를 포함하는 조명기로서,
    상기 LED 어레이는,
    (1) 제1 표면 및 제2 표면을 포함하는 지지 구조;
    (2) 상기 지지 구조로부터 돌출된 다수의 마이크로필러들로서,
    상기 마이크로필러들의 각각의 마이크로필러는 상기 지지 구조로부터 돌출된 제1 표면을 포함하고,
    상기 각각의 마이크로필러는 자외선 발광 양자 우물 영역으로서 상기 자외선 발광 양자 우물 영역은 n-타입 전도도를 갖는 제1 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1) 층 및 p-타입 전도도를 갖는 제2 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1) 층 사이에 퇴적되고, 상기 제1 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1) 층은 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)를 함유하는 버퍼 층 상에서 성장되고;
    (3) 상기 제1 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1)에의 제1 전기 접점 및 제2 AlxInyGa1-x-yN(여기서 0 < x ≤1, 0 ≤ y ≤ 1 및 0 < x+y ≤ 1) 층에의 제2 전기 접점;
    (4) 상기 제1 전기 접점 및 상기 제2 전기 접점 사이의 누출 억제 층; 및
    (5) 상기 제2 전기 접점에 전기적으로 연결되고 상기 누출 억제 층의 상부 상에 퇴적되는 제3 평면 금속을 포함하고,
    이에 의하여, 교류 전류가 상기 조명기의 상기 제1 터미널 및 상기 제2 터미널에 적용될 때, 상기 조명기는 상기 교류 전류의 주파수에 대응되는 주파수에서 주기적으로 자외선을 발광하는, 조명기.
  59. 삭제
  60. 삭제
KR1020117000639A 2008-06-09 2009-06-06 Ａｃ 전압 동작의 자외선 발광 다이오드 KR101590074B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13127608P 2008-06-09 2008-06-09
US61/131,276 2008-06-09

Publications (2)

Publication Number Publication Date
KR20110025966A KR20110025966A (ko) 2011-03-14
KR101590074B1 true KR101590074B1 (ko) 2016-01-29

Family

ID=41417366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000639A KR101590074B1 (ko) 2008-06-09 2009-06-06 Ａｃ 전압 동작의 자외선 발광 다이오드

Country Status (3)

Country Link
US (2) US8507941B2 (ko)
KR (1) KR101590074B1 (ko)
WO (1) WO2009152062A2 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9199185B2 (en) 2009-05-15 2015-12-01 Cummins Filtration Ip, Inc. Surface coalescers
US9142714B2 (en) 2008-10-09 2015-09-22 Nitek, Inc. High power ultraviolet light emitting diode with superlattice
WO2010051537A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Optoelectronic device based on non-polar and semi-polar aluminum indium nitride and aluminum indium gallium nitride alloys
TW201034241A (en) * 2009-03-11 2010-09-16 Chi Mei Lighting Tech Corp Light-emitting diode and method for manufacturing the same
JP2011205222A (ja) * 2010-03-24 2011-10-13 Toshiba Corp カメラモジュール
CN102315347B (zh) * 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
DK2418183T3 (en) * 2010-08-10 2018-11-12 Draka Comteq Bv Method of curing coated glass fibers which provides increased UVLED intensity
KR101782081B1 (ko) * 2010-08-30 2017-09-26 엘지이노텍 주식회사 발광 소자
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102011103786A1 (de) * 2011-06-09 2012-12-13 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Display mit einem derartigen Halbleiterchip und Verwendung eines derartigen Halbleiterchips oder eines Displays
US8860059B2 (en) * 2011-06-20 2014-10-14 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting devices, systems, and methods of manufacturing
US8865565B2 (en) * 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
US9252329B2 (en) * 2011-10-04 2016-02-02 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction
US9368647B2 (en) 2011-10-18 2016-06-14 Samsung Electronics Co., Ltd. Compositions for etching
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
TWI535077B (zh) * 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
US10058808B2 (en) 2012-10-22 2018-08-28 Cummins Filtration Ip, Inc. Composite filter media utilizing bicomponent fibers
US9660140B2 (en) * 2012-11-02 2017-05-23 Riken Ultraviolet light emitting diode and method for producing same
US9227855B2 (en) 2012-11-09 2016-01-05 International Business Machines Corporation Large-scale electricity-less disinfection of fluent water
US9150434B2 (en) * 2012-11-09 2015-10-06 International Business Machines Corporation Electricity-less water disinfection
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9159700B2 (en) 2012-12-10 2015-10-13 LuxVue Technology Corporation Active matrix emissive micro LED display
US9178123B2 (en) 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
WO2014093410A1 (en) * 2012-12-11 2014-06-19 Sensor Electronic Technology, Inc. Thermal management structure with integrated heat sink
TWI661578B (zh) * 2013-06-20 2019-06-01 晶元光電股份有限公司 發光裝置及發光陣列
JP5816801B2 (ja) * 2013-07-19 2015-11-18 パナソニックＩｐマネジメント株式会社 窒化物半導体発光素子およびその製造方法
KR101758082B1 (ko) * 2013-12-30 2017-07-17 한국전자통신연구원 질화물 반도체 소자의 제조 방법
GB2526078A (en) 2014-05-07 2015-11-18 Infiniled Ltd Methods and apparatus for improving micro-LED devices
US10166307B2 (en) 2014-10-28 2019-01-01 Sensor Electronic Technology, Inc. Adhesive device with ultraviolet element
WO2016209886A1 (en) 2015-06-22 2016-12-29 University Of South Carolina MOCVD SYSTEM INJECTOR FOR FAST GROWTH OF AlInGaBN MATERIAL
WO2017204774A1 (en) * 2016-05-23 2017-11-30 GM Global Technology Operations LLC Germicidal uv-c treatments
CN109475790A (zh) 2016-07-19 2019-03-15 康明斯滤清系统知识产权公司 穿孔层聚结器
DE102017121346A1 (de) 2016-09-15 2018-03-15 Osram Opto Semiconductors Gmbh Messsystem, Verwendung zumindest einer individuell betreibbaren Leuchtdioden-Leuchteinheit als Sendereinheit in einem Messsystem, Verfahren zum Betrieb eines Messsystems und Beleuchtungsquelle mit einem Messsystem
WO2018209168A1 (en) * 2017-05-12 2018-11-15 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
US10554020B2 (en) 2017-06-29 2020-02-04 Silanna UV Technologies Pte Ltd LED with emitted light confined to fewer than ten transverse modes
EP3762976A1 (de) 2018-03-07 2021-01-13 Photonik Inkubator GmbH Halbleiter-vorrichtung zum aussenden von elektromagnetischer strahlung und herstellungsverfahren für dieselbe
JP7028049B2 (ja) * 2018-04-26 2022-03-02 住友電気工業株式会社 量子カスケードレーザ
WO2019231932A1 (en) * 2018-05-31 2019-12-05 Phoseon Technology, Inc. Method and system for calibration of uv light sources
US11139417B1 (en) * 2019-11-26 2021-10-05 Facebook Technologies, Llc Display with replacement electrodes within pixel array for enhanced current spread
US11446600B2 (en) 2020-12-10 2022-09-20 Hourani Ip, Llc Detoxification device having heated filter for killing pathogens
US11600656B2 (en) * 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
WO2023219463A1 (ko) * 2022-05-12 2023-11-16 주식회사 소프트에피 3족 질화물 반도체 발광소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616415B1 (ko) 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
KR100635346B1 (ko) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 색변환 물질층을 갖는 교류용 발광 다이오드 칩 및 그것을제조하는 방법
WO2008054995A2 (en) 2006-10-18 2008-05-08 Nitek, Inc. Vertical deep ultraviolet light emitting diodes
WO2008054994A2 (en) * 2006-10-18 2008-05-08 Nitek, Inc. Deep ultraviolet light emitting device and method for fabricating same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631037B1 (ko) * 2004-09-02 2006-10-04 광주과학기술원 누설전류 억압 및 제거에 효과적인 ⅲ-질화물계 반도체발광소자 제조방법
JP2006332370A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616415B1 (ko) 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
KR100635346B1 (ko) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 색변환 물질층을 갖는 교류용 발광 다이오드 칩 및 그것을제조하는 방법
WO2008054995A2 (en) 2006-10-18 2008-05-08 Nitek, Inc. Vertical deep ultraviolet light emitting diodes
WO2008054994A2 (en) * 2006-10-18 2008-05-08 Nitek, Inc. Deep ultraviolet light emitting device and method for fabricating same

Also Published As

Publication number Publication date
US8698191B2 (en) 2014-04-15
US20130256631A1 (en) 2013-10-03
WO2009152062A2 (en) 2009-12-17
WO2009152062A3 (en) 2010-03-11
US20110073838A1 (en) 2011-03-31
KR20110025966A (ko) 2011-03-14
US8507941B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
KR101590074B1 (ko) Ａｃ 전압 동작의 자외선 발광 다이오드
KR101122184B1 (ko) 마이크로?픽셀 자외선 발광 다이오드
US8242484B2 (en) Vertical deep ultraviolet light emitting diodes
JP5167127B2 (ja) オプトエレクトロニクス半導体チップ
US10490597B1 (en) Pixel array of ultraviolet light emitting devices
US20120007102A1 (en) High Voltage Device and Method for Optical Devices
KR20090069304A (ko) 심자외선 발광 디바이스 및 이를 제조하기 위한 방법
JPWO2009088084A1 (ja) 半導体発光装置
US10347789B2 (en) Light emitting device and light emitting device package having same
JP2009302314A (ja) ＧａＮ系半導体装置
KR101111748B1 (ko) 수직구조 질화갈륨계 반도체 발광소자의 제조방법
US8823026B2 (en) Nitride semiconductor light-emitting element and manufacturing method therefor
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
US8680551B1 (en) High power ultraviolet light sources and method of fabricating the same
JP4058592B2 (ja) 半導体発光素子及びその製造方法
US8354687B1 (en) Efficient thermal management and packaging for group III nitride based UV devices
KR20090121812A (ko) 자외선 발광 소자의 제조 방법
KR101919109B1 (ko) 자외선 발광 소자 및 자외선 발광 소자 패키지
KR100990642B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR100972980B1 (ko) 반도체 발광 장치 및 그 제조 방법
KR101259995B1 (ko) 발광 소자 및 그 제조 방법
KR101681573B1 (ko) 발광소자의 제조방법
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR20170053998A (ko) 자외선 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 4