WO2023219463A1 - 3족 질화물 반도체 발광소자 - Google Patents

3족 질화물 반도체 발광소자 Download PDF

Info

Publication number
WO2023219463A1
WO2023219463A1 PCT/KR2023/006478 KR2023006478W WO2023219463A1 WO 2023219463 A1 WO2023219463 A1 WO 2023219463A1 KR 2023006478 W KR2023006478 W KR 2023006478W WO 2023219463 A1 WO2023219463 A1 WO 2023219463A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor light
layer
light emitting
region
gan
Prior art date
Application number
PCT/KR2023/006478
Other languages
English (en)
French (fr)
Inventor
황성민
Original Assignee
주식회사 소프트에피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220058242A external-priority patent/KR20230158745A/ko
Priority claimed from KR1020220084575A external-priority patent/KR20240007528A/ko
Application filed by 주식회사 소프트에피 filed Critical 주식회사 소프트에피
Publication of WO2023219463A1 publication Critical patent/WO2023219463A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

Definitions

  • This disclosure generally relates to a Group III nitride semiconductor light emitting device and a method of manufacturing the same (III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME), and in particular to a Group III nitride semiconductor light emitting device that emits red light and the same. It is about manufacturing method.
  • the Group 3 nitride semiconductor is made of a compound of Al(x)Ga(y)In(1-x-y)N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • red light-emitting semiconductor light-emitting devices e.g. LED, LD
  • LED e.g. LED
  • LD red light-emitting semiconductor light-emitting devices
  • yellow Those emitting yellow, amber, orange, red, and infrared are being considered.
  • the semiconductor light-emitting device includes a growth substrate 10 (e.g., a patterned C-plane sapphire substrate (PSS)) and a buffer region 20 (e.g., a patterned C-plane sapphire substrate (PSS)).
  • a growth substrate 10 e.g., a patterned C-plane sapphire substrate (PSS)
  • a buffer region 20 e.g., a patterned C-plane sapphire substrate (PSS)
  • n-side contact area (30; e.g.
  • a current diffusion electrode 60; e.g., ITO
  • a first electrode 70; e.g., Cr/Ni/Au
  • a second electrode 80; e.g., Cr/Ni/Au
  • U.S. Patent Publication No. US10,396,240 also proposes a red light-emitting semiconductor light-emitting device using an InGaN active region.
  • a method of manufacturing a group III nitride semiconductor light-emitting structure that emits red light with an emission peak wavelength of 600 nm or more comprising: a first sub-layer and a second Growing a first superlattice region composed of repeated stacks of sub-layers; And, on the first superlattice region, a third sublayer is made of a group III nitride semiconductor containing Al and has a first band gap energy, and a third sublayer is made of a group III nitride semiconductor containing In and has a first band gap energy smaller than the first band gap energy.
  • an active region including a fourth sub-layer having a second band gap energy and a fifth sub-layer made of a group III nitride semiconductor containing Al and having a third band gap energy greater than the second band gap energy.
  • the fourth sub-layer emits light with a peak emission wavelength of 600 nm or less.
  • a method of manufacturing a group III nitride semiconductor light-emitting structure is set to emit red light having an emission peak wavelength of 600 nm or more in the fourth sub-layer, and the Al content of the third sub-layer and the Al content of the fifth sub-layer are set to emit red light having an emission peak wavelength of 600 nm or more. provided.
  • a group III nitride semiconductor light emitting device comprising: an active region emitting red light;
  • a group III nitride semiconductor light emitting device is provided that includes a semipolar surface provided below the active region and for growth of the active region.
  • FIG. 1 is a diagram showing an example of a conventional red light-emitting group III nitride semiconductor light-emitting device
  • FIG. 2 is a diagram showing an example of a Group III nitride semiconductor light emitting device according to the present disclosure
  • FIG. 3 is a diagram showing an example of a semiconductor light-emitting structure according to the present disclosure.
  • FIG. 4 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure.
  • FIG. 5 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure.
  • FIG. 6 is a diagram showing an example of an experiment result according to the present disclosure.
  • FIG. 7 is a diagram showing another example of experimental results according to the present disclosure.
  • FIG. 8 is a diagram showing another example of experimental results according to the present disclosure.
  • FIG. 9 is a diagram showing another example of experimental results according to the present disclosure.
  • FIG. 10 is a diagram showing another example of experimental results according to the present disclosure.
  • FIG. 11 is a diagram illustrating a semiconductor light emitting device related to the present disclosure from the perspective of bandgap energy
  • Figure 15 is a diagram comparing the active area of the quantum well structure and the active area of the superlattice structure
  • 16 is a diagram showing an example of experimental results according to the semiconductor light emitting structure shown in Table 7;
  • 17 is a diagram illustrating various examples of semiconductor light-emitting structures using a superlattice structure
  • FIG. 18 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure.
  • 19 to 21 are views explaining the superlattice region and the laterally grown reinforcement layer
  • FIG. 22 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure.
  • FIGS 23 to 26 show experimental results for the examples shown in Figures 18 to 22;
  • FIG. 27 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 28 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • 29 is a diagram showing another example of a semiconductor light-emitting device according to the present disclosure.
  • FIG. 30 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • FIG. 31 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • Figure 32 is a diagram showing an example of the opening pattern shown in Figure 31;
  • FIG. 33 is a view showing another example of the opening arrangement of the growth prevention film according to the present disclosure.
  • 34 to 36 are diagrams showing an example of a method for manufacturing a semiconductor light emitting device according to the present disclosure
  • 37 to 40 are diagrams showing another example of a method for manufacturing a semiconductor light emitting device according to the present disclosure.
  • Figure 41 is a diagram showing an example of experimental results according to the method presented in Figures 27 to 33;
  • Figure 42 is a diagram showing another example of experimental results according to the method presented in Figures 27 to 33;
  • Figure 43 is a graph summarizing the experimental results presented in Figures 41 and 42.
  • FIG. 2 is a diagram illustrating an example of a Group III nitride semiconductor light emitting device according to the present disclosure, wherein the semiconductor light emitting device includes a growth substrate 10, a buffer region 20, an n-side contact region 30, and a superlattice region 31. ), a semiconductor light emitting structure or active region 42, an electron blocking layer 51 (EBL), a p-side contact region 52, a current diffusion electrode 60, a first electrode 70, and a second electrode 80.
  • EBL electron blocking layer 51
  • the growth substrate 10 may be a sapphire substrate, a Si (111) substrate, etc.
  • a patterned C-face sapphire substrate C-face PSS
  • the buffer region 20 may be made of undoped GaN formed on the seed layer, and the growth conditions (based on MOVCD method) are a temperature of 950°C to 1100°C, a thickness of 1 to 4 ⁇ m, a pressure of 100 to 400 mbar, and H 2 Atmosphere can be used.
  • the n-side contact region 30 may be made of Si-doped GaN, and growth conditions include a temperature of 1000°C to 1100°C, a thickness of 1 to 4 ⁇ m, a pressure of 100 to 400 mbar, and an H 2 atmosphere.
  • the superlattice region 31 is In a Ga 1-a N/In b Ga 1-b N (0 ⁇ a ⁇ 1, 0 ⁇ b ⁇ 1, a>b) using general growth conditions to improve current diffusion. ) is a stacked superlattice structure with a repetition of 15 cycles, and the addition of Al is not excluded, and it can be doped with an n-type dopant (e.g. Si), and the composition may change slightly during the repetition process. am.
  • n-type dopant e.g. Si
  • the electron blocking layer 51 may be made of Mg-doped AlGaN, and growth conditions may include a temperature of 900°C, a thickness of 10 to 40 nm, a pressure of 50 to 100 mbar, and an H 2 atmosphere.
  • the p-side contact region 52 can also be formed of Mg-doped GaN using general growth conditions.
  • TCO Tranparent Conductive Oxide
  • ITO Transmission Conductive Oxide
  • Cr/Ni/Au may be used as the first electrode 70 and the second electrode 80.
  • the structure used in the example shown in Figure 2 is a very common structure used to make semiconductor light-emitting devices that emit blue and green light using group III nitride semiconductors. Any structure used in a light emitting device can be used without particular restrictions.
  • the presented form is a lateral chip form, it goes without saying that flip chip form and vertical chip form can be used.
  • FIG. 3 is a diagram showing an example of a semiconductor light-emitting structure according to the present disclosure.
  • FIG. 3(a) shows a conventional green light-emitting Group III nitride semiconductor light-emitting structure
  • FIG. 3(b) shows a 3-nitride semiconductor light-emitting structure according to the present disclosure.
  • a nitride semiconductor light emitting structure is presented. For illustration purposes, two quantum wells are presented.
  • the semiconductor light emitting structure shown in Figure 3(a) is a quantum well (QW) made of In c Ga 1-c N and Al d Ga e In 1-de N (0 ⁇ d ⁇ 1, 0 ⁇ e ⁇ 1; e.g. A barrier layer made of GaN is used.
  • the content c of In may vary depending on the peak wavelength at which the semiconductor light emitting structure emits light. When emitting blue light, c may have a value of 0.1, and when emitting green color, c may have a value of 0.2. You can. InGaN, AlGaN, AlGaInN, etc. can be used as the barrier layer, but GaN is generally used.
  • the semiconductor light-emitting structure according to the present disclosure emits light of a long wavelength by introducing a barrier layer structure as shown in Figure 3(b) into the semiconductor light-emitting structure shown in Figure 3(a), which has already been commercialized and stably implemented. It shows that it can be done. Therefore, by utilizing the semiconductor light emitting structure according to the present disclosure, it is possible to overcome the problems when using the InGaN active region containing a large amount of In shown in FIG. 1, and also solve the problems that occurred during the driving process of the manufactured semiconductor light emitting device. can overcome.
  • FIG. 4 is a diagram showing another example of a semiconductor light emitting structure according to the present disclosure.
  • FIG. 4(a) shows an example in which In is uniformly distributed during the formation of a quantum well
  • FIG. 4(b) shows a quantum well. This shows an example in which the distribution of In was supplied to be graded (decreased and then increased) during the formation of a well. When the same total amount of In was supplied to each quantum well, the example shown in Figure 4(b) showed brighter light.
  • Figure 5 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure, in which the material composition of the last barrier (the barrier located closest to the p side in the semiconductor light-emitting structure) is changed from GaN to a material with a lower bandgap energy than GaN ( It was confirmed that by changing to (e.g. InGaN), the emission wavelength of the semiconductor light emitting structure can be made longer. For example, adjust the ratio of In/(In+Ga) appropriately (e.g., 0.05, 0.10; where the ratio is the MO source (TEGa (TriEthyl Ga), TMIn (TriMethyl In), TMAl (TriMethyl Al) in the gas phase during growth). )), it was confirmed that the semiconductor light-emitting structure that emits light at a wavelength of 625 nm was changed to a semiconductor light-emitting structure that emits light at a wavelength of 635 nm.
  • the MO source TMGa (TriEthyl
  • Figure 6 is a diagram showing an example of an experiment result according to the present disclosure, where both the first layer (1) and the second layer (2) are absent at the top left (green), and the second layer (2) is in the middle of the top. only (yellow), only the first layer (1) on the top right (orange), both the first layer (1) and second layer (2) on the bottom left (red), in the middle of the bottom
  • Al f Ga 1-f N with a ratio of Al/(Al+Ga) of 0.95 is used for the first layer (1) and second layer (2). (blue) is shown.
  • a GaN barrier layer (4 nm) and an In c Ga 1-c N well layer (2.5 nm) with an In/(In+Ga) ratio of 0.56 were used.
  • two quantum wells were used to form a GaN barrier layer.
  • Al f Ga 1-f N (2 nm) with an Al/(Al+Ga) ratio of 0.85 was used.
  • the well layer (quantum well) was grown to a thickness of 2.5 nm using TMGa and TMIn at a temperature of 670°C, and the barrier layer was grown to a thickness of 4 nm using GaN at a temperature of 770°C.
  • the first layer (1) located first on the n-side is formed using TMAl and TMGa under the same conditions as the first barrier layer immediately after the growth of the first barrier layer (first barrier layer located on the n-side) using Al/( Al f Ga 1-f N with an Al + Ga) ratio of 0.85 was grown to a thickness of about 2 nm (they collectively form a barrier layer).
  • the second layer (2) located on the n side was grown to a thickness of 0.3 nm using TMGa and TMAl while raising the temperature for 50 s. Afterwards, the remaining 1.7 nm was grown under the same growth conditions as the barrier layer, and the GaN barrier layer was grown.
  • the semiconductor light emitting structure ( 42) is the last GaN (1.5 nm) of the superlattice region 31 - GaN barrier layer (4 nm) - Al f Ga 1-f N (2 nm) first layer (1) - In c Ga 1-c N well layer (2.5nm)-Al f Ga 1-f N (2nm) second layer (2)-GaN barrier layer (4nm)-A f Ga 1-f N (2nm) first layer (1)-In c Ga 1 It has a structure of -c N well layer (2.5 nm) - Al f Ga 1 - f N (2 nm) second layer (2) - GaN barrier layer (8 nm) - electron blocking layer (51).
  • the last barrier layer (barrier layer adjacent to the electron blocking layer 51) may have a structure of In g Ga 1-g N barrier layer (4 nm) - GaN barrier layer (4 nm). there is.
  • the emission wavelength can be shifted to the longer side by introducing the first layer 1 and/or the second layer 2 in a given semiconductor light emitting structure.
  • this phenomenon occurs when the Al concentration of the first layer (1) and the second layer (2) passes the critical point, and the wavelength moves to a shorter wavelength than the wavelength at which the semiconductor light emitting structure originally emitted light.
  • Table 2 summarizes examples of growth conditions for the previously used superlattice region 31.
  • the composition is expressed as the ratio of the number of molecules between the MO sources (TriEthyl Ga (TEGa), TriMethyl In (TMIn), and TriMethyl Al (TMAl)) in the gas phase during growth.
  • MO sources TriEthyl Ga (TEGa), TriMethyl In (TMIn), and TriMethyl Al (TMAl)
  • the superlattice region 31 may be doped, fully doped, or partially doped.
  • the barrier layer In b Ga 1-b N (superlattice region 31) may be doped with Si to about 5x10 18 /cm 3 , only the even-numbered barrier layers may be doped, or only the odd-numbered barrier layers may be doped. .
  • Table 3 summarizes examples of growth conditions for the previously used semiconductor light emitting structure or active region 42.
  • Table 4 summarizes examples of growth conditions used for the semiconductor light-emitting structure or active region 42 according to the present disclosure.
  • Table 5 summarizes examples of growth conditions used for the semiconductor light emitting structure or active region 42 according to FIG. 5.
  • Figure 7 is a diagram showing another example of an experiment result according to the present disclosure, showing the change in emission wavelength according to the composition of Al.
  • On the left is light emission (yellow) when the ratio of Al/(Al+Ga) is 0.25
  • in the middle is light emission (red) when the ratio of Al/(Al+Ga) is 0.75
  • Luminescence (blue) was observed when the ratio was 0.95.
  • a significant change in wavelength was induced when the Al composition was 20% or more, and it can be seen that the wavelength shortened again at a certain value of 90% or more Al.
  • FIG. 8 is a diagram showing another example of an experiment result according to the present disclosure, showing a change in light quantity according to a change in the thickness of the first layer 1 and the second layer 2.
  • FIG. 9 is a diagram illustrating another example of an experiment result according to the present disclosure, with the result values when using the semiconductor light-emitting structure shown in FIG. 4(a) on the left, and the semiconductor light-emitting structure shown in FIG. 4(b) on the right. The results when used are shown. You can see that the example on the right is brighter and more reddish.
  • Figure 10 is a diagram showing another example of an experiment result according to the present disclosure, and the degree of wavelength change according to current was confirmed. Unlike InGaN red LEDs that use existing large amounts of In (the wavelength rapidly shortens as the current amount increases), it can be seen that the wavelength shift is small even when the current amount increases.
  • FIG. 11 is a diagram illustrating a semiconductor light emitting device related to the present disclosure from the perspective of bandgap energy.
  • (a) shows a conventional semiconductor light emitting device, and
  • (b) shows the semiconductor light emitting device shown in FIG. 2.
  • (c) a semiconductor light emitting device is shown in which the barrier layer form of the semiconductor light emitting structure 42 is applied to the superlattice region 31 in the structure shown in (b).
  • Table 6 summarizes examples of growth conditions used in the semiconductor light emitting device shown in FIG. 11(c).
  • FIGS. 12 and 14 are diagrams showing another example of experimental results according to the present disclosure.
  • FIG. 12 is a diagram showing experimental results for the semiconductor light emitting device shown in FIG. 11(c)
  • FIG. 12 is a diagram showing experimental results for the semiconductor light emitting device shown in FIG. 11(c). This is the result when all growth conditions were kept the same except for the superlattice region 31 in the semiconductor light emitting device, and, like the device shown on the right side of Figure 7, the wavelength shifted again to a shorter wavelength.
  • the superlattice region 31 shown in FIG. 11(c) that is, the third layer 3 and fourth layer 4 structures introduced into the superlattice region 31, are in the well layer of the semiconductor light emitting structure 42.
  • Figure 14 shows the PL measurement results of the superlattice region 31 depending on the presence or absence of the third layer (3) and the fourth layer (4), and the PL measurement results of the superlattice region 31 with the third layer (3) and the fourth layer (4) are shown. It shows that the PL peak shifted significantly from 445 nm to 535 nm on the long wavelength side.
  • FIG. 15 is a diagram comparing the active area of the quantum well structure and the active area of the superlattice structure.
  • each quantum well produces an isolated band due to a thick barrier layer.
  • the active region of the superlattice structure shown on the right that is, when the barrier layer is sufficiently thin, each well is not isolated and emits light through electron-hole recombination. It forms a miniband and emits light through a miniband transition.
  • the active region of the superlattice structure is a technology not generally used in group III nitride-based semiconductor light emitting devices, it was found to be very effective when applied to the semiconductor light emitting structure according to the present disclosure (see FIG. 16).
  • the active region 42 was configured the same as the superlattice region 31, except that 8 cycles were applied, no doping was performed, the growth temperature of the well layer was 700°C, and the growth temperature of the remaining layers was 780°C.
  • Figure 16 is a diagram showing an example of an experiment result according to the semiconductor light emitting structure shown in Table 7, and it was confirmed that there was a 7-fold increase in output compared to the example shown in Table 6.
  • FIG. 17 is a diagram illustrating various examples of semiconductor light-emitting structures to which a superlattice structure is applied.
  • the semiconductor light-emitting devices shown in Table 7 are presented in terms of bandgap energy, and in (b) the superlattice region 31 ) and the layers located on the p side of the semiconductor light emitting structure 42, that is, the second layer 2 and the fourth layer 4, are removed.
  • the semiconductor light emitting device shown in FIG. 17(b) also showed similar experimental results to the semiconductor light emitting device shown in FIG. 17(a). All growth conditions were the same, but the Al/(Al+Ga) ratio of the first layer (1) was changed from 0.50 to 0.65.
  • the thickness of the first layer (1) was changed from 0.8nm to 0.4nm, and the thickness of the well layer was reduced from 1.5nm to 0.75nm, the wavelength decreased from 630nm to 600nm, and the light quantity decreased to 50nm. decreased by more than %.
  • the wavelength increased significantly from 630nm to 680nm, and the light intensity decreased by about 50%. did.
  • the emission wavelength could be increased to 630 nm, and the amount of light increased by 20% compared to the semiconductor light emitting device shown in Figure 17(b).
  • FIG. 18 is a diagram showing another example of a semiconductor light-emitting structure according to the present disclosure, which differs from the semiconductor light-emitting structure shown in FIG. 2 in that it has a plurality of superlattice regions 33, 34, and 35.
  • the active region 42 of the superlattice structure is used.
  • a lateral growth enhancement layer (36) is provided between the superlattice region 33 and the superlattice region 34, and a lateral growth enhancement layer is provided between the superlattice region 34 and the superlattice region 35. (37) is provided.
  • the superlattice regions 33, 34, and 35 are sequential repetitive stacks of AlGaN-InGaN-GaN, sequential repetitive stacks of GaN-InGaN-AlGaN, sequential repetitive stacks of GaN-AlGaN-InGaN-AlGaN, or sequential repetitive stacks of AlGaN-InGaN. It is sufficient that an AlGaN-InGaN interface exists in the superlattice regions 33, 34, 35, and AlInGaN exists either by diffusion or intentionally by forming an AlGaN-InGaN interface. Let's do it.
  • the superlattice region is mainly used to reduce the energy bandgap difference between the n-side contact region (30; e.g., GaN) and the active region containing InGaN, but in the present disclosure, the superlattice region
  • the regions 33, 34, and 35 are used for this function as well as to allow a lot of In to enter the active region 42. In other words, the difference in lattice constant between GaN and InGaN makes it difficult for In to enter the active region.
  • By increasing the In content through the superlattice regions (33, 34, 35), In is more efficient in the active region (42). You can put a lot into it.
  • In For reference, by adding In to the superlattice region 33, more In can be added to the superlattice region 34 even if the same growth conditions are used as the superlattice region 33, and the superlattice region 35 ) is also the same.
  • the superlattice regions 33, 34, and 35 formed in this way do not have a flat surface due to the AlGaN-InGaN interface, but have a rough surface S as shown in FIGS. 19 to 21. Since the continuous accumulation of the rough surface (S) of the superlattice region 33 can increase the crystal defects of the device, a lateral growth reinforcement layer 36 is introduced to undergo a planarization process, and the superlattice region 34 is formed again. This facilitates the injection of In into the active region 42, while the lateral growth enhancement layer 37 is again introduced to eliminate crystal defects. There may be one or more superlattice regions 33, 34, and 35, and there is no upper limit. However, as shown in FIG.
  • the rough surface S is made of a semi-polar facet.
  • the flat group III nitride semiconductor grown on it is grown along the c-axis.
  • the three-dimensional surface that makes up the rough surface (S) constitutes a semi-polar face.
  • the active region 42 is grown on a rough surface (S), that is, a semipolar surface, thereby facilitating the injection of In and having an appropriate piezoelectric constant.
  • S rough surface
  • the last barrier layer of the active region 42 that is, the last barrier 44, may be grown flatly by adjusting the growth conditions, or may be grown to have a shape following the rough surface S. possible.
  • Table 8 shows an example of growth conditions for the semiconductor light emitting structure shown in FIG. 18.
  • the thickness of the laterally grown reinforcement layers 36 and 37 is sufficient to cover the rough surface S), and there is no upper limit, but if it becomes too thick (e.g. 500 nm), the thick GaN layer will be in the active area ( 42) There is concern that the function of the superlattice regions 33 and 34 will be greatly reduced due to their previous location.
  • compositions of In, Al, and Ga used were predicted values in the solid state after growth was completed. For reference , even if it is the same In do.
  • the desired red light wavelength can be obtained by controlling the Al content and In content, and a behavior opposite to the existing understanding was used, which is presumed to be a strain effect.
  • more effective when composed only of Al 0.05 Ga 0.95 N (6 nm) was good, and when composed of In 0.05 Ga 0.95 N (0.4 nm)-Al 0.1 Ga 0.9 N (0.8 nm)-In 0.05 Ga 0.95 N (0.4 nm) (0.4 nm)
  • the region corresponding to the well layer within the active region 42 (the example presented is a form in which the active region 42 has a superlattice structure to form a mini band, but for convenience, it is a well layer used in the quantum well structure,
  • the expression “barrier layer” is used as is.)
  • efficiency was increased by using a barrier layer in the form of InGaN-AlGaN-InGaN instead of using a single GaN barrier (see FIG. 25).
  • the electron blocking layer 51 was grown with AlInGaN instead of AlGaN, and the efficiency increased by 10% by moving to a longer wavelength (see Figure 26).
  • FIG. 22 is a diagram showing another example of a semiconductor light emitting structure according to the present disclosure. Unlike the semiconductor light emitting device shown in FIG. 18, the superlattice regions 33 and 34 are transformed into strain control regions 38 and 39. It has been replaced.
  • a superlattice structure refers to a structure in which two or more layers with different band gaps are grown alternately, each having a thickness of several nm, and tunneling occurs to form a miniband.
  • Table 9 shows an example of growth conditions for the semiconductor light emitting structure shown in FIG. 18.
  • strain control regions 38 and 39 In order to emit red light, a relatively high In content is required in the active region 42, and the superlattice region alone is sufficient to overcome crystal defects caused by a sharp difference in lattice constants between the n-side semiconductor region 30 and the active region 42. In cases where this is not easy, this problem can be solved by introducing one or more strain control regions 38 and 39.
  • the strain control regions 38 and 39 were grown in a hydrogen atmosphere, and the superlattice region 35 was grown in a hydrogen atmosphere. and subsequent regions were grown in a nitrogen atmosphere. By growing in a hydrogen atmosphere, the growth rate of the strain control regions 38 and 39 can be improved.
  • the thickness of In It can be set at 10nm ⁇ 200nm, and for the Al y Ga 1-y N layer, y can be set at 0.01 ⁇ y ⁇ 0.9, and the thickness can be set at 1 ⁇ 20nm. It is desirable that the growth temperature difference (delta T) between In x Ga 1-x N and GaN is at least 20 degrees. The growth temperature of GaN was higher than that of In x Ga 1-x N.
  • the thickness of the side growth reinforcement layer 36 was reduced from 100 nm to 45 nm, and when the degree of rough surface (S) is less than that shown in Table 8, the side growth layer 36 is reduced to a thickness of 50 nm or less.
  • a growth reinforcement layer 36 can be formed.
  • FIG. 27 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • a growth prevention film 21 e.g., SiO
  • the semiconductor light emitting portions (A; 20, 30, 42, 50) are grown from the growth substrate 10 exposed through the opening 21 formed in the growth prevention film 21.
  • the growth rate of the semiconductor light emitting portion (A) can be controlled by adjusting the size of the opening 22, that is, the size of the pattern. If the size of the opening 22 is reduced, the growth speed becomes faster, and the thickness of the semiconductor light emitting portion A to be grown becomes thicker.
  • the thickness of the active region 42 becomes thicker to have a Quantum Confinement Effect, and the amount of In injected also increases to emit longer wavelength light.
  • the In content of this layer can be increased.
  • FIG. 28 is a diagram illustrating another example of a semiconductor light emitting device according to the present disclosure. Unlike the example shown in FIG. 27, the buffer area 20 is provided below the growth prevention film 21. Various examples of such structures are presented in the applicant's International Publication No. WO/2019/199144.
  • FIG. 29 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • the growth prevention film 21 is omitted, and a portion of the buffer region 20 is etched to show an etched region ( In E), an example is presented in which growth is prevented from occurring so that the etched area (E) replaces the growth prevention film 21 and the semiconductor light emitting portion (A) is selectively grown.
  • the growth prevention region (21,E) is collectively referred to as the growth prevention region (21,E), and if the growth prevention film 21 can be applied in the present disclosure, it is referred to as the etched area (E). can be replaced Of course, the n-side contact area 30 can be grown on the buffer area 20 and the etched area E can be created by etching them.
  • FIG. 30 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure. Unlike the example shown in FIG. 28, the buffer region 20 and the n-side contact region 30 are provided below the growth prevention film 21. there is.
  • FIG. 31 is a diagram showing another example of a semiconductor light emitting device according to the present disclosure.
  • the growth prevention film 21 is provided with openings 22, 23, and 24 of different sizes.
  • the semiconductor light-emitting portions (A, B, and C) grown in each opening (22, 23, and 24) are grown under one growth condition, but their thickness and In content of the active region 42 are different, and thus, the semiconductor light emitting portions (A, B, and C) are grown under one growth condition. It emits light.
  • the semiconductor light emitting part (A) grown in the smallest opening 22 emits the longest wavelength light (e.g. red)
  • the semiconductor light emitting part (A) grown in the largest opening 24 ( C) emits light of the shortest wavelength (e.g. blue)
  • the semiconductor light emitting part (B) grown in the medium-sized opening 23 can be designed to emit light of medium wavelength (e.g. green).
  • the form shown in Figure 28 can be used.
  • FIG. 32 is a diagram showing an example of the opening pattern shown in FIG. 31, in which many openings 22 of the smallest size are arranged in the same area (e.g., 6), and the openings 24 of the largest size are arranged in the same area.
  • the semiconductor light emitting units (A, B, C) formed thereon are arranged in the middle number (e.g., 4). The amount of light can be adjusted.
  • Figure 33 is a diagram showing another example of the arrangement of the openings of the growth prevention film 21 according to the present disclosure, in which the openings 22 of the growth prevention film 21 are arranged at narrow intervals on the left, and the openings of the growth prevention film 21 are on the right. (22) are placed at wide intervals.
  • the size of the opening 22 is the same. Under given growth conditions, if the spacing between the openings 22 is widened, the source supply to each opening 22 becomes more sufficient, allowing the openings 22 to be thick and have sufficient In content. Of course, the effect described in FIG. 31 can be achieved by varying the spacing between the openings 22 in one growth prevention film 21. If the opening 22 is replaced by the etched remaining area (see Figure 28), the same principle applies. In the present disclosure, adjusting the size and spacing of the growth prevention area (22,E) is collectively referred to as pattern control of the growth prevention area (22,E).
  • FIGS. 34 to 36 are diagrams showing an example of a method for manufacturing a semiconductor light emitting device according to the present disclosure.
  • a semiconductor film is fabricated without forming a growth prevention film 21 on the n-side contact region 30.
  • the active region 42 and the p-side region 50 of the light emitting portion C are grown.
  • part of the active region 42 and the p-side region 50 of the semiconductor light emitting unit C is removed through etching and the n-side contact region 30 is exposed.
  • the growth prevention film 21 is formed, and then the openings 22 and 23 are formed, and then the semiconductor light emitting unit (A) 42, 50 is formed through one growth process.
  • the size of the opening 23 is adjusted so that the semiconductor light emitting portion (B) emits green color. It can be adjusted. Since there is a large difference in wavelength between red and blue, the semiconductor light emitting part C that emits blue light can be formed through pre-growth and then etching, rather than using selective growth. It also has the advantage of being able to adjust the size of the semiconductor light emitting unit (C) regardless of the color of the light.
  • the active region 42 and the p-side region 50 of the semiconductor light emitting portion (A) can be grown first, or the active region 42 and the p-side region 50 of the semiconductor light emitting portion (B) can be grown first. am.
  • FIGS. 37 to 40 are diagrams showing another example of a method for manufacturing a semiconductor light emitting device according to the present disclosure.
  • a growth prevention film 21 is formed in the state shown in FIG. 35, Semiconductor light emitting portions (A; 42 and 50) are grown in the n-side contact region (30).
  • an etch mask 25 is formed, and as shown in FIG. 39, the semiconductor light emitting portions (A) 42 and 50 are left with a predetermined size, while some are formed with nanowires. Leave it as Structure (N).
  • FIG. 37 a growth prevention film 21 is formed in the state shown in FIG. 35, Semiconductor light emitting portions (A; 42 and 50) are grown in the n-side contact region (30).
  • an etch mask 25 is formed, and as shown in FIG. 39, the semiconductor light emitting portions (A) 42 and 50 are left with a predetermined size, while some are formed with nanowires. Leave it as Structure (N).
  • N Leave it as Structure
  • a cladding region (26; e.g., SiO 2 ) is formed on the nanowire structure (N) to form semiconductor light emitting units (B) 42 and 50 made of nanowires.
  • the semiconductor light emitting part (C) is designed to emit blue color
  • the semiconductor light emitting part (A) is designed to emit red light
  • the semiconductor light emitting part (B) is designed to emit red light
  • the semiconductor light emitting part (B) is formed into a nanowire structure so that they do not interfere with each other. It is possible to implement a three-color light-emitting monolithic LED through two independent growth conditions.
  • the size of the semiconductor light emitting parts (A, B, C) can be adjusted as desired.
  • the semiconductor light emitting units (A, B, C) can be implemented in the form shown in FIG. 27 and in the form shown in FIG. 28, the presented example has the advantage of using the n-side contact area 30 as a common electrode (Size-Dependent Strain Relaxation and Optical Characteristics of InGaN/GaN Nanorod LEDs; IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 15, NO. 4, JULY/AUGUST 2009).
  • FIG. 41 is a diagram showing an example of an experiment result according to the method shown in FIGS. 27 to 33.
  • the semiconductor light emitting part (A) shown on the left emits red (e.g., 610 nm), and the semiconductor light emitting part (A) shown on the right emits red (e.g., 610 nm).
  • B) emits green (e.g., 550 nm), and the semiconductor light emitting part (D) shown in the middle emits orange to yellow (e.g., 580 nm).
  • regular hexagonal openings with side lengths of 14 ⁇ m, 23 ⁇ m, and 40 ⁇ m were used (see Figure 32), and the spacing between openings was 10 ⁇ m.
  • the emission peak wavelength becomes longer.
  • the smaller the opening the faster the growth rate, which increases the thickness of the superlattice region (SL) and the active region 42, and also increases the amount of In injection, which is believed to emit light with a relatively longer wavelength.
  • the supply amount of In/(In+GaN) is set to 60%, and the well It is possible to create a red light-emitting group III nitride semiconductor light emitting device shown in FIG.
  • the present disclosure is implemented through selective growth of various colors on a single wafer.
  • it can be expanded to implement a red light-emitting group III nitride semiconductor light-emitting device by supplying a smaller amount of In than when selective growth is not used.
  • Figure 42 is a diagram showing another example of experimental results according to the method shown in Figures 27 to 33, where the semiconductor light emitting part (A) shown on the left emits red (e.g. 610 nm), and the semiconductor light emitting part shown in the middle emits red (e.g. 610 nm).
  • E) has a width (e.g., 6 ⁇ m) smaller than the width of the semiconductor light emitting portion (A) (i.e., size of the opening; 14 ⁇ m), but emits blue light (e.g., 450 nm), and is shown on the right.
  • (F) has the same width (23 ⁇ m) as the semiconductor light emitting portion (D) of Figure 41, but emits white light instead of orange or yellow.
  • each active region 42 in the semiconductor light-emitting portion (A), semiconductor light-emitting portion (B), and semiconductor light-emitting portion (D) is grown on the top surface (T), that is, the (0001) plane, It is believed that this is because the light emitting unit (E) has a small opening, so the active area (42L) is formed not on the top surface (T) but on the side (L), that is, the (11-22) plane.
  • the growth rate is about 1/2 to 1/7 slower than that of the (0001) plane, and In injection is relatively difficult, so it is presumed to emit blue light.
  • the width e.g., 23 ⁇ m
  • the gap between openings was set at 30 ⁇ m instead of 10 ⁇ m, and the gap
  • the growth gas is uniformly supplied within the MOCVD equipment, there is a lot of growth gas around the semiconductor light emitting part (F) with a wide gap, so the growth rate becomes faster, and therefore, compared to the semiconductor light emitting part (D)
  • an active area 42T and an active area 42L are formed on the top surface (T) and the side surface (L), respectively, and the active area 42T on the top surface (T) emits orange to yellow light.
  • the active area 42L on the side (L) emits blue light
  • Figure 43 is a graph summarizing the experimental results presented in Figures 41 and 42.
  • the peak emission wavelength shifts to a longer wavelength, but under given growth conditions.
  • the opening is smaller than the size at which the active region 42L is formed on the side surface (L; e.g., (11-22) plane) of the semiconductor light emitting portion (A, E, F; see Figure 42)
  • the active region 42L is formed on the side surface (L).
  • a region 42L is formed, and the active region 42L emits light with a relatively shorter wavelength than the light emitted from the active region 42T formed on the upper surface T.
  • an active region 42T and an active region 42L are grown on each of the top surface (T) and the side surface (L), and growth conditions and growth prevention regions 22 and E are set so that each emits light in a complementary color relationship. It shows that one semiconductor light emitting part (F) can emit white light by adjusting the pattern of .
  • an active region including a fourth sub-layer having a second band gap energy and a fifth sub-layer made of a group III nitride semiconductor containing Al and having a third band gap energy greater than the second band gap energy.
  • the fourth sub-layer emits light with a peak emission wavelength of 600 nm or less.
  • the third sub-layer, fourth sub-layer, and fifth sub-layer are sequentially grown multiple times, and the fifth sub-layer provided on the uppermost side has the peak emission wavelength of the entire active region.
  • the first sub-layer has a fourth band gap energy
  • the second sub-layer has a fifth band gap energy greater than the fourth band gap energy
  • the second sub-layer has AlGaN-(In)GaN, AlGaN- A method of manufacturing a group III nitride semiconductor light-emitting structure made of (In)GaN-AlGaN or (In)GaN-AlGaN. (See Figure 11(c))
  • a method of manufacturing a group III nitride semiconductor light-emitting structure wherein the Al content of AlGaN of the second sub-layer is smaller than the Al content of the third sub-layer and the Al content of the fifth sub-layer.
  • a Group III nitride semiconductor light emitting device comprising: an active region that emits red light; And, a group III nitride semiconductor light emitting device including a semi-polar surface provided below the active region for growth of the active region.
  • a group III nitride semiconductor light-emitting device in which the active region is grown on a rough surface made of semi-polar planes.
  • a group III nitride semiconductor light emitting device comprising a superlattice region having a rough surface.
  • the superlattice region is a group III nitride semiconductor light emitting device having an AlGa
  • a group III nitride semiconductor light emitting device comprising an additional superlattice region below the superlattice region.
  • a group III nitride semiconductor light emitting device comprising a laterally grown reinforcement layer between the superlattice region and the additional superlattice region.
  • a group III nitride semiconductor light emitting device comprising a strain control region below the superacceleration region.
  • Group III nitride semiconductor light emitting device According to the Group III nitride semiconductor light emitting device and the method for manufacturing the same according to the present disclosure, it is possible to substantially implement a Group III nitride semiconductor light emitting device that emits red light.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 적색광을 발광하는 활성 영역; 그리고, 활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자 및 이를 제조하는 방법(III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)에 관한 것이다.

Description

3족 질화물 반도체 발광소자
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자 및 이를 제조하는 방법(III-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME)에 관한 것으로, 특히 적색광을 발광하는 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 관한 것이다. 여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
현재 상용의 적색 발광 반도체 발광소자(예: LED, LD)는 AlGaInP계 화합물 반도체를 이용하여 제조되지만, 최근에 3족 질화물 반도체인 InGaN을 활성 영역으로 하는 3족 질화물 반도체 발광구조를 이용하여 황색(yellow), 앰버(amber), 오렌지(oranger), 적색(red) 및 적외선(infrared)을 발광하는 것이 검토되고 있다.
도 1은 종래의 적색 발광 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(10; 예: 패턴화된 C면 사파이어 기판(PSS)), 버퍼 영역(20; 예: 씨앗층(저온 성장된 GaN) 위에 형성되는 un-doped GaN(2㎛)), n측 컨택 영역(30; 예: Si-doped GaN(2~8㎛)과 Si-doped Al0.03Ga0.97N(1㎛)), 초격자(superlattice) 영역(31; 예: 15주기의 GaN(6nm)/In0.08Ga0.92N(2nm)), 15nm 두께의 Si-doped GaN(32), In의 함량이 적은 양자우물구조(41: 예: In0.2Ga0.8N(2nm)로 된 양자우물과 GaN(2nm)/Al0.13Ga0.87N(18nm)/GaN(3nm)으로 된 장벽층), 적색 발광 활성 영역(42; 예: InGaN(2.5nm)으로 된 양자우물-AlN(1.2nm)/GaN(2nm)/Al0.13Ga0.87N(18nm)/GaN(3nm)으로 된 장벽층-InGaN(2.5nm)으로 된 양자우물-AlN(1.2nm)/GaN(23nm)으로 된 장벽층), 15nm 두께의 GaN 층(43), p측 영역(50; 예: Mg-doped GaN(100nm)과 p+-GaN:Mg(10nm)), 전류 확산 전극(60; 예: ITO), 제1 전극(70; 예: Cr/Ni/Au) 그리고 제2 전극(80; 예: Cr/Ni/Au)을 포함한다(논문: 633-nm InGaN-based red LEDs grown on thick underlying GaN layers with reduced in-plane residual stress; Applied Physics Letters, April 2020).
또한 미국 등록특허공보 US10,396,240호에도 InGaN 활성 영역을 이용하는 적색 발광 반도체 발광소자가 제시되어 있다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 발광 피크 파장이 600nm 이상인 적색광을 발광하는, 3족 질화물 반도체 발광구조를 제조하는 방법에 있어서, 제1 서브층과 제2 서브층의 반복 적층으로 된 제1 초격자 영역을 성장하는 단계; 그리고, 제1 초격자 영역 위에, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지를 가지는 제3 서브층, In을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 가지는 제4 서브층과, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제2 밴드갭 에너지보다 큰 제3 밴드갭 에너지를 가지는 제5 서브층을 포함하는 활성 영역을 성장하는 단계;를 포함하며, 활성 영역을 성장하는 단계에서, 제4 서브층의 In 함량을 제3 서브층 및 제5 서브층이 GaN일 때 제4 서브층에서 600nm 이하의 발광 피크 파장의 빛을 발광하도록 설정하고, 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량을 제4 서브층에서 600nm 이상의 발광 피크 파장을 가지는 적색광을 발광하도록 설정하는, 3족 질화물 반도체 발광구조를 제조하는 방법이 제공된다.
본 개시에 따른 또 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 발광소자에 있어서, 적색광을 발광하는 활성 영역; 그리고, 활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자가 제공된다.
이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 적색 발광 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광구조의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 실험 결과의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 9는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 10은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 11은 본 개시와 관련된 반도체 발광소자를 밴드갭 에너지의 관점에서 설명하는 도면,
도 12 및 도 14는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 15는 양자우물 구조의 활성 영역과 초격자 구조의 활성 영역을 비교하는 도면,
도 16은 표 7에 제시된 반도체 발광구조에 따른 실험 결과의 일 예를 나타내는 도면,
도 17은 초격자 구조가 적용된 반도체 발광구조의 다양한 예를 설명하는 도면,
도 18은 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면,
도 19 내지 도 21은 초격자 영역과 측면 성장 강화층을 설명하는 도면,
도 22는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면.
도 23 내지 도 26은 도 18 내지 도 22에 제시된 예에 관한 실험 결과를 나타내는 도면,
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 32는 도 31에 제시된 개구 패턴의 일 예를 나타내는 도면,
도 33은 본 개시에 따른 성장 방지막의 개구 배치의 또 다른 예를 나타내는 도면,
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면,
도 37 내지 도 40은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 41은 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 일 예를 나타내는 도면,
도 42는 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 또 다른 예를 나타내는 도면,
도 43은 도 41 및 도 42에 제시된 실험 결과를 정리한 그래프.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 성장 기판(10), 버퍼 영역(20), n측 컨택 영역(30), 초격자 영역(31), 반도체 발광구조 또는 활성 영역(42), 전자 차단층(51; EBL), p측 컨택 영역(52), 전류 확산 전극(60), 제1 전극(70) 그리고 제2 전극(80)을 포함한다.
성장 기판(10)은 사파이어 기판, Si(111) 기판 등이 사용될 수 있으며, 특히 패턴화된 C면 사파이어 기판(C-face PSS)이 적용될 수 있고, 동종 기판 및 이종 기판 등 특별히 제한되지 않는다.
버퍼 영역(20)은 씨앗층 위에 형성된 un-doped GaN으로 이루어질 수 있으며, 성장 조건(MOVCD법 기준)으로 950℃~1100℃의 온도, 1~4㎛의 두께, 100~400mbar의 압력, H2 분위기가 이용될 수 있다.
n측 컨택 영역(30)은 Si-doped GaN으로 이루어질 수 있으며, 성장 조건으로 1000℃~1100℃의 온도, 1~4㎛의 두께, 100~400mbar의 압력, H2 분위기가 이용될 수 있다.
초격자 영역(31)은 전류확산을 향상하기 위해 일반적인 성장 조건을 이용하여 InaGa1-aN/InbGa1-bN (0<a<1, 0≤b<1, a>b)가 반복 15주기) 적층된 초격자 구조이며, Al이 추가되는 것은 배제하지 않고, n형 도펀트(예: Si)로 도핑될 수 있으며, 반복의 과정에서 조성이 약간씩 변경될 수 있음은 물론이다.
전자 차단층(51)은 Mg-doped AlGaN으로 이루어질 수 있으며, 성장 조건으로 900℃의 온도, 10~40nm의 두께, 50~100mbar의 압력, H2 분위기가 이용될 수 있다.
p측 컨택 영역(52) 또한 일반적인 성장조건을 이용하여 Mg-doped GaN으로 형성될 수 있다.
전류 확산 전극(60)으로 ITO와 같은 TCO(Tranparent Conductive Oxide)가 이용될 수 있으며, 이에 제한되는 것은 아니다.
제1 전극(70) 및 제2 전극(80)으로 Cr/Ni/Au가 사용될 수 있다.
도 2에 제시된 예에 사용된 구조는 종래에 3족 질화물 반도체를 이용하여 청색 및 녹색을 발광하는 반도체 발광소자를 만드는데 이용되는 아주 보편적인 구조이며, 청색 및 녹색을 발광하는데 이용되는 3족 질화물 반도체 발광소자에 사용되는 구조라면 특별한 제한없이 사용될 수 있다. 제시된 형태가 래터럴 칩 형태이지만, 플립 칩 형태 및 수직형 칩 형태가 사용될 수 있음은 물론이다.
도 3은 본 개시에 따른 반도체 발광구조의 일 예를 나타내는 도면으로서, 도 3(a)에는 기존의 녹색 발광 3족 질화물 반도체 발광구조가 제시되어 있으며, 도 3(b)에는 본 개시에 따른 3족 질화물 반도체 발광구조가 제시되어 있다. 설명을 위해, 2개의 양자우물이 제시되어 있다.
도 3(a)에 제시된 반도체 발광구조는 IncGa1-cN으로 된 양자우물(QW)과 AldGaeIn1-d-eN(0≤d≤1, 0≤e≤1; 예: GaN)으로 된 장벽층(배리어)을 사용한다. In의 함량 c는 반도체 발광구조가 발광하는 피크파장에 따라 달라질 수 있으며, 청색을 발광하는 경우에, c가 0.1의 값을 가질 수 있고, 녹색을 발광하는 경우에, c가 0.2의 값을 가질 수 있다. 장벽층으로 InGaN, AlGaN, AlGaInN 등을 사용할 수 있지만, 일반적으로 GaN이 이용된다.
본 개시에 따른 반도체 발광구조는 이미 상용화되고 안정적으로 구현되어 있는 도 3(a)에 제시된 반도체 발광구조에, 도 3(b)에 도시된 것과 같은 장벽층 구조를 도입함으로써, 장파장의 빛을 발광할 수 있다는 것을 보여준다. 따라서 본 개시에 따른 반도체 발광구조를 활용함으로써, 도 1에 제시된 다량의 In을 함유하는 InGaN 활성 영역을 이용할 때의 문제점을 극복할 수 있게 되며, 또한 제조된 반도체 발광소자의 구동 과정에서 발생하던 문제점을 극복할 수 있게 된다.
제1(x), 제2(x) 제1(x), 제2(o) 제1(o), 제2(x) 제1(o), 제2(o)
파장(Wp,nm) 530 (녹색) 560 580 625 (적색)
광량(정성적 평가) 밝음 약함 보통 보통
표 1에 도시된 바와 같이, ① 양자우물의 양측에 본 개시에 따른 제1 층(1) 및 제2 층(2)을 모두 구비하지 않은 경우에 530nm 파장의 빛을 밝게 발광하였으며, ② 양자우물에 본 개시에 따른 제2 층(2)만을 구비하는 경우에 560nm 파장의 빛을 약하게 발광하였고, ③ 양자우물에 본 개시에 따른 제1 층(1)만을 구비하는 경우에 580nm 파장의 빛을 보통으로 발광하였으며, ④ 양자우물의 양측에 본 개시에 따른 제1 층(1) 및 제2 층(2)을 모두 구비하는 경우에 625nm 파장의 빛을 보통으로 발광하였음을 확인할 수 있었다.
도 4는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 4(a)는 양자우물의 형성 과정에서 In의 분포가 균일하게 공급된 예를 나타내고, 도 4(b)는 양자우물의 형성 과정에서 In의 분포가 그레이딩(감소하다가 증가되는 형태)되도록 공급된 예를 나타낸다. 각각의 양자우물에 동일한 총량의 In이 공급되었을 때, 도 4(b)에 제시된 예가 더 밝은 빛을 보였다.
도 5는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 라스트 배리어(반도체 발광구조에서 p측에 가장 가깝게 위치하는 배리어)의 물질 구성을 GaN에서 GaN보다 밴드갭 에너지가 낮은 물질(예: InGaN)로 변경함으로써, 반도체 발광구조의 발광 파장을 더 길게 할 수 있다는 것을 확인하였다. 예를 들어, In/(In+Ga)의 비를 적절히 조절(예: 0.05, 0.10; 여기서 비는 성장중 기체상태에서 MO 소스(TEGa(TriEthyl Ga), TMIn(TriMethyl In), TMAl(TriMethyl Al)) 간의 분자수 비율)하였더니 625nm 파장을 발광하던 반도체 발광구조가 635nm 파장을 발광하는 반도체 발광구조로 변경됨을 확인할 수 있었다.
도 6은 본 개시에 따른 실험 결과의 일 예를 나타내는 도면으로서, 상단 좌측에 제1 층(1) 및 제2 층(2) 모두가 없는 경우(녹색), 상단 중간에 제2 층(2)만 있는 경우(노란색), 상단 우측에 제1 층(1)만 있는 경우(오렌지), 하단 좌측에 제1 층(1) 및 제2 층(2) 모두가 있는 경우(적색), 하단 중간에 도 5에 제시된 예의 경우(더 적색), 하단 우측에 제1 층(1) 및 제2 층(2)에 Al/(Al+Ga)의 비율이 0.95인 AlfGa1-fN를 사용한 경우(파란색)를 나타내었다.
실험에는 GaN 장벽층(4nm)과 In/(In+Ga)의 비율이 0.56인 IncGa1-cN 우물층(2.5nm)이 사용되었으며, 구체적으로 2개의 양자우물을 사용하여, GaN 장벽층(4nm)-IncGa1-cN 우물층(2.5nm)-GaN 장벽층(4nm)-IncGa1-cN 우물층(2.5nm)-GaN 장벽층(8nm)이 기존 구조로 사용되었다. 실험의 제약으로 1~4개의 양자우물을 사용해보았으며, 광 특성에 큰 변화는 없었다. 제1 층(1)과 제2 층(2)으로는 Al/(Al+Ga)의 비율이 0.85인 AlfGa1-fN(2nm)를 사용하였다.
우물층(양자우물)은 670℃의 온도에서 TMGa, TMIn을 사용하여 2.5nm의 두께로 성장시켰으며, 장벽층은 770℃의 온도에서 GaN을 4nm의 두께로 성장시켰다. n측에 첫번 째로 위치하는 제1 층(1)은 제1 장벽층(n측에 위치하는 첫번 째 장벽층)의 성장 직후, 제1 장벽층과 동일 조건에서 TMAl과 TMGa를 이용하여 Al/(Al+Ga)의 비율이 0.85인 AlfGa1-fN를 2nm 정도의 두께로 성장시켰다(이들이 통합적으로 장벽층을 형성한다.). 제1 양자우물(n측에 위치하는 첫번 째 우물층)의 성장 직후 n측에 위치하는 제2 층(2)은 50s 동안 온도를 올리며 TMGa와 TMAl을 사용하여 0.3nm의 두께로 성장시켰으며, 이후 장벽층과 동일한 성장 조건에서 나머지 1.7nm를 성장시키고, GaN 장벽층을 성장시켰다. p측에 위치하는 제1 층(1) 및 제2 층(2)도 마찬가지의 방식으로 성장시켰으며, 제1 층(1) 및 제2 층(2) 모두를 구비하는 경우에 반도체 발광구조(42)는 초격자 영역(31)의 마지막 GaN(1.5nm)-GaN 장벽층(4nm)-AlfGa1-fN(2nm) 제1 층(1)-IncGa1-cN 우물층(2.5nm)-AlfGa1-fN(2nm) 제2 층(2)-GaN 장벽층(4nm)-AfGa1-fN(2nm) 제1 층(1)-IncGa1-cN 우물층(2.5nm)-AlfGa1-fN(2nm) 제2 층(2)-GaN 장벽층(8nm)-전자 차단층(51)의 구조를 가진다. 도 5에 제시된 반도체 발광구조의 경우에 마지막 장벽층(전자 차단층(51)에 인접한 장벽층)이 IngGa1-gN 장벽층(4nm)-GaN 장벽층(4nm)의 구조를 가질 수 있다.
도 6에 도시된 바와 같이, 주어진 반도체 발광구조에서 제1 층(1) 및/또는 제2 층(2)을 도입하여 발광 파장을 긴 쪽으로 이동시킬 수 있다는 것을 알 수 있다. 그러나 이러한 현상은 도 6의 하단 우측에 제시된 바와 같이, 제1 층(1) 및 제2 층(2)의 Al 농도가 임계점을 지나면 파장이 원래 반도체 발광구조가 발광하던 파장보다 더 짧은 쪽으로 이동한다는 것을 알 수 있었다.
표 2에 기존에 사용되던 초격자 영역(31)의 성장 조건의 일 예를 정리하였다. 전술한 바와 같이, 본 개시에서 조성은 성장중 기체상태에서 MO 소스(TEGa(TriEthyl Ga), TMIn(TriMethyl In), TMAl(TriMethyl Al)) 간의 분자수 비율로 표시된다.
성장온도 조성 두께
InaGa1-aN (초격자 영역(31)) 720℃ In/(In+Ga) = 0.55 1.5nm
InbGa1-bN (초격자 영역(31)) 780℃ b = 0 (GaN) 1.5nm
여기서, 초격자 영역(31)은 도핑될 수 있으며, 전체적으로 도핑되거나, 부분적으로 도핑될 수 있다. 예를 들어, 장벽층인 InbGa1-bN (초격자 영역(31))만을 5x1018/cm3 정도로 Si 도핑하거나, 짝수 번째 장벽층만을 도핑하거나, 홀수 번째 장벽층만을 도핑할 수 있다.
표 3에 기존에 사용되던 반도체 발광구조 또는 활성 영역(42)의 성장 조건의 일 예를 정리하였다.
성장온도 조성 두께
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조(42)) 770℃ d = 0, e = 1 (GaN) 4nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 8nm
표 4에 본 개시에 따른 반도체 발광구조 또는 활성 영역(42)에 사용된 성장 조건의 일 예를 정리하였다.
성장온도 조성 두께
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(1) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(2) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 8nm
표 5에 도 5에 따른 반도체 발광구조 또는 활성 영역(42)에 사용된 성장 조건의 일 예를 정리하였다.
성장온도 조성 두께
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(1) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(2) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
IngGa1-gN 장벽층 (반도체 발광구조(42)) 770℃ In/(In+Ga) = 0.01 4nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42 770℃ d = 0, e = 1 (GaN) 4nm
도 7은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, Al의 조성에 따른 발광 파장의 변화를 나타내었다. 좌측에 Al/(Al+Ga)의 비가 0.25일 때 발광(노란색)을, 중간에 Al/(Al+Ga)의 비가 0.75일 때 발광(적색)을, 우측에 Al/(Al+Ga)의 비가 0.95일 때 발광(파란색)을 나타냈었다. 도 6의 실험에 사용된 반도체 발광구조의 기준으로 20% 이상의 Al 조성일 때 유의미한 파장의 변화를 유도하였으며, Al 90% 이상의 어떤 값에서 파장이 다시 짧아지는 변화를 보인다는 것을 알 수 있다.
도 8은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 제1 층(1) 및 제2 층(2)의 두께 변화에 따른 광량 변화를 나타내었다. 도 6에 제시된 구조를 사용할 때, 대략 2nm 인근에서 최대치를 보이고, 5nm가 되면 값이 급격히 떨어짐을 알 수 있으며, 0.5-4nm의 값을 사용할 수 있을 것이다.
도 9는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 좌측에 도 4(a)에 제시된 반도체 발광구조를 사용할 때의 결과값, 우측에 도 4(b)에 제시된 반도체 발광구조를 사용할 때의 결과값을 나타내었다. 우측의 예가 더 밝고 더 붉은 빛을 띤다는 것을 알 수 있다.
도 10은 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 전류에 따른 파장 변화 정도를 확인해보았다. 기존 대량 In을 사용하는 InGaN 적색 LED와 달리(전류량이 늘어나면 급격히 파장이 짧아짐), 전류량이 늘어나도 파장 Shift가 적다는 것을 알 수 있다.
도 11은 본 개시와 관련된 반도체 발광소자를 밴드갭 에너지의 관점에서 설명하는 도면으로서, (a)에 종래의 반도체 발광소자를 나타내었고, (b)에 도 2에 제시된 반도체 발광소자를 나타내었으며, (c)에 (b)에 제시된 구조에서 초격자 영역(31)에 반도체 발광구조(42)의 장벽층 형태를 적용한 반도체 발광소자를 나타내었다.
표 6에 도 11(c)에 제시된 반도체 발광소자에 사용된 성장 조건의 일 예를 정리하였다.
성장온도 조성 두께
AlgGa1-gN 제3 층(3) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InaGa1-aN (초격자 영역(31)) 720℃ In/(In+Ga) = 0.55 1.5nm
AlgGa1-gN 제4 층(4)) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InbGa1-bN (초격자 영역(31)) 780℃ b = 0 (GaN) 1.5nm
: : : :
<<15 주기>>
: : : :
AlgGa1-gN 제3 층(3) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InaGa1-aN (초격자 영역(31)) 720℃ In/(In+Ga) = 0.55 1.5nm
AlgGa1-gN 제4 층(4)) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InbGa1-bN (초격자 영역(31)) 780℃ b = 0 (GaN) 1.5nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(1) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(2) 770℃ Al/(Al+Ga) = 0.85 2nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 670℃ In/(In+Ga) = 0.56 2.5nm
AlfGa1-fN 제2 층 (2) 770℃ Al/(Al+Ga) = 0.85 2nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 770℃ d = 0, e = 1 (GaN) 8nm
도 12 및 도 14는 본 개시에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 도 12는 도 11(c)에 제시된 반도체 발광소자에 대한 실험 결과를 나타내는 도면으로서, 도 11(b)에 제시된 반도체 발광소자에서 초격자 영역(31)을 제외하고 모든 성장 조건을 동일하게 두었을 때의 결과이며, 도 7의 우측에 제시된 소자와 마찬가지로 다시 파장이 짧은 파장으로 이동하는 결과를 나타냈다. 이는 도 11(c)에 제시된 초격자 영역(31) 즉, 초격자 영역(31)에 도입된 제3 층(3) 및 제4 층(4) 구조가 반도체 발광구조(42)의 우물층에 주입되는 In의 양을 증가시키는 역할을 하는 것으로 판단된다. 여기서, 제1 층(1)과 제2 층(2)에 사용되는 Al/(Al+Ga)의 비를 0.85에서 0.45으로 낮추었더니 도 13에 제시된 바와 같이, 붉은 색(635nm의 발광 파장)의 빛이 도 11(b)에 제시된 반도체 발광소자에 비해 2배 이상이 발광되는 것을 확인하였다. 도 14에는 제3 층(3) 및 제4 층(4)의 유무에 따른 초격자 영역(31)의 PL 측정결과가 나타나 있으며, 제3 층(3) 및 제4 층(4)을 구비할 때 PL 피크가 445nm에서 535nm로 장파장 측에서 큰 폭 이동한 것을 보여준다.
표 7에 도 11(c)에 제시된 반도체 발광소자에서, 양자우물 구조의 활성 영역(42)을, 초격자 영역(31)과 마찬가지로 초격자 구조의 반도체 발광영역 또는 활성 영역(42)으로 변경한 성장 조건의 일 예를 나타내었다. 도 15는 양자우물 구조의 활성 영역과 초격자 구조의 활성 영역을 비교하는 도면으로서, 좌측에 도시된 양자우물 구조의 활성 영역에서는 각각의 양자 우물이 두꺼운 장벽층(배리어)으로 인해 고립된 밴드를 형성하여 독립적으로 전자와 정공의 재결합(electron-hole recombination)을 통해 발광하지만, 우측에 도시된 초격자 구조의 활성 영역에서는, 즉 장벽층(배리어)이 충분히 얇아지면 각각의 우물들이 고립되지 않고 미니 밴드(miniband)를 형성하여 미니밴드 트랜지션(miniband transition)을 통해 발광한다. 초격자 구조의 활성 영역은 3족 질화물계 반도체 발광소자에서는 일반적으로 사용하지 않는 기술이지만, 본 개시에 따른 반도체 발광구조에 적용될 때 매우 효과적이라는 것으로 알게 되었다(도 16 참조). 활성 영역(42)을 초격자 영역(31)과 동일하게 구성하였으며, 다만, 8주기를 적용하였고, 도핑을 행하지 않았으며, 우물층의 성장 온도를 700℃로 하였고, 나머지 층들의 성장 온도를 780℃로 하였으며, 제1 층(1)과 제2 층(2)의 두께를 0.8nm로 하였고, AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm로 하였으며, 우물층의 In/(In+Ga)의 비를 0.55으로 하였고, 제1 층(1) 및 제2 층(2)의 Al/(Al+Ga)의 비를 0.50로 하였으며, 우물층의 두께를 1.5nm로 하였다.
성장온도 조성 두께
AlgGa1-gN 제3 층(3) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InaGa1-aN (초격자 영역(31)) 720℃ In/(In+Ga) = 0.55 1.5nm
AlgGa1-gN 제4 층(4)) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InbGa1-bN (초격자 영역(31)) 780℃ b = 0 (GaN) 1.5nm
: : : :
<<15 주기>>
: : : :
AlgGa1-gN 제3 층(3) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InaGa1-aN (초격자 영역(31)) 720℃ In/(In+Ga) = 0.55 1.5nm
AlgGa1-gN 제4 층(4)) 780℃ Al/(Al+Ga) = 0.50 0.8nm
InbGa1-bN (초격자 영역(31)) 780℃ b = 0 (GaN) 1.5nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 780℃ d = 0, e = 1 (GaN) 4nm
AlfGa1-fN 제1 층(1) 780℃ Al/(Al+Ga) = 0.50 0.8nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 700℃ In/(In+Ga) = 0.55 1.5nm
AlfGa1-fN 제2 층 (2) 780℃ Al/(Al+Ga) = 0.50 0.8nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 780℃ d = 0, e = 1 (GaN) 1.5nm
: : : :
<<8 주기>>
: : : :
AlfGa1-fN 제1 층(1) 780℃ Al/(Al+Ga) = 0.50 0.8nm
IncGa1-cN 우물층 (반도체 발광구조(42)) 700℃ In/(In+Ga) = 0.55 1.5nm
AlfGa1-fN 제2 층 (2) 780℃ Al/(Al+Ga) = 0.50 0.8nm
AldGaeIn1-d-eN 장벽층 (반도체 발광구조 (42)) 780℃ d = 0, e = 1 (GaN) 8nm
도 16은 표 7에 제시된 반도체 발광구조에 따른 실험 결과의 일 예를 나타내는 도면으로서, 표 6에 제시된 예에 비해 7배의 출력 증가가 있는 것으로 확인되었다.
도 17은 초격자 구조가 적용된 반도체 발광구조의 다양한 예를 설명하는 도면, (a)에는 표 7에 제시된 반도체 발광소자가 밴드갭 에너지의 관점에서 제시되어 있고, (b)에는 초격자 영역(31)과 반도체 발광구조(42)의 p측에 위치하는 층들, 즉 제2 층(2)과 제4 층(4)이 제거된 형태의 반도체 발광소자가 제시되어 있다. 도 17(b)에 제시된 반도체 발광소자의 경우에도 도 17(a)에 제시된 반도체 발광소자와 유사한 실험결과를 나타내었다. 성장 조건은 모두 동일하지만, 제1 층(1)의 Al/(Al+Ga)의 비가 0.50에서 0.65로 변경되었다.
한편, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 1nm로 변경하였더니, 발광파장이 630nm에서 640nm로 장파장측으로 이동하였다.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 반복주기를 8 주기에서 16주기로 변경하였더니, 발광파장이 625nm로 짧아졌으며, 광량은 유사하였다.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 0.75nm로 변경하고, 제1 층(1)의 두께를 0.8nm에서 0.4nm로 변경하고, 우물층의 두께를 1.5nm에서 0.75nm로 줄였더니, 파장이 630nm에서 600nm로 감소하였고, 광량은 50% 이상 감소하였다.
또한, 도 17(b)에 제시된 반도체 발광소자에서, 반도체 발광구조(42)의 AldGaeIn1-d-eN 장벽층(d = 0, e = 1 (GaN))의 두께를 1.5nm에서 1.0nm로 변경하고, 제1 층(1)의 두께를 0.8nm로 그대로 두고, 우물층의 두께를 1.5nm에서 2.0nm로 늘렸더니 파장이 630nm에서 680nm로 대폭 증가하였고, 광량은 50% 정도 감소하였다. 이러한 조건에서 성장 온도를 높은 쪽으로 변경하여 발광파장이 630nm가 되게 할 수 있었으며, 광량이 도 17(b)에 제시된 반도체 발광소자보다 20% 증가하였다.
초격자 영역(31) 및 반도체 발광구조(42)를 구성하는 각각의 층에 도펀트를 추가하거나, Al, In, Ga을 추가하거나, 반복 과정에서 조성 및 성장 조건을 약간씩 변경하거나 하는 등의 변화를 줄 수 있음은 물론이다.
도 18은 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 2에 제시된 반도체 발광구조와 달리 복수의 초격자 영역(33,34,35)을 가진다는 점에서 차이를 가지며, 제시된 예에서는 초격자 구조의 활성 영역(42)을 사용한다. 초격자 영역(33)과 초격자 영역(34) 사이에는 측면 성장 강화층(36; Lateral Enhancement Layer)이 구비되어 있으며, 초격자 영역(34)과 초격자 영역(35) 사이에는 측방 성장 강화층(37)이 구비되어 있다.
초격자 영역(33,34,35)은 AlGaN-InGaN-GaN의 순차적 반복적층, GaN-InGaN-AlGaN의 순차적 반복적층, GaN-AlGaN-InGaN-AlGaN의 순차적 반복적층 또는 AlGaN-InGaN의 순차적 반복적층 등으로 이루어질 수 있으며, 초격자 영역(33,34,35) 내에 AlGaN-InGaN의 인터페이스가 존재하는 것으로 충분하고, AlGaN-InGaN의 인터페이스를 형성해서 확산(diffusion)에 의하든, 의도적으로든 AlInGaN이 존재하도록 한다. 기존 3족 질화물 반도체 발광소자에 있어서, 초격자 영역은 주로 n측 컨택 영역(30; 예: GaN)과 InGaN을 포함하는 활성 영역 간의 에너지 밴드갭 차이를 줄이기 위해 사용되나, 본 개시에 있어서 초격자 영역(33,34,35)은 이러한 기능과 함께, 활성 영역(42)에 In이 많이 들어가게 하기 위해 사용된다. 즉, GaN과 InGaN은 격자상수의 차가 커서 활성 영역에 In이 잘 안들어가는데, 초격자 영역(33,34,35)을 통해 In의 함량을 늘려감으로써 활영 영역(42)에 좀 더 In을 효율적으로 많이 넣을 수 있게 된다. 참고로, 초격자 영역(33)에 In이 투입됨으로써, 초격자 영역(34)은 초격자 영역(33)과 동일한 성장 조건을 사용하더라도 In이 더 많이 투입될 수 있게 되며, 초격자 영역(35)의 경우에도 마찬가지다.
이렇게 형성된 초격자 영역(33,34,35)은 AlGaN-InGaN 인터페이스로 인해, 평평하게 표면이 형성되는 것이 아니라, 도 19 내지 도 21에 도시된 바와 같이 표면(S)이 거칠게 형성된다. 초격자 영역(33)의 거친 표면(S)의 계속적 축적은 소자의 결정결함을 증가시킬 수 있으므로, 측면 성장 강화층(36)을 도입하여 평탄화 작업을 거치게 하며, 재차 초격자 영역(34)을 도입하여 활성 영역(42)의 In의 주입을 용이하게 하는 한편, 또 다시 측면 성장 강화층(37)을 도입하여 결정 결함을 해소한다. 초격자 영역(33,34,35)은 하나 이상이면 되고, 그 상한에 제한이 있는 것은 아니다. 그러나 도 21에 도시된 바와 같이, 활성 영역(42)과 그에 최근접한 초격자 영역(35) 사이에는 측면 성장 강화층을 도입하지 않는 것이 더 바람직하다. 거친 표면(S)은 세미 폴라면(semi-polar facet)으로 이루어지는데, 예를 들어 성장 기판(10)이 C면 사파이어 기판인 경우에 그 위에 성장되는 평평한 3족 질화물 반도체는 c축을 따라 성장되는 폴라면을 가지지만, 거친 표면(S)을 구성하는 입체적인 면은 세미 폴라면을 구성하게 되는 것이다. 폴라면의 경우에 In의 주입이 용이한 반면 피에조 상수가 큰 단점(피에조 상수가 큰 경우, 전류밀도가 증가함에 따라 단파장 쪽으로 파장이 대폭 이동할 수 있음)을 가지고, non-폴라면의 경우에 피에조 상수가 0이지만 In의 주입이 어려운 단점을 가진다. 본 개시에서는 거친 표면(S) 즉, 세미 폴라면에 활성 영역(42)을 성장시킴으로써, In의 주입을 용이하는 하게 한편 적절한 피에조 상수를 가질 수 있게 한다. 도 21에 도시된 바와 같이, 활성 영역(42)의 마지막 장벽층 즉, 라스트 베리어(44)는 성장 조건을 조절하여 평탄하게 성장시켜도 좋고, 거친 표면(S)을 따르는 형태를 가지도록 성장시키는 것도 가능하다.
표 8에 도 18에 제시된 반도체 발광구조의 성장 조건의 일 예를 나타내었다.
성장온도(℃) 조성 두께(nm)
GaN(초격자 영역(33)) 830 1.5
InxGa1-xN(초격자 영역(33)) 730 x=0.1 1.5
AlyGa1-yN(초격자 영역(33)) 780 y=0.5 0.5
: : : :
<<10 주기>>
: : : :
GaN(측면 성장 강화층(36)) 830 100
GaN(초격자 영역(34)) 830 1.5
InxGa1-xN(초격자 영역(34)) 730 x=0.1 1.5
AlyGa1-yN(초격자 영역(34)) 780 y=0.5 0.5
: : : :
<<10 주기>>
: : : :
GaN(측면 성장 강화층(37)) 830 100
AlyGa1-yN(초격자 영역(35)) 780 y=0.5 0.5
InxGa1-xN(초격자 영역(35)) 730 x=0.1 1.5
GaN(초격자 영역(35)) 830 1.5
: : : :
<<10주기>>
: : : :
InxGa1-xN(활성 영역(42)) 710 x=0.35 2.2
InxGa1-xN(활성 영역(42)) 760 x=0.05 0.4
AlyGa1-yN(활성 영역(42)) 760 y=0.1 0.8
InxGa1-xN(활성 영역(42)) 760 x=0.05 0.4
:
<<3주기>>
:
AlyGa1-yN(라스트 베리어(44))
GaN(라스트 베리어(44))
InxGa1-xN(라스트 베리어(44))		 760
760
760		 y=0.05

x=0.05		 6
6
6
AlyGa1-x-yInxN(전자 차단층(51)) 820 x=.0.1,y=0.2 20
p-GaN(p측 컨택 영역(52)) 900 200
측면 성장 강화층(36,37)의 두께는 거친 표면(S)을 덮을 수 있는 정도로 성장되는 것으로 족하고), 그 상한에 제한은 없으나, 너무 두꺼워지면(예: 500nm) 두꺼운 GaN 층이 활성 영역(42) 이전에 위치하게 되어 초격자 영역(33,34)의 기능이 대폭 감소될 염려가 있다.
여기서, 사용된 In, Al, Ga의 조성은 앞선 예들과 달리, 성장이 완료된 이후에 고체 상태에서의 예측 값을 사용하였다. 참고로, 같은 InxGa1-xN(x=0.1)이더라도 성장이 진행될수록 실제 인듐 함량은 높아질 수 있으며, InGaN의 두께를 크게 할수록 성장이 진행될수록 In은 더 많이 들어갈 수 있다는 점을 감안해야 한다.
라스트 베리어(44)는 AlyGa1-yN(44; y=0.05), GaN(44), InxGa1-xN(44; x=0.05) 각각을 해보았고, AlyGa1-yN(44; y=0.05)일 때 가장 좋은 광출력을 보였다. 또한 일반적인 LED 소자에서 라스트 베리어(44)에 Al이 추가되면 단파장 천이를 보이고, In이 추가되면 장파장 천이를 보이는데, 본 예에 제시된 소자에서는 Al이 추가되면 장파장 천이를 보이고, In이 추가되면 단파장 천이를 보였다. Al의 함량과 In의 함량을 조절함으로써, 원하는 적색광 파장을 얻을 수 있음을 알 수 있으며, 기존의 이해와는 반대 거동을 이용하였고, 이는 strain 효과로 추정된다. 표 8에 제시된 활성 영역(42)에서 3주기의 마지막 In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)을 생략하고, Al0.05Ga0.95N(라스트 베리어(44)); 6nm), GaN(라스트 베리어(44); 6nm) 또는 InxGa1-xN(라스트 베리어(44); 6nm)을 형성하는 것도 가능하며, 라스트 베리어(44)를 In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)-Al0.05Ga0.95N(6nm)로 구성할 때보다, Al0.05Ga0.95N(6nm)만으로 구성할 때 효과가 좋았고, In0.05Ga0.95N(0.4nm)-Al0.1Ga0.9N(0.8nm)-In0.05Ga0.95N(0.4nm)-In0.05Ga0.95N(6nm)로 구성할 때 In0.05Ga0.95N(6nm)만으로 구성할 때보다 효과가 좋았으며, Al0.05Ga0.95N(6nm)을 이용하는 측이 In0.05Ga0.95N(6nm) 및 GaN(6nm)을 이용할 때보다 효과가 좋았다(도 23 참조).
활성 영역(42) 내에서 우물층에 해당하는 영역(제시된 예는 활성 영역(42)이 초격자 구조로 되어 미니 밴드를 형성하는 형태이지만, 편이상 양자우물 구조에서 사용하는 우물층(well layer), 장벽층(barrier layer)이라는 표현을 그대로 사용한다.)인 InxGa1-xN(활성 영역(42); x=0.35)의 두께(2.2nm)가 장벽층에 해당하는 영역 InxGa1-xN(활성 영역(42); x=0.05)-AlyGa1-yN(활성 영역(42); y=0.1)-InxGa1-xN(활성 영역(42); x=0.05)의 두께(1.6nm=0.4nm+0.8nm+0.4nm)보다 두껍다는 특징을 가진다. 활성 영역(42)에서 장벽층의 두께가 얇을수록, 우물층의 두께가 두꺼울수록 장파장으로 변한다는 점도 확인하였다(도 24 참조).
또한, 제시된 바와 같이, 단일의 GaN 베리어를 사용하지 않고, InGaN-AlGaN-InGaN 형태의 장벽층을 사용함으로써, 효율의 증대를 보였다(도 25 참조).
또한 라스트 베리어(44)의 성장 이후에, 전자 차단층(51)을 AlGaN 대신에 AlInGaN으로 성장하였더니, 장파장으로 이동하면서 효율이 10% 증대하는 효과를 보였다(도 26 참조).
도 22는 본 개시에 따른 반도체 발광구조의 또 다른 예를 나타내는 도면으로서, 도 18에 제시된 반도체 발광소자와 달리 초격자 영역(33,34)이 스트레인 제어 영역(38,39; Strain Control Region)으로 대체되어 있다. 일반적으로 초격자 구조(Superlattice Structure)라 함은 서로 다른 밴드갭을 가진 두개 이상의 층이 교대로 성장되어진 것으로, 각각의 두께가 수 nm이며, 터널링이 일어나 미니밴드를 형성하는 구조를 말한다.
표 9에 도 18에 제시된 반도체 발광구조의 성장 조건의 일 예를 나타내었다.
성장온도(℃) 조성 두께(nm)
GaN( 영역(38)) 870 15
InxGa1-xN(초격자 영역(38)) 770 x=0.05 30
AlyGa1-yN(초격자 영역(38)) 870 y=0.2 5
: : : :
<<10 주기>>
: : : :
GaN(측면 성장 강화층(36)) 1000 45
GaN(초격자 영역(39)) 870 15
InxGa1-xN(초격자 영역(39)) 770 x=0.05 30
AlyGa1-yN(초격자 영역(39)) 870 y=0.2 5
: : : :
<<10 주기>>
: : : :
GaN(측면 성장 강화층(37)) 1000 45
AlyGa1-yN(초격자 영역(35)) 780 y=0.5 0.5
InxGa1-xN(초격자 영역(35)) 730 x=0.1 1.5
GaN(초격자 영역(35)) 830 1.5
: : : :
<<10주기>>
: : : :
InxGa1-xN(활성 영역(42)) 710 x=0.35 2.2
InxGa1-xN(활성 영역(42)) 760 x=0.05 0.4
AlyGa1-yN(활성 영역(42)) 760 y=0.1 0.8
InxGa1-xN(활성 영역(42)) 760 x=0.05 0.4
:
<<3주기>>
:
AlyGa1-yN(라스트 베리어(44))
GaN(라스트 베리어(44))
InxGa1-xN(라스트 베리어(44))		 760
760
760		 y=0.05

x=0.05		 6
6
6
AlyGa1-x-yInxN(전자 차단층(51)) 820 x=.0.1,y=0.2 20
p-GaN(p측 컨택 영역(52)) 900 200
적생광을 발광하기 위해, 활성 영역(42)에 상대적으로 높은 In 함량이 요구되는데, 초격자 영역만으로는 n측 반도체 영역(30)과 활성 영역(42) 간의 급격한 격자상수 차로 인한 결정 결함을 극복하기가 쉽지 않은 경우에, 하나 이상의 스트레인 제어 영역(38,39)을 도입함으로써, 이러한 문제점을 해소할 수 있게 된다.스트레인 제어 영역(38,39)은 수소 분위기에서 성장하였으며, 초격자 영역(35) 및 그 이후의 영역은 질소 분위기에서 성장하였다. 수소 분위기에 성장시킴으로써 스트레인 제어 영역(38,39)의 성장 속도를 향상시킬 수 있게 된다.
스트레인의 제어 영역(38,39)에서, InxGa1-xN의 두께는 수십 nm(예: 30nm)가 되도록 하였으며, 조성 x는 0<x<0.3로 둘 수 있고, GaN층은 두께를 10nm~200nm로 둘 수 있으며, AlyGa1-yN층은 y는 0.01<y<0.9, 두께는 1~20nm로 둘 수 있다. InxGa1-xN과 GaN의 성장온도차(delta T)는 최소 20도 이상 차이가 나는 것이 바람직하다. GaN의 성장 온도는 InxGa1-xN의 성장 온도보다 높게 하였다.
표 8에 제시된 예와 비교할 때, 측면 성장 강화층(36)의 두께를 100nm에서 45nm로 감소시켰으며, 표 8에 제시된 예에 비해 거친 표면(S)의 정도가 덜한 경우 50nm 이하의 두께로 측면 성장 강화층(36)을 형성할 수 있다.
도 27은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 1, 도 2, 도 18 및 도 22에 제시된 예와 달리, 성장 기판(10)에 성장 방지막(21; 예: SiO2)이 구비되어 있으며, 반도체 발광부(A; 20,30,42,50)는 성장 방지막(21)에 형성된 개구(21)를 통해 노출된 성장 기판(10)으로부터 성장된다. 이러한 선택적 성장(Selective Expitaxy)에서는 개구(22)의 크기 즉, 패턴의 크기를 조절함으로써 반도체 발광부(A)의 성장 속도를 조절할 수 있다. 개구(22)의 크기를 작게 하면, 성장 속도가 빨라지고, 성장되는 반도체 발광부(A)의 두께는 두꺼워진다. 따라서 활성 영역(42)도 그 두께가 두꺼워져서 Quantum Confinement Effect를 가질 뿐만 아니라, 주입되는 In의 양도 늘어나서 더 장파장의 빛을 발광하게 된다. 활성 영역(42) 아래에 InGaN 층을 구비하는 경우에 이 층의 In 함량을 늘릴 수 있음은 물론이다. 반도체 발광부(A)의 예시로서 버퍼 영역(20), n측 컨택 영역(30), 활성 영역(42), p측 영역(50)을 제시하였지만, 앞서 설명한 다양한 구조가 적용될 수 있을 뿐만 아니라, 종래에 제시된 반도체 발광부 구조에도 적용될 수 있다.
도 28은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 27에 제시된 예와 달리, 버퍼 영역(20)이 성장 방지막(21) 아래에 구비되어 있다. 이러한 구조의 다양한 예가 이 출원인의 출원인 국제공개공보 제WO/2019/199144호에 제시되어 있다.
도 29는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 성장 방지막(21)이 생략되고, 버퍼 영역(20)의 일부를 식각하여 식각된 영역(E)에서는 성장이 일어나지 않도록 함으로써 식각된 영역(E)이 성장 방지막(21)을 대체하여 반도체 발광부(A)가 선택 성장되도록 한 예가 제시되어 있다. 이때 식각되고 남은 버퍼 영역(20)의 상면 크기 또는 식각된 영역(E)의 크기를 조절함으로써, 활성 영역(42)의 발광파장을 조절하는 것이 가능하다. 도 28에 제시된 성장 방지막(21)과 식각된 영역(E)을 통칭하여 성장 방지영역(21,E)이라 칭하며, 본 개시에서 성장 방지막(21)이 적용될 수 있다면, 식각된 영역(E)으로 대체될 수 있다. 버퍼 영역(20) 위에 n측 접촉 영역(30)을 성장하고, 이들을 식각하여 식각된 영역(E)을 만들 수 있음은 물론이다.
도 30은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 버퍼 영역(20)과 n측 컨택 영역(30)이 성장 방지막(21) 아래에 구비되어 있다.
도 31은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 28에 제시된 예와 달리, 성장 방지막(21)에 각각 크기를 달리하는 개구(22,23,24)를 구비한다. 각각의 개구(22,23,24)에서 성장되는 반도체 발광부(A,B,C)는 하나의 성장 조건에서 성장되지만 그 두께와 활성 영역(42)의 In 함량을 달리하며, 따라서 다른 파장의 빛을 발광하게 된다. 예를 들어, 크기가 가장 작은 개구(22)에서 성장된 반도체 발광부(A)가 가장 장파장의 빛(예: 적색)을 발광하고, 크기가 가장 큰 개구(24)에서 성장된 반도체 발광부(C)가 가장 단파장의 빛(예: 청색)을 발광하며, 크기가 중간인 개구(23)에서 성장된 반도체 발광부(B)가 중간 파장의 빛(예: 녹색)을 발광하게 설계할 수 있다. 도 28에 제시된 형태가 이용될 수 있음은 물론이다.
도 32는 도 31에 제시된 개구 패턴의 일 예를 나타내는 도면으로서, 크기가 가장 작은 개구(22)를 동일 면적에 많이 배치(예: 6개)하고, 크기가 가장 큰 개구(24)를 동일 면적에 가장 적게 배치(예: 1개)하며, 크기가 중간인 개구(23)를 동일 면적에 중간 수로 배치(예: 4개)하여, 그 위에 형성되는 반도체 발광부(A,B,C)의 광량을 조절할 수 있게 된다.
도 33은 본 개시에 따른 성장 방지막의 개구 배치의 또 다른 예를 나타내는 도면으로서, 왼쪽에는 성장 방지막(21)의 개구(22)가 좁은 간격으로 배치되어 있고, 오른쪽에는 성장 방지막(21)의 개구(22)가 넓은 간격으로 배치되어 있다. 개구(22)의 크기는 동일하다. 주어진 성장 조건에서, 개구(22)간 간격을 넓게 하면 각각의 개구(22)에 소스 공급이 더 충분해져 두껍게 그리고 In 함량이 충분하게 이루어질 수 있게 된다. 하나의 성장 방지막(21)에 개구(22)간 간격을 다양하게 적용하여 도 31에서 설명된 효과를 낼 수 있음은 물론이다. 개구(22)를 식각되고 남은 영역으로 대체하면(도 28 참조) 마찬가지 원리가 적용된다. 본 개시에서 성장 방지영역(22,E)의 크기와 간격 조절을 통칭하여 성장 방지영역(22,E)의 패턴 조절이라 한다.
도 34 내지 도 36은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 도 34에 도시된 바와 같이, n측 컨택 영역(30) 위에 성장 방지막(21)의 형성없이 반도체 발광부(C)의 활성 영역(42)과 p측 영역(50)을 성장한다. 다음으로, 도 35에 도시된 바와 같이, 반도체 발광부(C)의 활성 영역(42)과 p측 영역(50)의 일부를 식각을 통해 제거하고 n측 컨택 영역(30)을 노출한다. 마지막으로, 도 36에 도시된 바와 같이, 성장 방지막(21)을 형성한 다음, 개구(22)와 개구(23)를 형성한 다음, 하나의 성장 공정을 통해 반도체 발광부(A; 42,50)와 반도체 발광부(B; 42,50)를 형성한다. 이 성장 조건을 개구(22)에서 성장되는 반도체 발광부(A)의 활성 영역(42)이 적색을 발광하도록 맞추고, 개구(23)의 크기를 조절하여 반도체 발광부(B)가 녹색을 발광하도록 조절할 수 있다. 적색과 청색 간에는 파장의 차이가 크므로, 청색을 발광하는 반도체 발광부(C)는 선택 성장을 이용하는 것이 아니라, 미리 성장시킨 후 식각을 통해 형성할 수 있다. 또한 발광 색에 관계없이 반도체 발광부(C)의 크기를 조절할 수 있는 이점도 가진다. 반도체 발광부(A)의 활성 영역(42)과 p측 영역(50)을 먼저 성장하거나 반도체 발광부(B)의 활성 영역(42)과 p측 영역(50)을 먼저 성정할 수 있음은 물론이다.
도 37 내지 도 40은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 37에 도시된 바와 같이, 도 35에 도시된 상태에서 성장 방지막(21)을 형성하고, n측 컨택 영역(30)에 반도체 발광부(A; 42,50)를 성장한다. 다음으로, 도 38에 도시된 바와 같이, 식각 마스크(25)를 형성하고, 도 39에 도시된 바와 같이, 소정의 크기로 반도체 발광부(A; 42,50)를 남기는 한편, 일부를 나노 와이어 구조(N)로 남겨둔다. 마지막으로, 도 40에 도시된 바와 같이, 나노 와이어 구조(N)에 클래딩 영역(26; 예: SiO2)을 형성하여 나노 와이어로 된 반도체 발광부(B; 42,50)를 형성한다. 예를 들어, 반도체 발광부(C)를 청색을 발광하도록 설계하고, 반도체 발광부(A)를 적색을 발광하도록 설계한 다음, 반도체 발광부(B)를 나노 와이어 구조로 형성함으로써, 서로 간섭하지 않는 독립된 2개의 성장 조건을 통해 3색 발광 monolithic LED를 구현할 수 있게 된다. 반도체 발광부(A,B,C)의 크기를 원하는 대로 조절할 수 있음은 물론이다. 도 27에 제시된 형태 및 도 28에 제시된 형태로 반도체 발광부(A,B,C)를 구현할 수 있지만, 제시된 예에서 n측 컨택 영역(30)을 공통 전극으로 사용하는 이점을 가진다(Size-Dependent Strain Relaxation and Optical Characteristics of InGaN/GaN Nanorod LEDs; IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL. 15, NO. 4, JULY/AUGUST 2009).
도 41은 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 일 예를 나타내는 도면으로서, 좌측에 제시된 반도체 발광부(A)는 적색(예: 610nm)을 발광하며, 우측에 제시된 반도체 발광부(B)는 녹색(예: 550nm)을 발광하고, 중간에 제시된 반도체 발광부(D)는 주황색 내지 황색(예: 580nm)을 발광한다. 실험에는 한변의 길이가 각각 14㎛, 23㎛, 40㎛인 정육각형 개구가 사용되었고(도 32 참조), 개구간 간격은 10㎛가 적용되었다. 개구의 크기가 작아짐에 따라 발광피크 파장이 길어짐을 알 수 있다. 전술한 바와 같이, 개구가 작을수록 성장 속도가 빨라져서 초격자 영역(SL) 및 활성 영역(42)의 두께가 두꺼워지고, In의 주입량 또한 늘어나게 되어 상대적으로 더 긴 파장의 빛을 발광하는 것으로 판단된다. 표 9에 제시된 활성 영역(42)의 성장 조건과 비교할 때, 크기 14㎛, 간격 10㎛의 개구를 이용하여 선택 성장하는 경우에, In/(In+GaN)의 공급량을 60%로 하고, 우물층과 장벽층의 두께가 50% 정도 성장되도록 하는 조건을 이용하여 도 41에 제시된 적색 발광 3족 질화물 반도체 발광소자를 만들 수 있게 되며, 본 개시는 하나의 웨이퍼에 다양한 색을 선택 성장을 통해 구현하는 것뿐만 아니라, 선택 성장을 이용함으로써 선택 성장을 이용하지 않는 경우에 비해 적은 양의 In을 공급하여 적색 발광 3족 질화물 반도체 발광소자를 구현하는 것으로 확장될 수 있다.
도 42는 도 27 내지 도 33에 제시된 방법에 따른 실험 결과의 또 다른 예를 나타내는 도면으로서, 좌측에 제시된 반도체 발광부(A)는 적색(예: 610nm)을 발광하며, 중간에 제시된 반도체 발광부(E)는 반도체 발광부(A)의 폭(즉, 개구의 크기; 14㎛)보다 작은 폭(예: 6㎛)을 가지지만 청색(예: 450nm)을 발광하고, 우측에 제시된 반도체 발광부(F)는 도 41의 반도체 발광부(D)와 동일한 폭(23㎛)을 가지지만 주황색 내지 황색이 아니라 백색을 발광한다. 반도체 발광부(E)가 더 긴 파장이 아니라 더 짧은 파장의 빛을 발광하는 것은 앞선 실험의 결과에 대한 해석과 일치하지 않는데, 이는 C면 사파이어로 된 성장 기판(10; 도 27 내지 도 31 참조)에 성장되는 반도체 발광부(A), 반도체 발광부(B), 반도체 발광부(D)에서 각각의 활성 영역(42)이 상면(T) 즉, (0001)면에서 성장되는 반면에, 반도체 발광부(E)는 개구가 작아서 상면(T)이 아니라 측면(L) 즉, (11-22)면에서 활성 영역(42L)이 형성되기 때문으로 판단된다. (11-22)면의 경우에 (0001)면에 비해 성장 속도가 1/2~1/7 정도로 느리며, In 주입도 상대적으로 잘 안되므로 청색을 발광하는 것으로 추정된다. 반도체 발광부(F)의 경우에, 반도체 발광부(D)와 폭(예: 23㎛)을 동일하게 두었지만, 개구간 간격(도 33 참조)을 10㎛이 아니라 30㎛로 두었으며, 간격이 증가함에 따라 MOCVD 장비 내에 균일하게 성장 가스가 공급된다는 것을 가정할 때, 간격이 넓은 반도체 발광부(F) 주변의 성장 가스가 많아서 성장 속도가 빨라지게 되고, 따라서 반도체 발광부(D)에 비해 키가 큰 형태로 성장되면서 상면(T)과 측면(L) 각각에 활성 영역(42T)과 활성 영역(42L)이 형성되고, 상면(T)의 활성 영역(42T)에서는 주황색 내지 황색이 발광되고, 측면(L)의 활성 영역(42L)에서는 청색이 발광되며, 주황색 내지 황색과 청색은 보색 관계이므로 백색을 띄게 된다.
도 43은 도 41 및 도 42에 제시된 실험 결과를 정리한 그래프로서, 전체적으로 개구(22,23,24; 도 32 참조)의 크기가 작아짐에 따라 발광피크 파장이 장파장으로 이동하지만, 주어진 성장 조건 하에서 개구가 반도체 발광부(A,E,F; 도 42 참조)의 측면(L; 예: (11-22)면)에 활성 영역(42L)이 형성되는 크기 이하를 가지게 되면 측면(L)에 활성 영역(42L)이 형성되고, 활성 영역(42L)은 상면(T)에 형성되는 활성 영역(42T)에서 발광되는 빛보다 상대적으로 짧은 파장의 빛을 발광한다는 것을 보여준다. 또한, 상면(T) 및 측면(L) 각각에 활성 영역(42T)과 활성 영역(42L)을 성장시키고, 이들 각각이 보색 관계에 있는 빛을 발광하도록 성장 조건과 성장 방지영역(22,E)의 패턴을 조절하면 하나의 반도체 발광부(F)가 백색을 발광할 수 있다는 것을 보여준다.
이하에서, 본 개시의 다양한 실시 형태를 설명한다.
(1) 발광 피크 파장이 600nm 이상인 적색광을 발광하는, 3족 질화물 반도체 발광구조를 제조하는 방법에 있어서, 제1 서브층과 제2 서브층의 반복 적층으로 된 제1 초격자 영역을 성장하는 단계; 그리고, 제1 초격자 영역 위에, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지를 가지는 제3 서브층, In을 포함하는 3족 질화물 반도체로 되어 있으며 제1 밴드갭 에너지보다 작은 제2 밴드갭 에너지를 가지는 제4 서브층과, Al을 포함하는 3족 질화물 반도체로 되어 있으며 제2 밴드갭 에너지보다 큰 제3 밴드갭 에너지를 가지는 제5 서브층을 포함하는 활성 영역을 성장하는 단계;를 포함하며, 활성 영역을 성장하는 단계에서, 제4 서브층의 In 함량을 제3 서브층 및 제5 서브층이 GaN일 때 제4 서브층에서 600nm 이하의 발광 피크 파장의 빛을 발광하도록 설정하고, 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량을 제4 서브층에서 600nm 이상의 발광 피크 파장을 가지는 적색광을 발광하도록 설정하는, 3족 질화물 반도체 발광구조를 제조하는 방법.
(2) 활성 영역은 양자우물 구조를 포함하며, 제4 서브층이 양자 우물층이며, 제3 서브층 및 제5 서브층이 양자 장벽층인, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 3 참조)
(3) 제4 서브층을 성장하는 과정에서 In의 공급을 감소시키다가 증가시키는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 4 참조)
(4) 활성 영역을 성정하는 단계에서, 제3 서브층, 제4 서브층 및 제5 서브층을 순차로 복수회 성장시키며, 최상 측에 구비되는 제5 서브층은 활성 영역 전체의 발광 피크 파장을 장파장으로 이동시키도록 InGaN을 포함하는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 5 참조)
(5) 최상 측에 구비되는 제5 서브층은 InGaN-GaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법.
(6) 제3 서브층 및 제5 서브층은 각각 AlGaN-GaN-AlGaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법.
(7) 제1 서브층은 제4 밴드갭 에너지를 가지고, 제2 서브층은 제4 밴드갭 에너지보다 큰 제5 밴드갭 에너지를 가지며, 제2 서브층이 AlGaN-(In)GaN, AlGaN-(In)GaN-AlGaN 또는 (In)GaN-AlGaN으로 되어 있는, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 11(c) 참조)
(8) 제2 서브층의 AlGaN의 Al 함량은 제3 서브층의 Al 함량 및 제5 서브층의 Al 함량보다 작은, 3족 질화물 반도체 발광구조를 제조하는 방법.
(9) 활성 영역이 초격자 구조를 포함하는, 3족 질화물 반도체 발광구조를 제조하는 방법. (표 7 참조)
(10) 제3 서브층 및 제5 서브층이 GaN-AlGaN으로 된, 3족 질화물 반도체 발광구조를 제조하는 방법. (도 17(b) 참조)
(11) 3족 질화물 반도체 발광소자에 있어서, 적색광을 발광하는 활성 영역; 그리고, 활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자.
(12) 활성 영역은 세미 폴라면들로 이루어진 거친 표면에서 성장되는, 3족 질화물 반도체 발광소자.
(13) 거친 표면을 구비하는 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.
(14) 초격자 영역은 AlGa|N-InGaN 인터페이스를 구비하는 3족 질화물 반도체 발광소자.
(15) 초격자 영역 아래에 추가의 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.
(16) 초격작 영역과 추가의 초격자 영역 사이에 측면 성장 강화층;을 포함하는 3족 질화물 반도체 발광소자.
(17) 초격작 영역 아래에 스트레인 제어 영역;을 포함하는 3족 질화물 반도체 발광소자.
본 개시에 따른 3족 질화물 반도체 발광소자 및 이를 제조하는 방법에 의하면, 적색광을 발광하는 3족 질화물 반도체 발광소자를 실질적으로 구현할 수 있게 된다.

Claims (7)

  1. 3족 질화물 반도체 발광소자에 있어서,
    적색광을 발광하는 활성 영역; 그리고,
    활성 영역의 아래에 구비되며, 활성 영역의 성장을 위한 세미 폴라면;을 포함하는 3족 질화물 반도체 발광소자.
  2. 청구항 1에 있어서,
    활성 영역은 세미 폴라면들로 이루어진 거친 표면에서 성장되는, 3족 질화물 반도체 발광소자.
  3. 청구항 2에 있어서,
    거친 표면을 구비하는 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.
  4. 청구항 3에 있어서,
    초격자 영역은 AlGaN-InGaN 인터페이스를 구비하는 3족 질화물 반도체 발광소자.
  5. 청구항 4에 있어서,
    초격자 영역 아래에 추가의 초격자 영역;을 포함하는 3족 질화물 반도체 발광소자.
  6. 청구항 5에 있어서,
    초격작 영역과 추가의 초격자 영역 사이에 측면 성장 강화층;을 포함하는 3족 질화물 반도체 발광소자.
  7. 청구항 4에 있어서,
    초격작 영역 아래에 스트레인 제어 영역;을 포함하는 3족 질화물 반도체 발광소자.
PCT/KR2023/006478 2022-05-12 2023-05-12 3족 질화물 반도체 발광소자 WO2023219463A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020220058242A KR20230158745A (ko) 2022-05-12 2022-05-12 3족 질화물 반도체 발광구조를 제조하는 방법
KR10-2022-0058242 2022-05-12
KR10-2022-0084575 2022-07-08
KR1020220084575A KR20240007528A (ko) 2022-07-08 2022-07-08 3족 질화물 반도체 발광구조를 제조하는 방법

Publications (1)

Publication Number Publication Date
WO2023219463A1 true WO2023219463A1 (ko) 2023-11-16

Family

ID=88730779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2023/006478 WO2023219463A1 (ko) 2022-05-12 2023-05-12 3족 질화물 반도체 발광소자

Country Status (1)

Country Link
WO (1) WO2023219463A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759281B1 (ko) * 2004-11-09 2007-09-17 미쓰비시덴키 가부시키가이샤 반도체 발광소자
KR20100135876A (ko) * 2008-04-04 2010-12-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 계 발광 다이오드들의 제조방법
KR20110025966A (ko) * 2008-06-09 2011-03-14 니텍 인코포레이티드 Ａｃ 전압 동작의 자외선 발광 다이오드
US20120309124A1 (en) * 2011-05-30 2012-12-06 Toyoda Gosei Co., Ltd. Method for producing a group iii nitride semiconductor light-emitting device
KR20190038639A (ko) * 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759281B1 (ko) * 2004-11-09 2007-09-17 미쓰비시덴키 가부시키가이샤 반도체 발광소자
KR20100135876A (ko) * 2008-04-04 2010-12-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 계 발광 다이오드들의 제조방법
KR20110025966A (ko) * 2008-06-09 2011-03-14 니텍 인코포레이티드 Ａｃ 전압 동작의 자외선 발광 다이오드
US20120309124A1 (en) * 2011-05-30 2012-12-06 Toyoda Gosei Co., Ltd. Method for producing a group iii nitride semiconductor light-emitting device
KR20190038639A (ko) * 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN

Similar Documents

Publication Publication Date Title
US10418514B2 (en) Light emitting diode and method of fabricating the same
KR101017396B1 (ko) 변조도핑층을 갖는 발광 다이오드
KR100664985B1 (ko) 질화물계 반도체 소자
EP0716457B1 (en) Nitride semiconductor light-emitting device
JP3374737B2 (ja) 窒化物半導体素子
KR100525545B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20040067125A (ko) 고효율 반도체 소자 제조방법
KR102160070B1 (ko) 근자외선 발광 소자
KR100818269B1 (ko) 질화물 반도체 발광소자
KR100979701B1 (ko) 변조도핑층을 갖는 발광 다이오드
KR101025971B1 (ko) 질화물 반도체 발광소자
WO2023219463A1 (ko) 3족 질화물 반도체 발광소자
WO2022240179A1 (ko) 복수 대역 발광 다이오드
KR20100056601A (ko) 초격자층을 갖는 발광 다이오드
WO2024091031A1 (ko) 3족 질화물 반도체 발광소자
KR100318289B1 (ko) 질화물 반도체 발광소자
KR20240007528A (ko) 3족 질화물 반도체 발광구조를 제조하는 방법
KR101648948B1 (ko) 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법
WO2017204522A1 (ko) 고효율 장파장 발광 소자
KR20240059185A (ko) 3족 질화물 반도체 발광구조를 제조하는 방법
KR20120013577A (ko) 다중양자우물 구조의 활성 영역을 갖는 발광 소자
WO2022240202A1 (ko) 3족 질화물 반도체 발광구조를 제조하는 방법
KR20110133239A (ko) 신뢰성 있는 발광 다이오드
KR101393914B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20230158745A (ko) 3족 질화물 반도체 발광구조를 제조하는 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23803886

Country of ref document: EP

Kind code of ref document: A1